JP2007305631A - Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component - Google Patents
Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component Download PDFInfo
- Publication number
- JP2007305631A JP2007305631A JP2006129687A JP2006129687A JP2007305631A JP 2007305631 A JP2007305631 A JP 2007305631A JP 2006129687 A JP2006129687 A JP 2006129687A JP 2006129687 A JP2006129687 A JP 2006129687A JP 2007305631 A JP2007305631 A JP 2007305631A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electronic component
- chip
- multilayer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
本発明は、樹脂多層基板、複合型電子部品及びこれらの製造方法に関し、更に詳しくは、樹脂多層基板、複合型電子部品それぞれに内蔵されたチップ型電子部品と接続するための配線パターンを設ける場所の自由度を高めることができる樹脂多層基板、複合型電子部品及びそれぞれの製造方法に関するものである。 The present invention relates to a resin multilayer substrate, a composite electronic component, and a method for manufacturing the same, and more particularly, a place where a wiring pattern for connecting to a chip electronic component incorporated in each of the resin multilayer substrate and the composite electronic component is provided. The present invention relates to a resin multilayer substrate, a composite electronic component, and respective manufacturing methods capable of increasing the degree of freedom.
チップ型電子部品を内蔵した樹脂多層基板としては、例えば特許文献1に記載の技術がある。この特許文献1には、離型フィルム上に形成された配線パターンに受動部品を実装し、この受動部品を樹脂で封止することにより、受動部品を内蔵した樹脂基板を作製している。この樹脂基板においては受動素子と配線パターンが半田により接合されている場合には、樹脂基板を回路基板に実装した後のリフロー工程で半田が溶融して拡散し、配線パターンで短絡することがある。 As a resin multilayer substrate incorporating a chip-type electronic component, for example, there is a technique described in Patent Document 1. In Patent Document 1, a passive component is mounted on a wiring pattern formed on a release film, and the passive component is sealed with a resin to produce a resin substrate incorporating the passive component. In this resin substrate, when the passive element and the wiring pattern are joined by solder, the solder may be melted and diffused in the reflow process after the resin substrate is mounted on the circuit substrate, and may be short-circuited by the wiring pattern. .
一方、特許文献2には半田を使用せずに受動素子と配線パターンを接合する技術が提案されている。この技術では、穴をあけたプリプレグにチップ部品を埋め込み、チップ部品の上下両面に穴をあけた銅箔を重ねて熱プレスにより一体化して、プリプレグを硬化させてコア基板として作製する。その後、コア基板の銅箔をパターニングしてチップ部品の電極部分及び引き出し部分を形成した後、コア基板の上下にプリプレグを重ねて熱プレスして硬化させ、チップ部品を内蔵した樹脂基板を作製する。チップ部品の電極部分及び引き出し部分は、これと同一層に配置された配線パターンに接続される。 On the other hand, Patent Document 2 proposes a technique for joining a passive element and a wiring pattern without using solder. In this technique, chip parts are embedded in a prepreg with holes, and copper foils with holes formed on both upper and lower surfaces of the chip parts are stacked and integrated by hot pressing, and the prepreg is cured to produce a core substrate. Then, after patterning the copper foil of the core substrate to form the electrode part and the lead part of the chip component, the prepreg is stacked on the top and bottom of the core substrate and cured by heat pressing to produce a resin substrate with the chip component built-in. . The electrode part and lead-out part of the chip component are connected to a wiring pattern arranged in the same layer as this.
しかしながら、特許文献1に記載の技術では上述したように受動部品等の電子部品が半田により配線パターンに接合されている場合には、リフロー工程で半田が溶融して配線パターンにおいて短絡を生じることがある。また、特許文献2に記載の技術では、チップ部品の主面に形成された電極部分及び引き出し部分と他の配線パターンとを同一平面で接続するため、チップ部品の電極部分及び引き出し部分と接続する他の配線パターンをチップ部品の主面と同一平面上に配置せざるを得ず、配線パターンを設ける上での自由度がないという課題があった。 However, in the technique described in Patent Document 1, when an electronic component such as a passive component is joined to the wiring pattern by solder as described above, the solder may melt in the reflow process, causing a short circuit in the wiring pattern. is there. In the technique described in Patent Document 2, the electrode part and the lead part formed on the main surface of the chip part are connected to the other wiring pattern on the same plane, so that the electrode part and the lead part of the chip part are connected. Another wiring pattern had to be arranged on the same plane as the main surface of the chip component, and there was a problem that there was no degree of freedom in providing the wiring pattern.
本発明は、上記課題を解決するためになされたもので、樹脂内で配線パターンとチップ型電子部品とを半田を介することなく接続することができると共に、チップ型電子部品と接続する配線パターンを設ける上での自由度を高めることができる樹脂多層基板、複合型電子部品及びそれぞれの製造方法を提供することを目的としている。 The present invention has been made to solve the above-described problems, and can connect a wiring pattern and a chip-type electronic component within a resin without using solder, and a wiring pattern connected to the chip-type electronic component. It is an object of the present invention to provide a resin multilayer substrate, a composite electronic component, and respective manufacturing methods capable of increasing the degree of freedom in providing them.
本発明の請求項1に記載の樹脂多層基板は、複数の樹脂層が積層され且つ配線パターンを有する樹脂積層体と、この樹脂積層体に内蔵され且つ側面に外部電極を有するチップ型電子部品と、を備え、上記チップ型電子部品の両主面の間で上記配線パターンと上記外部電極の側面とが電気的に接続されていることを特徴とするものである。 According to a first aspect of the present invention, there is provided a resin multilayer substrate comprising: a resin laminate having a plurality of resin layers laminated and having a wiring pattern; and a chip-type electronic component incorporated in the resin laminate and having an external electrode on a side surface. The wiring pattern and the side surface of the external electrode are electrically connected between the two main surfaces of the chip-type electronic component.
また、本発明の請求項2に記載の樹脂多層基板は、請求項1に記載の発明において、上記チップ型電子部品は、両側面に上記外部電極を備え、上記外部電極のうちの一方の外部電極は、他方の外部電極とは異なる高さに配置された上記配線パターンと電気的に接続されていることを特徴とするものである。 According to a second aspect of the present invention, there is provided the resin multilayer substrate according to the first aspect, wherein the chip-type electronic component includes the external electrodes on both side surfaces, and one external of the external electrodes. The electrode is electrically connected to the wiring pattern arranged at a height different from that of the other external electrode.
また、本発明の請求項3に記載の樹脂多層基板は、請求項1に記載の発明において、上記外部電極のうちの一方の外部電極は、上記チップ型電子部品の一方の主面において上記配線パターンと電気的に接続されていることを特徴とするものである。 According to a third aspect of the present invention, there is provided the resin multilayer substrate according to the first aspect, wherein one of the external electrodes is connected to the wiring on one main surface of the chip-type electronic component. It is electrically connected to the pattern.
また、本発明の請求項4に記載の樹脂多層基板は、請求項1〜請求項3のいずれか1項に記載の発明において、上記樹脂積層体は、更に第1の多層配線基板及び/または電子部品を有する第2の多層配線基板を内蔵し、上記チップ型電子部品は、上記配線パターンを介して第1の多層配線基板及び/または第2の多層配線基板に電気的に接続されていることを特徴とするものである。 According to a fourth aspect of the present invention, there is provided the resin multilayer substrate according to any one of the first to third aspects, wherein the resin laminate further includes the first multilayer wiring board and / or A second multilayer wiring board having an electronic component is incorporated, and the chip-type electronic component is electrically connected to the first multilayer wiring board and / or the second multilayer wiring board via the wiring pattern. It is characterized by this.
また、本発明の請求項5に記載の樹脂多層基板は、請求項1〜請求項4のいずれか1項に記載の発明において、表面に配線パターンを有する回路基板に実装する構造を備えたことを特徴とするものである。 Moreover, the resin multilayer substrate according to claim 5 of the present invention is provided with a structure for mounting on a circuit board having a wiring pattern on the surface in the invention according to any one of claims 1 to 4. It is characterized by.
また、本発明の請求項6に記載の複合型電子部品は、請求項1〜請求項3のいずれか1項に記載の樹脂多層基板と、第1の多層配線基板及び/または電子部品を有する第2の多層配線基板と、これら3つの基板のうちいずれか2つの基板を互いに電気的に接続する配線パターンを有する少なくとも一つの樹脂ブロックと、を備えたことを特徴とするものである。 A composite electronic component according to a sixth aspect of the present invention includes the resin multilayer substrate according to any one of the first to third aspects, the first multilayer wiring substrate, and / or the electronic component. A second multilayer wiring board and at least one resin block having a wiring pattern for electrically connecting any two of these three boards to each other are provided.
また、本発明の請求項7に記載の樹脂多層基板の製造方法は、支持体上に側面に外部電極を有するチップ型電子部品を配置する第1の工程と、上記外部電極を、その側面の一部が露出するように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第1の硬化樹脂層を形成する第2の工程と、上記第1の硬化樹脂層上に配線パターンを形成する第3の工程と、上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第2の硬化樹脂層を形成する第4の工程と、を備えたことを特徴とするものである。 According to a seventh aspect of the present invention, there is provided a method for producing a resin multilayer substrate, comprising: a first step of disposing a chip-type electronic component having an external electrode on a side surface on a support; A second step of sealing with a semi-cured resin so that a part is exposed, and curing the resin to form a first cured resin layer; and a wiring pattern on the first cured resin layer. A third step of forming, and sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and the resin is cured to form a second cured resin layer. And a fourth step.
また、本発明の請求項8に記載の樹脂多層基板の製造方法は、支持体上に側面に外部電極を有するチップ型電子部品を配置する第1の工程と、上記外部電極を、その側面に一部が露出するように半硬化状態の樹脂で封止して第1の樹脂層を形成する第2の工程と、上記第1の樹脂層上に配線パターンを形成する第3の工程と、上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止して第2の樹脂層を形成し、上記第1、第2の樹脂層を同時に硬化させて第1、第2の硬化樹脂層を形成する第4の工程と、を備えたことを特徴とするものである。 The method for producing a resin multilayer substrate according to claim 8 of the present invention includes a first step of disposing a chip-type electronic component having an external electrode on a side surface on a support, and the external electrode on the side surface. A second step of forming a first resin layer by sealing with a semi-cured resin so that a portion is exposed; a third step of forming a wiring pattern on the first resin layer; A second resin layer is formed by sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and the first and second resin layers are simultaneously cured. And a fourth step of forming first and second cured resin layers.
また、本発明の請求項9に記載の樹脂多層基板の製造方法は、請求項7または請求項8に記載の発明において、上記支持体を剥離する第5の工程を備えたことを特徴とするものである。 According to a ninth aspect of the present invention, there is provided the method for producing a resin multilayer substrate according to the seventh or eighth aspect, further comprising a fifth step of peeling the support. Is.
また、本発明の請求項10に記載の樹脂多層基板は、請求項7または請求項8に記載の発明において、上記支持体が表面に配線パターンを有する回路基板であることを特徴とするものである。
A resin multilayer substrate according to
また、本発明の請求項11に記載の樹脂多層基板の製造方法は、請求項8〜請求項10のいずれか1項に記載の発明において、上記第1の工程では、更に、第1の多層配線基板、及び/または電子部品を有する第2の多層配線基板を配置することを特徴とするものである。
Moreover, the manufacturing method of the resin multilayer substrate of
また、本発明の請求項12に記載の複合型電子部品の製造方法は、請求項1〜請求項3のいずれか1項に記載の樹脂多層基板と、第1の多層配線基板、及び/または電子部品を有する第2の多層配線基板と、これら3つの基板のいずれか2つの基板を互いに電気的に接続する配線パターンを有する少なくとも一つの樹脂ブロックと、をそれぞれ並べて配置する工程と、上記樹脂多層基板、上記第1の多層配線基板、及び/または上記第2の多層配線基板のいずれか2つの間に上記樹脂ブロックを配置して圧着することにより上記配線パターンを介して互いに電気的に接続する工程と、を備えたことを特徴とするものである。 According to a twelfth aspect of the present invention, there is provided a method for producing a composite electronic component comprising: the resin multilayer substrate according to any one of the first to third aspects; the first multilayer wiring substrate; and / or A step of arranging and arranging a second multilayer wiring board having electronic components and at least one resin block having a wiring pattern for electrically connecting any two of the three boards to each other; and The resin block is placed between any two of the multilayer substrate, the first multilayer wiring substrate, and / or the second multilayer wiring substrate, and is electrically connected to each other through the wiring pattern. And a step of performing.
本発明の請求項1〜請求項12に記載の発明によれば、樹脂内で配線パターンとチップ型電子部品とを半田を介することなく接続することができると共に、チップ型電子部品と接続する配線パターンを設ける上での自由度を高めることができる樹脂多層基板、複合型電子部品及びそれぞれの製造方法を提供することができる。 According to the first to twelfth aspects of the present invention, the wiring pattern and the chip-type electronic component can be connected in the resin without using solder, and the wiring connected to the chip-type electronic component can be connected. It is possible to provide a resin multilayer substrate, a composite electronic component, and respective manufacturing methods that can increase the degree of freedom in providing a pattern.
第1の実施形態
以下、図1〜図9に示す実施形態に基づいて本発明を説明する。図1の(a)〜(c)はそれぞれ本発明の樹脂多層基板の一実施形態を示す断面図である。
本実施形態の樹脂多層基板10は、例えば図1の(a)に示すように、複数の樹脂層が積層されてなる樹脂積層体11と、樹脂積層体11に内蔵された左右両端に一対の外部電極12Aを有するチップ型電子部品12と、を備え、樹脂積層体11がチップ型電子部品12の側面全面を封止し、チップ型電子部品12の両主面(上下両面)が露出している。樹脂積層体11の内部には配線パターン11Aがチップ型電子部品12の左右両側に水平方向に配置して形成されている。これらの配線パターン11Aは、チップ型電子部品12の上下両面の中間位置にそれぞれ配置され且つチップ型電子部品12の左右の外部電極12A、12Aの側面に対して半田等の接合材を介することなく電気的に直に接続されている。
First Embodiment Hereinafter, the present invention will be described based on the embodiment shown in FIGS. (A)-(c) of FIG. 1 is sectional drawing which shows one Embodiment of the resin multilayer substrate of this invention, respectively.
For example, as shown in FIG. 1A, the
また、チップ型電子部品12の左右両側の配線パターン11A、11Aは、チップ型電子部品12それぞれの側方から外部電極12A、12Aに電気的に接続されており、必要に応じてチップ型電子部品12の上下両面の間で適宜の高さに配置することができる。従って、左右の配線パターン11A、11Aは、図1の(a)に示した位置以外にも、例えば図1の(b)に示すようにチップ型電子部品12の両側で異なる高さに配置しても良く、また、同図の(c)に示すように、一方の配線パターン11Aが外部電極12Aの上面に配置しても良い。勿論、配線パターン11Aはチップ型電子部品12の一方の側面にのみ形成されていても良い。図1の(a)〜(c)に示す配線パターン11Aは、水平方向の面内導体のみを図示してあるが、配線パターン11Aは、異なる層に形成された複数の面内導体と、上下の面内導体を接続するビア導体と、を含むものであっても良い。
The
樹脂積層体11は、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂によって形成することができる。配線パターン11Aは、例えば銅箔等の金属箔をパターニングすることによって形成することができる。配線パターン11Aを印刷によって形成する時には、導電性ペーストを用いることができる。導電性ペーストは、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。金属粒子としては、例えば金、銀、銅、ニッケル等の金属を用いることができ、熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の樹脂を用いることができる。
The
図1の(a)〜(c)ではチップ型電子部品12は、絶縁体12Bの内部に複数の内部電極12Cを有するチップ型コンデンサとして構成されているが、その他、例えばチップ型インダクタ等であっても良い。
In FIGS. 1A to 1C, the chip
次いで、図1の(a)に示す樹脂多層基板10の製造方法について、図2の(a)〜(e)を参照しながら説明する。尚、図2の(a)〜(e)は、それぞれ図1の(a)に示す樹脂多層基板の製造方法の一実施形態を工程順に示す断面図である。まず、半硬化状態(Bステージ)の樹脂プリプレグシート111、チップ型電子部品(例えば、チップ型コンデンサ)12及び支持体100を準備する。そして、同図の(a)に示すように、左右両側に外部電極12Aを有するチップ型電子部品12を支持体100上に配置する。次いで、同図の(b)に示すように半硬化状態の樹脂プリプレグシート111をチップ型電子部品12の上方から覆い、半硬化状態の樹脂プリプレグシート111をその硬化温度よりも低い温度に加熱して圧着することにより、樹脂プリプレグシート111を流動させ、同図の(c)に示すように流動化した樹脂でチップ型電子部品12の下部を封止し、その上部が露出した樹脂層を形成する。この時チップ型電子部品12の上面には樹脂プリプレグシート111は殆ど付着していない。その後半硬化状態の樹脂層をその硬化温度より高い温度で熱硬化させて第1の硬化樹脂層11Bを形成する。この時、必要に応じて例えばレーザー等によりビアホールを所定のパターンで複数箇所に設けることができる。尚、ビアホール導体を導電性ペーストから形成する場合には、ビアホールに導電性ペーストを充填し、熱処理を施すことによりビアホール導体を形成する。
Next, a method for manufacturing the
更に、銅の無電解めっきを施し、次いで銅の電解めっきを施し、第1の硬化樹脂層11Bの上面に銅のめっき膜を形成する。ビアホールが空いたままの時にはめっき膜と同時にビアホール内にビアホール導体を形成することができる。これによりめっき膜と外部電極12Aとが電気的に直に接続される。そして、めっき膜上にレジスト膜を施した後、所定のパターンで露光し、現像した後、めっき膜にエッチング処理を施すことにより、図2の(d)に示すように配線パターン11Aを所定のパターンで形成することができる。この時、チップ型電子部品12に付着しためっきもエッチングにより除去する。尚、チップ型電子部品12を含め第1の硬化樹脂層11Bの上面に、予めめっき用レジスト膜を形成し、配線パターン11Aに対応する部分のめっき用レジスト膜を除去してそこにめっき膜を形成した後、めっき用レジスト膜を除去することにより配線パターン11Aを形成しても良い。引き続き、半硬化状態の樹脂プリプレグシートでチップ型電子部品12を上方から覆い、この樹脂プリプレグシートをその硬化温度より低い温度で圧着することにより、樹脂プリプレグシートを流動させ、流動化した樹脂でチップ型電子部品12の露出した残余の側面を樹脂層で封止し、その後、この樹脂層をその硬化温度より高い温度で熱硬化させて同図の(e)に示す第2の硬化樹脂層11Cを形成する。この段階で、上述した場合と同一要領で第2の硬化樹脂層11Cにビアホール導体を設けても良い。この結果、支持体100上に樹脂多層基板10を形成することができる。尚、支持体100としては剥離可能なSUS板等の転写用基材またはPETフィルム等の転写樹脂フィルム等を用いることができ、樹脂多層基板10は作製後に剥離しても良い。また、表面に配線パターンを有する支持体100を用いて、この配線パターンを樹脂多層基板10と接続しても良い。
Further, electroless plating of copper is performed, and then electrolytic plating of copper is performed to form a copper plating film on the upper surface of the first cured
また、図1の(b)に示すように高さの異なる配線パターン11Aを形成する場合には、樹脂プリプレグシートを何回かに分けてチップ型電子部品12の左右の樹脂量に高低差をつけて形成することによって、チップ型電子部品12の外部電極12Aに電気的に直に接続された高さの異なる配線パターン11Aを形成することができる。尚、第1の実施形態では、第1の硬化樹脂層11B上に配線パターン11Aを形成するための、パターン精度が高く、チップ型電子部品12との接続性もより高くなる。
Further, when forming the
また、第1の実施形態の他の実施形態では、チップ型電子部品12を封止する樹脂を段階的に硬化させた後、その硬化樹脂層の上に無電解めっきにより配線パターン11Aを形成しているが、図2の(c)に示す工程において、樹脂を硬化させず、同図の(d)に示す工程において半硬化状態の樹脂層の上に例えば印刷工法により配線パターン11Aを形成し、この配線パターン11A上に半硬化状態の樹脂層を積層した後、図2の(e)に示す工程において上下の半硬化状態の樹脂層を同時に硬化させて樹脂積層体11を形成しても良い。この他の実施形態では樹脂層の硬化を一度に纏めて行うため、製造工程を簡略化することができる。
In another embodiment of the first embodiment, the resin for sealing the chip-type
以上説明したように本実施形態によれば、支持体100上に左右両端部に外部電極12Aを有するチップ型電子部品12を搭載した後、外部電極12を、その側面の一部が露出するように半硬化状態の樹脂層で封止し、半硬化状態の樹脂層を硬化させ、第1の硬化樹脂層11Bを形成し、この硬化樹脂層11B上に配線パターン11Aを形成した後、チップ型電子部品12の残余の部分及び配線パターン11Aを覆うように半硬化状態の樹脂層で封止し、この樹脂層から第2の硬化樹脂層11Cを形成することにより、樹脂積層体11内でチップ型電子部品12の上下方向中ほどで外部電極12Aの側面に配線パターン11Aが電気的に接続された樹脂多層基板10を作製することができる。また、この際、樹脂多層基板10の使用目的に応じて左右の配線パターン11Aの高さを、図1の(a)〜(c)に示すように適宜変更することができ、配線パターン11Aの配置上の自由度を高めることができる。また、配線パターン11Aをめっきにより形成する場合には、微細な配線パターン11Aを形成することができる。更に、配線パターン11Aと外部電極12Aの接続には半田を使用していないため、樹脂多層基板10を回路基板に実装した後のリフロー工程でチップ型電子部品12が接続された配線パターン11Aにおける短絡を防止することができる。また、図1の(c)に示す樹脂多層基板10のように配線パターン11Aを外部電極12Aの上面で接続する場合には、配線パターン11Aと外部電極12Aとの接続面積が大きくなって両者間の導通性を高めることができる。
As described above, according to the present embodiment, after mounting the chip-type
第1の実施形態では本発明の樹脂多層基板の基本構造を示したが、本発明の樹脂多層基板は、以下の実施形態で説明するように樹脂積層体内にチップ型電子部品と他の電子部品を内蔵し、配線パターンを介してチップ型電子部品と他の電子部品とが電気的に直に接続されたものであっても良い。 In the first embodiment, the basic structure of the resin multilayer substrate of the present invention is shown. However, the resin multilayer substrate of the present invention includes a chip-type electronic component and other electronic components in the resin laminate as described in the following embodiments. The chip-type electronic component and other electronic components may be electrically connected directly via a wiring pattern.
第2の実施形態
図3の(a)、(b)はそれぞれ本発明の樹脂多層基板の他の実施形態を示す図で、(a)はその断面図、(b)は(a)に一部を拡大して示す断面図である。本実施形態の樹脂多層基板10Aは、例えば図3の(a)に示すように、複数の樹脂層が積層された樹脂積層体11と、チップ型電子部品12と、第1の多層配線基板13と、第2の多層配線基板14と、を備え、樹脂積層体11内にチップ型電子部品12及び第1、第2の多層配線基板13、14が内蔵されて一体的に構成されている。そして、チップ型電子部品12と第1の多層配線基板13は、樹脂積層体11内に形成された配線パターン11Aによって電気的に直に接続され、チップ型電子部品12と第2の多層配線基板14も樹脂積層体11内に形成された配線パターン11Aによって電気的に直に接続されている。これらの配線パターン11Aは、第1の実施形態と同様に面内導体及びビアホール導体を含む配線パターンであっても良い。この多層樹脂基板10Aは支持基板15上に実装されている。
Second Embodiment FIGS. 3A and 3B are views showing another embodiment of the resin multilayer substrate of the present invention, respectively. FIG. 3A is a sectional view thereof, and FIG. It is sectional drawing which expands and shows a part. For example, as shown in FIG. 3A, a
チップ型電子部品12は、例えば第1の実施形態と同様にセラミック焼結体を素体とするコンデンサやインダクタ等の受動素子によって構成され、第1の多層配線基板13及び第2の多層配線基板14と協働し、樹脂多層基板10Aに種々の機能を付与する。
The chip-type
第1の多層配線基板13は、主として樹脂多層基板10Aの配線部分として構成され、基本的には配線パターンとして受動機能部を受け持つ基板である。この第1の多層配線基板13は、図3の(a)に示すように、例えば複数の絶縁層13Aが積層された積層体と、積層体の内部に所定のパターンで形成された配線パターン13Bと、を有している。この配線パターン13Bは、各絶縁層13Aの間に設けられた複数の面内導体13Cと、各絶縁層13Aを貫通し上下の面内導体13Cを電気的に接続するビアホール導体13Dとから構成されている。第1の多層配線基板13は、下面に形成された外部端子電極13Eを介して支持基板15の表面配線パターン(図示せず)に接続されている。
The first
絶縁層13Aは、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂によって形成することができる。この場合には、第1の多層配線基板13は例えばビルドアップ法によって形成することができ、面内導体13Cは例えば銅箔等の金属箔をパターニングすることによって形成することができる。また、ビアホール導体13Dは絶縁層13Aに形成されたビアホール内に導電性ペーストを充填することによって形成することができる。導電性ペーストは、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。金属粒子としては、例えば金、銀、銅、ニッケル等の金属を用いることができ、熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の樹脂を用いることができる。
The insulating
また、絶縁層13Aは、誘電率の低いセラミック材料によって形成することができ、セラミック材料としては低温焼結セラミック材料が好ましい。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末やこれらのセラミック粉末にホウ珪酸系ガラスを混合したガラス複合系材料、ZnO−MgO−Al2O3−SiO2系の結晶化ガラスを用いた結晶化ガラス系材料、BaO−Al2O3−SiO2系セラミック粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミック粉末等を用いた非ガラス系材料等を挙げることができる。この場合には、面内導体13C及びビアホール導体13DはAgまたはCu等の低抵抗で低融点をもつ金属を低温で低温焼結セラミック材料と同時焼成して一体的化することができる。
The insulating
また、第2の多層配線基板14は、例えば図3の(b)に示すように、第1の多層配線基板13と同様に、主として樹脂多層基板10Aの受動機能部を受け持つ基板である。この第2の多層配線基板14は、同図の(b)に示すように、第2のチップ型電子部品14Aを内蔵すると共に第1の多層配線基板13と同様に複数の絶縁層14Bが積層された積層体として形成され、内部に配線パターン14Cが形成されている。
Further, the second
第2のチップ型電子部品14Aは、例えばチップ型コンデンサ、チップ型インダクタ、チップ型抵抗等のセラミック焼結体によって形成されている。絶縁層14Bは、基本的には無機フィラーとエポキシ樹脂等の熱硬化性樹脂との混合物によって形成されていることが好ましい。絶縁層14Bは、例えばセラミックと樹脂、あるいはエポキシ樹脂と無機フィラーを含有するエポキシ樹脂等のように、上述の絶縁層13Aとは異なる材料によって形成されていても良い。配線パターン14Cは、同図の(b)に示すように、例えば各絶縁層14Bの間に設けられた複数の面内導体14Dと、各絶縁層14Bを貫通し上下の面内導体14Dを電気的に接続するビアホール導体14Eとから構成されている。また、積層体の下面には第1の外部端子電極14が形成され、積層体の上面には第2の外部端子電極14Gが形成されている。そして、面内導体14Dの適宜の場所に第2のチップ型電子部品14Aが実装されている。第2の多層配線基板14は、下面に形成された第1の外部端子電極14Fを介して支持基板15の表面配線パターン(図示せず)に接続されている。第2の多層配線基板14上面の第2の外部端子電極14Gには必要に応じてシリコン半導体等の能動素子を実装しても良い。
The second chip
チップ型電子部品12と第2の多層配線基板14に内蔵された第2のチップ型電子部品14Aとは、基本的にはサイズによって分類される。チップ型電子部品は、例えば厚みが0.8mm、長さが1.6mm、幅が0.8mmより大きくなると、積層体に内蔵させることが難しいため、チップ型電子部品12として第1の多層配線基板13等と一緒に配置する。従って、上記サイズより小さなチップ型電子部品は第2のチップ型電子部品14Aとして第2の多層配線基板14に内蔵させて使用することができる。
The chip-type
そして、チップ型電子部品12の高さが図3の(a)に示すように第1、第2の多層配線基板13、14より高くなっているが、樹脂積層体11内の配線パターン11A、11Aは、チップ型電子部品12の上下両面の範囲内で、第1、第2の多層配線基板13、14側面から露出する面内導13C、14Dの高さに合わせて樹脂積層体11内に形成され、チップ型電子部品12の外部電極12A、12Aと第1、第2の多層配線基板13、14とを電気的に直に接続している。従って、チップ型電子部品12の上下両面の範囲内の高さであれば、チップ型電子部品12と第1、第2の多層配線基板13、14との間に高低差があってもこれらの間で互いに確実に接続することができる。これに対して、従来のようにチップ型電子部品の外部電極の上面で他の配線パターンに接続する場合には、チップ型電子部品の外部電極の高さに合わせて多層配線基板の上方に引き出し配線等を別途設けなくてはならない。
The height of the chip-type
次いで、図3に示す樹脂多層基板10Aの製造方法について図4を参照しながら説明する。尚、図4の(a)〜(h)は、それぞれ図3に示す樹脂多層基板の製造方法を工程順に示す断面図である。樹脂多層基板10Aを製造するに当たって、予め作製されたチップ型電子部品12、第1、第2の多層配線基板13、14及び支持基板15を準備する。次いで、図4の(a)に示すようにチップ型電子部品12及び第1、第2の多層配線基板13、14それぞれを、支持基板15の所定の位置、即ち、回路基板の表面の配線パターンに合わせた位置に配置する。
Next, a method for manufacturing the
然る後、図4の(b)に示すように予め準備された半硬化状態の樹脂プリプレグシート111を支持基板15の上方に配置して樹脂プリプレグシート111をチップ型電子部品12及び第1、第2の多層配線基板13、14上に被せた後、半硬化状態の樹脂部の硬化温度よりも低い温度で熱圧着することにより、樹脂を流動させ樹脂によってチップ型電子部品12及び第1、第2の多層配線基板13、14それぞれの隙間を部分的に埋めてこれらの下部を樹脂層で封止する。その後、図4の(c)に示すように半硬化状態の樹脂層をその硬化温度より高い温度で熱硬化させて第1の硬化樹脂層11Bを形成する。
Thereafter, as shown in FIG. 4B, a pre-prepared semi-cured
引き続き、銅の無電解めっき及び銅の電解めっきにより樹脂層11Bの上面に銅のめっき膜を形成する。更に、めっき膜にレジスト膜を形成し、乾燥、露光した後、エッチング処理を施して、図4の(d)に示すように第1の硬化樹脂層11Bの上面でチップ型電子部品12の右側に配線パターン11Aを形成する。この時、チップ型電子部品12に付着しためっきもエッチングにより除去する。尚、チップ型電子部品12を含め第1の硬化樹脂層11Bの上面に、予めめっき用レジスト膜を形成し、配線パターン11Aに対応する部分のめっき用レジスト膜を除去してそこにめっき膜を形成した後、めっき用レジスト膜を除去することにより配線パターン11Aを形成しても良い。その後、図4の(e)に示すように半硬化状態の樹脂プリプレグシート111をチップ型電子部品12及び第1、第2の多層配線基板13、14上に被せ、チップ型電子部品12及び第1、第2の多層配線基板13、14の側面のうち、上部を除いて樹脂層で封止し、上述の場合と同一要領で樹脂を硬化させて硬化樹脂層11B’を形成し、図4の(f)に示すように、上述の場合と同一要領でチップ型電子部品12の左側の硬化樹脂層11B’に配線パターン11A’を形成する。次に、図4の(g)に示すように半硬化状態の樹脂プリプレグシート111を用いて、上述の場合と同一要領でチップ型電子部品12及び第1、第2の多層配線基板13、14を封止して、図4の(h)に示すように樹脂積層体11内に高さの異なる配線パターン11A、11A’を有する樹脂多層基板10Aを支持基板15上に作製することができる。
Subsequently, a copper plating film is formed on the upper surface of the
以上説明したように本実施形態によれば、樹脂積層体11内に機能の異なるチップ型電子部品12及び第1、第2の多層配線基板13、14を内蔵し、チップ型電子部品12の外部電極12Aと第1、第2の多層配線基板13、14とが外部電極12Aの上下両面の間に配置された高さの異なる配線パターン11A、11Aで互いに電気的に接続されて同一平面上に配置されているため、チップ型電子部品12と第1、第2の多層配線基板13、14との高低差があっても樹脂積層体11内で外部電極12Aの側面の高さの範囲内で配線パターン11Aの高さを第1、第2の多層配線基板13、14それぞれの配線パターン13B、14Cに合わせて設定してチップ型電子部品12の外部電極12A、12Aと第1、第2の多層配線基板13、14との配線パターン13B、14Cとをそれぞれ電気的に直に接続することができ、しかも複数の機能を付与して高機能化を実現した樹脂多層基板10Aを得ることができる。更に、チップ型電子部品12及び第1、第2の多層配線基板13、14は樹脂積層体11内で一体化しているため、支持体上に樹脂多層基板10Aを作製した場合には、支持体を剥離して、これら三者を互いに位置ズレすることなく回路基板上で同時に位置合わせすることができ高精度に実装することができる。
As described above, according to the present embodiment, the chip-type
更に、本実施形態によれば、使用目的に応じて第1の多層配線基板13の絶縁層13Aと第2の多層配線基板14の絶縁層14Bとを異なる材料、例えば有機材料と無機材料に分けて構成することができるため、異種材料からなる回路基板上に樹脂多層基板10Aを搭載しても、樹脂多層基板10Aを構成するチップ型電子部品12及び第1、第2の多層配線基板13、14の残留応力が異なり、それぞれの残留応力を回路基板上で緩和して歪み等による物理特性の弊害を抑制することができ、信頼性を向上させることができる。また、
Furthermore, according to this embodiment, the insulating
本実施形態では、樹脂積層体11内で配線パターン11Aを介してチップ型電子部品12と第1、第2の多層配線基板13、14が互いに電気的に接続された樹脂多層基板10Aについて説明したが、本発明の樹脂多層基板は、例えば図5及び図6に示すように、使用目的によってチップ型電子部品12と第1、第2の多層配線基板13、14のいずれか一方を適宜組み合わせて樹脂多層基板を作製することができる。以下、樹脂多層基板の変形例について本実施形態と同一または相当部分には同一符号を付して説明する。
In the present embodiment, the
図5は、本発明の樹脂多層基板の更に他の実施形態を示す断面図である。第1に示す変形例の樹脂多層基板10Bは、図5に示すように、樹脂積層体11内にチップ型電子部品12及び第1の多層配線基板13を内蔵した状態で支持基板15上に形成されている。そして、チップ型電子部品12と第1の多層配線基板13は、樹脂積層体11内に形成された配線パターン11Aによって互いに電気的に接続されている。この配線パターン11Aは、第1、第2の実施形態に準じて構成されている。チップ型電子部品12がコイル成分を含む場合には、第1の多層配線基板13をチップ型電子部品12の側方に設けることで、チップ型電子部品12の上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体11で覆われているため、コイル成分に基づく磁界は第1の多層配線基板13の配線パターンの影響を受け難くなり、樹脂多層基板10Bの信頼性を向上させることができる。その他、この変形例においても図3に示す樹脂多層基板10Aに準じた作用効果を期することができる。
FIG. 5 is a sectional view showing still another embodiment of the resin multilayer substrate of the present invention. As shown in FIG. 5, the
図6は、本発明の樹脂多層基板の更に他の実施形態を示す断面図である。第2の変形例の樹脂多層基板10Cは、図6に示すように、樹脂積層体11内にチップ型電子部品12及び第2の多層配線基板14を内蔵した状態で支持基板15上に形成されている。そして、チップ型電子部品12と第2の多層配線基板14は、樹脂積層体11内に形成された配線パターン11Aによって互いに電気的に接続され、配線パターン11Aは、第1、第2の実施形態に準じて構成されている。例えばチップ型電子部品12がコイル成分を含む場合には、チップ型電子部品12の側方に第2の多層配線基板14を設けることで、コイル成分を含むチップ型電子部品12の上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体11で覆われているため、コイル成分に基づく磁界は第2の多層配線基板14の配線パターンの影響を受け難くなり、樹脂多層基板10Cの信頼性を向上させることができる。また、コイル成分を有するチップ型電子部品を、第2の多層配線基板14内のチップ型電子部品としてではなく、チップ型電子部品12として配線パターンから独立して設けることで、コイル成分に基づく磁界は第2の多層配線基板14内の配線パターンの影響を受け難くなり、樹脂多層基板10Cの信頼性を向上させることができる。その他、この変形例においても図3に示す樹脂多層基板10Aに準じた作用効果を期することができる。
FIG. 6 is a cross-sectional view showing still another embodiment of the resin multilayer substrate of the present invention. As shown in FIG. 6, the
第3の実施形態
本実施形態では樹脂多層基板を含む複合型電子部品について図7〜図9を参照しながら説明する。尚、図7の(a)、(b)はそれぞれ本発明の複合型電子部品の一実施形態を示す図で、(a)はその製造工程の要部に示す斜視図、(b)は(a)に示す製造方法によって作製された複合型電子部品を示す断面図、図8は本発明の複合型電子部品の他の実施形態を示す断面図、図9は本発明の複合型電子部品の更に他の実施形態を示す断面図である。
Third Embodiment In this embodiment, a composite electronic component including a resin multilayer substrate will be described with reference to FIGS. 7A and 7B are views showing an embodiment of the composite electronic component of the present invention, respectively, FIG. 7A is a perspective view showing the main part of the manufacturing process, and FIG. FIG. 8 is a cross-sectional view showing another embodiment of the composite electronic component of the present invention, and FIG. 9 is a cross-sectional view showing another embodiment of the composite electronic component of the present invention. It is sectional drawing which shows other embodiment.
本実施形態の複合型電子部品20は、図7の(a)、(b)に示すように、樹脂多層基板21と、第1、第2の多層配線基板22、23と、配線パターンを有する第1、第2の樹脂ブロック24、25と、を備え、樹脂多層基板21、第1、第2の多層配線基板22、23及び第1、第2の樹脂ブロック24、25は、それぞれ同一高さに形成され、互いに電気的に接続されて一体化している。即ち、第1の多層配線基板22と第2の多層配線基板23は、第1の樹脂ブロック24の配線パターンを介して互いに電気的に接続されている。樹脂多層基板21と第2の多層配線基板23は、第2の樹脂ブロック25の配線パターンを介して電気的に接続されている。
As shown in FIGS. 7A and 7B, the composite
樹脂多層基板21は、図7の(a)、(b)に示すように第1の実施形態の樹脂多層基板10に準じて構成され、複数の樹脂層が積層されてなる樹脂積層体21Aと、この樹脂積層体21Aに内蔵されたチップ型電子部品21Bと、を備えている。樹脂積層体21A内の配線パターン21Cは、チップ型電子部品21Bの左側でその上面よりやや下方に配置され、右端がチップ型電子部品21Bの左側の外部電極21Dに対して半田を介することなく電気的に直に接続され、左端が樹脂積層体21Aの左側面に露出している。また、第1、第2の多層配線基板22、23は、樹脂多層基板21の樹脂積層体21Aと同様に、それぞれの絶縁層が熱硬化性樹脂によって形成されている。また、第1、第2の多層配線基板22、23は、それぞれの下面にそれぞれ外部端子電極22F、23Fが形成されている以外はいずれも第2の実施形態に用いられたものに準じて構成されている。
The
而して、第1の樹脂ブロック24は、図7の(a)、(b)に示すように、複数の絶縁層(例えば、樹脂プリプレグシート)が積層された積層体24Aと、積層体24A内の所定の絶縁層に面内導体として一側面から他側面に渡って形成された接続用導体24Bと、を有し、接続用導体24Bが積層体の両側面に露呈し、両隣の第1の多層配線基板22と第2の多層配線基板23とを接続するインターフェースとして形成されている。接続用導体24Bは、所定のパターンを有する面内導体として形成されている。また、例えば同図の(b)に示すように、第1の多層配線基板22の第1の樹脂ブロック24との接続面には必要に応じて側面導体22Fが形成され、第2の多層配線基板23の第1の樹脂ブロック24との接続面にも必要に応じて側面導体23Hが形成されている。従って、第1の樹脂ブロック24の接続用導体24Bと第1の多層配線基板22の面内導体22Cの間あるいは第2の多層配線基板23の面内導体23Dとの間に段差があっても、側面導体22F、23Hを介して接続用導体24Bと電気的に接続することができ、もって第1の多層配線基板22と第2の多層配線基板23とを第1の樹脂ブロック24を介して電気的に確実に接続することができる。
Thus, as shown in FIGS. 7A and 7B, the
図7の(a)、(b)に示すように、第2の樹脂ブロック25は第1の樹脂ブロック24に準じて構成され、積層体25Aの両側面から樹脂多層基板21の配線パターン21Cに対応する接続用導体25Bが露出している。この接続用導体25Bは、樹脂多層基板21の配線パターン21Cと第2の多層配線基板23の面内導体23Dとを接続している。
As shown in FIGS. 7A and 7B, the
本実施形態の複合型電子部品20を作製する場合には、まず、樹脂多層基板21、第1、第2の多層配線基板22、23及び第1、第2の樹脂ブロック24、25をそれぞれ作製する。これらの側面はいずれも実質的に同一大きさに形成されている。樹脂多層基板21及び第1、第2の多層配線基板22、23はいずれも熱硬化樹脂からなる基板であり、第1、第2の樹脂ブロック24、25は半硬化状態の熱硬化性樹脂によって形成されている。これらの樹脂多層基板21、第1、第2の多層配線基板22、23及び第1、第2の樹脂ブロック24、25を、例えば図7の(a)に示すように剥離自在なシート上に一列に並べて配列した後、これらの長手方向の両側面及び上下両面をそれぞれ拘束した状態で、接合用の第1、第2の樹脂ブロック24、25の硬化性樹脂が硬化する温度まで加熱すると共に残りの両側面から所定の圧力を加え、これらを熱圧着して一体化した後、冷却することによって複合型電子部品20を得ることができる。そして、複合型電子部品20を所定の回路基板(図示せず)に実装する場合には、複合型電子部品20からシートを剥離し、所定の回路基板に半田付けにより実装する。
When the composite
以上説明したように本実施形態によれば、樹脂多層基板21の配線パターン21Cをチップ型電子部品21Bの高さの範囲内で第2の樹脂ブロック25の接続用25Bの高さに合わせる自由度があり、第2の実施形態と同様の作用効果を期することができる。しかも、複合型電子部品20に付与する機能に応じて、樹脂多層基板21と第1、第2の多層配線基板22、23及び第1、第2の樹脂ブロック24、25等の各種の基板とを適宜組み合わせることができる。
As described above, according to the present embodiment, the degree of freedom in which the wiring pattern 21C of the
本実施形態では、それぞれ同一高さに形成された樹脂多層基板21、第1の多層配線基板22及び第2の多層配線基板23がそれぞれ第1、第2の樹脂ブロック24、25を介して電気的に接続されて一体化した複合型電子部品20について説明した。しかし、本発明の複合型電子部品では、例えば図8、図9に示すように、樹脂多層基板21、第1の多層配線基板22及び第2の多層配線基板23の少なくともいずれか2つを必要に応じて適宜選択して、選択された2つを第1の樹脂ブロック24または第2の樹脂ブロック25を介して互いに電気的に接続したものであっても良い。そこで、本実施形態と同一または相当部分には同一符号を付してその変形例について説明する。
In the present embodiment, the
第1の変形例の複合型電子部品20Aは、図8に示すように、樹脂多層基板21と、第1の多層配線基板22と、これら両者を互いに電気的に接続する第2の樹脂ブロック25と、を備え、その他は図7に示す複合型電子部品20に準じて構成されている。樹脂多層基板21内のチップ型電子部品21Bがコイル成分を含む場合には、その配線部分を第1の多層配線基板22と独立させて、樹脂多層基板21の側方に第2の樹脂ブロック25を介して設けることで、コイル成分を含むチップ型電子部品21Bの上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体21Aで覆われているため、第2の実施形態と同様に、コイル成分に基づく磁界は第1の多層配線基板22の配線パターン22Bの影響を受け難い複合型電子部品20Aを得ることができる。また、樹脂多層基板21の配線パターン21Cは、第1の多層配線基板22の配線パターン22Bに合わせてチップ型電子部品21Bの高さの範囲内で適宜設定することができるため、第3の実施形態と同様の作用効果を期することができる。
As shown in FIG. 8, a composite
第2の変形例の複合型電子部品20Bは、図9に示すように、樹脂多層基板21と、第2の多層配線基板23と、これら両者21、23を互いに電気的に接続する第2の樹脂ブロック25と、を備え、その他は図7に示す複合型電子部品20に準じて構成されている。チップ型電子部品がコイル成分を含む場合には、コイル成分を含むチップ型電子部品を樹脂多層基板21内のチップ型電子部品21Bとして構成し、第2の多層配線基板23内からコイル成分を含むチップ型電子部品を省くことができる。従って、コイル成分を含むチップ型電子部品を樹脂多層基板21として独立させることで、コイル成分を含むチップ型電子部品の上下に配線パターンが形成されておらず、更にその周囲が樹脂積層体21Aで覆われているため、第2の実施形態と同様に、コイル成分に基づく磁界は第2の多層配線基板23の配線パターン23Cの影響を受け難くなり、信頼性の高い複合型電子部品10Hを得ることができる。この変形例においても第3の実施形態と同様の作用効果を期することができる。
As shown in FIG. 9, the composite
尚、本発明は上記各実施形態に何等制限されるものではない。本発明の樹脂多層基板は、基本的には、複数の樹脂層が積層され且つ配線パターンを有する樹脂積層体と、この樹脂積層体に内蔵され且つ側面に外部電極を有するチップ型電子部品と、を備え、上記チップ型電子部品の両主面の間で上記配線パターンと少なくとも一方の上記外部電極とが電気的に接続されているものであれば良い。チップ型電子部品は、両側面に外部電極を有するものに限らず、一側面にのみ外部電極があるもの、一側面と一端面にあるもの等、側面や端面に対でなく形成されているものであっても良い。そして、これを基本構造として、例えば、第1の多層配線基板及び/または第2の多層配線基板を含めて樹脂多層基板を構成しても良く、またそれぞれの基板は複数個あっても良く、更に、各基板がそれぞれ異なる材料あるいは異なる性質を有するものであっても良い。また、本発明の複合型電子部品は、機能を異にする、樹脂多層基板、第1、第2の多層配線基板の少なくともいずれか2つを備え、これらが互いに配線パターンを有する樹脂ブロックを介して電気的に接続されて同一平面上に配置されたものであれば良い。 The present invention is not limited to the above embodiments. The resin multilayer substrate of the present invention basically includes a resin laminate in which a plurality of resin layers are laminated and has a wiring pattern, a chip-type electronic component that is built in the resin laminate and has an external electrode on a side surface, Provided that the wiring pattern and at least one of the external electrodes are electrically connected between both main surfaces of the chip-type electronic component. Chip-type electronic components are not limited to those having external electrodes on both side surfaces, but have external electrodes only on one side surface, those on one side surface and one end surface, etc. It may be. And as a basic structure, for example, a resin multilayer substrate may be configured including the first multilayer wiring substrate and / or the second multilayer wiring substrate, and there may be a plurality of each substrate. Further, each substrate may have different materials or different properties. In addition, the composite electronic component of the present invention includes at least any two of a resin multilayer board and first and second multilayer wiring boards having different functions, and these are disposed through a resin block having a wiring pattern. As long as they are electrically connected and arranged on the same plane.
本発明は、例えば携帯電話等の移動体通信装置や電子機器に用いられる樹脂多層基板、複合型電子部品及びこれらの製造方法に好適に用いることができる。 INDUSTRIAL APPLICABILITY The present invention can be suitably used for, for example, a resin multilayer substrate used in mobile communication devices such as mobile phones and electronic devices, composite electronic components, and methods for manufacturing these.
10、10A、10B、10C 樹脂多層基板
11 樹脂積層体
11A 配線パターン
12、21B チップ型電子部品
12A 外部電極
13 第1の多層配線基板
14 第2の多層配線基板
14A 第2のチップ型電子部品(電子部品)
20、20A、20B 複合型電子部品
21 樹脂多層基板
21A 樹脂積層体
21B チップ型電子部品
21C 配線パターン
21D 外部電極
22 第1の多層配線基板
23 第2の多層配線基板
24、25 樹脂ブロック
24B、24B 配線パターン
10, 10A, 10B, 10C
20, 20A, 20B Composite
Claims (12)
第1の多層配線基板及び/または電子部品を有する第2の多層配線基板と、
これら3つの基板のうちいずれか2つの基板を互いに電気的に接続する配線パターンを有する少なくとも一つの樹脂ブロックと、を備えた
ことを特徴とする複合型電子部品。 The resin multilayer substrate according to any one of claims 1 to 3,
A second multilayer wiring board having a first multilayer wiring board and / or an electronic component;
A composite electronic component comprising: at least one resin block having a wiring pattern that electrically connects any two of the three substrates to each other.
上記外部電極を、その側面の一部が露出するように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第1の硬化樹脂層を形成する第2の工程と、
上記第1の硬化樹脂層上に配線パターンを形成する第3の工程と、
上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止し、上記樹脂を硬化させて第2の硬化樹脂層を形成する第4の工程と、を備えた
ことを特徴とする樹脂多層基板の製造方法。 A first step of disposing a chip-type electronic component having an external electrode on a side surface on a support;
A second step of sealing the external electrode with a semi-cured resin so that a part of its side surface is exposed, and curing the resin to form a first cured resin layer;
A third step of forming a wiring pattern on the first cured resin layer;
Sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and curing the resin to form a second cured resin layer. A method for producing a resin multilayer substrate, comprising:
上記外部電極を、その側面に一部が露出するように半硬化状態の樹脂で封止して第1の樹脂層を形成する第2の工程と、
上記第1の樹脂層上に配線パターンを形成する第3の工程と、
上記チップ型電子部品の残余の側面及び上記配線パターンを覆うように半硬化状態の樹脂で封止して第2の樹脂層を形成し、上記第1、第2の樹脂層を同時に硬化させて第1、第2の硬化樹脂層を形成する第4の工程と、を備えた
ことを特徴とする樹脂多層基板の製造方法。 A first step of disposing a chip-type electronic component having an external electrode on a side surface on a support;
A second step of forming the first resin layer by sealing the external electrode with a semi-cured resin so that a part of the external electrode is exposed on the side surface;
A third step of forming a wiring pattern on the first resin layer;
A second resin layer is formed by sealing with a semi-cured resin so as to cover the remaining side surface of the chip-type electronic component and the wiring pattern, and the first and second resin layers are simultaneously cured. And a fourth step of forming first and second cured resin layers. A method for producing a resin multilayer substrate, comprising:
上記樹脂多層基板、上記第1の多層配線基板、及び/または上記第2の多層配線基板のいずれか2つの間に上記樹脂ブロックを配置して圧着することにより上記配線パターンを介して互いに電気的に接続する工程と、を備えた
ことを特徴とする複合型電子部品の製造方法。 The resin multilayer substrate according to any one of claims 1 to 3, the first multilayer wiring substrate, and / or the second multilayer wiring substrate having an electronic component, and any two of these three substrates A step of arranging and arranging at least one resin block having a wiring pattern for electrically connecting two substrates to each other;
The resin block is placed between any two of the resin multilayer substrate, the first multilayer wiring substrate, and / or the second multilayer wiring substrate, and is bonded to each other through the wiring pattern. A method of manufacturing a composite electronic component, comprising the step of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129687A JP2007305631A (en) | 2006-05-08 | 2006-05-08 | Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129687A JP2007305631A (en) | 2006-05-08 | 2006-05-08 | Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305631A true JP2007305631A (en) | 2007-11-22 |
Family
ID=38839348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006129687A Pending JP2007305631A (en) | 2006-05-08 | 2006-05-08 | Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007305631A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072279A (en) * | 2012-09-28 | 2014-04-21 | Dainippon Printing Co Ltd | Manufacturing method of wiring board with components incorporated therein |
-
2006
- 2006-05-08 JP JP2006129687A patent/JP2007305631A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072279A (en) * | 2012-09-28 | 2014-04-21 | Dainippon Printing Co Ltd | Manufacturing method of wiring board with components incorporated therein |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4453702B2 (en) | COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF | |
JP4310467B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
JP4111239B2 (en) | Composite ceramic substrate | |
JPH06291216A (en) | Substrate and ceramic package | |
US6335076B1 (en) | Multi-layer wiring board and method for manufacturing the same | |
WO2011030542A2 (en) | Electronic part module and method for producing same | |
WO2005071744A1 (en) | Multilayer electronic part and structure for mounting multilayer electronic part | |
EP1776002B1 (en) | Composite electronic component and method for manufacturing the same | |
JP4752612B2 (en) | Manufacturing method of circuit board with protruding electrode | |
JP5192865B2 (en) | Manufacturing method of wiring board with built-in components | |
JP2012064600A (en) | Multilayer substrate and method of manufacturing the same | |
JP4158798B2 (en) | Composite ceramic substrate | |
JP2006128229A (en) | Composite multilayer substrate | |
JP2005026573A (en) | Manufacturing method of module with built-in component | |
JP2001274555A (en) | Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device | |
JP2006196857A (en) | Composite circuit substrate with case and manufacturing method thereof | |
JP2005235807A (en) | Stacked electronic component and its manufacturing method | |
JP2004056115A (en) | Multilayer wiring board | |
WO2005101934A1 (en) | Composite electronic component and method for producing the same | |
JP2007305631A (en) | Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component | |
JP2006173389A (en) | Method of manufacturing circuit board mounted with surface-mounting component | |
JP4558004B2 (en) | Electronic components, shield covers, mother boards for multi-cavity, wiring boards and electronic equipment | |
JP2006049457A (en) | Wiring board with built-in parts and manufacturing method thereof | |
JP2008135483A (en) | Substrate incorporating electronic component and its manufacturing method | |
KR100828925B1 (en) | Hybrid electronic component and method for manufacturing the same |