JP4751295B2 - ディジタル形保護制御装置 - Google Patents

ディジタル形保護制御装置 Download PDF

Info

Publication number
JP4751295B2
JP4751295B2 JP2006289946A JP2006289946A JP4751295B2 JP 4751295 B2 JP4751295 B2 JP 4751295B2 JP 2006289946 A JP2006289946 A JP 2006289946A JP 2006289946 A JP2006289946 A JP 2006289946A JP 4751295 B2 JP4751295 B2 JP 4751295B2
Authority
JP
Japan
Prior art keywords
time
arithmetic processing
defect information
protection control
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006289946A
Other languages
English (en)
Other versions
JP2008109771A (ja
Inventor
義博 白田
馨 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba System Technology Corp
Original Assignee
Toshiba Corp
Toshiba System Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba System Technology Corp filed Critical Toshiba Corp
Priority to JP2006289946A priority Critical patent/JP4751295B2/ja
Publication of JP2008109771A publication Critical patent/JP2008109771A/ja
Application granted granted Critical
Publication of JP4751295B2 publication Critical patent/JP4751295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、電力系統を保護するディジタル形保護制御装置に関する。
電力系統を保護するディジタル形保護制御装置は、電力系統の電気量や状態量を入力してディジタル量に変換し、このディジタル量を用いて所定の保護制御演算を行い、この演算結果に応じて遮断器等を制御することにより、電力系統の保護制御を行うものである。
一般にディジタル形保護制御装置には、自動監視機能が組み込まれている。この自動監視機能は、ディジタル形保護制御装置の責務である系統の保護制御機能が正常に働くように装置の状態を監視し、異常があれば警報を出力するものである。この自動監視機能については周知(例えば、非特許文献1)なので、その詳細な説明は省略する。
ところで、従来のディジタル形保護制御装置において、自動監視機能で保護制御機能の不良を検出すると、監視不良発生時刻を明確にするために、自動監視機能で検出した監視不良情報に時刻を付加して不揮発性メモリやバックアップメモリに保存しておき、その後運用者によりこの保存情報を表示操作手段や解析ツールで読み出せるように構成したものがある(例えば、特許文献1)。
また、これらの保護制御システムの規模が大きい場合、又は処理量の多い保護制御演算を行う場合には、演算処理基板を複数使用し、各々が保護制御機能、監視不良検出手段を分割して処理するマルチCPUを構成したものがある(例えば、特許文献2)。
図7は、一般的なマルチCPUを構成したディジタル形保護制御装置の一例を示すブロック構成図である。なお、このディジタル形保護制御装置1には、図示していない保護制御機能部を当然有しているが、ここではその説明を省略する。
図7において、保護制御装置1は、電力系統の電気量を入力し、ディジタル量に変換するアナログディジタル変換器(A/D)2、電力機器のON−OFF情報を入力するための入力回路(DI)3、保護制御演算結果を外部機器へ出力する出力回路(DO)4、複数の演算処理基板5−1〜5−nから構成され、これらの演算処理基板5−1〜5−nには、保護制御装置内外の複数の各種監視対象6−1〜6−nの不良を検出する監視不良検出手段7−1〜7−nを備え、これら各演算処理基板5−1〜5−n間はデータの受け渡しを行うシステムバス8により接続されている。
上記演算処理基板5−1〜5−nの内の少なくとも1つ、ここでは演算処理基板5−nに時計用IC回路等を用いた現在時刻取得手段9と、各演算処理基板6−1〜6−n内の監視不良検出手段7−1〜7−nにて検出した監視不良情報をシステムバス8を用いて収集する不良情報収集手段10と、収集した監視不良情報に現在時刻取得手段9から与えられる現在時刻を付加する時刻付加手段11と、時刻を付加した不良情報を不揮発性メモリやバックアップメモリなどに記録する不良情報記録手段12とを設け、この不良情報記録手段12に記録した不良の発生内容、時刻等の情報を外部の表示手段13に表示するように構成している。
この場合、表示手段13としては、保護制御装置に表示デバイスを装着して実現する場合や、パソコンをRS232Cやイーサネット(登録商標)等で保護制御装置と接続して実現する場合がある。
特開平09−056051号公報 特開平08−163766号公報 昭和61年1月 社団法人 電気協同研究会発行 「電気協同研究」第41巻 第4号 第5章(第59頁)
ところで、上記のような保護制御装置において、監視不良検出手段7−1〜7−nで検出している保護制御装置内外の代表的な監視対象としては、図8に示すような項目が挙げられる。
図8に示すようにアナログディジタル変換器(A/D)の精度監視、計器用変圧器(PT)の監視、計器用変流器(CT)の監視、RAMの監視、ROMの監視、出力回路の監視などである。
各監視項目にはノイズによる誤検出を防止するために、図9に示す如く、不良が発生したことを所定時間確認する目的で確認タイマを設けている。ここでは、「A/D精度監視」確認タイマの時限Tadと「出力回路監視」の確認タイマの時限Totが、Tad<Totの関係にあるものと仮定する。
また、監視項目による監視結果の表示例を図10に示す。運用者はこの監視結果を確認後、不良が発生している部分を特定し交換していた。
上述したマルチCPUにより構成したディジタル形保護制御装置においては、上記監視項目の内「RAM監視」や「ROM監視」等の各演算処理基板内の不良を監視する監視項目以外は、各演算基板で分担して構成する。この例を図11に示す。
このような構成の場合、単純な障害、たとえばRAMの不良により「RAM不良」が表示された場合は、運用者は検出した演算処理基板のRAMの不良であることを特定でき、交換が行える。しかしながら、複雑な故障様相、例えばA/D変換器が不良となると「A/D精度監視」不良を検出するが、アナログ入力が不正となり、リレーが誤動作して「出力回路監視」不良も検出する可能性があり、このような場合は不良部位の特定が難しいが、不良発生の時間関係から以下のように故障部位を推定することが可能である。
例えばA/D変換器の不良が発生した場合、上記確認タイマの関係から「A/D精度監視」不良を検出した後に、「出力回路監視」不良を検出すれば、「出力回路監視」不良はA/D変換器の不良により発生したものと特定し、「出力回路監視」不良を検出後に「A/D精度監視」不良を検出した場合はA/D変換器のみではなく、出力回路にも何らかの不良が発生しているものと特定することができる。
しかしながら、表示操作用の演算処理基板5−nにおいて、他の演算処理基板のデータを収集する不良情報収集手段10は、各演算処理基板及び、表示操作用演算基板の故障状態を図12に示す如く時系列的に入力するため、図13で示すタイミングで、例えば演算処理基板5―1の読み込み処理後にこの演算処理基板5―1に不良1が発生し、続いて演算処理基板5―2に不良2が発生すると、演算処理基板5―2の読み込み処理により不良2に現在時刻をつけて保存した後に演算処理基板5―1の読み込み処理により不良1に現在時刻をつけて保存するというように、不良情報の収集は必ずしも不良の発生した順序にはならず、正確な不良発生時刻を付加することができないため、不良発生の時間関係を正確に把握することがでない。このため、不良原因の特定が難しくなるという問題があった。
本発明は上述した課題を解決するためになされたものであり、複数の演算処理部が同様な時刻に複数の不良を検出した場合でも、不良発生の時間関係を正確に把握し、不良の発生状態を正確に特定することが可能なマルチCPU構成のディジタル形保護制御装置を提供することを目的とする。
本発明は上記の目的を達成するため、電力系統の保護制御を分割して処理する複数の演算処理部で構成されるディジタル形保護制御装置において、前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記各演算処理部により時刻付加された監視不良情報を記録する記録手段と、この記録手段により記録された監視不良情報を読み出す不良情報読み出し手段とを設ける。
また、本発明は上記の目的を達成するため、電力系統の保護制御を分割して処理する複数の演算処理部で構成されるディジタル形保護制御装置において、前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記時計手段の時刻に同期させる時刻同期手段とを設け、これら演算処理部の中から時刻基準とする演算処理部を割当て、この時刻基準の演算処理部の前記時計手段より得られる時刻に他の前記演算処理部の前記時計手段より得られる時刻を同期させる。
本発明によれば、複数の演算処理部が同様な時刻に複数の不良を検出した場合で、かつ不良状態の収集ができなくなるような不良が発生した場合でも、不良発生の時間関係を正確に把握し、不良の発生状態を正確に特定することができる。
また、本発明によれば、複数の演算処理基板内のそれぞれの時計回路の誤差による時刻のずれを防止でき、不良発生時に不良データと共に保存される不良発生時の時刻情報の同期が各演算処理基板間で取れるので、別々の演算処理基板で発生した複数の不良の時系列的把握が可能となり、複数発生した事象の時間的関係を容易に判断することができる。
(第1の実施形態)
以下本発明の実施形態について図面を参照して説明する。
図1は本発明によるディジタル形保護制御装置の第1の実施形態を示すブロック構成図で、図7と同一部品には同一符号を付して説明する。なお、保護制御機能部は当然有しているが、本発明に直接関与しないので、その記載及び説明は省略する。
図1において、保護制御装置1は、電力系統の電気量を入力し、ディジタル量に変換するアナログディジタル変換器(A/D)2、電力機器のON−OFF情報を入力するための入力回路(DI)3、保護制御演算結果を外部機器へ出力する出力回路(DO)4、複数の演算処理基板5−1〜5−nから構成され、これらの演算処理基板5−1〜5−nには、保護制御装置内外の複数の各種監視対象6−1〜6−nの不良を検出する監視不良検出手段7−1〜7−nを備え、これら各演算処理基板5−1〜5−n間はデータの受け渡しを行うシステムバス8により接続されている。
また、各演算処理基板5−1〜5−nには、時計用IC回路等を用いた現在時刻取得手段9−1〜9−nと時刻付加手段11−1〜11−nとを設け、各演算処理基板内の時刻付加手段11−1〜11−nにより監視不良検出手段7−1〜7―nにて検出した監視不良情報に、現在時刻取得手段9−1〜9−nにより取得した現在時刻を付与する。この場合、時計用IC回路の時刻は、予め運用者が各基板個別に設定するか又は一括して設定するよう構成しておく。
また、演算処理基板5−1〜5−nの内の少なくとも1つに、ここでは演算処理基板5−nにシステムバスを用いて各演算処理基板の時刻付加手段11−1〜11−nにて時刻を付加した不良情報を収集する不良情報収集手段10と、収集した不良情報を不揮発性メモリやバックアップメモリなどに記録する不良情報記録手段12を設け、この不良情報記録手段12に記録した不良の発生内容、時刻等の情報を外部の表示手段13に表示するように構成している。
この場合、表示手段13としては、保護制御装置に表示デバイスを装着して実現する場合や、パソコンをRS232Cやイーサネット等で保護制御装置と接続して実現する場合がある。
このような構成のディジタル形保護制御装置とすれば、各演算処理基板5−1〜5−nに設けられた監視不良検出手段7−1〜7−nで検出された不良情報に現在時刻取得手段9−1〜9−nより与えられる不良発生時点の時刻が時刻付加手段11−1〜11−nにより付加されるので、図2に示すタイミングで、例えば演算処理基板5―1の読み込み処理後にこの演算処理基板5―1に不良1が発生し、続いて演算処理基板5―2に不良2が発生しても、演算処理基板5−n内の不良情報収集手段10による不良情報の収集タイミングによらず、不良情報に対して不良の発生した順番で時刻づけが実施できる。
従って、マルチCPU構成のディジタル形保護制御装置において、複数の基板が同様な時刻に複数の不良を検出した場合でも、不良発生の時間関係を正確に把握することが可能となり、不良の発生原因の解析が容易となる。
(第2の実施形態)
図3は本発明によるディジタル形保護制御装置の第2の実施形態を示すブロック構成図で、図1と同一部分には同一符号を付してその説明を省略し、ここでは相違する部分について説明する。
第2の実施形態では、図3に示すように各演算処理基板5−1〜5−nに時刻付加手段11−1〜11−nにより時刻が付加された不良情報を記録する不揮発性メモリなどを用いた記録手段12−1〜12−nと、各演算処理基板5−1〜5−nの記録手段12−1〜12−nに保存された不良情報をRS232C等で外部に接続したパソコン14に読み出す不良情報読み出し手段15−1〜15−nとを追加した構成とするものである。
このような構成のディジタル保護制御装置とすれば、各演算処理基板の記録手段12−1〜12−nに時刻が付加された不良情報が保存されているので、当該基板にパソコン等を接続することにより、不良データの読み出しが可能となる。
従って、第1の実施形態と同様の作用効果が得られることに加え、システムバス8に故障が発生し、不良状態の収集ができなくなるようなモードの不良が発生した場合でも、運用者による不良情報の読み出しが可能となり、不良発生の時間的因果関係を正確に把握し、不良の発生状態を正確に特定することができる。
(第3の実施形態)
図4は本発明によるディジタル形保護制御装置の第3の実施形態を示すブロック構成図で、図1又は図3と同一部分には同一符号を付してその説明を省略し、ここでは相違する部分について説明する。
第3の実施形態では、図4に示すように保護制御装置1に実装する複数の演算処理基板5―1〜5−nの中で、時刻基準とする演算処理基板を割当て、ここでは演算処理基板5−nに時刻基準を割当て、各演算処理基板5−1〜5−nには各演算基板間の時計回路の時刻同期をとる時刻同期手段16を設ける構成とするものである。
なお、演算処理基板5―1〜5−nにおいて、図1及び図3に示す監視不良検出手段7−1〜7−n、時刻付加手段11−1〜11−n、演算処理基板5−nにおいては不良情報収集手段10及び記録手段12などの各構成要素については図示及び説明の簡略化のため、省略してある。
ここで、上記時刻基準とする演算処理基板5−nの時刻同期手段16の構成としては、予め設定した時刻(時分秒)に現在時刻取得手段9−nから取得した現在の日付(年月日)を付加した補正時刻を出力する補正時刻出力手段16aと、この補正時刻出力手段16aが出力する補正時刻と現在時刻取得手段9−nの現在時刻を比較し、一致した時に補正トリガを出力するトリガ出力手段16bを備え、また演算処理基板5−1〜5−(n−1)の時刻同期手段16の構成としては、演算処理基板5−nの時刻同期手段16の補正時刻出力手段16aより出力される補正時刻を入力する補正時刻入力手段16cと、演算処理基板5−nの時刻同期手段16のトリガ出力手段16bより出力される補正トリガを入力し、時刻補正のタイミングを検出するトリガ検出手段16dを備えている。
図5は時刻基準の演算処理基板5−nから各演算処理基板5−1〜5−(n−1)のデータの流れを示す図であり、図6は時刻補正処理のフローチャートを示す図である。
ここで、時刻補正を実施するタイミング及び周期は、予め設定した任意のタイミングと周期で実施される。また、トリガ検出手段16dはトリガ出力手段16bが出力するトリガを検出したタイミングで時計回路の時刻が補正時刻入力手段にて入力した時刻に設定される。
このような構成のディジタル形保護制御装置によれば、時刻基準する演算処理基板(時刻基準ユニット)5−nを割り当てると共に、各演算処理基板5−1〜5−n(各ユニット)に時刻同期手段16を設けて、時刻基準ユニットから他のユニットに補正時刻出力手段16aが出力する補正時刻と現在時刻取得手段9−nの現在時刻を比較し、一致した時にトリガ出力手段16bより補正トリガを出力し、他のユニットの時刻同期手段16でトリガ検出手段16dによりトリガを検出したタイミングで時計回路の時刻を補正時刻入力手段16cにて入力した時刻に設定するようにしたので、演算処理基板5−1〜5−n毎に時計回路の誤差を補正することができる。
従って、第1又は第2の実施形態と同様な作用効果が得られることに加えて、保護制御装置に実装されている複数の演算処理基板内のそれぞれの時計回路の誤差による時刻のずれを防止でき、不良発生時に不良データと共に保存される不良発生時の時刻情報の同期が各演算処理基板間で取れるので、別々の演算処理基板で発生した複数の不良の時系列的把握が可能となり、複数発生した事象の時間的関係を容易に判断することができる。
なお、時刻基準とする演算処理基板には、他の演算処理基板に割り当ててもよい。
本発明によるディジタル形保護制御装置の第1の実施形態を示すシステム構成図。 同実施形態における不良発生から保存までの流れを示す図。 本発明によるディジタル形保護制御装置の第2の実施形態を示すシステム構成図。 本発明によるディジタル形保護制御装置の第3の実施形態を示すシステム構成図。 同実施形態におけるデータの流れを示す図。 同実施形態の時刻補正処理を示すフローチャート。 従来のディジタル形保護制御装置を示すシステム構成図。 ディジタルリレーで行っている代表的な監視項目を示す図。 監視項目における確認処理を示す図。 監視結果の表示例を示す図。 マルチCPU構成での監視項目の分担例を示す図。 不良情報収集処理を示すフローチャート。 従来の不良発生から保存までの流れを示す図。
符号の説明
1…保護制御装置、2…アナログディジタル変換器(A/D)、3…入力回路(DI)、4…出力回路(DO)、5−1〜5−n…演算処理基板、6−1〜6−n…各種監視対象、7−1〜7−n…監視不良検出手段、8…システムバス、9,9−1〜9−n…現在時刻取得手段、10…不良情報収集手段、11,11−1〜11−n…現在時刻付加手段、12,12−1〜12−n…記録手段、13…表示手段、14…外部接続のパソコン、15−1〜15−n…不良情報読み出し手、16…時刻同期手段、16a…補正時刻出力手段、16b…トリガ出力手段、16c…補正時刻入力手段、16d…トリガ検出手段

Claims (2)

  1. 電力系統の保護制御を分割して処理する複数の演算処理部で構成されるディジタル形保護制御装置において、
    前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記各演算処理部により時刻付加された監視不良情報を記録する記録手段と、この記録手段により記録された監視不良情報を読み出す不良情報読み出し手段とを設けたことを特徴とするディジタル形保護制御装置。
  2. 電力系統の保護制御を分割して処理する複数の演算処理部で構成されるディジタル形保護制御装置において、
    前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記時計手段の時刻に同期させる時刻同期手段とを設け、これら演算処理部の中から時刻基準とする演算処理部を割当て、この時刻基準の演算処理部の前記時計手段より得られる時刻に他の前記演算処理部の前記時計手段より得られる時刻を同期させることを特徴とするディジタル形保護制御装置。
JP2006289946A 2006-10-25 2006-10-25 ディジタル形保護制御装置 Active JP4751295B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006289946A JP4751295B2 (ja) 2006-10-25 2006-10-25 ディジタル形保護制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289946A JP4751295B2 (ja) 2006-10-25 2006-10-25 ディジタル形保護制御装置

Publications (2)

Publication Number Publication Date
JP2008109771A JP2008109771A (ja) 2008-05-08
JP4751295B2 true JP4751295B2 (ja) 2011-08-17

Family

ID=39442685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289946A Active JP4751295B2 (ja) 2006-10-25 2006-10-25 ディジタル形保護制御装置

Country Status (1)

Country Link
JP (1) JP4751295B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956051A (ja) * 1995-08-16 1997-02-25 Meidensha Corp ディジタル保護継電装置の自動監視方式
JP2001339840A (ja) * 2000-05-24 2001-12-07 Toshiba Corp ディジタル形保護制御装置
JP4349264B2 (ja) * 2004-11-12 2009-10-21 株式会社日立製作所 ディジタル保護制御装置

Also Published As

Publication number Publication date
JP2008109771A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
JP5791796B2 (ja) 保護継電装置の動作試験システム
JP6465420B2 (ja) センサ監視装置、センサ監視方法、及び、プログラム
JP2005165653A (ja) 情報処理装置の障害情報採取システム
JP4751295B2 (ja) ディジタル形保護制御装置
JP2014093823A (ja) マージングユニットおよび解析システム
JP2008204166A (ja) プラント監視制御システム
JP3885537B2 (ja) プリント基板故障判定方法、及び、プリント基板故障判定装置
JP2006101591A (ja) 太陽光発電装置
Gu et al. Failure prognostics of multilayer ceramic capacitors in temperature-humidity-bias conditions
JP4834521B2 (ja) 電源装置および電子装置
JP2016153803A (ja) 指示計
KR101020370B1 (ko) 발전설비의 전원공급장치 건전성 온-라인 감시 시스템
JP5628128B2 (ja) ディジタル保護制御装置
JP2005210802A (ja) 電子機器用電源システム
JP2009005437A (ja) ディジタル保護制御装置及びその保守管理システム
JP5958987B2 (ja) 情報処理装置、故障診断制御装置、故障判定方法、故障判定プログラム
JP6320286B2 (ja) 太陽光発電システムにおける性能検査装置
JP5197489B2 (ja) ディジタル形保護継電器
JP2023178610A (ja) デジタル保護リレーおよびその保全管理システム
JP7565859B2 (ja) 保護継電装置
JP2007115119A (ja) 監視制御装置の保守支援システム
JPH08286703A (ja) デジタル制御装置
JP4797831B2 (ja) 信号処理装置及び信号処理方法
JP4103789B2 (ja) 保護制御装置
JP2022085442A (ja) 保護継電装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110520

R150 Certificate of patent or registration of utility model

Ref document number: 4751295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350