JP4751295B2 - Digital protection control device - Google Patents
Digital protection control device Download PDFInfo
- Publication number
- JP4751295B2 JP4751295B2 JP2006289946A JP2006289946A JP4751295B2 JP 4751295 B2 JP4751295 B2 JP 4751295B2 JP 2006289946 A JP2006289946 A JP 2006289946A JP 2006289946 A JP2006289946 A JP 2006289946A JP 4751295 B2 JP4751295 B2 JP 4751295B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- arithmetic processing
- defect information
- protection control
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、電力系統を保護するディジタル形保護制御装置に関する。 The present invention relates to a digital protection control device for protecting a power system.
電力系統を保護するディジタル形保護制御装置は、電力系統の電気量や状態量を入力してディジタル量に変換し、このディジタル量を用いて所定の保護制御演算を行い、この演算結果に応じて遮断器等を制御することにより、電力系統の保護制御を行うものである。 The digital type protection control device that protects the power system inputs the amount of electricity and state of the power system, converts it into a digital amount, performs a predetermined protection control calculation using this digital amount, and according to this calculation result By controlling the circuit breaker and the like, protection control of the power system is performed.
一般にディジタル形保護制御装置には、自動監視機能が組み込まれている。この自動監視機能は、ディジタル形保護制御装置の責務である系統の保護制御機能が正常に働くように装置の状態を監視し、異常があれば警報を出力するものである。この自動監視機能については周知(例えば、非特許文献1)なので、その詳細な説明は省略する。 In general, an automatic monitoring function is incorporated in a digital protection control apparatus. This automatic monitoring function monitors the state of the apparatus so that the protection control function of the system, which is the responsibility of the digital protection control apparatus, operates normally, and outputs an alarm if there is an abnormality. Since this automatic monitoring function is well known (for example, Non-Patent Document 1), detailed description thereof is omitted.
ところで、従来のディジタル形保護制御装置において、自動監視機能で保護制御機能の不良を検出すると、監視不良発生時刻を明確にするために、自動監視機能で検出した監視不良情報に時刻を付加して不揮発性メモリやバックアップメモリに保存しておき、その後運用者によりこの保存情報を表示操作手段や解析ツールで読み出せるように構成したものがある(例えば、特許文献1)。 By the way, in the conventional digital protection control device, when a failure of the protection control function is detected by the automatic monitoring function, the time is added to the monitoring failure information detected by the automatic monitoring function in order to clarify the monitoring failure occurrence time. There is a configuration in which the information is stored in a non-volatile memory or a backup memory, and then the stored information can be read by a display operation means or an analysis tool by an operator (for example, Patent Document 1).
また、これらの保護制御システムの規模が大きい場合、又は処理量の多い保護制御演算を行う場合には、演算処理基板を複数使用し、各々が保護制御機能、監視不良検出手段を分割して処理するマルチCPUを構成したものがある(例えば、特許文献2)。 In addition, when these protection control systems are large in scale or when a protection control calculation with a large amount of processing is performed, a plurality of calculation processing boards are used, each of which processes the protection control function and the monitoring failure detection means separately. (For example, Patent Document 2).
図7は、一般的なマルチCPUを構成したディジタル形保護制御装置の一例を示すブロック構成図である。なお、このディジタル形保護制御装置1には、図示していない保護制御機能部を当然有しているが、ここではその説明を省略する。
FIG. 7 is a block diagram showing an example of a digital protection control device that constitutes a general multi-CPU. The digital
図7において、保護制御装置1は、電力系統の電気量を入力し、ディジタル量に変換するアナログディジタル変換器(A/D)2、電力機器のON−OFF情報を入力するための入力回路(DI)3、保護制御演算結果を外部機器へ出力する出力回路(DO)4、複数の演算処理基板5−1〜5−nから構成され、これらの演算処理基板5−1〜5−nには、保護制御装置内外の複数の各種監視対象6−1〜6−nの不良を検出する監視不良検出手段7−1〜7−nを備え、これら各演算処理基板5−1〜5−n間はデータの受け渡しを行うシステムバス8により接続されている。
In FIG. 7, the
上記演算処理基板5−1〜5−nの内の少なくとも1つ、ここでは演算処理基板5−nに時計用IC回路等を用いた現在時刻取得手段9と、各演算処理基板6−1〜6−n内の監視不良検出手段7−1〜7−nにて検出した監視不良情報をシステムバス8を用いて収集する不良情報収集手段10と、収集した監視不良情報に現在時刻取得手段9から与えられる現在時刻を付加する時刻付加手段11と、時刻を付加した不良情報を不揮発性メモリやバックアップメモリなどに記録する不良情報記録手段12とを設け、この不良情報記録手段12に記録した不良の発生内容、時刻等の情報を外部の表示手段13に表示するように構成している。
At least one of the arithmetic processing boards 5-1 to 5-n, here, the current time acquisition means 9 using a clock IC circuit or the like for the arithmetic processing board 5-n, and the arithmetic processing boards 6-1 to 6-1. 6-n, the failure information collection means 10 that collects the monitoring failure information detected by the monitoring failure detection means 7-1 to 7-n using the
この場合、表示手段13としては、保護制御装置に表示デバイスを装着して実現する場合や、パソコンをRS232Cやイーサネット(登録商標)等で保護制御装置と接続して実現する場合がある。
ところで、上記のような保護制御装置において、監視不良検出手段7−1〜7−nで検出している保護制御装置内外の代表的な監視対象としては、図8に示すような項目が挙げられる。 Incidentally, in the protection control device as described above, typical monitoring targets inside and outside the protection control device detected by the monitoring failure detection means 7-1 to 7-n include items as shown in FIG. .
図8に示すようにアナログディジタル変換器(A/D)の精度監視、計器用変圧器(PT)の監視、計器用変流器(CT)の監視、RAMの監視、ROMの監視、出力回路の監視などである。 As shown in FIG. 8, analog / digital converter (A / D) accuracy monitoring, instrument transformer (PT) monitoring, instrument current transformer (CT) monitoring, RAM monitoring, ROM monitoring, output circuit Monitoring.
各監視項目にはノイズによる誤検出を防止するために、図9に示す如く、不良が発生したことを所定時間確認する目的で確認タイマを設けている。ここでは、「A/D精度監視」確認タイマの時限Tadと「出力回路監視」の確認タイマの時限Totが、Tad<Totの関係にあるものと仮定する。 In order to prevent erroneous detection due to noise, each monitoring item is provided with a confirmation timer for the purpose of confirming that a defect has occurred for a predetermined time, as shown in FIG. Here, it is assumed that the time limit Tad of the “A / D accuracy monitoring” confirmation timer and the time limit Tot of the “output circuit monitoring” confirmation timer are in a relationship of Tad <Tot.
また、監視項目による監視結果の表示例を図10に示す。運用者はこの監視結果を確認後、不良が発生している部分を特定し交換していた。 Moreover, the example of a display of the monitoring result by a monitoring item is shown in FIG. After confirming the monitoring results, the operator identified and replaced the defective part.
上述したマルチCPUにより構成したディジタル形保護制御装置においては、上記監視項目の内「RAM監視」や「ROM監視」等の各演算処理基板内の不良を監視する監視項目以外は、各演算基板で分担して構成する。この例を図11に示す。 In the digital type protection control device configured by the multi-CPU described above, except for the monitoring items such as “RAM monitoring” and “ROM monitoring”, which are not monitored items for monitoring defects in each processing board, Share and configure. An example of this is shown in FIG.
このような構成の場合、単純な障害、たとえばRAMの不良により「RAM不良」が表示された場合は、運用者は検出した演算処理基板のRAMの不良であることを特定でき、交換が行える。しかしながら、複雑な故障様相、例えばA/D変換器が不良となると「A/D精度監視」不良を検出するが、アナログ入力が不正となり、リレーが誤動作して「出力回路監視」不良も検出する可能性があり、このような場合は不良部位の特定が難しいが、不良発生の時間関係から以下のように故障部位を推定することが可能である。 In the case of such a configuration, when “RAM failure” is displayed due to a simple failure, for example, a failure of the RAM, the operator can specify that the detected RAM of the arithmetic processing board is defective and can be replaced. However, when a complicated failure aspect, for example, an A / D converter becomes defective, an “A / D accuracy monitoring” failure is detected, but an analog input becomes invalid and the relay malfunctions to detect an “output circuit monitoring” failure . There is a possibility, and in such a case, it is difficult to specify a defective part, but it is possible to estimate a defective part from the time relationship of the occurrence of the defect as follows.
例えばA/D変換器の不良が発生した場合、上記確認タイマの関係から「A/D精度監視」不良を検出した後に、「出力回路監視」不良を検出すれば、「出力回路監視」不良はA/D変換器の不良により発生したものと特定し、「出力回路監視」不良を検出後に「A/D精度監視」不良を検出した場合はA/D変換器のみではなく、出力回路にも何らかの不良が発生しているものと特定することができる。 For example, when an A / D converter failure occurs, if an “output circuit monitoring” failure is detected after detecting an “A / D accuracy monitoring” failure from the relationship of the confirmation timer, the “output circuit monitoring” failure is When it is determined that the fault has occurred due to a fault in the A / D converter and an "A / D accuracy monitoring" fault is detected after detecting an "output circuit monitoring" fault, not only in the A / D converter but also in the output circuit It can be identified that some defect has occurred.
しかしながら、表示操作用の演算処理基板5−nにおいて、他の演算処理基板のデータを収集する不良情報収集手段10は、各演算処理基板及び、表示操作用演算基板の故障状態を図12に示す如く時系列的に入力するため、図13で示すタイミングで、例えば演算処理基板5―1の読み込み処理後にこの演算処理基板5―1に不良1が発生し、続いて演算処理基板5―2に不良2が発生すると、演算処理基板5―2の読み込み処理により不良2に現在時刻をつけて保存した後に演算処理基板5―1の読み込み処理により不良1に現在時刻をつけて保存するというように、不良情報の収集は必ずしも不良の発生した順序にはならず、正確な不良発生時刻を付加することができないため、不良発生の時間関係を正確に把握することがでない。このため、不良原因の特定が難しくなるという問題があった。
However, in the arithmetic processing board 5-n for display operation, the failure information collecting means 10 that collects data of other arithmetic processing boards shows the failure state of each arithmetic processing board and the display operation arithmetic board in FIG. Thus, for example, at the timing shown in FIG. 13, a
本発明は上述した課題を解決するためになされたものであり、複数の演算処理部が同様な時刻に複数の不良を検出した場合でも、不良発生の時間関係を正確に把握し、不良の発生状態を正確に特定することが可能なマルチCPU構成のディジタル形保護制御装置を提供することを目的とする。 The present invention has been made to solve the above-described problem, and even when a plurality of arithmetic processing units detect a plurality of defects at the same time, the time relationship of the occurrence of the defect is accurately grasped, and the occurrence of the defect. It is an object of the present invention to provide a digital protection control device having a multi-CPU configuration capable of accurately specifying the state.
本発明は上記の目的を達成するため、電力系統の保護制御を分割して処理する複数の演算処理部で構成されるディジタル形保護制御装置において、前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記各演算処理部により時刻付加された監視不良情報を記録する記録手段と、この記録手段により記録された監視不良情報を読み出す不良情報読み出し手段とを設ける。
また、本発明は上記の目的を達成するため、電力系統の保護制御を分割して処理する複数の演算処理部で構成されるディジタル形保護制御装置において、前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記時計手段の時刻に同期させる時刻同期手段とを設け、これら演算処理部の中から時刻基準とする演算処理部を割当て、この時刻基準の演算処理部の前記時計手段より得られる時刻に他の前記演算処理部の前記時計手段より得られる時刻を同期させる。
In order to achieve the above object, the present invention provides a digital protection control device comprising a plurality of arithmetic processing units that divide and process protection control of an electric power system. A monitoring failure detection means for detecting the time, a clock means, and a current time adding means for adding the current time by the clock means to the monitoring failure information detected by the monitoring failure detection means, and at least a plurality of the arithmetic processing units and defect information collecting means for collecting the failure information obtained by adding time at time adding means of each processing unit using the system bus to one record for defect information recorded more collected defect information in the defect information acquisition means Means , recording means for recording the monitoring failure information added by the respective arithmetic processing units, and reading of failure information for reading the monitoring failure information recorded by the recording means Providing means .
Further, in order to achieve the above object, the present invention provides a digital protection control device including a plurality of arithmetic processing units that divide and process protection control of an electric power system. A plurality of arithmetic processing units, including a monitoring failure detecting means for detecting a failure of the clock, a clock means, and a current time adding means for adding the current time by the clock means to the monitoring failure information detected by the monitoring failure detection means. Defect information collecting means for collecting defect information to which time is added by time adding means of each arithmetic processing unit using at least one of the system bus, and defect information for recording defect information collected by the defect information collecting means A recording means and a time synchronization means for synchronizing with the time of the clock means are provided, and an arithmetic processing unit as a time reference is assigned from among the arithmetic processing units, and the operation of the time reference is performed. The time obtained from the clock means of the other arithmetic processing section is synchronized with the time obtained from the clock means of the arithmetic processing section.
本発明によれば、複数の演算処理部が同様な時刻に複数の不良を検出した場合で、かつ不良状態の収集ができなくなるような不良が発生した場合でも、不良発生の時間関係を正確に把握し、不良の発生状態を正確に特定することができる。
また、本発明によれば、複数の演算処理基板内のそれぞれの時計回路の誤差による時刻のずれを防止でき、不良発生時に不良データと共に保存される不良発生時の時刻情報の同期が各演算処理基板間で取れるので、別々の演算処理基板で発生した複数の不良の時系列的把握が可能となり、複数発生した事象の時間的関係を容易に判断することができる。
According to the present invention, in case plural arithmetic processing unit detects a plurality of defective similar time, and even if such a failure occurs can not collect fault conditions, accurate time relationship failure It is possible to accurately grasp the occurrence state of defects.
Further, according to the present invention, it is possible to prevent a time lag due to an error of each clock circuit in a plurality of arithmetic processing boards, and synchronization of time information at the time of occurrence of failure stored together with failure data at the time of occurrence of failure makes each arithmetic processing. Since it can be taken between the substrates, it becomes possible to grasp a plurality of defects occurring on different arithmetic processing substrates in a time series, and it is possible to easily determine a temporal relationship between a plurality of events that have occurred.
(第1の実施形態)
以下本発明の実施形態について図面を参照して説明する。
(First embodiment)
Embodiments of the present invention will be described below with reference to the drawings.
図1は本発明によるディジタル形保護制御装置の第1の実施形態を示すブロック構成図で、図7と同一部品には同一符号を付して説明する。なお、保護制御機能部は当然有しているが、本発明に直接関与しないので、その記載及び説明は省略する。 FIG. 1 is a block diagram showing a first embodiment of a digital protection control apparatus according to the present invention. The same parts as those in FIG. Although the protection control function unit is naturally included, since it is not directly related to the present invention, description and explanation thereof are omitted.
図1において、保護制御装置1は、電力系統の電気量を入力し、ディジタル量に変換するアナログディジタル変換器(A/D)2、電力機器のON−OFF情報を入力するための入力回路(DI)3、保護制御演算結果を外部機器へ出力する出力回路(DO)4、複数の演算処理基板5−1〜5−nから構成され、これらの演算処理基板5−1〜5−nには、保護制御装置内外の複数の各種監視対象6−1〜6−nの不良を検出する監視不良検出手段7−1〜7−nを備え、これら各演算処理基板5−1〜5−n間はデータの受け渡しを行うシステムバス8により接続されている。
In FIG. 1, a
また、各演算処理基板5−1〜5−nには、時計用IC回路等を用いた現在時刻取得手段9−1〜9−nと時刻付加手段11−1〜11−nとを設け、各演算処理基板内の時刻付加手段11−1〜11−nにより監視不良検出手段7−1〜7―nにて検出した監視不良情報に、現在時刻取得手段9−1〜9−nにより取得した現在時刻を付与する。この場合、時計用IC回路の時刻は、予め運用者が各基板個別に設定するか又は一括して設定するよう構成しておく。 Each arithmetic processing board 5-1 to 5-n is provided with current time acquisition means 9-1 to 9-n and time addition means 11-1 to 11-n using a clock IC circuit or the like, Obtained by the current time acquisition means 9-1 to 9-n into the monitoring failure information detected by the monitoring failure detection means 7-1 to 7-n by the time addition means 11-1 to 11-n in each arithmetic processing board. The current time is given. In this case, the time of the clock IC circuit is set in advance by the operator for each board individually or collectively.
また、演算処理基板5−1〜5−nの内の少なくとも1つに、ここでは演算処理基板5−nにシステムバスを用いて各演算処理基板の時刻付加手段11−1〜11−nにて時刻を付加した不良情報を収集する不良情報収集手段10と、収集した不良情報を不揮発性メモリやバックアップメモリなどに記録する不良情報記録手段12を設け、この不良情報記録手段12に記録した不良の発生内容、時刻等の情報を外部の表示手段13に表示するように構成している。 Further, at least one of the arithmetic processing boards 5-1 to 5-n, here, the arithmetic processing board 5-n is connected to the time adding means 11-1 to 11-n of each arithmetic processing board using a system bus. The defect information collecting means 10 for collecting the defect information to which the time is added and the defect information recording means 12 for recording the collected defect information in a nonvolatile memory or a backup memory are provided, and the defect recorded in the defect information recording means 12 is provided. Is generated and displayed on the external display means 13.
この場合、表示手段13としては、保護制御装置に表示デバイスを装着して実現する場合や、パソコンをRS232Cやイーサネット等で保護制御装置と接続して実現する場合がある。 In this case, the display means 13 may be realized by attaching a display device to the protection control device, or may be realized by connecting a personal computer to the protection control device via RS232C or Ethernet.
このような構成のディジタル形保護制御装置とすれば、各演算処理基板5−1〜5−nに設けられた監視不良検出手段7−1〜7−nで検出された不良情報に現在時刻取得手段9−1〜9−nより与えられる不良発生時点の時刻が時刻付加手段11−1〜11−nにより付加されるので、図2に示すタイミングで、例えば演算処理基板5―1の読み込み処理後にこの演算処理基板5―1に不良1が発生し、続いて演算処理基板5―2に不良2が発生しても、演算処理基板5−n内の不良情報収集手段10による不良情報の収集タイミングによらず、不良情報に対して不良の発生した順番で時刻づけが実施できる。
With the digital protection control device having such a configuration, the current time is obtained from the failure information detected by the monitoring failure detection means 7-1 to 7-n provided on the respective arithmetic processing boards 5-1 to 5-n. Since the time of failure occurrence given by the means 9-1 to 9-n is added by the time adding means 11-1 to 11-n, for example, the reading processing of the arithmetic processing board 5-1 is performed at the timing shown in FIG. Even if the
従って、マルチCPU構成のディジタル形保護制御装置において、複数の基板が同様な時刻に複数の不良を検出した場合でも、不良発生の時間関係を正確に把握することが可能となり、不良の発生原因の解析が容易となる。 Therefore, in the multi-CPU digital protection control device, even when a plurality of substrates detect a plurality of defects at the same time, it is possible to accurately grasp the time relationship of the occurrence of the defect, Analysis becomes easy.
(第2の実施形態)
図3は本発明によるディジタル形保護制御装置の第2の実施形態を示すブロック構成図で、図1と同一部分には同一符号を付してその説明を省略し、ここでは相違する部分について説明する。
(Second Embodiment)
FIG. 3 is a block diagram showing a second embodiment of the digital protection control apparatus according to the present invention. The same parts as those in FIG. To do.
第2の実施形態では、図3に示すように各演算処理基板5−1〜5−nに時刻付加手段11−1〜11−nにより時刻が付加された不良情報を記録する不揮発性メモリなどを用いた記録手段12−1〜12−nと、各演算処理基板5−1〜5−nの記録手段12−1〜12−nに保存された不良情報をRS232C等で外部に接続したパソコン14に読み出す不良情報読み出し手段15−1〜15−nとを追加した構成とするものである。 In the second embodiment, as shown in FIG. 3, a non-volatile memory or the like that records the failure information with the time added by the time adding means 11-1 to 11-n on each of the arithmetic processing boards 5-1 to 5-n. And a personal computer in which defect information stored in the recording means 12-1 to 12-n of each arithmetic processing board 5-1 to 5-n is connected to the outside by RS232C or the like. 14 to which defect information reading means 15-1 to 15-n to be read are added.
このような構成のディジタル保護制御装置とすれば、各演算処理基板の記録手段12−1〜12−nに時刻が付加された不良情報が保存されているので、当該基板にパソコン等を接続することにより、不良データの読み出しが可能となる。 In the digital protection control device having such a configuration, since the failure information with the time added is stored in the recording means 12-1 to 12-n of each arithmetic processing board, a personal computer or the like is connected to the board. As a result, it is possible to read out defective data.
従って、第1の実施形態と同様の作用効果が得られることに加え、システムバス8に故障が発生し、不良状態の収集ができなくなるようなモードの不良が発生した場合でも、運用者による不良情報の読み出しが可能となり、不良発生の時間的因果関係を正確に把握し、不良の発生状態を正確に特定することができる。
Therefore, in addition to obtaining the same operational effects as those of the first embodiment, even when a failure occurs in the
(第3の実施形態)
図4は本発明によるディジタル形保護制御装置の第3の実施形態を示すブロック構成図で、図1又は図3と同一部分には同一符号を付してその説明を省略し、ここでは相違する部分について説明する。
(Third embodiment)
FIG. 4 is a block diagram showing a third embodiment of the digital protection control apparatus according to the present invention. The same parts as those in FIG. 1 or FIG. The part will be described.
第3の実施形態では、図4に示すように保護制御装置1に実装する複数の演算処理基板5―1〜5−nの中で、時刻基準とする演算処理基板を割当て、ここでは演算処理基板5−nに時刻基準を割当て、各演算処理基板5−1〜5−nには各演算基板間の時計回路の時刻同期をとる時刻同期手段16を設ける構成とするものである。
In the third embodiment, as shown in FIG. 4, among the plurality of arithmetic processing boards 5-1 to 5-n mounted on the
なお、演算処理基板5―1〜5−nにおいて、図1及び図3に示す監視不良検出手段7−1〜7−n、時刻付加手段11−1〜11−n、演算処理基板5−nにおいては不良情報収集手段10及び記録手段12などの各構成要素については図示及び説明の簡略化のため、省略してある。 In the arithmetic processing boards 5-1 to 5-n, the monitoring failure detecting means 7-1 to 7-n, the time adding means 11-1 to 11-n, and the arithmetic processing board 5-n shown in FIGS. In FIG. 2, the constituent elements such as the defect information collecting means 10 and the recording means 12 are omitted for the sake of simplicity of illustration and description.
ここで、上記時刻基準とする演算処理基板5−nの時刻同期手段16の構成としては、予め設定した時刻(時分秒)に現在時刻取得手段9−nから取得した現在の日付(年月日)を付加した補正時刻を出力する補正時刻出力手段16aと、この補正時刻出力手段16aが出力する補正時刻と現在時刻取得手段9−nの現在時刻を比較し、一致した時に補正トリガを出力するトリガ出力手段16bを備え、また演算処理基板5−1〜5−(n−1)の時刻同期手段16の構成としては、演算処理基板5−nの時刻同期手段16の補正時刻出力手段16aより出力される補正時刻を入力する補正時刻入力手段16cと、演算処理基板5−nの時刻同期手段16のトリガ出力手段16bより出力される補正トリガを入力し、時刻補正のタイミングを検出するトリガ検出手段16dを備えている。 Here, the configuration of the time synchronization means 16 of the arithmetic processing board 5-n as the time reference is the current date (year / month) acquired from the current time acquisition means 9-n at a preset time (hour / minute / second). The correction time output means 16a for outputting the correction time to which (day) is added, the correction time output by the correction time output means 16a and the current time of the current time acquisition means 9-n are compared, and a correction trigger is output when they match. And the time synchronization means 16 of the arithmetic processing boards 5-1 to 5- (n-1) includes a corrected time output means 16a of the time synchronization means 16 of the arithmetic processing board 5-n. The correction time input means 16c for inputting the correction time output from the input terminal and the correction trigger output from the trigger output means 16b of the time synchronization means 16 of the arithmetic processing board 5-n are input to detect the timing of time correction. And a trigger detection unit 16d for.
図5は時刻基準の演算処理基板5−nから各演算処理基板5−1〜5−(n−1)のデータの流れを示す図であり、図6は時刻補正処理のフローチャートを示す図である。 FIG. 5 is a diagram showing a data flow from the time-based computation processing board 5-n to each of the computation processing boards 5-1 to 5- (n-1), and FIG. 6 is a flowchart showing time correction processing. is there.
ここで、時刻補正を実施するタイミング及び周期は、予め設定した任意のタイミングと周期で実施される。また、トリガ検出手段16dはトリガ出力手段16bが出力するトリガを検出したタイミングで時計回路の時刻が補正時刻入力手段にて入力した時刻に設定される。 Here, the timing and cycle for performing the time correction are performed at an arbitrary timing and cycle set in advance. The trigger detection means 16d sets the time of the clock circuit to the time input by the correction time input means at the timing when the trigger output by the trigger output means 16b is detected.
このような構成のディジタル形保護制御装置によれば、時刻基準する演算処理基板(時刻基準ユニット)5−nを割り当てると共に、各演算処理基板5−1〜5−n(各ユニット)に時刻同期手段16を設けて、時刻基準ユニットから他のユニットに補正時刻出力手段16aが出力する補正時刻と現在時刻取得手段9−nの現在時刻を比較し、一致した時にトリガ出力手段16bより補正トリガを出力し、他のユニットの時刻同期手段16でトリガ検出手段16dによりトリガを検出したタイミングで時計回路の時刻を補正時刻入力手段16cにて入力した時刻に設定するようにしたので、演算処理基板5−1〜5−n毎に時計回路の誤差を補正することができる。
According to the digital protection control device having such a configuration, time-based operation processing boards (time reference units) 5-n are allocated and time synchronization is performed on the operation processing boards 5-1 to 5-n (each unit).
従って、第1又は第2の実施形態と同様な作用効果が得られることに加えて、保護制御装置に実装されている複数の演算処理基板内のそれぞれの時計回路の誤差による時刻のずれを防止でき、不良発生時に不良データと共に保存される不良発生時の時刻情報の同期が各演算処理基板間で取れるので、別々の演算処理基板で発生した複数の不良の時系列的把握が可能となり、複数発生した事象の時間的関係を容易に判断することができる。 Therefore, in addition to obtaining the same operational effects as those of the first or second embodiment, it is possible to prevent a time shift due to an error of each clock circuit in the plurality of arithmetic processing boards mounted on the protection control device. The time information at the time of failure that is saved with the failure data can be synchronized between each processing board when a failure occurs, so it is possible to grasp multiple faults that occurred on different processing boards in a time series. It is possible to easily determine the temporal relationship between the events that have occurred.
なお、時刻基準とする演算処理基板には、他の演算処理基板に割り当ててもよい。 In addition, you may allocate to the arithmetic processing board used as a time reference to another arithmetic processing board.
1…保護制御装置、2…アナログディジタル変換器(A/D)、3…入力回路(DI)、4…出力回路(DO)、5−1〜5−n…演算処理基板、6−1〜6−n…各種監視対象、7−1〜7−n…監視不良検出手段、8…システムバス、9,9−1〜9−n…現在時刻取得手段、10…不良情報収集手段、11,11−1〜11−n…現在時刻付加手段、12,12−1〜12−n…記録手段、13…表示手段、14…外部接続のパソコン、15−1〜15−n…不良情報読み出し手段、16…時刻同期手段、16a…補正時刻出力手段、16b…トリガ出力手段、16c…補正時刻入力手段、16d…トリガ検出手段
DESCRIPTION OF
Claims (2)
前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記各演算処理部により時刻付加された監視不良情報を記録する記録手段と、この記録手段により記録された監視不良情報を読み出す不良情報読み出し手段とを設けたことを特徴とするディジタル形保護制御装置。 In the digital type protection control device composed of a plurality of arithmetic processing units that divide and process the protection control of the power system,
Each arithmetic processing unit includes monitoring failure detection means for detecting failures of various monitoring targets, clock means, and current time adding means for adding the current time by the clock means to monitoring failure information detected by the monitoring failure detection means And a defect information collecting means for collecting defect information in which time is added by a time adding means of each arithmetic processing unit using a system bus for at least one of the plurality of arithmetic processing units, and the defect information collecting means more and defect information recording means for recording the collected defect information, recording means for recording the monitoring defect information time added by the arithmetic processing unit, the defect information reading for reading the monitor defect information recorded by the recording means digital protective control apparatus characterized in that a means.
前記各演算処理部は、各種監視対象の不良を検出する監視不良検出手段と、時計手段と、前記監視不良検出手段により検出した監視不良情報に前記時計手段による現在時刻を付加する現在時刻付加手段を備え、且つ複数の前記演算処理部の少なくとも1つにシステムバスを用いて各演算処理部の時刻付加手段にて時刻を付加した不良情報を収集する不良情報収集手段と、この不良情報収集手段により収集した不良情報を記録する不良情報記録手段と、前記時計手段の時刻に同期させる時刻同期手段とを設け、これら演算処理部の中から時刻基準とする演算処理部を割当て、この時刻基準の演算処理部の前記時計手段より得られる時刻に他の前記演算処理部の前記時計手段より得られる時刻を同期させることを特徴とするディジタル形保護制御装置。Each arithmetic processing unit includes monitoring failure detection means for detecting failures of various monitoring targets, clock means, and current time adding means for adding the current time by the clock means to monitoring failure information detected by the monitoring failure detection means And a defect information collecting means for collecting defect information in which time is added by a time adding means of each arithmetic processing unit using a system bus for at least one of the plurality of arithmetic processing units, and the defect information collecting means A defect information recording means for recording the defect information collected by the above and a time synchronization means for synchronizing with the time of the clock means, and assigning an arithmetic processing section as a time reference from these arithmetic processing sections. A digital protection control device for synchronizing a time obtained from the clock means of another arithmetic processing section with a time obtained from the clock means of the arithmetic processing section. Place.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006289946A JP4751295B2 (en) | 2006-10-25 | 2006-10-25 | Digital protection control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006289946A JP4751295B2 (en) | 2006-10-25 | 2006-10-25 | Digital protection control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109771A JP2008109771A (en) | 2008-05-08 |
JP4751295B2 true JP4751295B2 (en) | 2011-08-17 |
Family
ID=39442685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006289946A Active JP4751295B2 (en) | 2006-10-25 | 2006-10-25 | Digital protection control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4751295B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0956051A (en) * | 1995-08-16 | 1997-02-25 | Meidensha Corp | Automatic monitoring system for digital protective relay device |
JP2001339840A (en) * | 2000-05-24 | 2001-12-07 | Toshiba Corp | Digital protective controller |
JP4349264B2 (en) * | 2004-11-12 | 2009-10-21 | 株式会社日立製作所 | Digital protection controller |
-
2006
- 2006-10-25 JP JP2006289946A patent/JP4751295B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008109771A (en) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5791796B2 (en) | Protection relay operation test system | |
EP2378605B1 (en) | System and method for displaying battery string data in polar coordinate graphical form | |
JP6465420B2 (en) | Sensor monitoring apparatus, sensor monitoring method, and program | |
JP2005165653A (en) | Failure information collection system for information processor | |
JP4751295B2 (en) | Digital protection control device | |
JP2008211891A (en) | Digital protection relay | |
JP2014093823A (en) | Merging unit and analysis system | |
JP2008204166A (en) | Plant-monitoring control system | |
JP5078276B2 (en) | Diagnostic signal processor | |
JP2006101591A (en) | Photovoltaic power generation equipment | |
Gu et al. | Failure prognostics of multilayer ceramic capacitors in temperature-humidity-bias conditions | |
JP4834521B2 (en) | Power supply device and electronic device | |
KR101020370B1 (en) | System for monitering on-line health power supply of the generating plant | |
JP2005210802A (en) | Power supply system for electronic apparatus | |
JP2009005437A (en) | Digital protection controller and its maintenance/management system | |
JP5958987B2 (en) | Information processing device, failure diagnosis control device, failure determination method, failure determination program | |
JP2011247878A (en) | Indicator | |
JP2004272403A (en) | Process input/output device and monitor control system using the same | |
JP6320286B2 (en) | Performance inspection device for photovoltaic power generation system | |
JP5197489B2 (en) | Digital type protective relay | |
JP2023178610A (en) | Digital protection relay and maintenance management system thereof | |
JP7539304B2 (en) | Protective Relay | |
JP2007115119A (en) | Maintenance support system for monitoring control device | |
JPH08286703A (en) | Digital controller | |
JP4797831B2 (en) | Signal processing apparatus and signal processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4751295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |