JP2009005437A - Digital protection controller and its maintenance/management system - Google Patents
Digital protection controller and its maintenance/management system Download PDFInfo
- Publication number
- JP2009005437A JP2009005437A JP2007161706A JP2007161706A JP2009005437A JP 2009005437 A JP2009005437 A JP 2009005437A JP 2007161706 A JP2007161706 A JP 2007161706A JP 2007161706 A JP2007161706 A JP 2007161706A JP 2009005437 A JP2009005437 A JP 2009005437A
- Authority
- JP
- Japan
- Prior art keywords
- deterioration
- protection control
- digital protection
- control device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012423 maintenance Methods 0.000 title claims abstract description 41
- 230000006866 deterioration Effects 0.000 claims abstract description 131
- 238000001514 detection method Methods 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000032683 aging Effects 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000015556 catabolic process Effects 0.000 claims description 21
- 238000006731 degradation reaction Methods 0.000 claims description 20
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000007726 management method Methods 0.000 claims description 17
- 238000004364 calculation method Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 10
- 238000009472 formulation Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 238000013439 planning Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000003449 preventive effect Effects 0.000 abstract description 10
- 230000006735 deficit Effects 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000009434 installation Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004092 self-diagnosis Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012384 transportation and delivery Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
本発明は、ディジタル保護制御装置及びその保守管理システムに係り、特に、ディジタル保護制御装置の部品の経年劣化を検出して、部品が永久故障する前に予防保全を可能にする技術に関する。 The present invention relates to a digital protection control device and a maintenance management system thereof, and more particularly to a technique for detecting preventive deterioration of components of a digital protection control device and enabling preventive maintenance before the components are permanently damaged.
従来のディジタル保護制御装置においては、例えば、非特許文献1に記載のように、ハードウエアの故障を常時監視し、故障を検出したときに外部に報告する構成になっている。
また、例えば特許文献1に記載されているように、単一部品の故障で不要動作に至らないように、ディジタル保護演算部を別々のプリント基板に搭載して二重化し、双方のディジタル保護演算部が動作しない場合は、最終的な保護出力である遮断指令等を出力しない構成になっている。
また、従来の装置は、ハードウエアの健全性をチェックするために、CPU自己診断処理、メモリチェック、パリティチェック、不正アドレス監視、マルチCPU監視などの監視処理をソフトウエアにて常時実施している。これらの監視処理で、部品不良を検出した場合は、その旨を警報などにより報知することが行われている。なお、CPU自己診断処理には、既知固定プログラム演算チェックやインバリッドチェックが知られている。
In the conventional digital protection control device, for example, as described in Non-Patent
Further, for example, as described in
In addition, in order to check the soundness of hardware, conventional devices always perform monitoring processing such as CPU self-diagnosis processing, memory check, parity check, illegal address monitoring, and multi-CPU monitoring by software. . In these monitoring processes, when a component failure is detected, a notification to that effect is given. As the CPU self-diagnosis process, known fixed program calculation check and invalid check are known.
しかしながら、上記の従来技術では、常時監視によりハードウエアの障害を検知して警報を出力するようにしているから、障害除去が事後対処になるため、ディジタル保護制御装置の障害が復旧するまでの間、電力系統の保護及び制御が停止するので望ましくない。そこで、従来は、障害検知の警報が発せられると、昼夜を問わない緊急対応が要請されることになり、ユーザ及びメーカ共に多大な労力を必要とするという問題がある。 However, in the above-mentioned conventional technology, since a hardware failure is detected and an alarm is output by continuous monitoring, since the removal of the failure becomes an after-the-fact response, the failure until the failure of the digital protection control device is recovered. This is undesirable because the protection and control of the power system is stopped. Therefore, conventionally, when a failure detection alarm is issued, an emergency response is required regardless of day or night, and there is a problem that both the user and the manufacturer require a great deal of labor.
一方、電力系統のディジタル保護制御装置は、一般に使用期間が公称15年とされているが、実際には約20年以上の長期にわたって使用されることがある。そのため、使用期間を経過した後に経年劣化による不良が発生した場合、交換基板を製作する際の部品が入手困難になり、復旧に時間が掛かるという問題がある。また、基板又は部品の予備品をメーカあるいはユーザで保管及び管理しておく必要があるため、メンテナンスコストが多くなるという問題がある。
本発明が解決しようとする課題は、ディジタル保護制御装置の故障を事前に予測して予防保全を可能にすることにより、ディジタル保護制御装置の停止期間を極小化するとともに、緊急保守対応を改善することにある。
On the other hand, the power system digital protection control apparatus is generally used for a nominal period of 15 years, but may actually be used over a long period of about 20 years or more. Therefore, when a defect due to aging occurs after the period of use has elapsed, there is a problem that it becomes difficult to obtain parts for manufacturing the replacement board, and it takes time to recover. Further, since it is necessary to store and manage the spare parts of the board or parts by the manufacturer or the user, there is a problem that the maintenance cost increases.
The problem to be solved by the present invention is to minimize the stop period of the digital protection control device and improve the emergency maintenance response by predicting the failure of the digital protection control device in advance and enabling preventive maintenance. There is.
上記の課題を解決するため、本発明は、電力系統の電流・電圧データを入力して前記電力系統の保護制御演算を実行する半導体回路を基板に実装してなるディジタル保護制御装置において、前記半導体回路を構成する部品の経年劣化を検出する劣化検出手段を前記基板に実装し、前記劣化検出手段により検出された劣化データを前記基板外に出力する出力手段を設けたことを特徴とする。 In order to solve the above-described problems, the present invention provides a digital protection control device in which a semiconductor circuit that inputs current / voltage data of a power system and executes protection control calculation of the power system is mounted on a substrate. A deterioration detecting means for detecting aged deterioration of components constituting the circuit is mounted on the substrate, and an output means for outputting deterioration data detected by the deterioration detecting means to the outside of the substrate is provided.
半導体回路を構成する部品の経年劣化を検出する劣化検出手段を劣化検出対象部品と同一の基板内に実装し、これにより検出された劣化データを基板の外部に出力する出力手段を設けたことから、劣化検出対象部品の劣化状態を外部から容易に認識することができる。その結果、ディジタル保護制御装置の故障を事前に予測して予防保全を行うことが可能になり、ディジタル保護制御装置の停止期間を極小化するとともに、緊急保守対応を時間的に余裕を持って行うことができる。 Since the deterioration detection means for detecting the aging deterioration of the parts constituting the semiconductor circuit is mounted on the same substrate as the deterioration detection target part, and the output means for outputting the detected deterioration data to the outside of the board is provided. The deterioration state of the deterioration detection target component can be easily recognized from the outside. As a result, failure of the digital protection control device can be predicted in advance and preventive maintenance can be performed, the stop period of the digital protection control device can be minimized, and emergency maintenance can be handled with sufficient time. be able to.
この場合において、劣化検出手段は、半導体部品のホットキャリア注入を原因とする性能劣化、エレクトロマイグレーションに起因する配線の断線、半導体部品の絶縁酸化膜の絶縁低下の少なくとも一つの経年劣化を検出することができる。 In this case, the deterioration detecting means detects at least one aging deterioration of performance caused by hot carrier injection of the semiconductor component, disconnection of the wiring due to electromigration, and insulation decrease of the insulating oxide film of the semiconductor component. Can do.
また、劣化検出手段は、劣化検出対象部品を模擬した模擬部品と、該模擬部品の劣化を検出する劣化検出回路とを有して構成することができる。この場合、模擬部品は、劣化検出対象部品の経年劣化よりも劣化速度を差を持たせて速く設定された複数の模擬部品を有してなり、劣化データは、複数の模擬部品の劣化の進展度合いを示すデータを含んだものとすることができる。 In addition, the deterioration detection means can be configured to include a simulated part that simulates a deterioration detection target part and a deterioration detection circuit that detects the deterioration of the simulated part. In this case, the simulated part has a plurality of simulated parts that are set faster with a difference in deterioration speed than the aging deterioration of the deterioration detection target part, and the deterioration data is the progress of deterioration of the plurality of simulated parts. Data indicating the degree can be included.
すなわち、ディジタル保護制御装置は、変電所等の設置場所環境、特に周囲温度は半導体回路の劣化の重要なパラメータであり、この周囲温度が異なると半導体の経年劣化の進行具合が異なることが考えられる。そこで、劣化検出対象部品が実装された基板に、劣化検出に係る模擬部品を実装することにより、同じ動作環境にできることから、実際の半導体回路の劣化進行を相対的に精度よく検出することができる。
さらに、上記の構成に加えて、劣化の進展度合いを示すデータを入力して、劣化検出対象部品の故障時期を予測する予測手段と、この予測手段により予測された故障時期を出力表示する表示手段とを含んで構成することができる。
That is, in the digital protection control device, the environment of the installation site such as a substation, especially the ambient temperature is an important parameter for the deterioration of the semiconductor circuit, and the progress of the aging of the semiconductor may be different if the ambient temperature is different. . Therefore, since the same operating environment can be achieved by mounting a simulated component related to deterioration detection on a substrate on which a deterioration detection target component is mounted, the progress of actual semiconductor circuit deterioration can be detected relatively accurately. .
Further, in addition to the above-described configuration, data indicating the degree of progress of deterioration is input, prediction means for predicting the failure time of the deterioration detection target component, and display means for outputting and displaying the failure time predicted by the prediction means And can be configured.
また、本発明は、上記の本発明に係るディジタル保護制御装置の劣化検出手段に通信手段を介して接続された保守計画策定装置を備えてディジタル保護制御装置の保守管理システムを構成することができる。 Further, the present invention can constitute a maintenance management system for a digital protection control device, comprising a maintenance plan formulation device connected to the deterioration detection means of the digital protection control device according to the present invention via a communication means. .
つまり、保守計画策定装置は、劣化検出手段から出力される劣化データを通信手段を介して入力し、劣化の進展度合いを示すデータに基づいて劣化検出対象部品の故障時期を予測する予測手段と、この予測手段により予測された故障時期に基づいて劣化検出対象部品の調達及び交換時期を計画する保守計画策定手段とを備えて構成する。 That is, the maintenance plan formulation device inputs deterioration data output from the deterioration detection means via the communication means, and predicting means for predicting the failure time of the deterioration detection target part based on the data indicating the progress degree of deterioration; Maintenance plan formulation means for planning the procurement and replacement timing of the deterioration detection target parts based on the failure time predicted by the prediction means.
つまり、保守計画策定装置によってディジタル保護制御装置の部品の劣化状況を一元管理することができ、機能が発揮できるうちに、設備更新あるいは部分的なメンテナンスをすることができる。
また、予測手段により予測された故障時期を、メーカなどに通信手段を介して通報することにより、故障予測に係る基板を事前に製作可能であるから、昼夜及び休日・平日を問わない復旧緊急対応を改善できる。また、保守及び運用のメンテナンスにかかるコストを削減することが可能である。
また、本発明によれば、計画的な部分的設備更新を系統運用計画に合せて実施できるから、電力供給信頼度の面からも有効である。さらに、長期稼動するディジタル保護制御装置の性質から、将来的な部品枯渇に対する供給リスクを改善できる。
That is, the maintenance plan formulation device can centrally manage the deterioration status of the parts of the digital protection control device, and the facility can be renewed or partially maintained while the function can be exhibited.
In addition, by reporting the failure time predicted by the prediction means to the manufacturer via communication means, it is possible to produce a board related to the failure prediction in advance, so recovery emergency response regardless of day or night, holiday or weekday Can be improved. In addition, it is possible to reduce costs for maintenance and operation maintenance.
In addition, according to the present invention, the planned partial equipment update can be performed in accordance with the system operation plan, which is effective from the viewpoint of power supply reliability. Furthermore, due to the nature of the digital protection control device that operates for a long period of time, it is possible to improve the supply risk against future parts exhaustion.
本発明によれば、ディジタル保護制御装置の故障を事前に予測して予防保全を可能にでき、ディジタル保護制御装置の停止期間を極小化するとともに、緊急保守対応の負担を改善できる。 According to the present invention, it is possible to predict a failure of the digital protection control device in advance and enable preventive maintenance, minimize the stop period of the digital protection control device, and improve the burden of handling emergency maintenance.
以下、本発明のディジタル保護制御装置について、実施形態に基づいて詳細に説明する。 Hereinafter, a digital protection control device of the present invention will be described in detail based on embodiments.
図1に、本発明のディジタル保護制御装置の実施形態の構成図を示す。図において、電力系統からの複数の電圧/電流信号100は、PT及びCT等の入力変換器1にて電子回路で扱える信号レベルに変換され、変換された複数のアナログ電圧信号101が主CPU(M−CPU)基板2及びFD‐CPU基板3にそれぞれ入力される。FD‐CPU基板3は、本実施形態のディジタル保護制御装置にフェイルセーフ機能を持たせるための機能を有する。
FIG. 1 shows a configuration diagram of an embodiment of a digital protection control apparatus of the present invention. In the figure, a plurality of voltage /
主CPU基板2及びFD−CPU基板3は、入力信号をアナログディジタル変換すると共に、予め組み込んだ保護制御演算処理及び整定値に基づき、保護制御演算を実行し、遮断器に遮断指令や機器操作指令をI/Oバス102、103を経由して主I/O基板4及びFD−I/O基板5に出力する。主I/O基板4及びFD−I/O基板5は、保護制御対象の外部機器の状態を表す外部機器情報107を入力すると共に、例えば遮断器等の外部機器に遮断指令等の制御信号108を出力して系統機器を操作する。
このようにして、主CPU基板2とFD−CPU基板3は、例えば、電力系統の電圧の電気角30°毎の保護制御演算周期に繰り返してリアルタイムに一連の処理を実行し、系統事故が発生した場合、迅速に事故除去する操作を実施する。
また、主CPU基板2とFD−CPU基板3の演算に使用する整定値や設定値については、ヒューマンインターフェイス(HI)基板6に信号線105を介して接続された整定パネル7のキースイッチ7aにより設定される。整定処理は、操作員に対して会話形式にて実施するため、保護制御演算周期と異なる時間概念で動作するものである。整定値や設定値の入力は、整定パネル7の表示手段7bや液晶表示器(LED)7cを参照しながら行う。整定パネル7で設定された整定値と設定値の情報は、HI基板6により取り込まれ、基板間のバス104を経由して主CPU基板2とFD−CPU基板3に転送される。このバス104は、パラレルでもよく、あるいは、CAN(Control Area Network)に代表されるシリアルバスで構成してもよい。
HI基板6は、装置外部に対し、種々の情報106を受け渡す通信手段を備えて構成されている。また、本実施例のディジタル保護制御装置においては、保護制御演算処理の他に「電気共同研究第50巻第1号第二世代ディジタルリレー」に記載されている、各種の常時監視処理及び自動点検処理を実行して、異常が検出されたときは、HI基板6から異常警報が発報される。
次に、本発明の特徴である劣化検出手段について説明する。図1に示すように、主CPU基板2、FD−CPU基板3、主I/O基板4、FD−I/O基板5及びHI基板6の各基板内に、それぞれ1又は複数(図示例では、4つ)の劣化検出手段8が実装されている。劣化検出手段8は、各基板に搭載された半導体回路等の部品の特性変動に基づいて、それらの部品の劣化を検出し、それらの部品が故障して機能が停止する前に故障予測を行って、運用者に故障予測情報を提供可能に構成されている。
すなわち、一般の半導体回路等の部品は、経年とともに故障率が図2に示すように変化することが知られている。図2において、横軸は時間(経年)を表し、縦軸は故障率を示している。図から判るように、時間経過が少ない時点は初期故障率領域であり、故障率は時間と共に減少していく。その後、故障率が一定となる偶発故障率領域に推移し、さらにその後、磨耗故障領域に推移する、いわゆるバスタブカーブのような故障率経緯となる。
本発明では、図2のような故障率経緯に基づいて、劣化検出手段8の出力から、磨耗故障領域の故障率ε2に達する段階(t2)の前の故障率ε1の段階(tl)で経年劣化による性能劣化を検出し、例えばプリント基板の交換を推奨する警報を発報することを特徴とする。ここで、故障率ε1から故障率ε2に推移するまでの時間は、装置設置環境や、部品のばらつきにより、必ずしも一定ではないが、数ケ月〜数年のオーダーと考える。
本発明の特徴は、装置の永久故障前に、故障に至る数ケ月〜数年前に警報を発報することであり、前もって、準備が可能な時間を確保することで、いわゆる「突然機能停止」による、緊急復旧対応を極力なくすようにした点である。
このように、設置環境や固体のばらつきにより、磨耗故障領域に達する時間が異なるため、tlからt2までの時間は装置個々に差が生じるが、少なくとも、「突然機能停止」よりは遥かに、ユーザーサイド及びメーカサイド共に有益な準備時間をもたらすことが可能である。
次に、劣化検出手段8の具体的な実施例1〜3について、図3〜図6を用いて説明する。
The
In this way, the
Further, the set values and set values used for the operations of the
The HI board 6 includes a communication unit that delivers
Next, the degradation detection means that is a feature of the present invention will be described. As shown in FIG. 1, one or a plurality (in the illustrated example, each of the
That is, it is known that the failure rate of components such as general semiconductor circuits changes as time passes as shown in FIG. In FIG. 2, the horizontal axis represents time (age), and the vertical axis represents the failure rate. As can be seen from the figure, the time point where the passage of time is small is the initial failure rate region, and the failure rate decreases with time. Thereafter, the failure rate becomes a constant failure rate region in which the failure rate is constant, and then the failure rate history such as a so-called bathtub curve in which the failure rate transitions to the wear failure region.
In the present invention, on the basis of the failure rate history as shown in FIG. 2, the age of the failure rate ε1 before the phase (t2) before reaching the failure rate ε2 of the wear failure region from the output of the
The feature of the present invention is to issue an alarm several months to several years before the permanent failure of the device, and by securing a time that can be prepared in advance, so-called “sudden shutdown” This is the point of eliminating emergency recovery response as much as possible.
In this way, the time to reach the wear failure area varies depending on the installation environment and the variation of the solids, so the time from tl to t2 varies from device to device, but at least far more than “suddenly shut down” Both side and manufacturer side can provide valuable preparation time.
Next, specific examples 1 to 3 of the deterioration detection means 8 will be described with reference to FIGS.
図3(a)は、実施例1の半導体部品のホットキャリア注入を原因とする性能劣化を検出する劣化検出手段11の回路構成図である。同図に示すように、劣化検出手段11は、劣化検出対象の半導体素子を模擬するリング発振回路11aを備えて構成されている。
FIG. 3A is a circuit configuration diagram of the
リング発振回路11aは、ホットキャリア注入を原因とする性能劣化を検出する回路として公知の発振回路であり、奇数個の極性反転回路であるインバータ12をカスケードに接続し、最終段のインバータ12の出力を初段にフィードバックしてリング状に接続し、最終段のインバータ12の出力を発振出力としている。このように構成されるリング発振回路11aは、ホットキャリア注入によって特性劣化すると、発振周波数が低くなることにより、半導体素子の劣化を検出することができる。
劣化検出手段11は、リング発振回路11aと、リング発振回路11aの発振周波数を分周する分周回路11bと、分周回路11bの出力をクロックとしてスイッチングされるスイッチトキャパシタフィルタ11cと、スイッチトキャパシタフィルタ11cの出力の実効値を求める実効値変換部11dとからなる劣化検出回路を備え、さらに、実効値変換部11dの実効値をディジタル変換するA/D変換部11eと、A/D変換部11eから出力されるを予め定められた比較値(例えば、#1〜#4)と比較して、劣化進展の度合を判定する比較判定部11fを備えて構成されている。なお、A/D変換部11eと比較判定部11fは、各基板に設けられるCPUにおいて、予め設定されたプログラムによって実行される。
The
The
スイッチトキャパシタフィルタ11cは、例えば、図4に示す回路により形成されている。すなわち、交流の基準信号を直列接続された2つのスイッチ13、14を介してオペアンプ15の基準信号の入力端に入力し、スイッチ13、14の直列接続点をコンデンサ16を介して接地し、オペアンプ15の他方の入力端を接地している。また、オペアンプ15の出力は、コンデンサ17を介して基準信号の入力端にフィードバックされるとともに、直列接続された2つのスイッチ18、19を介してオペアンプ15の基準信号の入力端にフィードバックされている。そして、スイッチ18、19の直列接続点はコンデンサ20を介して接地されている。そして、スイッチ13、14、18、19は、分周回路11bの出力を駆動クロックとしてオン・オフされるようになっている。また、交流の基準信号は常時印加しておく。
The switched capacitor filter 11c is formed by, for example, a circuit shown in FIG. That is, an AC reference signal is input to the reference signal input terminal of the
このように構成されることから、スイッチトキャパシタフィルタ11cは、ローパスフィルタとして動作し、そのフィルタ特性は例えば図3(b)に示すものとなる。図3(b)において、横軸は駆動クロックの周波数であり、縦軸はフィルタのゲインを示す。スイッチトキャパシタフィルタ11cは、駆動クロックの周波数が変化すれば、変化した分だけフィルタ特性である遮断周波数が変化し、ゲインが変化する。
したがって、リング発振回路11aの特性がホットキャリア注入によって劣化すると、図3(b)に示した曲線21〜24に示すように発振周波数が低くなるから、スイッチトキャパシタフィルタ11cの遮断周波数が低い方向に変化するため、印加している基準信号の周波数におけるフィルタのゲインが、劣化時のゲインとなるように低い方に変化する。その結果、スイッチトキャパシタフィルタ11cから出力される基準信号の実効値が、リング発振回路11aの発振周波数の低下に応じて、つまり半導体素子の特性劣化に応じて、図3(c)に示す曲線25のように経年とともに低下する。
With this configuration, the switched capacitor filter 11c operates as a low-pass filter, and its filter characteristics are, for example, as shown in FIG. In FIG. 3B, the horizontal axis represents the frequency of the drive clock, and the vertical axis represents the filter gain. In the switched capacitor filter 11c, when the frequency of the drive clock changes, the cut-off frequency, which is a filter characteristic, changes correspondingly, and the gain changes.
Therefore, when the characteristics of the
そこで、実効値変換部11dとA/D変換部11eで変換された基準信号の実効値Veを、比較判定部11fで比較値と比較することにより、ホットキャリア注入による特性劣化を把握することができる。すなわち、図3(c)の曲線25に示した基準信号の実効値Veの低下に伴い、例えば比較値#1〜#4よりも低下したときに、劣化の度合、及び劣化の進行を判定することができる。
なお、スイッチトキャパシタフィルタ11cは、ローパスフィルタでなくてもよく、バンドパスフィルタでも構成可能である。また、スイッチトキャパシタフィルタ11cに代えて、分周回路11bから出力される駆動クロックの周波数で特性が変わるスイッチトキャパシタ増幅回路を適用することができる。要は、半導体部品と同一の半導体材料を用いてリング発振回路11aの発振周波数に基づいてゲインが変化する信号処理回路であればどのような回路でも適用できる。
Therefore, by comparing the effective value Ve of the reference signal converted by the effective
The switched capacitor filter 11c does not have to be a low-pass filter, and can be configured by a band-pass filter. Further, instead of the switched capacitor filter 11c, a switched capacitor amplifier circuit whose characteristics change with the frequency of the drive clock output from the
図5に、実施例2のエレクトロマイグレーションに起因する配線の断線を検出する劣化検出回路30を説明する図を示す。まず、エレクトロマイグレーションについて説明する。エレクトロマイグレーションは、一般にブラック(Black)の経験式より、次式(1)により表されている。
MTF=AJ−nexp(Ea×kT) (1)
ここで、MTF:メディアン寿命(h)
A:配線固有の定数
J:電流密度(A/cm2)
n:電流密度依存性を示す定数
Ea:活性化エネルギー(ev)
k:ボルツマン定数(8.616×105eV/K)
T:絶対温度(K)
(1)式から、装置の設置環境による変数として周囲温度(絶対温度T)があり、この温度が高ければメディアン寿命は短くなる。したがって、装置設置環境により、このメディアン寿命が変わってくるが、周囲温度は常に変化することから、装置内に図5に示すエレクトロマイグレーションによるアルミ断線故障を検出する劣化検出回路30をプリント基板に実装することにより、温度による影響を評価して配線の断線を検出することができる。
なお、具体的には、半導体部品個々の電流密度、活性化エネルギー等が異なるが、周囲温度による影響については、ほぼ同時に影響を受けるため、実際の半導体よりも弱くした半導体抵抗モジュールを設けることで、この設置環境での影響度合いを把握することが可能である。
図5において、同図(a)は回路構成図、(b)はA/D変換電圧の変動推移例をそれぞれ示す。図5(a)に示すように、劣化検出対象の配線を模擬した配線パターンを形成して抵抗32を形成する。このとき、抵抗32のパターンを異ならせて、例えば4種類の抵抗32a〜32dを作成する。そして、図5(a)に示すように、各抵抗32a〜32dを同一の設定抵抗値を有する抵抗33を介して接地するとともに、各抵抗32a〜32dの他端に設定抵抗値を有する抵抗31を介して劣化検出対象の半導体回路の電源Vccに接続する。
FIG. 5 is a diagram illustrating a
MTF = AJ− n exp (Ea × kT) (1)
Where MTF: median life (h)
A: Constant specific to wiring
J: current density (A / cm 2)
n: Constant indicating current density dependency
Ea: activation energy (ev)
k: Boltzmann constant (8.616 × 10 5 eV / K)
T: Absolute temperature (K)
From equation (1), there is an ambient temperature (absolute temperature T) as a variable depending on the installation environment of the apparatus. If this temperature is high, the median life is shortened. Therefore, although the median life varies depending on the installation environment of the device, the ambient temperature always changes. Therefore, the
Specifically, although the current density and activation energy of each semiconductor component are different, the influence of the ambient temperature is affected almost simultaneously, so by providing a semiconductor resistance module that is weaker than the actual semiconductor It is possible to grasp the degree of influence in this installation environment.
5A is a circuit configuration diagram, and FIG. 5B is an example of a change transition of the A / D conversion voltage. As shown in FIG. 5A, a resistor 32 is formed by forming a wiring pattern simulating a wiring to be detected for deterioration. At this time, for example, four types of
そして、抵抗31と抵抗32a〜32dの接続部の電圧VrをA/D変換部34でディジタル変換した後、比較判定部35で比較値(例えば、#1〜#4)と比較して、劣化を判定するようになっている。
Then, after the voltage Vr at the connection part of the
ここで、抵抗32a〜32dは、実装した半導体回路の配線幅よりも狭い幅の配線パターンにより形成する。この場合、抵抗32a〜32dは、それぞれ例えば段階的に幅及び厚さが異なる配線パターンで形成する。これにより、抵抗32a〜32dは、エレクトロマイグレーションにより断線しやすくした配線モジュールとなる。
Here, the
このように構成することにより、抵抗32a〜32dの配線モジュールが1つでも断線すると、分圧電圧が変化することから、抵抗31と抵抗32a〜32dの接続点の電圧Vrを検出することにより、配線モジュールが断線したかが分かる。
By configuring in this way, if even one wiring module of the
例えば、抵抗32a〜32dの配線モジュールを、予め、階的に4種類のパターン(幅及び厚み)に形成し、それぞれがエレクトロマイグレーションによる断線が順番に発生するようにする。
例えば、配線強度の度合いを予め、抵抗32a>32b>32c>32dの関係にしておくと、それぞれの断線の進行度合いで、分圧した電圧Vrは下記となる。なお、下式では、抵抗31の抵抗値をR、抵抗32a〜32dの抵抗値をそれぞれRとして判りやすくしているが、各抵抗値はこれに限られるものではない。
For example, the wiring modules of the
For example, if the degree of wiring strength is previously set to a relationship of
〈断線なしの場合〉
Vr=Vcc×(R×1/4R)/(R+1/4R)=1/5×Vcc
〈32d断線の場合〉
Vr=Vcc×(R×1/3R)/(R+1/3R)=1/4×Vcc
〈32c、d断線の場合〉
Vr=Vcc×(R×1/2R)/(R+1/2R)=1/3×Vcc
〈32b、c、d断線の場合〉
Vr=Vcc×(R×R)/(R+R)=1/2×Vcc
〈32a、b、c、d断線の場合〉
Vr=Vcc
このように構成することで、本実施例によれば、実際の半導体回路の配線がエレクトロマイグレーションで断線する前に、半導体回路又はプリント基板の交換を推奨する警報を出力することができる。
また、図5(b)の曲線36に示すように、断線の進行度合い(t1〜t4)を検出できることから、t1〜t4における断線検出ごとに、断線の順序を含めて報告することができる。そのため、磨耗故障による進行度合いも含めて把握することが可能であり、実際の障害発生までの時間的な余裕についても把握することができる。
<Without disconnection>
Vr = Vcc × (R × 1 / 4R) / (R + 1 / 4R) = 1/5 × Vcc
<In case of 32d disconnection>
Vr = Vcc × (R × 1 / 3R) / (R + 1 / 3R) = 1/4 × Vcc
<In case of 32c, d disconnection>
Vr = Vcc × (R × 1 / 2R) / (R + 1 / 2R) = 1/3 × Vcc
<In case of 32b, c, d disconnection>
Vr = Vcc × (R × R) / (R + R) = 1/2 × Vcc
<In case of 32a, b, c, d disconnection>
Vr = Vcc
With this configuration, according to the present embodiment, an alarm recommending replacement of the semiconductor circuit or the printed circuit board can be output before the wiring of the actual semiconductor circuit is disconnected by electromigration.
Moreover, since the progress degree (t1-t4) of a disconnection can be detected as shown by the
図6に、実施例3の半導体部品の絶縁酸化膜の絶縁低下を検出する劣化検出回路40を説明する図を示す。
図6(c)に示すように、劣化検出対象の絶縁酸化膜を模擬した絶縁酸化膜50を挟んで電極51、52を形成してコンデンサ42を形成する。このとき、コンデンサ42の電極51、52に挟まれる絶縁酸化膜50の厚みを異ならせて、例えば4種類のコンデンサ42a〜42dを作成する。
FIG. 6 is a diagram illustrating a
As shown in FIG. 6C,
そして、図6(a)に示す絶縁酸化膜の劣化検出回路40のように、各コンデンサ42a〜42dを同一の設定抵抗値を有する抵抗43を介して接地するとともに、各コンデンサ42a〜42dの他端に抵抗41を介して劣化検出対象の半導体回路の電源Vccに接続する。そして、抵抗41とコンデンサ42a〜42dの接続部の電圧VcをA/D変換部44でディジタル変換した後、比較判定部45で電圧Vcと比較値(例えば、#1〜#4)と比較判定して、判定結果を出力するようになっている。
Then, as in the insulation oxide film
すなわち、絶縁劣化が発生すると、抵抗41と抵抗43間のコンデンサ42a〜42dの静電容量が個々に低下し、電圧Vcが図6(b)の曲線46に示すように経年的に変化する。この曲線46に示す電圧Vcは、絶縁劣化の進行度合いに応じたものとなる。
このように、本実施例3によれば、ディジタル保護制御装置の半導体回路が、絶縁酸化膜の破壊により故障する前に、半導体回路又はプリント基板の交換を推奨する警報を出力することができる。
また、進行の度合いも含めて報告できるため、磨耗故障による進行度合いも含めて把握することが可能であり、実際の障害発生までの時間的な余裕についても把握することができる。
なお、この時間的な余裕については、厳密な精度での予測ができればよいが、精度がそれほど高くなくても、故障前の兆候を検出できることで、緊急対応の準備を計画性をもって実施することができるメリットがある。
以下に、実施例1〜3の劣化検出手段8を搭載した具体的なプリント基板の実施例4〜6について説明する。
That is, when insulation deterioration occurs, the capacitances of the
Thus, according to the third embodiment, an alarm recommending replacement of the semiconductor circuit or the printed circuit board can be output before the semiconductor circuit of the digital protection control device fails due to the breakdown of the insulating oxide film.
In addition, since the degree of progress can be reported, it is possible to grasp the degree of progress due to wear failure, and it is also possible to grasp the time margin until the actual failure occurs.
It should be noted that this time margin can be predicted with strict accuracy, but even if the accuracy is not so high, it is possible to detect signs before the failure, so that emergency response preparations can be implemented with planability. There is a merit that can be done.
Examples 4 to 6 of specific printed circuit boards on which the
図7に、図1のディジタル保護制御装置の主CPU基板2又はFD−CPU基板3に劣化検出手段8を搭載した実施例4の具体的なプリント基板の内部構成を示す。なお、主CPU基板2又はFD−CPU基板3は、プログラムが異なるが、ハードウエアの構成は同一であることから、主CPU基板2に適用したものとして説明する。
FIG. 7 shows a specific internal configuration of the printed circuit board according to the fourth embodiment in which the
図7に示すように、電力系統からの複数(N個)の入力(電圧・電流データ)は、それぞれサンプリングによる折返し誤差防止用のアナログフィルタ201を介してマルチプレクサ(MPX)203に入力されている。また、本発明の特徴に係る劣化検出に係るセンサ#1〜#4は、それぞれ図3、図5、図6の実施例1〜3のA/D変換部の上流側のアナログ回路からなる劣化検出回路に対応し、それらの出力はMPX203に入力されている。
As shown in FIG. 7, a plurality of (N) inputs (voltage / current data) from the power system are respectively input to a multiplexer (MPX) 203 via an
MPX203は、図示していないセレクト信号によりアナログフィルタ201とセンサ#1〜#4の1つを順次選択してサンプリングし、バッファアンプ204を介してA/D変換部205に入力するようになっている。A/D変換部205は、入力されるアナログ信号をディジタル信号に変換してデュアルポートメモリであるDPRAM206にデータを格納するようになっている。
The MPX 203 sequentially selects and samples one of the
マイクロコントローラのシステムバス207は、DPRAM206、揮発性メモリ(RAM)208、フラッシュメモリに代表される不揮発性メモリ(FROM)209、CPU210、I/Oインタフェース211に接続されている。警報出力部213は、センサ#1〜#4の出力から劣化を判定して故障を予測した結果を外部に対し出力するように構成されている。また、CPU210は、シリアルバス104を介してHI基板6に接続され、I/Oインタフェース211とバス102を介して主IO基板4に接続されている。
A
本実施例では、保護演算制御用のアナログ入力取込の空き時間に、センサ#1〜#4のアナログ出力をMPX203を介して取り込むようにしている。なお、センサ#1〜#4のアナログ出力の取り込み周期は、保護制御演算用の取込み周期と同じにしてもよいが、通常は、劣化の進行が非常に遅いため、例えば、一日に一回の取り込み周期でも十分にその機能を発揮できる。
このように、MPX203が扱えるチャンネル数内にセンサ#1〜#4の出力を取り込むことにより、特別に回路を追加することなく本実施例を構成できるから、回路構成を簡単化できると共に、保護制御で使用している高精度なA/D変換を兼用できるため、高精度に検出することが可能である。
また、実施例1〜3の劣化検出手段を構成するA/D変換部と比較判定部は、A/D変換部205と予め設定された比較判定プログラムによって実行されるCPU210により実現される。
In this embodiment, the analog outputs of the
In this way, by incorporating the outputs of the
Further, the A / D conversion unit and the comparison determination unit that constitute the deterioration detection means of the first to third embodiments are realized by the
故障予測情報などの警報出力は、警報出力部213から出力することに代えて、シリアルバス104を経由して例えばHI基板6から通信手段を介して外部に出力することも可能である。いずれにしても、装置が機能しなくなる前に、警報出力することに意味がある。
Alarm output such as failure prediction information can be output to the outside via the
図8に、図1のディジタル保護制御装置のHI基板6に劣化検出手段8を搭載した実施例5の具体的なプリント基板の内部構成を示す。
図8(a)において、センサ#1〜#4は、それぞれ図3、図5、図6の実施例1〜3のA/D変換部の上流側のアナログ回路からなる劣化検出回路に対応し、それらの出力はCPU301に入力されている。CPU301は、システムバス302を介して、データメモリ用のRAM303、リアルタイムクロック(RTC) 304、LANコントローラ305、フラッシュメモリに代表される不揮発性メモリ306、パネルコントローラ307に接続されている。また、CPU301は、警報出力部311を介して劣化データを外部に出力するようになっている。さらに、CPU301は、CANに代表されるシリアルバス104を介して他の基板に接続されている。
FIG. 8 shows a specific internal configuration of the printed circuit board according to the fifth embodiment in which the
In FIG. 8A,
RAM303とRTC304は、バックアップ電源308にて電源バックアップされている。LANコントローラ305は、外部との通信を行うための通信手段であり、イーサネット(登録商標)通信のためのパルストランス309を介してネットワークに接続されている。また、LANコントローラ305には、送受信データを格納するバッファメモリ310が接続されている。パネルコントローラ回路307は、図1の整定パネル7の表示制御及びスイッチ入力のためものである。
The
本実施例のセンサ#1〜#4の出力信号700は、図8に示すように、CPU301に取り込まれるようになっている。すなわち、CPU301は、図8(b)に示すように、CPUコア320と、CPUコア320の内部バス321に接続された乗算器322、ROM323、RAM324、周辺I/O325、レジスタ326を有して構成されている。センサ#1〜#4の出力信号700は、MPX330を介して順次A/D変換部331に取り込まれて、レジスタ326に格納される。
The output signals 700 of the
本実施例によれば、実施例1〜3の劣化検出手段を構成するA/D変換部と比較判定部は、A/D変換部331と予め設定された比較判定プログラムによって実行されるCPUコア320により実現される。
According to the present embodiment, the A / D conversion unit and the comparison determination unit constituting the deterioration detection means of the first to third embodiments are executed by the A /
次に、図9を参照して、劣化検出手段8の実装形態の実施例を説明する。同図(a)は、半導体回路が搭載された基板80に、劣化検出回路に対応するセンサ81を均等に複数(図示例では、4個)配置して実装した例である。
Next, with reference to FIG. 9, the implementation example of the deterioration detection means 8 will be described. FIG. 2A shows an example in which a plurality of sensors 81 (four in the illustrated example) corresponding to the deterioration detection circuit are mounted on a
同図(b)は、基板80に実装された半導体回路の内、最も集積度の高い半導体回路であるCPU82とLSI83の近傍にセンサ81を配置した例である。
FIG. 2B shows an example in which the
同図(c)は、最も集積度の高い半導体回路であるCPU82とLSI83のチップ内にセンサ81を実装した例である。
また、一般に、プリント基板は板面を垂直にして実装するケースが多いため、基板の上下で周囲温度が異なる。したがって、図8(a)のように、センサ81を基板80の上下に配置することで、この温度差による影響を加味することができ、周囲温度による補正も可能である。さらに、複数配置することで、満遍なく劣化の進行を把握することが可能である。
また、通常は基板ごと交換することから、多数の半導体回路が実装されている基板の寿命予測は、半導体回路の経年劣化による影響が最も大きいものを検出することが重要である。
また、実際の基板を開発する際に、設計上、最も経年劣化による影響を受ける部品を予め定めておき、この部品の近辺の動作環境にての劣化進行度合いを常時検出することが望ましい。
FIG. 2C shows an example in which the
In general, since printed circuit boards are often mounted with the board surface vertical, the ambient temperature differs between the top and bottom of the board. Therefore, by arranging the
In addition, since the substrates are usually replaced, it is important to detect the life of a substrate on which a large number of semiconductor circuits are mounted, which has the greatest influence due to aging of the semiconductor circuits.
Further, when developing an actual board, it is desirable to predetermine a part that is most affected by aging deterioration in design, and always detect the degree of progress of deterioration in the operating environment in the vicinity of this part.
図8(c)の例では、半導体チップ内にセンサ81を実装しているから、半導体プロセスの影響が相対的になくなる。その結果、劣化検出対象の半導体回路の劣化進行度合いを比較的正確に求めることができる。
In the example of FIG. 8C, since the
図10に、比較値を段階的に劣化レベルI〜IIIに合わせて設定し、順次検出される劣化レベルの履歴を記憶しておき、その履歴に基づいて外挿方法により故障警報レベルまでの時間Tpを求めるようにした例である。
このようにすることで、比較的容易に故障する時期を予想することが可能である。しかし、当然ながら、使用環境により、経年劣化速度は変わるため、この時間Tpも千差万別となりうるものである。要は、実装置と同じ環境においての劣化進行を把握できると言う点である。
In FIG. 10, the comparison value is set stepwise in accordance with the degradation levels I to III, the history of the degradation level detected sequentially is stored, and the time until the failure alarm level is extrapolated based on the history. In this example, Tp is obtained.
By doing in this way, it is possible to predict the time of failure relatively easily. However, as a matter of course, since the aging deterioration rate varies depending on the use environment, this time Tp can be varied. In short, it is possible to grasp the progress of deterioration in the same environment as the actual device.
図11に、本発明のディジタル保護制御装置の保守管理システムの実施例の概念構成図を示す。図示のように、電力会社の専用ネットワーク400にHUB410を介して本発明のディジタル保護制御装置411を通信可能に接続する。また、専用ネットワーク400に警報検出履歴手段420を接続し、警報検出履歴手段420にヒューマンインターフェース(HMI)421と記憶媒体422を接続する。さらに、警報検出履歴手段420を汎用ネットワーク430を介して製造者の製造管理手段440に相互に通信可能に接続する。また、製造管理手段440に部品管理手段441を接続する。警報検出履歴手段420と、ヒューマンインターフェース421と、記憶媒体422等により、保守計画策定装置が形成されている。
FIG. 11 shows a conceptual configuration diagram of an embodiment of the maintenance management system of the digital protection control apparatus of the present invention. As shown in the figure, the digital
警報検出履歴手段420は、複数の変電所に設置されたディジタル保護制御装置の劣化検出手段から、劣化に係る部品の劣化データ及び故障予測情報を含む警報検出情報を収集して記憶媒体422に管理記録する。また、警報検出情報をヒューマンインターフェース421に表示する機能を有している。
さらに、警報検出履歴手段420は、劣化部品の交換部品を製造等する製造者が有する製造管理手段440に送信する。製造管理手段440は、劣化に係る部品、その劣化データ及び故障予測情報を部品管理手段441に送信する。部品管理手段441は、劣化に係る部品の劣化の度合に応じて、その部品の在庫の有無及び製造計画を作成する。
The alarm detection history means 420 collects alarm detection information including deterioration data of parts related to deterioration and failure prediction information from deterioration detection means of digital protection control devices installed in a plurality of substations and manages them in the
Further, the alarm
このようにして、電力系統の運用者であるユーザと、ディジタル保護制御装置の製造者であるメーカは、劣化に係る部品、その劣化データ及び故障予測情報を共有することになる。その結果、万一故障に至った場合でも、緊急対応を少しでも少なくし、計画的な保守ができるようにすることができる。 In this way, the user who is the operator of the power system and the manufacturer who is the manufacturer of the digital protection control apparatus share the parts related to the deterioration, the deterioration data and the failure prediction information. As a result, even if a failure occurs, emergency response can be reduced as much as possible, and planned maintenance can be performed.
警報検出履歴手段420から製造管理手段440に送信する共有情報は、例えば、例えば、図12に示すように、変電所名称、装置名称、障害発生予想基板、警報レベル、検出日、予想故障年月日等の情報を含ませることができる。
本実施例によれば、社会インフラに極めて重要な電力系統のディジタル保護制御装置について、長期にわたる安定動作の環境を整備することができる。しかも、計画的な予防保全を実現することができ、保守投資やメンテナンスコストを合理的に低減でき、ユーザとメーカ双方にメリットがある。 特に、計画的なメンテナンスが可能になるから、交換部品の納期が長期になる場合に、予防保全を計画的に行うことができる。例えば、ディジタル保護制御装置のメンテナンスコストを低減する方法として、一定期間が経過した半導体実装の基板を一度に交換することが考えられる。しかし、本発明のように、交換等の保守が必要になった基板を計画的に交換するようにできれば、保守のための装置停止時間を短くできるとともに、電力の供給信頼度を一層向上できるから、極めて合理的な予防保全を実現できる。
The shared information transmitted from the alarm
According to the present embodiment, it is possible to prepare a long-term stable operation environment for a digital protection control device for a power system that is extremely important for social infrastructure. In addition, planned preventive maintenance can be realized, maintenance investment and maintenance costs can be rationally reduced, and there are advantages for both users and manufacturers. In particular, since planned maintenance is possible, preventive maintenance can be systematically performed when the delivery time of replacement parts is long. For example, as a method of reducing the maintenance cost of the digital protection control device, it is conceivable to replace a semiconductor-mounted substrate after a certain period of time at once. However, if a board that requires maintenance such as replacement can be systematically replaced as in the present invention, the apparatus stop time for maintenance can be shortened and the power supply reliability can be further improved. Can achieve extremely reasonable preventive maintenance.
2 主CPU基板
3 FD−CPU基板
4 主I/O基板
5 FD−I/O基板
6 ヒューマンインターフェース基板
8 劣化検出手段
2
Claims (11)
前記半導体回路を構成する部品の経年劣化を検出する劣化検出手段を前記基板に実装し、前記劣化検出手段により検出された劣化データを前記基板外に出力する出力手段を設けたことを特徴とするディジタル保護制御装置。 In a digital protection control device in which a semiconductor circuit that inputs current / voltage data of a power system and executes protection control calculation of the power system is mounted on a substrate,
Deterioration detecting means for detecting aged deterioration of components constituting the semiconductor circuit is mounted on the substrate, and output means for outputting deterioration data detected by the deterioration detecting means to the outside of the substrate is provided. Digital protection control device.
前記劣化検出手段は、半導体部品のホットキャリア注入を原因とする性能劣化、エレクトロマイグレーションに起因する配線の断線、半導体部品の絶縁酸化膜の絶縁低下の少なくとも一つの経年劣化を検出することを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 1, wherein
The deterioration detecting means detects at least one aging deterioration such as performance deterioration caused by hot carrier injection of a semiconductor component, disconnection of wiring due to electromigration, and insulation reduction of an insulating oxide film of the semiconductor component. Digital protection controller.
前記劣化検出手段は、劣化検出対象部品を模擬した模擬部品と、該模擬部品の劣化を検出する劣化検出回路とを備えてなることを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 1 or 2,
2. The digital protection control apparatus according to claim 1, wherein the deterioration detecting means comprises a simulated part that simulates a deterioration detection target part and a deterioration detection circuit that detects the deterioration of the simulated part.
前記模擬部品は、劣化検出対象の半導体回路に実装してなることを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 3, wherein
A digital protection control apparatus, wherein the simulated part is mounted on a semiconductor circuit subject to deterioration detection.
前記模擬部品は、前記劣化検出対象部品の経年劣化よりも劣化速度を差を持たせて速く設定された複数の模擬部品を有してなり、前記劣化データは、前記複数の模擬部品の劣化の進展度合いを示すデータを含んでなることを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 3, wherein
The simulated part includes a plurality of simulated parts that are set faster with a difference in deterioration rate than the aging deterioration of the deterioration detection target part, and the deterioration data indicates deterioration of the plurality of simulated parts. A digital protection control device comprising data indicating a degree of progress.
さらに、前記劣化検出手段は、前記劣化の進展度合いを示すデータに基づいて前記劣化検出対象部品の故障時期を予測する予測手段を備え、該予測手段により予測した故障時期を出力表示する表示手段を設けたことを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 5, wherein
Further, the deterioration detecting means includes a predicting means for predicting a failure time of the deterioration detection target part based on data indicating the degree of progress of deterioration, and a display means for outputting and displaying the failure time predicted by the prediction means. A digital protection control device provided.
前記劣化検出手段は、前記半導体部品と同一の半導体材料を用いて形成された発振回路と、交流の基準信号を入力とし前記発振回路の発振周波数に基づいてゲインが変化する信号処理回路とを有する劣化検出回路を備えてなり、前記信号処理回路から出力される前記基準信号に基づいて、前記ホットキャリア注入による特性劣化を検出することを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 2,
The deterioration detection unit includes an oscillation circuit formed using the same semiconductor material as the semiconductor component, and a signal processing circuit that receives an AC reference signal as input and changes gain based on the oscillation frequency of the oscillation circuit. A digital protection control device comprising a deterioration detection circuit and detecting characteristic deterioration due to hot carrier injection based on the reference signal output from the signal processing circuit.
前記劣化検出手段は、劣化検出対象の配線を模擬してなる模擬配線を複数備え、各模擬配線の抵抗値の変化を検出する劣化検出回路を備えてなり、前記劣化検出回路により検出された各模擬配線の抵抗値の変化に基づいて、エレクトロマイグレーションによる配線の劣化進行を検出することを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 2,
The degradation detection means includes a plurality of simulated wirings that simulate the degradation detection target wiring, and includes a degradation detection circuit that detects a change in the resistance value of each simulated wiring, and each of the degradation detection circuits detected by the degradation detection circuit A digital protection control device for detecting the progress of wiring degradation due to electromigration based on a change in resistance value of a simulated wiring.
前記劣化検出手段は、劣化検出対象の絶縁酸化膜を模擬してなる模擬絶縁酸化膜を複数備え、各模擬酸化膜を挟んで一対の電極を設けて形成されたコンデンサの容量の変化を検出する劣化検出回路を備えてなり、該劣化検出回路により検出された各コンデンサの容量変化に基づいて、絶縁酸化膜の劣化進行を検出することを特徴とするディジタル保護制御装置。 The digital protection control device according to claim 2,
The deterioration detecting means includes a plurality of simulated insulating oxide films simulating an insulating oxide film to be subjected to deterioration detection, and detects a change in capacitance of a capacitor formed by providing a pair of electrodes with each simulated oxide film interposed therebetween. A digital protection control device comprising a deterioration detection circuit and detecting the progress of deterioration of an insulating oxide film based on a change in capacitance of each capacitor detected by the deterioration detection circuit.
前記保守計画策定装置は、前記劣化検出手段から出力される劣化データを前記通信手段を介して入力し、前記劣化検出対象部品の故障時期を予測する予測手段と、該予測手段により予測された故障時期に基づいて前記劣化検出対象部品の調達及び交換時期を計画する保守計画策定手段とを備えてなるディジタル保護制御装置の保守管理システム。 Mounted on a substrate that is mounted with a semiconductor circuit that inputs current / voltage data of the power system and executes protection control calculation of the power system, and is mounted on the substrate that detects aged deterioration of components constituting the semiconductor circuit A digital protection control device comprising a deterioration detection means and an output means for outputting deterioration data detected by the deterioration detection means to the outside of the substrate, and a maintenance plan connected to the deterioration detection means via a communication means With a formulating device,
The maintenance plan formulation device inputs degradation data output from the degradation detection unit via the communication unit, predicts a failure time of the degradation detection target component, and a failure predicted by the prediction unit A maintenance management system for a digital protection control device, comprising maintenance plan formulation means for planning the procurement and replacement timing of the deterioration detection target parts based on the timing.
前記保守計画策定手段は、前記劣化検出対象部品の予測された故障時期の履歴を管理する手段を備え、
該履歴管理手段は、当該劣化検出対象部品の製造者の端末に故障予測情報を伝送して製造計画可能にしたことを特徴とするディジタル保護制御装置の保守管理システム。 In the maintenance management system of the digital protection control device according to claim 10,
The maintenance plan formulation means comprises means for managing a history of predicted failure times of the degradation detection target parts,
A maintenance management system for a digital protection control apparatus, wherein the history management means transmits failure prediction information to a terminal of a manufacturer of the degradation detection target part to enable production planning.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007161706A JP5016990B2 (en) | 2007-06-19 | 2007-06-19 | Digital protection control device and maintenance management system thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007161706A JP5016990B2 (en) | 2007-06-19 | 2007-06-19 | Digital protection control device and maintenance management system thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009005437A true JP2009005437A (en) | 2009-01-08 |
JP5016990B2 JP5016990B2 (en) | 2012-09-05 |
Family
ID=40321230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007161706A Expired - Fee Related JP5016990B2 (en) | 2007-06-19 | 2007-06-19 | Digital protection control device and maintenance management system thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5016990B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012228102A (en) * | 2011-04-21 | 2012-11-15 | Hitachi Ltd | Digital protection control device |
US9058569B2 (en) | 2012-12-11 | 2015-06-16 | International Business Machines Corporation | System and method for maintenance planning and failure prediction for equipment subject to periodic failure risk |
JP2020155599A (en) * | 2019-03-20 | 2020-09-24 | ファナック株式会社 | Failure prediction apparatus, printed circuit board, and failure prediction method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63161811A (en) * | 1986-12-24 | 1988-07-05 | 株式会社東芝 | Protective relay |
JPH0278242A (en) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | Wiring life predicting circuit in semiconductor integrated circuit |
JPH07244113A (en) * | 1994-03-02 | 1995-09-19 | Hitachi Ltd | Semiconductor device |
JPH11118874A (en) * | 1997-10-15 | 1999-04-30 | Nec Corp | Hot-carrier deterioration detecting circuit |
JPH11234889A (en) * | 1998-02-10 | 1999-08-27 | Toshiba Corp | Protective relay |
JP2003224932A (en) * | 2002-01-29 | 2003-08-08 | Hitachi Ltd | Substation system |
JP2004266243A (en) * | 2002-09-13 | 2004-09-24 | Chartered Semiconductor Mfg Ltd | Test structure for on-chip real-time reliability testing |
JP2005077360A (en) * | 2003-09-03 | 2005-03-24 | Hitachi Ltd | Service life diagnostic device of digital protective relay, service life diagnostic system and service life diagnostic method |
-
2007
- 2007-06-19 JP JP2007161706A patent/JP5016990B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63161811A (en) * | 1986-12-24 | 1988-07-05 | 株式会社東芝 | Protective relay |
JPH0278242A (en) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | Wiring life predicting circuit in semiconductor integrated circuit |
JPH07244113A (en) * | 1994-03-02 | 1995-09-19 | Hitachi Ltd | Semiconductor device |
JPH11118874A (en) * | 1997-10-15 | 1999-04-30 | Nec Corp | Hot-carrier deterioration detecting circuit |
JPH11234889A (en) * | 1998-02-10 | 1999-08-27 | Toshiba Corp | Protective relay |
JP2003224932A (en) * | 2002-01-29 | 2003-08-08 | Hitachi Ltd | Substation system |
JP2004266243A (en) * | 2002-09-13 | 2004-09-24 | Chartered Semiconductor Mfg Ltd | Test structure for on-chip real-time reliability testing |
JP2005077360A (en) * | 2003-09-03 | 2005-03-24 | Hitachi Ltd | Service life diagnostic device of digital protective relay, service life diagnostic system and service life diagnostic method |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012228102A (en) * | 2011-04-21 | 2012-11-15 | Hitachi Ltd | Digital protection control device |
US9058569B2 (en) | 2012-12-11 | 2015-06-16 | International Business Machines Corporation | System and method for maintenance planning and failure prediction for equipment subject to periodic failure risk |
US9058568B2 (en) | 2012-12-11 | 2015-06-16 | International Business Machines Corporation | System and method for maintenance planning and failure prediction for equipment subject to periodic failure risk |
JP2020155599A (en) * | 2019-03-20 | 2020-09-24 | ファナック株式会社 | Failure prediction apparatus, printed circuit board, and failure prediction method |
JP7287808B2 (en) | 2019-03-20 | 2023-06-06 | ファナック株式会社 | FAILURE PREDICTION DEVICE, PRINTED BOARD, AND FAILURE PREDICTION METHOD |
Also Published As
Publication number | Publication date |
---|---|
JP5016990B2 (en) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107408808B (en) | triple redundant digital protective relay and method of operation | |
US7634329B2 (en) | Intelligent aircraft secondary power distribution system that facilitates condition based maintenance | |
CN103282787B (en) | Automatic emergency is for electrical testing | |
US8090548B2 (en) | Method and device for predicting electrolytic capacitor defects, converter and uninterruptible power supply equipped with such a device | |
US20100008397A1 (en) | Temperature monitoring in uninterruptible power supply systems using synthetic loading | |
JPH1066244A (en) | Electric power signal processing system and method thereof | |
JPH04271229A (en) | Temperature abnormality detecting system | |
CN103377110A (en) | Method and system for use in condition monitoring | |
JP6105236B2 (en) | Merging unit | |
JP5016990B2 (en) | Digital protection control device and maintenance management system thereof | |
KR101555225B1 (en) | Fault prediction and diagnosis apparatus of motor control centers | |
KR100914388B1 (en) | Battery internal parameter sequential measuring methord and it's measuring device | |
US20210021713A1 (en) | Switchboard management system | |
ES2539249B1 (en) | Registration of operating parameters of a smart electronic device | |
JPH0398417A (en) | Monitor for digital protective relay | |
JP2010276344A (en) | Electric test system and electric test method | |
JPH04204063A (en) | Electronic apparatus equipped with means for detecing dielectric breakdown of printed circuit board | |
JP2010104148A (en) | Digital protection control device, and power supply ripple monitoring substrate and power supply ripple monitoring method for the same | |
JP2006311761A (en) | Digital protection relay system | |
US20170103007A1 (en) | Configurable Input/Output Sub-channels for Optimized Diagnostics | |
JP4236822B2 (en) | Test method for automatic accident recovery equipment | |
JPH0398418A (en) | Monitor for digital protective relay | |
JP2018044786A (en) | Semiconductor device and method of screening semiconductor device | |
JP2010272579A (en) | Method and device for inspecting separation state of electrode and manufacturing method of electronic device | |
JP4751295B2 (en) | Digital protection control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5016990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |