JP4748847B2 - EL display device and electric appliance - Google Patents

EL display device and electric appliance Download PDF

Info

Publication number
JP4748847B2
JP4748847B2 JP2000381101A JP2000381101A JP4748847B2 JP 4748847 B2 JP4748847 B2 JP 4748847B2 JP 2000381101 A JP2000381101 A JP 2000381101A JP 2000381101 A JP2000381101 A JP 2000381101A JP 4748847 B2 JP4748847 B2 JP 4748847B2
Authority
JP
Japan
Prior art keywords
film
display device
layer
tft
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000381101A
Other languages
Japanese (ja)
Other versions
JP2001236027A (en
JP2001236027A5 (en
Inventor
毅 西
典子 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000381101A priority Critical patent/JP4748847B2/en
Publication of JP2001236027A publication Critical patent/JP2001236027A/en
Publication of JP2001236027A5 publication Critical patent/JP2001236027A5/ja
Application granted granted Critical
Publication of JP4748847B2 publication Critical patent/JP4748847B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子(半導体薄膜を用いた素子、代表的には薄膜トランジスタ)を基板上に作り込んで形成されたEL(エレクトロルミネッセンス)表示装置及びそのEL表示装置を表示部として有する電気器具に関する。
【0002】
【従来の技術】
近年、基板上に薄膜トランジスタ(以下、TFTという)を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【0003】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られるとして注目されている。
【0004】
アクティブマトリクス型EL表示装置は、各画素のそれぞれにTFTからなるスイッチング素子(以下スイッチング用TFTという)を設け、そのスイッチング用TFTによって電流制御を行う駆動素子(以下電流制御用TFTという)を動作させてEL層(厳密には発光層)を発光させる。例えば特開平10−189252号に記載されたEL表示装置がある。
【0005】
EL素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(以下、EL層と記す)と、陽極層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明は、どちらの発光を用いた場合にも適用可能である。
【0006】
なお、本明細書では、陽極と陰極の間に設けられた全ての層をEL層と定義する。EL層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。
【0007】
【発明が解決しようとする課題】
EL表示装置において、陰極、EL層、及び陽極からなる素子(以下EL素子という)部における陽極の膜抵抗が高くなると電圧降下により陽極の面内電位分布が不均一になり、EL素子の輝度にバラツキを生じるといった不具合が生じる。そこで、本発明は、EL素子における陽極の膜抵抗を低くする、またはそれに相当する効果を有する構造のEL表示装置を提供することを課題とする。そして、そのようなEL表示装置を表示部として用いることで表示部の安定した電気器具を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明について図1を用いて説明する。図1において、101は絶縁表面を有する基板であり、石英基板などの絶縁基板または表面に絶縁膜を設けたガラス基板、セラミックス基板、結晶化ガラス基板、金属基板もしくはプラスチック基板を用いることができる。
【0009】
基板101上には画素102が形成される。なお、図1では三つの画素を図示しているが、実際にはさらに複数の画素がマトリクス状に形成される。また、ここでは三つの画素の一つを説明するが、他の画素も同じ構造である。
【0010】
画素102には各々スイッチング用TFT103と電流制御用TFT104の二つのTFTが形成される。このとき、スイッチング用TFT103のドレインは電流制御用TFT104のゲートに電気的に接続されている。さらに、電流制御用TFT104のドレインには画素電極(この場合、EL素子の陰極を兼ねる)105が電気的に接続される。こうして画素102が形成される。
【0011】
TFTの各配線及び画素電極は抵抗率の低い金属を用いて形成すれば良い。ここではアルミニウム合金を用いると良い。
【0012】
画素電極105まで形成されたら、全ての画素電極の上にアルカリ金属もしくはアルカリ土類金属を含む絶縁性化合物(以下、アルカリ化合物という)106が形成される。なお、アルカリ化合物106の輪郭を点線で示しているのは数nm程度と膜厚が薄いため層状に形成されているのか、島状に点在しているのか不明だからである。
【0013】
また、アルカリ化合物としては、フッ化リチウム(LiF)、酸化リチウム(Li2O)、フッ化バリウム(BaF2)、酸化バリウム(BaO)、フッ化カルシウム(CaF2)、酸化カルシウム(CaO)、酸化ストロンチウム(SrO)または酸化セシウム(Cs2O)を用いることができる。これらは絶縁性であるため、層状に形成されたとしても画素電極間のショート(短絡)を招くようなことはない。
【0014】
勿論、MgAg電極のような公知の導電性を有する材料を陰極として用いることも可能であるが、画素電極同士が短絡しないように、陰極自体を選択的に設けるか、パターニングを行う必要がある。
【0015】
アルカリ化合物106が形成されたら、その上にEL層(エレクトロルミネッセンス層)107が形成される。EL層107は公知の材料や構造を用いることができる。即ち、再結合の場を提供する発光層だけでEL層としても良いし、必要に応じて電子注入層、電子輸送層、正孔輸送層、電子阻止層、正孔素子層もしくは正孔注入層を積層しても良い。本明細書中では、キャリアの注入、輸送または再結合が行われる層をすべて含めてEL層と呼ぶ。
【0016】
また、EL層107として用いる有機物質は低分子系有機物質であってもポリマー系(高分子系)有機物質であっても良い。しかし、スピンコート法や印刷法など容易な成膜方法で形成できるポリマー系有機物質を用いることが望ましい。
【0017】
また、図1の構造は単色発光方式を用いた場合の例である。即ち、赤色、青色、緑色、白色、黄色、橙色、紫色などの単色光を発するEL層を用いることにより、モノトーンの画像表示を行う例である。これらの各単色光を発するEL層は、公知の材料で形成すれば良い。
【0018】
EL層107の上には、陽極108として透明導電膜が形成される。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)、酸化インジウムと酸化亜鉛との化合物、酸化スズまたは酸化亜鉛などを用いることが可能である。
【0019】
また、本明細書中において、金属膜109と陽極108が積層されている部分の膜抵抗および陽極だけの膜抵抗を平均した陽極全体の膜抵抗、すなわち陽極に電気的に接続された部分全体の膜抵抗のことを、陽極の平均膜抵抗と呼ぶことにすると、金属膜109を陽極上に設けることで、陽極における平均膜抵抗を低くすることができる。さらに、金属膜109は、遮光膜としての役割も果たす。
【0020】
金属膜109の成膜法としては、陽極への成膜時のダメージを考慮すると蒸着法が望ましい。
【0021】
また、金属膜109を設ける際には、観測者の視線方向(対向基板の法線方向)から見て画素電極間の隙間111を隠すように設ける。これは、その部分が非発光部であることと、画素電極の端部では電界が複雑になり所望の輝度もしくは色度で発光させることができないためである。
【0022】
以上のようにして金属膜109を形成したら、第2パッシベーション膜112として絶縁膜が設けられる。パッシベーション膜112としては、窒化珪素膜、窒化酸化珪素膜(SiOxNyで表される)を用いることが望ましい。酸化珪素膜を用いることも可能であるが、なるべく酸素の含有量が少ない絶縁膜が好ましい。
【0023】
ここまで完成した基板を本明細書ではアクティブマトリクス基板と呼ぶ。即ち、TFT、そのTFTに電気的に接続された画素電極を陰極とし、EL層、陽極、金属膜からなるEL素子の形成された基板をアクティブマトリクス基板と呼ぶ。
【0024】
さらに、アクティブマトリクス基板には、EL素子を封入するようにして対向基板110が貼り付けられる。なお、ここでは図示されないが、対向基板110はシール剤によってアクティブマトリクス基板に貼り付けられており、113で示される空間は密閉空間となっている。
【0025】
対向基板110としては、光の進行を妨げないように透光性の基板を用いる必要がある。例えば、ガラス基板、石英基板またはプラスチック基板が好ましい。
【0026】
また、密閉空間113は不活性ガス(希ガスや窒素ガス)を充填しても良いし、不活性液体を充填しても良い。また、透光性の接着剤や樹脂等を充填して、基板全体を接着させても構わない。さらに、この密閉空間113には酸化バリウム等の乾燥剤を設けておくことが好ましい。EL層107は水分に極めて弱いため、密閉空間113は極力水分が侵入しないようにすることが望ましい。
【0027】
以上のような構成からなる本発明のEL表示装置はEL素子から発した光が対向基板を透過して放射されて観測者の目に入る。そのため観測者は対向基板側から画像を認識することができる。このとき、本発明のEL表示装置の特徴は、EL素子の一部である陽極108上に抵抗率の低い金属膜109が設けられており、さらに金属膜109は画素電極105の隙間111を隠すように設けられている点である。これにより、EL素子における陽極の平均膜抵抗を低くすることができるだけでなく画素電極105の隙間111における光漏れの防止ができ、画素間の輪郭が明瞭な画像表示が可能となる。
【0028】
以上のように、本発明を実施することによりEL素子部の陽極の平均膜抵抗を低くし、かつ画素間の輪郭が明瞭な画像表示を行うEL表示装置や、そのようなEL表示装置を表示部として用いる電気器具を得ることができる。
【0029】
【発明の実施の形態】
本発明の実施の形態について、図2、図3を用いて説明する。図2に示したのは本発明であるEL表示装置の画素部の断面図であり、図3(A)はその上面図、図3(B)はその回路構成である。実際には画素がマトリクス状に複数配列されて画素部(画像表示部)が形成される。なお、図3(A)をA−A’で切断した断面図が図2に相当する。従って図2及び図3で共通の符号を用いているので、適宜両図面を参照すると良い。また、図3の上面図では二つの画素を図示しているが、どちらも同じ構造である。
【0030】
図2において、11は基板、12は下地となる絶縁膜(以下、下地膜という)である。基板11としてはガラス基板、ガラスセラミックス基板、石英基板、シリコン基板、セラミックス基板、金属基板若しくはプラスチック基板(プラスチックフィルムも含む)を用いることができる。
【0031】
また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜12としては、珪素(シリコン)を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜(SiOxNyで示される)など珪素、酸素若しくは窒素を所定の割合で含む絶縁膜を指す。
【0032】
ここでは画素内に二つのTFTを形成している。201はスイッチング用素子として機能するTFT(以下、スイッチング用TFTという)、202はEL素子へ流す電流量を制御する電流制御用素子として機能するTFT(以下、電流制御用TFTという)であり、どちらもnチャネル型TFTで形成されている。
【0033】
nチャネル型TFTの電界効果移動度はpチャネル型TFTの電界効果移動度よりも大きいため、動作速度が早く大電流を流しやすい。また、同じ電流量を流すにもTFTサイズはnチャネル型TFTの方が小さくできる。そのため、nチャネル型TFTを電流制御用TFTとして用いた方が表示部の有効面積が広くなるので好ましい。
【0034】
pチャネル型TFTはホットキャリア注入が殆ど問題にならず、オフ電流値が低いといった利点があって、スイッチング用TFTとして用いる例や電流制御用TFTとして用いる例が既に報告されている。しかしながら本発明では、LDD領域の位置を異ならせた構造とすることでnチャネル型TFTにおいてもホットキャリア注入の問題とオフ電流値の問題を解決し、全ての画素内のTFT全てをnチャネル型TFTとしている点にも特徴がある。
【0035】
ただし、本発明において、スイッチング用TFTと電流制御用TFTをnチャネル型TFTに限定する必要はなく、両方又はどちらか片方にpチャネル型TFTを用いることも可能である。
【0036】
スイッチング用TFT201は、ソース領域13、ドレイン領域14、LDD領域15a〜15d、高濃度不純物領域16及びチャネル形成領域17a、17bを含む活性層、ゲート絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにドレイン配線22を有して形成される。
【0037】
また、図3に示すように、ゲート電極19a、19bは、ゲート電極19a、19bよりも低抵抗な別の材料で形成されたゲート配線211によって電気的に接続されたダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチング素子201をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。
【0038】
また、活性層は結晶構造を含む半導体膜で形成される。即ち、単結晶半導体膜でも良いし、多結晶半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲート電極、ソース配線若しくはドレイン配線としてはあらゆる導電膜を用いることができる。
【0039】
さらに、スイッチング用TFT201においては、LDD領域15a〜15dは、ゲート絶縁膜18を挟んでゲート電極19a、19bと重ならないように設ける。このような構造はオフ電流値を低減する上で非常に効果的である。
【0040】
また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。
【0041】
以上のように、マルチゲート構造のTFTを画素のスイッチング素子201として用いることにより、十分にオフ電流値の低いスイッチング素子を実現することができる。そのため、特開平10−189252号公報の図2のようなコンデンサーを設けなくても十分な時間(選択されてから次に選択されるまでの間)電流制御用TFTのゲート電圧を維持しうる。
【0042】
次に、電流制御用TFT202は、ソース領域31、ドレイン領域32、LDD領域33及びチャネル形成領域34を含む活性層、ゲート絶縁膜18、ゲート電極35、第1層間絶縁膜20、ソース配線36並びにドレイン配線37を有して形成される。なお、ゲート電極35はシングルゲート構造となっているが、マルチゲート構造であっても良い。
【0043】
図2に示すように、スイッチング用TFT201のドレインは電流制御用TFT202のゲートに接続されている。具体的には電流制御用TFT202のゲート電極35はスイッチング用TFT201のドレイン領域14とドレイン配線(接続配線とも言える)22を介して電気的に接続されている。また、ソース配線36は電流供給線212(図3(A))に接続される。
【0044】
電流制御用TFT202はEL素子203に注入される電流量を制御するための素子であるが、EL素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用TFT202に過剰な電流が流れないように、チャネル長(L)は長めに設計することが好ましい。望ましくは一画素あたり0.5〜2μm(好ましくは1〜1.5μm)となるようにする。
【0045】
以上のことを踏まえると、図9に示すように、スイッチング用TFTのチャネル長をL1(但しL1=L1a+L1b)、チャネル幅をW1とし、電流制御用TFTのチャネル長をL2、チャネル幅をW2とした時、W1は0.1〜5μm(代表的には0.5〜2μm)、W2は0.5〜10μm(代表的には2〜5μm)とするのが好ましい。また、L1は0.2〜18μm(代表的には2〜15μm)、L2は1〜50μm(代表的には10〜30μm)とするのが好ましい。但し、本発明は以上の数値に限定されるものではない。
【0046】
また、スイッチング用TFT201に形成されるLDD領域の長さ(幅)は0.5〜3.5μm、代表的には2.0〜2.5μmとすれば良い。
【0047】
また、図2に示したEL表示装置は、電流制御用TFT202において、ドレイン領域32とチャネル形成領域34との間にLDD領域33が設けられる。ここでは、LDD領域33がゲート絶縁膜18を挟んでゲート電極35に重なっている領域と重なっていない領域とを有する構造を示したが、ゲート絶縁膜18を挟んでゲート電極35に重なっている領域のみをLDD領域33とする構造でもよい。
【0048】
電流制御用TFT202は、EL素子203を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。そのため、電流を流しても劣化しないようにホットキャリア注入による劣化対策を講じておく必要がある
【0049】
ホットキャリア注入による劣化に関しては、ゲート電極に対してLDD領域が重なった構造が非常に効果的であることが知られている。そのため、ゲート絶縁膜18を挟んでゲート電極35に重なっている領域にLDD領域を設けるという構造が適当であるが、本実施例ではオフ電流対策としてゲート電極に重ならないLDD領域も設けるという構造を示した。しかし、ゲート電極に重ならないLDD領域は、必ずしも設けなくて良い。
【0050】
また、ゲート電極に重なったLDD領域の長さが長すぎるとオン電流を低くしてしまい、逆に短すぎるとホットキャリアを防止する効果が弱くなってしまう。
そこで、本実施例では、図2に示すようにこれらを考慮した長さでゲート電極に重なったLDD領域を設け、さらにゲート電極に重なったLDD領域を設けることで生じる容量を保持容量として用いている。
【0051】
また、上記構造においてゲート電極とLDD領域とが重なった領域では寄生容量が形成されてしまうため、ソース領域31とチャネル形成領域34との間には設けない方が好ましい。電流制御用TFTはキャリア(ここでは電子)の流れる方向が常に同一であるので、ドレイン領域側のみにLDD領域を設けておけば十分である。
【0052】
また、流しうる電流量を多くするという観点から見れば、電流制御用TFT202の活性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50〜100nm、さらに好ましくは60〜80nm)ことも有効である。逆に、スイッチング用TFT201の場合はオフ電流値を小さくするという観点から見れば、活性層(特にチャネル形成領域)の膜厚を薄くする(好ましくは20〜50nm、さらに好ましくは25〜40nm)ことも有効である。
【0053】
次に、41は第1パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500nm)とすれば良い。材料としては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用いることができる。
【0054】
第1パッシベーション膜41の上には、各TFTを覆うような形で第2層間絶縁膜(平坦化膜と言っても良い)42を形成し、TFTによってできる段差の平坦化を行う。第2層間絶縁膜42としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
【0055】
第2層間絶縁膜42によってTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0056】
また、43は遮光性を有する導電膜からなる画素電極(EL素子の陰極に相当する)であり、第2層間絶縁膜42及び第1パッシベーション膜41にコンタクトホール(開孔)を開けた後、形成された開孔部において電流制御用TFT202のドレイン配線37に接続されるように形成される。
【0057】
画素電極43の上にはアルカリ化合物44として、5〜10nm厚のフッ化リチウム膜が蒸着法により形成される。フッ化リチウム膜は絶縁膜なので膜厚が厚すぎるとEL層に電流を流すことができなくなってしまう。また、層状に形成されずに島状に点在するように形成されても問題はない。
【0058】
次にEL層45が形成される。本実施形態では、ポリマー系有機物質をスピンコート法にて形成する。ポリマー系有機物質としては公知のあらゆる材料を用いることが可能である。また、本実施形態ではEL層45として発光層を単層で用いるが正孔輸送層や電子輸送層と組み合わせた積層構造の方が発光効率は高いものが得られる。但し、ポリマー系有機物質を積層する場合は蒸着法で形成する低分子有機物質と組み合わせることが望ましい。スピンコート法では有機溶媒にEL層となる有機物質を混合して塗布するので、下地に有機物質があると再び溶解してしまう恐れがある。
【0059】
本実施形態で用いることのできる代表的なポリマー系有機物質としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などの高分子材料が挙げられる。これらのポリマー系有機物質で電子輸送層、発光層、正孔輸送層または正孔注入層を形成するには、ポリマー前駆体の状態で塗布し、それを真空中で加熱(焼成)することによりポリマー系有機物質に転化すれば良い。
【0060】
具体的には、発光層としては、赤色発光層にはシアノポリフェニレンビニレン、緑色発光層にはポリフェニレンビニレン、青色発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンとすれば良い。膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。また、正孔輸送層としては、ポリマー前駆体であるポリテトラヒドロチオフェニルフェニレンを用い、加熱によりポリフェニレンビニレンとする。膜厚は30〜100nm(好ましくは40〜80nm)とすれば良い。
【0061】
また、ポリマー系有機物質を用いて白色発光を行うことも可能である。そのためには、特開平8−96959号公報、特開平7−220871号公報、特開平9−63770号公報等に記載された技術を引用すれば良い。ポリマー系有機物質は、ホスト材料を溶解させた溶液中に蛍光色素を添加することで容易に色調整が可能であるため、白色発光を行う場合には特に有効である。
【0062】
以上の例は本発明のEL層として用いることのできる有機物質の一例であって、本発明を限定するものではない。
【0063】
また、ここではポリマー系有機物質を用いてEL素子を形成する例を示しているが、低分子系有機物質を用いても構わない。さらには、EL層として無機物質を用いても良い。
【0064】
また、EL層45を形成する際、処理雰囲気は極力水分の少ない乾燥雰囲気とし、不活性ガス中で行うことが望ましい。EL層は水分や酸素の存在によって容易に劣化してしまうため、形成する際は極力このような要因を排除しておく必要がある。例えば、ドライ窒素雰囲気、ドライアルゴン雰囲気等が好ましい。そのためには、塗布用処理室や焼成用処理室を、不活性ガスを充填したクリーンブースに設置し、その雰囲気中で処理することが望ましい。
【0065】
以上のようにしてEL層45を形成したら、次に透明導電膜からなる陽極46が形成される。本実施形態では陽極46として、酸化インジウムと酸化スズの化合物からなる導電膜を用いる。これに少量のガリウムを添加しても良い。
【0066】
次に陽極46上に、遮光性の金属膜47(47a、47b)を形成する。本実施例では、金属膜47は、画素電極43と隣接する画素電極との隙間を隠すように配置され、遮光膜としての効果も有する。なお、本実施形態では、金属膜47としては、陽極46の膜抵抗(シート抵抗ともいう)よりも金属膜47の膜抵抗が低くなるようにする。
また、陽極材料との密着性も重要である。なお、密着性を向上させるために適した金属材料を用いることも重要であるが、陽極(本実施例では、酸化インジウムと酸化スズの化合物からなる導電膜)の成膜条件および成膜後の熱処理条件を最適化することも有効である。
【0067】
また、金属膜47としては、抵抗率(比抵抗ともいう)の低い金属材料を用いることが望ましい。抵抗率の低い金属材料としては、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、クロム(Cr)、銅(Cu)または銀(Ag)等を用いることが可能である。
【0068】
また、本実施形態では、金属膜47が陽極46上に直接形成されることから蒸着法で形成することが望ましい。膜厚は30〜100nm(好ましくは40〜80nm)とすれば良い。
【0069】
以上のようにして金属膜47を形成したら、第2パッシベーション膜48が形成される。本実施形態では、第2パッシベーション膜48として、10nm〜1μm(好ましくは200〜500nm)の厚さの窒化珪素膜を用いる。
【0070】
こうして完成したアクティブマトリクス基板に対向して、対向基板49を設ける。本実施形態では対向基板49としてガラス基板を用いる。
【0071】
また、アクティブマトリクス基板と対向基板49をシール剤(図示せず)で接着し、密閉空間50を形成する。なお、本実施形態では、密閉空間50をアルゴンガスで充填する。勿論、この密閉空間50内に上記乾燥剤を配置することも可能である。
【0072】
本実施形態のEL表示装置は図2のような構造の画素からなる画素部を有し、画素内において機能に応じて構造の異なるTFTが配置されている。即ち、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを同じ画素内に形成することにより、高い信頼性を有し、且つ、EL素子の低抵抗化を可能にしたEL表示装置が得られる。
【0073】
【実施例】
〔実施例1〕
本発明の実施例について図4〜図6を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする。
【0074】
まず、図4(A)に示すように、ガラス基板300上に下地膜301を300nmの厚さに形成する。本実施例では下地膜301として窒化酸化珪素膜を積層して用いる。この時、ガラス基板300に接する方の窒素濃度を10〜25wt%としておくと良い。
【0075】
また、下地膜301の一部として、図2に示した第1パッシベーション膜41と同様の材料からなる絶縁膜を設けることは有効である。電流制御用TFTは大電流を流すことになるので発熱しやすく、なるべく近いところに放熱効果のある絶縁膜を設けておくことは有効である。
【0076】
次に下地膜301の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は20〜100nmの厚さであれば良い。
【0077】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポリシリコン膜ともいう)302を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。
【0078】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【0079】
本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いることも可能である。また、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することも可能である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【0080】
次に、図4(B)に示すように、結晶質珪素膜302上に酸化珪素膜からなる保護膜303を130nmの厚さに形成する。この厚さは100〜200nm(好ましくは130〜170nm)の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜303は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【0081】
そして、その上にレジストマスク304a、304bを形成し、保護膜303を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではホスフィン(PH3)を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを1×1018atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【0082】
この工程により形成されるn型不純物領域305、306には、n型不純物元素が2×1016〜5×1019atoms/cm3(代表的には5×1017〜5×1018atoms/cm3)の濃度で含まれるようにドーズ量を調節する。
【0083】
次に、図4(C)に示すように、保護膜303およびレジスト304a、304bを除去し、添加した15族に属する元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜303をつけたままレーザー光を照射しても良い。
【0084】
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜550℃程度の熱処理を行えば良い。
【0085】
この工程によりn型不純物領域305、306の端部、即ち、n型不純物領域305、306の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【0086】
次に、図4(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜(以下、活性層という)307〜310を形成する。
【0087】
次に、図4(E)に示すように、活性層307〜310を覆ってゲート絶縁膜311を形成する。ゲート絶縁膜311としては、10〜200nm、好ましくは50〜150nmの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では110nm厚の窒化酸化珪素膜を用いる。
【0088】
次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極312〜316を形成する。このゲート電極312〜316の端部をテーパー状にすることもできる。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線(以下、ゲート配線という)とを別の材料で形成する。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成しても構わない。
【0089】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。
【0090】
代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素からなる膜、または前記元素の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を用いることができる。勿論、単層で用いても積層して用いても良い。
【0091】
本実施例では、50nm厚の窒化タングステン(WN)膜と、350nm厚のタングステン(W)膜とからなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【0092】
またこの時、ゲート電極313、316はそれぞれn型不純物領域305、306の一部とゲート絶縁膜311を挟んで重なるように形成する。この重なった部分が後にゲート電極と重なったLDD領域となる。
【0093】
次に、図5(A)に示すように、ゲート電極312〜316をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域317〜323にはn型不純物領域305、306の1/2〜1/10(代表的には1/3〜1/4)の濃度でリンが添加されるように調節する。具体的には、1×1016〜5×1018atoms/cm3(典型的には3×1017〜3×1018atoms/cm3)の濃度が好ましい。
【0094】
次に、図5(B)に示すように、ゲート電極等を覆う形でレジストマスク324a〜324dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域325〜331を形成する。ここでもホスフィン(PH3)を用いたイオンドープ法で行い、この領域のリンの濃度は1×1020〜1×1021atoms/cm3(代表的には2×1020〜5×1020atoms/cm3)となるように調節する。
【0095】
この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTでは、図5(A)の工程で形成したn型不純物領域320〜322の一部を残す。この残された領域が、図2におけるスイッチング用TFTのLDD領域15a〜15dに対応する。
【0096】
次に、図5(C)に示すように、レジストマスク324a〜324dを除去し、新たにレジストマスク332を形成する。そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域333、334を形成する。ここではジボラン(B26)を用いたイオンドープ法により3×1020〜3×1021atoms/cm3(代表的には5×1020〜1×1021atoms/cm3)の濃度となるようにボロンを添加する。
【0097】
なお、不純物領域333、334には既に1×1020〜1×1021atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。そのため、予め形成されていたn型の不純物領域は完全にp型に反転し、p型の不純物領域として機能する。
【0098】
次に、レジストマスク332を除去した後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。
【0099】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。
【0100】
次に、活性化工程が終了したら図5(D)に示すように300nm厚のゲート配線335を形成する。ゲート配線335の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成として50〜100%を占める。)とする金属を用いれば良い。配置としては図3のようにゲート配線211とスイッチング用TFTのゲート電極19a、19b(図4(E)の314、315)が電気的に接続するように形成する。
【0101】
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域(画素部)を形成することができる。即ち、画面の大きさが対角10インチ以上(さらには30インチ以上)のEL表示装置を実現する上で、本実施例の画素構造は極めて有効である。
【0102】
次に、図6(A)に示すように、第1層間絶縁膜336を形成する。第1層間絶縁膜336としては、珪素を含む絶縁膜を単層で用いるか、2種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。また、膜厚は400nm〜1.5μmとすれば良い。本実施例では、200nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。
【0103】
さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0104】
なお、水素化処理は第1層間絶縁膜336を形成する前に入れても良い。即ち、200nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800nm厚の酸化珪素膜を形成してもよい。
【0105】
次に、第1層間絶縁膜336及びゲート絶縁膜311に対してコンタクトホールを形成し、ソース配線337〜340と、ドレイン配線341〜343を形成する。なお、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続形成した3層構造の積層膜とする。勿論、他の導電膜でも良い。
【0106】
次に、50〜500nm(代表的には200〜300nm)の厚さで第1パッシベーション膜344を形成する。本実施例では第1パッシベーション膜344として300nm厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。勿論、図2の第1パッシベーション膜41と同様の材料を用いることが可能である。
【0107】
なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜336に供給され、熱処理を行うことで、第1パッシベーション膜344の膜質が改善される。それと同時に、第1層間絶縁膜336に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【0108】
次に、図6(B)に示すように有機樹脂からなる第2層間絶縁膜345を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。特に、第2層間絶縁膜345は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。
【0109】
次に、第2層間絶縁膜345及び第1パッシベーション膜344に対してコンタクトホールを形成し、ドレイン配線343と電気的に接続される画素電極346を形成する。本実施例では画素電極346として300nm厚のアルミニウム合金膜(1wt%のチタンを含有したアルミニウム膜)を形成する。なお、347は隣接する画素電極の端部である。
【0110】
次に、図6(C)に示すように、アルカリ化合物348を形成する。本実施例ではフッ化リチウム膜を5nmの厚さを狙って蒸着法により形成する。そして、その上に100nm厚のEL層349をスピンコート法により形成する。
【0111】
本実施例では、白色発光を示すポリマー系有機物質として、特開平8−96959号公報または特開平9−63770号公報に記載された材料を用いる。例えば、1,2−ジクロロメタンに、PVK(ポリビニルカルバゾール)、Bu−PBD(2−(4'−tert−ブチルフェニル)−5−(4''−ビフェニル)−1,3,4−オキサジアゾール)、クマリン6、DCM1(4−ジシアノメチレン−2−メチル−6−p−ジメチルアミノスチリル−4H−ピラン)、TPB(テトラフェニルブタジエン)、ナイルレッドを溶解したものを用いれば良い。
【0112】
なお、本実施例ではEL層349を上記発光層のみの単層構造とするが、必要に応じて電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層もしくは正孔素子層を設けても良い。
【0113】
次に、EL層349を覆って200nm厚の透明導電膜からなる陽極350を形成する。本実施例では酸化インジウムと酸化スズとの化合物からなる膜を蒸着法により形成し、陽極とする。
【0114】
次に、陽極350上に抵抗率の低い金属からなる金属膜351を形成する。なお、金属膜351の膜厚は膜抵抗が陽極350の膜抵抗よりも低抵抗となるような金属材料を用いるとよい。
【0115】
また、金属膜351は、観測者の視線方向(対向基板の法線方向)から見て画素電極間の隙間111を隠すように設けられることから、金属膜351を成膜した後にエッチング処理を行う。このとき陽極350を同時にエッチングしてしまわないようにすることが重要である。本実施例では、エッチング方法としてドライエッチング法を用い、陽極350は酸化インジウムと酸化スズとの化合物からなるのでエッチングガスに塩素系のガスを用いている。
【0116】
本実施例では、蒸着法によりチタンとアルミニウムを成膜した積層構造とし、陽極350上にチタンを50nm、チタンの上にアルミニウムを250nm成膜して、金属膜351を形成させる。
【0117】
チタンを陽極350とアルミニウムの間に挟む構造とすることで陽極350とアルミニウム間で生じる電食(電気化学的腐食ともいう)を防ぐことができる。なお、ここで用いたチタンの代わりに窒化チタン(TiN)を用いてもよい。窒化チタンは陽極との電気的なコンタクトを取りやすいという利点がある。
【0118】
なお本実施例では、陽極に対するダメージを考慮して蒸着法を用いたが、スパッタ法を用いても良い。
【0119】
本発明における金属膜351は積層構造であるが、単層構造としてもよい。
【0120】
最後に、プラズマCVD法により窒化珪素膜からなる第2パッシベーション膜352を100nmの厚さに形成する。この第2パッシベーション膜352はEL層349を水分等から保護する。また、EL層349で発生した熱を逃がす役割も果たす。放熱効果をさらに高めるために、窒化珪素膜と炭素膜(好ましくはダイヤモンドライクカーボン膜)を積層して第2パッシベーション膜としてもよい。
【0121】
こうして図6(C)に示すような構造のアクティブマトリクス型EL表示装置が完成する。ところで、本実施例のアクティブマトリクス型EL表示装置は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。
【0122】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路を形成するCMOS回路のnチャネル型TFT205として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路(サンプル及びホールド回路)などが含まれる。デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。
【0123】
本実施例の場合、図6(C)に示すように、nチャネル型205の活性層は、ソース領域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、LDD領域357はゲート絶縁膜311を挟んでゲート電極313と重なっている。
【0124】
ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT205はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域357は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【0125】
また、CMOS回路のpチャネル型TFT206は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFT205と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。
【0126】
なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイッチング用TFTと電流制御用TFTの中間程度の機能を有するTFTを配置することが望ましい。
【0127】
従って、サンプリング回路を形成するnチャネル型TFTは、図10に示すような構造のTFTを配置することが望ましい。図10に示すように、LDD領域901a、901bの一部がゲート絶縁膜902を挟んでゲート電極903と重なる。この効果は電流制御用TFT202の説明で述べた通りであり、サンプリング回路の場合はチャネル形成領域904を挟む形で設ける点が異なる。
【0128】
なお、実際には図6(C)まで完成したら、図1、図2で説明したようにアクティブマトリクス基板と対向基板をシール剤で接着する。その際、アクティブマトリクス基板と対向基板に挟まれた密閉空間の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置すると内部に含まれるEL層の信頼性(寿命)を向上させることができる。
【0129】
また、アクティブマトリクス基板と対向基板を接着する処理が完了したら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。
【0130】
ここで本実施例のアクティブマトリクス型EL表示装置の構成を図7の斜視図を用いて説明する。本実施例のアクティブマトリクス型EL表示装置は、ガラス基板601上に形成された、画素部602と、ゲート側駆動回路603と、ソース側駆動回路604で構成される。画素部のスイッチング用TFT605はnチャネル型TFTであり、ゲート側駆動回路603に接続されたゲート配線606、ソース側駆動回路604に接続されたソース配線607の交点に配置されている。また、スイッチング用TFT605のドレインは電流制御用TFT608のゲートに接続されている。
【0131】
さらに、電流制御用TFT608のソース側は電流供給線609に接続される。本実施例のような構造では、電流供給線609には所定の電圧が与えられている。また、電流制御用TFT608のドレインにはEL素子610が接続されている。
【0132】
そして、外部入出力端子となるFPC611には駆動回路まで信号を伝達するための接続配線(接続配線)612、613、及び電流供給線609に接続された接続配線614が設けられている。
【0133】
また、図7に示したEL表示装置の回路構成の一例を図8に示す。本実施例のEL表示装置は、ソース側駆動回路701、ゲート側駆動回路(A)707、ゲート側駆動回路(B)711、画素部706を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。
【0134】
ソース側駆動回路701は、シフトレジスタ702、レベルシフタ703、バッファ704、サンプリング回路(サンプル及びホールド回路)705を備えている。また、ゲート側駆動回路(A)707は、シフトレジスタ708、レベルシフタ709、バッファ710を備えている。ゲート側駆動回路(B)711も同様な構成である。
【0135】
ここでシフトレジスタ702、708は駆動電圧が5〜16V(代表的には10V)であり、回路を形成するCMOS回路に使われるnチャネル型TFTは図6(C)の205で示される構造が適している。
【0136】
また、レベルシフタ703、709、バッファ704、710はシフトレジスタと同様に、図6(C)のnチャネル型TFT205を含むCMOS回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。
【0137】
また、サンプリング回路705はソース領域とドレイン領域が反転する上、オフ電流値を低減する必要があるので、図10のnチャネル型TFT208を含むCMOS回路が適している。
【0138】
また、画素部706には、図2に示した構造の画素が適している。
【0139】
なお、上記構成は、図4〜6に示した作製工程に従ってTFTを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、オペアンプ回路、γ補正回路など駆動回路以外の論理回路を同一基板上に形成することが可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。
【0140】
さらに、本実施例のEL表示装置について図11(A)、(B)を用いて説明する。なお、必要に応じて図7、図8で用いた符号を引用することにする。
【0141】
基板(TFTの下の下地膜を含む)1000はアクティブマトリクス基板であり、基板上に画素部1001、ソース側駆動回路1002、ゲート側駆動回路1003が形成されている。それぞれの駆動回路からの各種配線は、接続配線612〜614を経てFPC611に至り外部機器へと接続される。
【0142】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにして対向基板1004を設ける。なお、対向基板1004とアクティブマトリクス基板1000の間に密閉空間1006を形成するように接着剤(シール剤)1005で接着する。このとき、EL素子は完全に前記密閉空間1006に封入された状態となり、外気から遮断される。
【0143】
また、本実施例では接着剤1005として光硬化性のエポキシ系樹脂を用いるが、アクリレート系樹脂等の接着剤を用いることも可能である。また、EL層の耐熱性が許せば熱硬化性樹脂を用いることもできる。但し、可能な限り酸素や水分を透過しない材質であることが必要である。接着剤1005はディスペンサー等の塗布装置を用いて形成すれば良い。
【0144】
さらに、本実施例では対向基板1004とアクティブマトリクス基板1000との間の密閉空間1006には窒素ガスを充填しておく。さらに、図11(A)の黒く塗りつぶされている部分1007は金属膜を示しているが、実際には、陽極1008上で全ての画素電極間の隙間を埋めるように設けられている。本実施例では金属膜1007としてチタンとアルミニウムを蒸着させた積層構造の金属膜を用いる。
【0145】
また、図11(B)に示すように、画素部には個々に孤立したEL素子を有する複数の画素が設けられ、それらは全て陽極1008を共通電極としている。このとき、EL層は画素部のみ設ければよく、駆動回路の上に設ける必要はない。
EL層を選択的に設けるには、シャドーマスクを用いた蒸着法、リフトオフ法、ドライエッチング法もしくはレーザースクライブ法を用いれば良い。
【0146】
陽極1008は、接続配線1009に電気的に接続される。接続配線1009は陽極1008に所定の電圧を与えるための電流供給線であり、異方導電性フィルム1010を介してFPC611に電気的に接続される。なお、ここでは接続配線1009について説明したが、他の接続配線612〜614も同様にしてFPC611に電気的に接続される。
【0147】
以上説明したような図11に示す状態は、FPC611を外部機器の端子に接続することで画素部に画像を表示することができる。本明細書中では、FPCを取り付けることで画像表示が可能な状態となる物品、即ち、アクティブマトリクス基板と対向基板とを貼り合わせ、FPCが取り付けられているモジュールをEL表示装置と定義している。
【0148】
〔実施例2〕
実施例1ではトップゲート型TFTの場合について説明したが、本発明はTFT構造に限定されるものではないので、ボトムゲート型TFT(代表的には逆スタガ型TFT)を用いて実施しても構わない。また、逆スタガ型TFTは如何なる手段で形成されたものでも良い。
【0149】
逆スタガ型TFTは工程数がトップゲート型TFTよりも少なくし易い構造であるため、本発明の課題である製造コストの低減には非常に有利である。なお、本実施例の構成は、実施例1の構成と組み合わせることが可能である。
【0150】
〔実施例3〕
図3(B)ではEL表示装置の画素においてスイッチング用TFTをマルチゲート構造とすることによりスイッチング用TFTのオフ電流値を低減し、保持容量の必要性を排除している。しかしながら、従来通りに保持容量を設ける構造としてもよい。その場合、図12に示すように、スイッチング用TFT201のドレインに対して電流制御用TFT202のゲートと並列に保持容量1301を形成することになる。
【0151】
なお、本実施例の構成は、実施例1、2のいずれの構成とも自由に組み合わせることができる。即ち、画素内に保持容量が設けられるだけであって、TFT構造やEL層の材料等に限定を加えるものではない。
【0152】
〔実施例4〕
実施例1では、結晶質珪素膜302の形成手段としてレーザー結晶化を用いているが、本実施例では異なる結晶化手段を用いる場合について説明する。
【0153】
なお、本実施例では、非晶質珪素膜を形成した後、特開平7−130652号公報に記載された技術を用いて結晶化を行う。同公報に記載された技術は、結晶化を促進(助長)する触媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。
【0154】
また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い。その場合、特開平10−270363号若しくは特開平8−330602号に記載された技術により触媒をゲッタリングすれば良い。
【0155】
また、本出願人による特願平11−076967の出願明細書に記載された技術を用いてTFTを形成しても良い。
【0156】
以上のように、実施例1に示した作製工程は一実施例であって、図2又は実施例1の図6(C)の構造が実現できるのであれば、他の作製工程を用いても問題はない。
【0157】
なお、本実施例の構成は、実施例1〜3のいずれの構成とも自由に組み合わせることが可能である。
【0158】
〔実施例5〕
実施例1では、EL素子中の陽極108上に金属膜109が画素電極間の隙間111を隠すように設けられている構造を示しているが、本実施例では、図15に示すように陽極108上に金属薄膜114を設け、この金属薄膜114が陽極108と金属膜109との間に挟まれる構造をとる場合について説明する。
【0159】
金属薄膜114の膜厚は、透光性を失わない程度の膜厚とし、10〜50nm程度(好ましくは、20〜30nm)とする。なお、金属薄膜114上には実施例1と同様に金属膜109を設ければよい。
【0160】
EL素子中の陽極108上に金属薄膜114及び金属膜109を積層させることで、陽極の平均膜抵抗を低くすることができる。
【0161】
なお、本実施例の構成は、実施例1〜4のいずれの構成とも自由に組み合わせることが可能である。
【0162】
〔実施例6〕
実施例1では、EL素子中の陽極108上に金属膜109が画素電極間の隙間111を隠すように設けられている構造を示しているが、本実施例では、図15に示すように陽極108上にクロムからなる金属薄膜114を設け、この金属薄膜114が陽極108と金属膜109との間に挟まれる構造をとる場合について説明する。
【0163】
金属薄膜114の膜厚は、透光性を失わない程度の膜厚とし、50nm程度(好ましくは、30nm)とする。なお、金属薄膜114上には実施例1と同様に金属膜109を設ければよい。
【0164】
EL素子中の陽極108上に金属薄膜114及び金属膜109を積層させることで陽極108の平均膜抵抗を低くすることができる。
【0165】
なお、本実施例において陽極108が、酸化インジウムと酸化スズの化合物からなり、金属膜109がアルミニウムからなる場合、クロムからなる金属薄膜114を用いることで、陽極108と金属膜109間に生じる電食を防ぐ役割を果たしている。
【0166】
また、本実施例において用いたクロムからなる金属薄膜114とアルミニウムからなる金属膜109は、塩素系のエッチングガスを用いた際に十分な選択比を有していることから金属膜109のみを部分的にドライエッチングする際に有効である。
【0167】
なお、本実施例の構成は、実施例1〜5のいずれの構成とも自由に組み合わせることが可能である。
【0168】
〔実施例7〕
本発明のEL表示装置を駆動するにあたって、画像信号としてアナログ信号を用いたアナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともできる。
【0169】
アナログ駆動を行う場合、スイッチング用TFTのソース配線にはアナログ信号が送られ、その階調情報を含んだアナログ信号が電流制御用TFTのゲート電圧となる。そして、電流制御用TFTでEL素子に流れる電流を制御し、EL素子の発光強度を制御して階調表示を行う。
【0170】
一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割階調方式と呼ばれる階調表示を行う。即ち、発光時間の長さを調節することで、視覚的に色階調が変化しているように見せる。
【0171】
EL素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能である。そのため、1フレームを複数のサブフレームに分割して階調表示を行う時分割階調方式に適した素子であると言える。
【0172】
このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであっても構わない。
【0173】
なお、本実施例の構成は、実施例1〜6のいずれの構成とも自由に組み合わせることが可能である。
【0174】
〔実施例8〕
EL表示装置は自発光により画像表示を行うため、バックライトを必要としない。また、反射型液晶表示装置は屋外の光を用いて画像表示を行える点に特徴があるが、暗い所では明るさが足りずに結局バックライトが必要となる。その点、EL表示装置は暗い所であっても自発光型であるから何ら問題はない。
【0175】
しかしながら、実際にEL表示装置を表示部とする電子装置を屋外で使う場合、当然暗い所で見る場合も明るい所で見る場合もある。このとき、暗い所ではさほど輝度が高くなくても十分に認識できるが、明るい所では輝度が高くないと認識できない場合がありうる。
【0176】
EL層の発光は流す電流量によって変化するため、輝度を高くするには流す電流も増え、それに応じて消費電力も増してしまう。しかし、発光輝度をそのような高いレベルに合わせてしまうと、暗い所では消費電力ばかり大きく、必要以上に明るい表示となってしまうことになる。
【0177】
そのような場合に備えて、本発明のEL表示装置には、外部の明るさをセンサーで感知して、明るさの程度に応じてEL層の発光輝度を変える機能を持たせることが望ましい。即ち、明るい所では発光輝度を高くし、暗い所では発光輝度を低くして消費電力の増加を防ぐ。その結果、本発明のEL表示装置の消費電力を低減することが可能となる。
【0178】
なお、外部の明るさを感知するセンサーとしては、CMOSセンサーやCCD等を用いることができる。CMOSセンサーは公知の技術を用いてEL表示装置の駆動回路や画素部と同一の基板上に形成すれば良い。また、CCDを形成した半導体チップをEL表示装置に貼り付けても良いし、EL表示装置を表示部として用いた電子装置の一部にCCDやCMOSセンサーを設ける構成としても構わない。
【0179】
こうして外部の明るさを感知するセンサーによって得られた信号に応じて、EL層に流す電流を変えるための回路を設け、それにより外部の明るさに応じてEL層の発光輝度を調節しうる。
【0180】
なお、本実施例の構成は、実施例1〜実施例7のいずれの構成とも自由に組み合わせて実施することが可能である。
【0181】
〔実施例9〕
本発明を実施して形成されたEL表示装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)のELディスプレイ(EL表示装置を筐体に組み込んだディスプレイ)の表示部として本発明のEL表示装置を用いるとよい。
【0182】
なお、ELディスプレイには、パソコン用ディスプレイ、TV放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電気器具の表示部として本発明のEL表示装置を用いることができる。
【0183】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、カーナビゲーションシステム、カーオーディオ、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(LD)又はデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、EL表示装置を用いることが望ましい。それら電気器具の具体例を図13に示す。
【0184】
図13(A)はELディスプレイであり、筐体2001、支持台2002、表示部2003等を含む。本発明は表示部2003に用いることができる。ELディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【0185】
図13(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明のEL表示装置は表示部2102に用いることができる。
【0186】
図13(C)は頭部取り付け型のELディスプレイの一部(右片側)であり、本体2201、信号ケーブル2202、頭部固定バンド2203、投影部2204、光学系2205、表示部2206等を含む。本発明は表示部2206に用いることができる。
【0187】
図13(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2301、記録媒体(CD、LDまたはDVD等)2302、操作スイッチ2303、表示部(a)2304、表示部(b)2305等を含む。表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明のEL表示装置はこれら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置には、CD再生装置、ゲーム機器なども含まれうる。
【0188】
図13(E)は携帯型(モバイル)コンピュータであり、本体2401、カメラ部2402、受像部2403、操作スイッチ2404、表示部2405等を含む。本発明のEL表示装置は表示部2405に用いることができる。
【0189】
図13(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2503、キーボード2504等を含む。本発明のEL表示装置は表示部2503に用いることができる。
【0190】
なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0191】
また、上記電気器具はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、EL表示装置は動画表示に好ましいが、画素間の輪郭がぼやけてしまっては動画全体もぼけてしまう。従って、画素間の輪郭を明瞭にするという本発明のEL表示装置を電気器具の表示部として用いることは極めて有効である。
【0192】
また、EL表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカーオーディオのような文字情報を主とする表示部にEL表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0193】
ここで図14(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。本発明のEL表示装置は表示部2604に用いることができる。なお、表示部2604は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【0194】
また、図14(B)はカーオーディオであり、本体2701、表示部2702、操作スイッチ2703、2704を含む。本発明のEL表示装置は表示部2702に用いることができる。なお、表示部2704においては、黒色の背景に白色の文字を表示することで消費電力を抑えることも可能である。
【0195】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例1〜実施例8の構成を自由に組み合わせたEL表示装置を用いることで得ることができる。
【0196】
〔実施例10〕
本発明においてEL層で発した光のうち、陰極側に向かって光を発したものは、一旦、陰極で反射された後に陽極側から出てくることになる。
【0197】
この場合、EL層が発光している部分は、発光層の材料に応じた波長の光が視認できるが、発光していない部分では、陽極及びEL層を透過して陰極の裏面側(発光層側の)表面が見える。そのため陰極の裏面が鏡のように作用して観測者の顔が移り込むという問題が生じる。そこで、本実施例では、これを避けるための例について説明する。
【0198】
最も簡単な方法としては、EL表示装置に円偏光フィルムを貼り付けるという方法が可能である。しかし、円偏光フィルムは高価であるためコストが高くなってしまうという問題がある。その他には陰極の反射面に(発光層側に接する面)に起伏部を設けて陰極の反射面において反射光を散乱させるという方法が可能である。
【0199】
具体的には、陽極側から入射した可視光(外光)を陰極の反射面で乱反射させることにより観測者から陰極の反射面が視認されないようにするというものである。
【0200】
陰極の反射面に設ける起伏部は、凹状の窪みが設けられていても良いし、凸状の突起が設けられていても良い。また、凹凸が繰り返された波形表面となっていても良い。これらの起伏部は、フォトリソグラフィ、ホログラフィー(例えば、「シャープ技報,第74号,pp16-19,1999年8月号」に記載された凹凸反射構造)の形成技術等を用いても良いし、プラズマ処理やエッチング処理等の表面処理により形成しても良い。また、陰極(または、その下地になる電極)の成膜条件で起伏部を表面に自然発生させても良い。
【0201】
すなわち、規則的に設けられても、不規則に設けられていても良いが、一画素の面内で平均的に乱反射が起こるように設けられていなくてはならない。また、陰極に接する他の薄膜に起伏部を形成することもできる。特にアルミニウム膜に起伏部を形成する手段として、特開平9−69642号公報、特開平10−144927号公報を引用することができる。すなわちアルミニウム膜を上記公報に基づいて形成し、その上に陰極を積層することによって、起伏部を有する陰極を得ることができる。
【0202】
以上の方法を本発明に用いることで、陰極裏面における観測者の顔の映り込みを防ぐことができる。なお、本実施例の構成は、実施例1〜実施例9の構成と自由に組み合わせて実施することが可能である。
【0203】
【発明の効果】
本発明を実施することで、陽極上に設けられた金属膜により陽極の平均膜抵抗を低くすることが可能となる。さらに上記金属膜が遮光性であり、画素間の隙間を隠すように設けられていることから画素部において画素間の輪郭を明瞭なものとすることができ、高精細な画像表示のEL表示装置を得ることが可能となる。
また、本発明のEL表示装置を表示部として用いることにより、信頼性が高く、視認性の高い電気器具を得ることができる。
【図面の簡単な説明】
【図1】 EL表示装置の画素部を示す図。
【図2】 EL表示装置の画素の断面構造を示す図。
【図3】 EL表示装置の画素部の上面構造及び構成を示す図。
【図4】 アクティブマトリクス型EL表示装置の作製工程を示す図。
【図5】 アクティブマトリクス型EL表示装置の作製工程を示す図。
【図6】 アクティブマトリクス型EL表示装置の作製工程を示す図。
【図7】 ELモジュールの外観を示す図。
【図8】 EL表示装置の回路構成を示す図。
【図9】 EL表示装置の画素を拡大した図。
【図10】 EL表示装置のサンプリング回路の構造を示す図。
【図11】 ELモジュールの外観及び断面構造を示す図。
【図12】 EL表示装置の画素の構成を示す図。
【図13】 電気器具の具体例を示す図。
【図14】 電気器具の具体例を示す図。
【図15】 EL表示装置の画素部を示す図。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an EL (electroluminescence) display device formed by forming a semiconductor element (an element using a semiconductor thin film, typically a thin film transistor) on a substrate, and an electric appliance having the EL display device as a display portion.
[0002]
[Prior art]
In recent years, a technique for forming a thin film transistor (hereinafter referred to as TFT) on a substrate has greatly advanced, and application development to an active matrix display device has been advanced. In particular, a TFT using a polysilicon film has higher field-effect mobility than a TFT using a conventional amorphous silicon film, and thus can operate at high speed. For this reason, it is possible to control a pixel, which has been conventionally performed by a drive circuit outside the substrate, with a drive circuit formed on the same substrate as the pixel.
[0003]
Such an active matrix display device has various advantages such as a reduction in manufacturing cost, a reduction in size of the display device, an increase in yield, and a reduction in throughput by forming various circuits and elements on the same substrate. It is attracting attention as.
[0004]
In an active matrix EL display device, each pixel is provided with a switching element (hereinafter referred to as a switching TFT) made of a TFT, and a driving element (hereinafter referred to as a current control TFT) that controls current is operated by the switching TFT. The EL layer (strictly, the light emitting layer) emits light. For example, there is an EL display device described in JP-A-10-189252.
[0005]
The EL element includes a layer containing an organic compound (hereinafter referred to as an EL layer) from which luminescence (Electro Luminescence) generated by applying an electric field is obtained, an anode layer, and a cathode layer. Luminescence in an organic compound includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. The present invention can also be applied when light emission is used.
[0006]
In this specification, all layers provided between the anode and the cathode are defined as EL layers. Specifically, the EL layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the EL element has a structure in which an anode / light emitting layer / cathode is laminated in order, and in addition to this structure, an anode / hole injection layer / light emitting layer / cathode and an anode / hole injection layer. In some cases, the light emitting layer / the electron transporting layer / the cathode are laminated in this order.
[0007]
[Problems to be solved by the invention]
In the EL display device, when the film resistance of the anode in the element composed of the cathode, the EL layer, and the anode (hereinafter referred to as EL element) increases, the in-plane potential distribution of the anode becomes non-uniform due to the voltage drop, and the brightness of the EL element is increased. Inconveniences such as variations occur. Accordingly, an object of the present invention is to provide an EL display device having a structure in which the film resistance of an anode in an EL element is lowered or has an effect equivalent thereto. Then, it is an object to provide an electric appliance having a stable display unit by using such an EL display device as a display unit.
[0008]
[Means for Solving the Problems]
The present invention will be described with reference to FIG. In FIG. 1, reference numeral 101 denotes a substrate having an insulating surface, and an insulating substrate such as a quartz substrate or a glass substrate, a ceramic substrate, a crystallized glass substrate, a metal substrate, or a plastic substrate provided with an insulating film on the surface can be used.
[0009]
Pixels 102 are formed on the substrate 101. Although three pixels are shown in FIG. 1, actually, a plurality of pixels are further formed in a matrix. Although one of the three pixels will be described here, the other pixels have the same structure.
[0010]
Each pixel 102 is formed with two TFTs, a switching TFT 103 and a current control TFT 104. At this time, the drain of the switching TFT 103 is electrically connected to the gate of the current control TFT 104. Further, a pixel electrode (in this case, also serving as a cathode of the EL element) 105 is electrically connected to the drain of the current control TFT 104. Thus, the pixel 102 is formed.
[0011]
Each wiring and pixel electrode of the TFT may be formed using a metal with low resistivity. Here, an aluminum alloy is preferably used.
[0012]
When the pixel electrodes 105 are formed, an insulating compound (hereinafter referred to as an alkali compound) 106 containing an alkali metal or an alkaline earth metal is formed on all the pixel electrodes. Note that the outline of the alkali compound 106 is indicated by a dotted line because it is not clear whether it is formed in a layer shape or is scattered in an island shape because the film thickness is as thin as several nm.
[0013]
Examples of the alkali compound include lithium fluoride (LiF) and lithium oxide (Li 2 O), barium fluoride (BaF) 2 ), Barium oxide (BaO), calcium fluoride (CaF) 2 ), Calcium oxide (CaO), strontium oxide (SrO) or cesium oxide (Cs) 2 O) can be used. Since these are insulating, even if they are formed in layers, there is no possibility of causing a short circuit between the pixel electrodes.
[0014]
Of course, a known conductive material such as an MgAg electrode can be used as the cathode, but it is necessary to selectively provide the cathode itself or perform patterning so that the pixel electrodes are not short-circuited.
[0015]
When the alkali compound 106 is formed, an EL layer (electroluminescence layer) 107 is formed thereon. A known material and structure can be used for the EL layer 107. That is, only the light emitting layer that provides a recombination field may be used as an EL layer, and an electron injection layer, an electron transport layer, a hole transport layer, an electron blocking layer, a hole element layer, or a hole injection layer as necessary. May be laminated. In this specification, all layers into which carriers are injected, transported, or recombined are referred to as an EL layer.
[0016]
The organic material used for the EL layer 107 may be a low molecular weight organic material or a polymer (high molecular weight) organic material. However, it is desirable to use a polymer organic material that can be formed by an easy film formation method such as a spin coating method or a printing method.
[0017]
Moreover, the structure of FIG. 1 is an example in the case of using a monochromatic light emission method. That is, in this example, a monotone image is displayed by using an EL layer that emits monochromatic light such as red, blue, green, white, yellow, orange, and purple. What is necessary is just to form the EL layer which emits each of these monochromatic light with a well-known material.
[0018]
A transparent conductive film is formed as the anode 108 on the EL layer 107. As the transparent conductive film, a compound of indium oxide and tin oxide (called ITO), a compound of indium oxide and zinc oxide, tin oxide, zinc oxide, or the like can be used.
[0019]
Further, in this specification, the film resistance of the entire anode obtained by averaging the film resistance of the portion where the metal film 109 and the anode 108 are laminated and the film resistance of only the anode, that is, the entire portion electrically connected to the anode. If the film resistance is called the average film resistance of the anode, the average film resistance at the anode can be lowered by providing the metal film 109 on the anode. Furthermore, the metal film 109 also serves as a light shielding film.
[0020]
As a method for forming the metal film 109, a vapor deposition method is desirable in consideration of damage during film formation on the anode.
[0021]
Further, when providing the metal film 109, the metal film 109 is provided so as to hide the gap 111 between the pixel electrodes when viewed from the viewing direction of the observer (the normal direction of the counter substrate). This is because that portion is a non-light emitting portion, and an electric field is complicated at the end of the pixel electrode, and light cannot be emitted with a desired luminance or chromaticity.
[0022]
When the metal film 109 is formed as described above, an insulating film is provided as the second passivation film 112. As the passivation film 112, it is desirable to use a silicon nitride film or a silicon nitride oxide film (represented by SiOxNy). Although a silicon oxide film can be used, an insulating film with as little oxygen content as possible is preferable.
[0023]
The substrate thus completed is referred to as an active matrix substrate in this specification. That is, a TFT and a pixel electrode electrically connected to the TFT are used as a cathode, and a substrate on which an EL element composed of an EL layer, an anode, and a metal film is formed is called an active matrix substrate.
[0024]
Further, the counter substrate 110 is attached to the active matrix substrate so as to enclose the EL element. Although not shown here, the counter substrate 110 is affixed to the active matrix substrate with a sealant, and the space indicated by 113 is a sealed space.
[0025]
As the counter substrate 110, it is necessary to use a light-transmitting substrate so as not to hinder the progress of light. For example, a glass substrate, a quartz substrate, or a plastic substrate is preferable.
[0026]
The sealed space 113 may be filled with an inert gas (rare gas or nitrogen gas), or may be filled with an inert liquid. Alternatively, a light-transmitting adhesive or resin may be filled to bond the entire substrate. Furthermore, it is preferable to provide a desiccant such as barium oxide in the sealed space 113. Since the EL layer 107 is extremely vulnerable to moisture, it is desirable to prevent moisture from entering the sealed space 113 as much as possible.
[0027]
In the EL display device of the present invention configured as described above, light emitted from the EL element is emitted through the counter substrate and enters the observer's eyes. Therefore, the observer can recognize the image from the counter substrate side. At this time, the EL display device of the present invention is characterized in that a metal film 109 having a low resistivity is provided on the anode 108 which is a part of the EL element, and the metal film 109 hides the gap 111 between the pixel electrodes 105. It is a point provided. As a result, not only the average film resistance of the anode in the EL element can be lowered, but also light leakage in the gap 111 of the pixel electrode 105 can be prevented, and an image display with clear contours between pixels can be achieved.
[0028]
As described above, by implementing the present invention, the average film resistance of the anode of the EL element portion is reduced, and an EL display device that displays an image with clear outlines between pixels, and such an EL display device are displayed. An electric appliance used as a part can be obtained.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to FIGS. 2 is a cross-sectional view of a pixel portion of an EL display device according to the present invention, FIG. 3A is a top view thereof, and FIG. 3B is a circuit configuration thereof. Actually, a plurality of pixels are arranged in a matrix to form a pixel portion (image display portion). Note that a cross-sectional view taken along line AA ′ in FIG. 3A corresponds to FIG. Accordingly, since the same reference numerals are used in FIG. 2 and FIG. 3, both drawings should be referred to as appropriate. Further, in the top view of FIG. 3, two pixels are illustrated, but both have the same structure.
[0030]
In FIG. 2, 11 is a substrate, and 12 is an insulating film (hereinafter referred to as a base film) serving as a base. As the substrate 11, a glass substrate, a glass ceramic substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate, or a plastic substrate (including a plastic film) can be used.
[0031]
The base film 12 is particularly effective when a substrate containing mobile ions or a conductive substrate is used, but it need not be provided on the quartz substrate. As the base film 12, an insulating film containing silicon may be used. Note that in this specification, the “insulating film containing silicon” specifically includes silicon, oxygen, or nitrogen such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (indicated by SiOxNy) at a predetermined ratio. An insulating film.
[0032]
Here, two TFTs are formed in the pixel. Reference numeral 201 denotes a TFT that functions as a switching element (hereinafter referred to as a switching TFT), and 202 denotes a TFT that functions as a current control element that controls the amount of current flowing to the EL element (hereinafter referred to as a current control TFT). Is also formed of an n-channel TFT.
[0033]
Since the field effect mobility of the n-channel TFT is larger than that of the p-channel TFT, the operation speed is high and a large current is likely to flow. Even when the same amount of current flows, the n-channel TFT can be made smaller in TFT size. Therefore, it is preferable to use an n-channel TFT as a current control TFT because the effective area of the display portion is widened.
[0034]
The p-channel TFT has the advantage that hot carrier injection is hardly a problem and has a low off-current value, and examples of using it as a switching TFT and an example of using it as a current control TFT have already been reported. However, the present invention solves the problem of hot carrier injection and the problem of off-current value even in the n-channel TFT by adopting a structure where the positions of the LDD regions are different, and all the TFTs in all the pixels are n-channel type. Another characteristic is that it is a TFT.
[0035]
However, in the present invention, the switching TFT and the current control TFT need not be limited to n-channel TFTs, and p-channel TFTs can be used for both or one of them.
[0036]
The switching TFT 201 includes a source region 13, a drain region 14, LDD regions 15a to 15d, an active layer including a high concentration impurity region 16 and channel forming regions 17a and 17b, a gate insulating film 18, gate electrodes 19a and 19b, and a first interlayer. An insulating film 20, a source wiring 21, and a drain wiring 22 are formed.
[0037]
As shown in FIG. 3, the gate electrodes 19a and 19b have a double gate structure in which the gate electrodes 19a and 19b are electrically connected by a gate wiring 211 formed of another material having a lower resistance than the gate electrodes 19a and 19b. . Needless to say, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel formation regions connected in series) such as a triple gate structure may be used. The multi-gate structure is extremely effective in reducing the off-current value. In the present invention, the switching element 201 of the pixel has a multi-gate structure to realize a switching element with a low off-current value.
[0038]
The active layer is formed of a semiconductor film including a crystal structure. That is, a single crystal semiconductor film, a polycrystalline semiconductor film, or a microcrystalline semiconductor film may be used. The gate insulating film 18 may be formed of an insulating film containing silicon. Any conductive film can be used for the gate electrode, the source wiring, or the drain wiring.
[0039]
Further, in the switching TFT 201, the LDD regions 15a to 15d are provided so as not to overlap the gate electrodes 19a and 19b with the gate insulating film 18 interposed therebetween. Such a structure is very effective in reducing the off-current value.
[0040]
In the case of a multi-gate structure having two or more gate electrodes, a high-concentration impurity region provided between channel formation regions is effective in reducing the off-current value.
[0041]
As described above, a switching element having a sufficiently low off-state current value can be realized by using a TFT having a multi-gate structure as the switching element 201 of the pixel. Therefore, the gate voltage of the current control TFT can be maintained for a sufficient time (between the selection and the next selection) without providing a capacitor as shown in FIG. 2 of JP-A-10-189252.
[0042]
Next, the current control TFT 202 includes an active layer including a source region 31, a drain region 32, an LDD region 33, and a channel formation region 34, a gate insulating film 18, a gate electrode 35, a first interlayer insulating film 20, a source wiring 36, and A drain wiring 37 is formed. The gate electrode 35 has a single gate structure, but may have a multi-gate structure.
[0043]
As shown in FIG. 2, the drain of the switching TFT 201 is connected to the gate of the current control TFT 202. Specifically, the gate electrode 35 of the current control TFT 202 is electrically connected to the drain region 14 of the switching TFT 201 via the drain wiring (also referred to as connection wiring) 22. The source wiring 36 is connected to the current supply line 212 (FIG. 3A).
[0044]
The current control TFT 202 is an element for controlling the amount of current injected into the EL element 203, but it is not preferable to flow a large amount of current in consideration of deterioration of the EL element. Therefore, it is preferable to design the channel length (L) to be long so that an excessive current does not flow through the current control TFT 202. Desirably, it is set to 0.5 to 2 μm (preferably 1 to 1.5 μm) per pixel.
[0045]
Based on the above, as shown in FIG. 9, the channel length of the switching TFT is L1 (where L1 = L1a + L1b), the channel width is W1, the channel length of the current control TFT is L2, and the channel width is W2. In this case, W1 is preferably 0.1 to 5 μm (typically 0.5 to 2 μm), and W2 is preferably 0.5 to 10 μm (typically 2 to 5 μm). L1 is preferably 0.2 to 18 μm (typically 2 to 15 μm), and L2 is preferably 1 to 50 μm (typically 10 to 30 μm). However, the present invention is not limited to the above numerical values.
[0046]
The length (width) of the LDD region formed in the switching TFT 201 may be 0.5 to 3.5 μm, typically 2.0 to 2.5 μm.
[0047]
In the EL display device shown in FIG. 2, the LDD region 33 is provided between the drain region 32 and the channel formation region 34 in the current control TFT 202. Here, a structure is shown in which the LDD region 33 has a region that overlaps the gate electrode 35 with the gate insulating film 18 interposed therebetween and a region that does not overlap the gate electrode 35, but overlaps the gate electrode 35 with the gate insulating film 18 interposed therebetween. A structure in which only the region is the LDD region 33 may be used.
[0048]
The current control TFT 202 supplies a current for causing the EL element 203 to emit light, and at the same time controls the supply amount to enable gradation display. Therefore, it is necessary to take measures against deterioration by hot carrier injection so that it does not deteriorate even when current is passed.
[0049]
Regarding deterioration due to hot carrier injection, it is known that a structure in which an LDD region overlaps a gate electrode is very effective. For this reason, a structure in which an LDD region is provided in a region overlapping the gate electrode 35 with the gate insulating film 18 interposed therebetween is appropriate, but in this embodiment, a structure in which an LDD region that does not overlap with the gate electrode is also provided as a countermeasure against off-current. Indicated. However, the LDD region that does not overlap with the gate electrode is not necessarily provided.
[0050]
On the other hand, if the length of the LDD region overlapped with the gate electrode is too long, the on-current is lowered, whereas if it is too short, the effect of preventing hot carriers is weakened.
Therefore, in this embodiment, as shown in FIG. 2, an LDD region that overlaps the gate electrode is provided in a length that takes these into consideration, and a capacitance generated by providing the LDD region that overlaps the gate electrode is used as a storage capacitor. Yes.
[0051]
Further, in the above structure, a parasitic capacitance is formed in a region where the gate electrode and the LDD region overlap with each other. Therefore, it is preferable not to provide between the source region 31 and the channel formation region 34. Since the current control TFT always has the same direction of carrier (electrons) flow, it is sufficient to provide an LDD region only on the drain region side.
[0052]
Further, from the viewpoint of increasing the amount of current that can be passed, the thickness of the active layer (especially the channel formation region) of the current control TFT 202 may be increased (preferably 50 to 100 nm, more preferably 60 to 80 nm). It is valid. Conversely, in the case of the switching TFT 201, from the viewpoint of reducing the off-current value, the thickness of the active layer (especially the channel formation region) should be reduced (preferably 20 to 50 nm, more preferably 25 to 40 nm). Is also effective.
[0053]
Next, reference numeral 41 denotes a first passivation film, and the film thickness may be 10 nm to 1 μm (preferably 200 to 500 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used.
[0054]
On the first passivation film 41, a second interlayer insulating film (also referred to as a flattening film) 42 is formed so as to cover each TFT, and a step formed by the TFT is flattened. As the second interlayer insulating film 42, an organic resin film is preferable, and polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like may be used. Of course, an inorganic film may be used if sufficient planarization is possible.
[0055]
It is very important to flatten the step due to the TFT by the second interlayer insulating film 42. Since an EL layer to be formed later is very thin, a light emission defect may occur due to the presence of a step. Therefore, it is desirable to planarize the pixel electrode before forming the pixel electrode so that the EL layer can be formed as flat as possible.
[0056]
Reference numeral 43 denotes a pixel electrode (corresponding to a cathode of the EL element) made of a light-shielding conductive film, and after opening a contact hole (opening) in the second interlayer insulating film 42 and the first passivation film 41, The opening is formed so as to be connected to the drain wiring 37 of the current control TFT 202.
[0057]
On the pixel electrode 43, a lithium fluoride film having a thickness of 5 to 10 nm is formed as an alkali compound 44 by a vapor deposition method. Since the lithium fluoride film is an insulating film, if the film thickness is too thick, current cannot flow through the EL layer. Moreover, there is no problem even if it is formed so as to be scattered in islands rather than in layers.
[0058]
Next, the EL layer 45 is formed. In this embodiment, the polymer organic material is formed by a spin coating method. Any known material can be used as the polymer organic material. In the present embodiment, a light emitting layer is used as the EL layer 45 as a single layer, but a layered structure combined with a hole transport layer or an electron transport layer has a higher light emission efficiency. However, when laminating polymer organic substances, it is desirable to combine them with low molecular organic substances formed by vapor deposition. In the spin coating method, an organic material that becomes an EL layer is mixed and applied in an organic solvent, and therefore, if there is an organic material on the base, it may be dissolved again.
[0059]
Typical polymer organic materials that can be used in the present embodiment include polymer materials such as polyparaphenylene vinylene (PPV), polyvinyl carbazole (PVK), and polyfluorene. In order to form an electron transport layer, a light emitting layer, a hole transport layer, or a hole injection layer with these polymer organic materials, it is applied in the state of a polymer precursor and heated (baked) in a vacuum. It may be converted into a polymer organic material.
[0060]
Specifically, the light emitting layer may be cyanopolyphenylene vinylene for the red light emitting layer, polyphenylene vinylene for the green light emitting layer, and polyphenylene vinylene or polyalkylphenylene for the blue light emitting layer. The film thickness may be 30 to 150 nm (preferably 40 to 100 nm). As the hole transport layer, polytetrahydrothiophenylphenylene which is a polymer precursor is used, and polyphenylene vinylene is obtained by heating. The film thickness may be 30 to 100 nm (preferably 40 to 80 nm).
[0061]
It is also possible to emit white light using a polymer organic material. For that purpose, the techniques described in JP-A-8-96959, JP-A-7-220871, JP-A-9-63770, etc. may be cited. The polymer-based organic substance is particularly effective when emitting white light because the color can be easily adjusted by adding a fluorescent dye to a solution in which the host material is dissolved.
[0062]
The above examples are examples of organic substances that can be used as the EL layer of the present invention, and do not limit the present invention.
[0063]
Although an example in which an EL element is formed using a polymer organic material is shown here, a low molecular organic material may be used. Further, an inorganic substance may be used for the EL layer.
[0064]
Further, when forming the EL layer 45, it is desirable that the treatment atmosphere is a dry atmosphere with as little moisture as possible, and is performed in an inert gas. Since the EL layer easily deteriorates due to the presence of moisture and oxygen, it is necessary to eliminate such factors as much as possible when forming the EL layer. For example, a dry nitrogen atmosphere or a dry argon atmosphere is preferable. For this purpose, it is desirable to install the coating processing chamber and the baking processing chamber in a clean booth filled with an inert gas and perform the processing in the atmosphere.
[0065]
After the EL layer 45 is formed as described above, an anode 46 made of a transparent conductive film is formed next. In this embodiment, a conductive film made of a compound of indium oxide and tin oxide is used as the anode 46. A small amount of gallium may be added thereto.
[0066]
Next, a light-shielding metal film 47 (47a, 47b) is formed on the anode 46. In the present embodiment, the metal film 47 is disposed so as to hide the gap between the pixel electrode 43 and the adjacent pixel electrode, and also has an effect as a light shielding film. In the present embodiment, the metal film 47 has a lower film resistance than that of the anode 46 (also referred to as sheet resistance).
Also, adhesion with the anode material is important. Although it is important to use a metal material suitable for improving adhesion, the film formation conditions of the anode (in this embodiment, a conductive film made of a compound of indium oxide and tin oxide) and after film formation It is also effective to optimize the heat treatment conditions.
[0067]
Further, as the metal film 47, it is desirable to use a metal material having a low resistivity (also referred to as a specific resistance). As the metal material with low resistivity, titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), chromium (Cr), copper (Cu), silver (Ag), or the like can be used. is there.
[0068]
In the present embodiment, since the metal film 47 is directly formed on the anode 46, it is desirable to form it by a vapor deposition method. The film thickness may be 30 to 100 nm (preferably 40 to 80 nm).
[0069]
When the metal film 47 is formed as described above, the second passivation film 48 is formed. In the present embodiment, a silicon nitride film having a thickness of 10 nm to 1 μm (preferably 200 to 500 nm) is used as the second passivation film 48.
[0070]
A counter substrate 49 is provided to face the thus completed active matrix substrate. In this embodiment, a glass substrate is used as the counter substrate 49.
[0071]
Further, the active matrix substrate and the counter substrate 49 are bonded with a sealant (not shown) to form the sealed space 50. In the present embodiment, the sealed space 50 is filled with argon gas. Of course, the desiccant may be disposed in the sealed space 50.
[0072]
The EL display device of this embodiment has a pixel portion composed of pixels having a structure as shown in FIG. 2, and TFTs having different structures are arranged in the pixels according to functions. In other words, by forming a switching TFT with a sufficiently low off-current value and a current control TFT resistant to hot carrier injection in the same pixel, it has high reliability and low resistance of the EL element. An enabled EL display device is obtained.
[0073]
【Example】
[Example 1]
An embodiment of the present invention will be described with reference to FIGS. Here, a method for simultaneously manufacturing a TFT of a pixel portion and a driver circuit portion provided around the pixel portion will be described. However, in order to simplify the description, a CMOS circuit, which is a basic circuit, is illustrated with respect to the drive circuit.
[0074]
First, as shown in FIG. 4A, a base film 301 is formed to a thickness of 300 nm over a glass substrate 300. In this embodiment, a silicon nitride oxide film is stacked as the base film 301. At this time, the nitrogen concentration in contact with the glass substrate 300 is preferably set to 10 to 25 wt%.
[0075]
In addition, it is effective to provide an insulating film made of the same material as the first passivation film 41 shown in FIG. Since the current control TFT flows a large current, it easily generates heat, and it is effective to provide an insulating film having a heat dissipation effect as close as possible.
[0076]
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 301 by a known film formation method. Note that the semiconductor film is not limited to an amorphous silicon film, and any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film) may be used. Further, a compound semiconductor film including an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness may be 20 to 100 nm.
[0077]
Then, the amorphous silicon film is crystallized by a known technique to form a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 302. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, crystallization is performed using excimer laser light using XeCl gas.
[0078]
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used. However, a rectangular shape, a continuous oscillation type argon laser beam, or a continuous oscillation type excimer laser beam may be used. .
[0079]
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can also be used. It is also possible to form the active layer of the switching TFT that needs to reduce the off-current with an amorphous silicon film and form the active layer of the current control TFT with a crystalline silicon film. Since the amorphous silicon film has low carrier mobility, it is difficult for an electric current to flow and an off current is difficult to flow. That is, the advantages of both an amorphous silicon film that hardly allows current to flow and a crystalline silicon film that easily allows current to flow can be utilized.
[0080]
Next, as shown in FIG. 4B, a protective film 303 made of a silicon oxide film is formed on the crystalline silicon film 302 to a thickness of 130 nm. This thickness may be selected in the range of 100 to 200 nm (preferably 130 to 170 nm). Any other film may be used as long as it is an insulating film containing silicon. This protective film 303 is provided in order to prevent the crystalline silicon film from being directly exposed to plasma when an impurity is added and to enable fine concentration control.
[0081]
Then, resist masks 304 a and 304 b are formed thereon, and an impurity element imparting n-type (hereinafter referred to as an n-type impurity element) is added through the protective film 303. Note that as the n-type impurity element, an element typically belonging to Group 15, typically phosphorus or arsenic can be used. In this example, phosphine (PH Three ) Using a plasma doping method in which plasma is excited without mass separation, and phosphorus is 1 × 10 18 atoms / cm Three Add at a concentration of Of course, an ion implantation method for performing mass separation may be used.
[0082]
In the n-type impurity regions 305 and 306 formed by this step, an n-type impurity element is 2 × 10 6. 16 ~ 5x10 19 atoms / cm Three (Typically 5 × 10 17 ~ 5x10 18 atoms / cm Three ) Adjust the dose so that it is included at the concentration of
[0083]
Next, as shown in FIG. 4C, the protective film 303 and the resists 304a and 304b are removed, and the added elements belonging to Group 15 are activated. As the activation means, a known technique may be used. In this embodiment, activation is performed by irradiation with excimer laser light. Of course, the pulse oscillation type or the continuous oscillation type may be used, and it is not necessary to limit to the excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable to irradiate with energy that does not melt the crystalline silicon film. Note that laser light may be irradiated with the protective film 303 attached.
[0084]
Note that activation by heat treatment may be used in combination with the activation of the impurity element by the laser beam. When activation by heat treatment is performed, heat treatment at about 450 to 550 ° C. may be performed in consideration of the heat resistance of the substrate.
[0085]
By this step, the end portion of the n-type impurity regions 305 and 306, that is, the boundary portion (junction portion) with the region to which the n-type impurity element existing around the n-type impurity regions 305 and 306 is not added becomes clear. . This means that when the TFT is later completed, the LDD region and the channel formation region can form a very good junction.
[0086]
Next, as shown in FIG. 4D, unnecessary portions of the crystalline silicon film are removed, and island-shaped semiconductor films (hereinafter referred to as active layers) 307 to 310 are formed.
[0087]
Next, as illustrated in FIG. 4E, a gate insulating film 311 is formed so as to cover the active layers 307 to 310. As the gate insulating film 311, an insulating film containing silicon with a thickness of 10 to 200 nm, preferably 50 to 150 nm may be used. This may be a single layer structure or a laminated structure. In this embodiment, a silicon nitride oxide film having a thickness of 110 nm is used.
[0088]
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 312 to 316. The ends of the gate electrodes 312 to 316 can be tapered. Note that in this embodiment, the gate electrode and a wiring (hereinafter referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having a resistance lower than that of the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that has a low wiring resistance is used for the gate wiring even though it cannot be finely processed. Of course, the gate electrode and the gate wiring may be formed of the same material.
[0089]
The gate electrode may be formed of a single-layer conductive film, but it is preferable to form a stacked film of two layers or three layers as necessary. Any known conductive film can be used as the material of the gate electrode. However, a material that can be finely processed as described above, specifically, that can be patterned to a line width of 2 μm or less is preferable.
[0090]
Typically, a film made of an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), and silicon (Si), or a nitride film of the element (Typically a tantalum nitride film, a tungsten nitride film, a titanium nitride film), an alloy film (typically, a Mo—W alloy, a Mo—Ta alloy), or a silicide film of the above elements (typical) Specifically, a tungsten silicide film or a titanium silicide film) can be used. Of course, it may be used as a single layer or may be laminated.
[0091]
In this embodiment, a stacked film including a tungsten nitride (WN) film having a thickness of 50 nm and a tungsten (W) film having a thickness of 350 nm is used. This may be formed by sputtering. Further, when an inert gas such as Xe or Ne is added as a sputtering gas, peeling of the film due to stress can be prevented.
[0092]
At this time, the gate electrodes 313 and 316 are formed so as to overlap a part of the n-type impurity regions 305 and 306 with the gate insulating film 311 interposed therebetween. This overlapped portion later becomes an LDD region overlapping with the gate electrode.
[0093]
Next, as shown in FIG. 5A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligning manner using the gate electrodes 312 to 316 as masks. The impurity regions 317 to 323 thus formed are adjusted so that phosphorus is added at a concentration of 1/2 to 1/10 (typically 1/3 to 1/4) of the n-type impurity regions 305 and 306. To do. Specifically, 1 × 10 16 ~ 5x10 18 atoms / cm Three (Typically 3x10 17 ~ 3x10 18 atoms / cm Three ) Is preferred.
[0094]
Next, as shown in FIG. 5B, resist masks 324a to 324d are formed so as to cover the gate electrodes and the like, and an n-type impurity element (phosphorus in this embodiment) is added to contain phosphorus at a high concentration. Impurity regions 325 to 331 are formed. Again, phosphine (PH Three The concentration of phosphorus in this region is 1 × 10 20 ~ 1x10 twenty one atoms / cm Three (Typically 2 × 10 20 ~ 5x10 20 atoms / cm Three ).
[0095]
Although the source region or the drain region of the n-channel TFT is formed by this step, the switching TFT leaves a part of the n-type impurity regions 320 to 322 formed in the step of FIG. This remaining region corresponds to the LDD regions 15a to 15d of the switching TFT in FIG.
[0096]
Next, as shown in FIG. 5C, the resist masks 324a to 324d are removed, and a new resist mask 332 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 333 and 334 containing boron at a high concentration. Here, diborane (B 2 H 6 3 × 10 by ion doping method using 20 ~ 3x10 twenty one atoms / cm Three (Typically 5 × 10 20 ~ 1x10 twenty one atoms / cm Three Boron is added so that the concentration of
[0097]
Note that the impurity regions 333 and 334 already have 1 × 10 6. 20 ~ 1x10 twenty one atoms / cm Three However, the boron added here is added at a concentration at least three times that of phosphorus. Therefore, the n-type impurity region formed in advance is completely inverted to the p-type and functions as a p-type impurity region.
[0098]
Next, after removing the resist mask 332, the n-type or p-type impurity element added at each concentration is activated. As the activation means, furnace annealing, laser annealing, or lamp annealing can be used. In this embodiment, heat treatment is performed in an electric furnace in a nitrogen atmosphere at 550 ° C. for 4 hours.
[0099]
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, which increases resistance and makes it difficult to make ohmic contact later. Therefore, the oxygen concentration in the treatment atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.
[0100]
Next, when the activation process is completed, a gate wiring 335 having a thickness of 300 nm is formed as shown in FIG. As a material of the gate wiring 335, a metal containing aluminum (Al) or copper (Cu) as a main component (occupying 50 to 100% as a composition) may be used. As shown in FIG. 3, the gate wiring 211 and the switching TFT gate electrodes 19a and 19b (314 and 315 in FIG. 4E) are electrically connected as shown in FIG.
[0101]
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of this embodiment is extremely effective in realizing an EL display device having a screen size of 10 inches or more (or 30 inches or more) diagonally.
[0102]
Next, as shown in FIG. 6A, a first interlayer insulating film 336 is formed. As the first interlayer insulating film 336, an insulating film containing silicon may be used as a single layer, or a stacked film in which insulating films containing two or more types of silicon are combined may be used. The film thickness may be 400 nm to 1.5 μm. In this embodiment, a structure is formed in which a silicon oxide film having a thickness of 800 nm is stacked on a silicon nitride oxide film having a thickness of 200 nm.
[0103]
Further, a hydrogenation treatment is performed by performing a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is a step in which the dangling bonds of the semiconductor film are terminated with hydrogen by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0104]
Note that the hydrogenation treatment may be performed before the first interlayer insulating film 336 is formed. That is, a hydrogenation treatment may be performed as described above after a 200 nm thick silicon nitride oxide film is formed, and then the remaining 800 nm thick silicon oxide film may be formed.
[0105]
Next, contact holes are formed in the first interlayer insulating film 336 and the gate insulating film 311, and source wirings 337 to 340 and drain wirings 341 to 343 are formed. In this embodiment, this electrode is a laminated film having a three-layer structure in which a Ti film is 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film 150 nm is continuously formed by sputtering. Of course, other conductive films may be used.
[0106]
Next, a first passivation film 344 is formed with a thickness of 50 to 500 nm (typically 200 to 300 nm). In this embodiment, a silicon nitride oxide film having a thickness of 300 nm is used as the first passivation film 344. This may be replaced by a silicon nitride film. Of course, the same material as that of the first passivation film 41 in FIG. 2 can be used.
[0107]
Prior to the formation of the silicon nitride oxide film, H 2 , NH Three It is effective to perform plasma treatment using a gas containing isohydrogen. Hydrogen excited by this pretreatment is supplied to the first interlayer insulating film 336 and heat treatment is performed, whereby the film quality of the first passivation film 344 is improved. At the same time, since hydrogen added to the first interlayer insulating film 336 diffuses to the lower layer side, the active layer can be effectively hydrogenated.
[0108]
Next, as shown in FIG. 6B, a second interlayer insulating film 345 made of an organic resin is formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 345 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, the acrylic film is formed with a film thickness that can sufficiently flatten the step formed by the TFT. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).
[0109]
Next, contact holes are formed in the second interlayer insulating film 345 and the first passivation film 344, and a pixel electrode 346 that is electrically connected to the drain wiring 343 is formed. In this embodiment, an aluminum alloy film (aluminum film containing 1 wt% titanium) having a thickness of 300 nm is formed as the pixel electrode 346. Reference numeral 347 denotes an end portion of an adjacent pixel electrode.
[0110]
Next, as shown in FIG. 6C, an alkali compound 348 is formed. In this embodiment, a lithium fluoride film is formed by vapor deposition aiming at a thickness of 5 nm. Then, an EL layer 349 having a thickness of 100 nm is formed thereon by a spin coating method.
[0111]
In this example, the material described in JP-A-8-96959 or JP-A-9-63770 is used as the polymer organic substance that emits white light. For example, 1,2-dichloromethane, PVK (polyvinylcarbazole), Bu-PBD (2- (4′-tert-butylphenyl) -5- (4 ″ -biphenyl) -1,3,4-oxadiazole ), Coumarin 6, DCM1 (4-dicyanomethylene-2-methyl-6-p-dimethylaminostyryl-4H-pyran), TPB (tetraphenylbutadiene), and Nile Red may be used.
[0112]
Note that although the EL layer 349 has a single-layer structure including only the light-emitting layer in this embodiment, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, an electron blocking layer, or a hole is used as necessary. An element layer may be provided.
[0113]
Next, an anode 350 made of a transparent conductive film having a thickness of 200 nm is formed so as to cover the EL layer 349. In this embodiment, a film made of a compound of indium oxide and tin oxide is formed by a vapor deposition method to serve as an anode.
[0114]
Next, a metal film 351 made of a metal having low resistivity is formed on the anode 350. Note that a metal material whose film resistance is lower than that of the anode 350 is preferably used for the film thickness of the metal film 351.
[0115]
Further, since the metal film 351 is provided so as to hide the gap 111 between the pixel electrodes when viewed from the observer's line-of-sight direction (the normal direction of the counter substrate), the metal film 351 is etched after the metal film 351 is formed. . At this time, it is important not to etch the anode 350 at the same time. In this embodiment, a dry etching method is used as an etching method, and the anode 350 is made of a compound of indium oxide and tin oxide, so that a chlorine-based gas is used as an etching gas.
[0116]
In this embodiment, a laminated structure in which titanium and aluminum are deposited by vapor deposition is used, and a metal film 351 is formed by depositing 50 nm of titanium on the anode 350 and 250 nm of aluminum on the titanium.
[0117]
By employing a structure in which titanium is sandwiched between the anode 350 and aluminum, electrolytic corrosion (also referred to as electrochemical corrosion) generated between the anode 350 and aluminum can be prevented. Note that titanium nitride (TiN) may be used instead of titanium used here. Titanium nitride has the advantage that it is easy to make electrical contact with the anode.
[0118]
In this embodiment, the vapor deposition method is used in consideration of damage to the anode, but a sputtering method may be used.
[0119]
The metal film 351 in the present invention has a laminated structure, but may have a single layer structure.
[0120]
Finally, a second passivation film 352 made of a silicon nitride film is formed to a thickness of 100 nm by plasma CVD. The second passivation film 352 protects the EL layer 349 from moisture and the like. In addition, it plays a role of releasing heat generated in the EL layer 349. In order to further enhance the heat dissipation effect, a silicon nitride film and a carbon film (preferably a diamond-like carbon film) may be laminated to form a second passivation film.
[0121]
Thus, an active matrix EL display device having a structure as shown in FIG. 6C is completed. By the way, the active matrix EL display device of this embodiment can provide extremely high reliability and improve the operating characteristics by arranging TFTs having an optimal structure not only in the pixel portion but also in the drive circuit portion.
[0122]
First, a TFT having a structure that reduces hot carrier injection so as not to reduce the operating speed as much as possible is used as an n-channel TFT 205 of a CMOS circuit that forms a driving circuit. Note that the drive circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (sample and hold circuit), and the like. In the case of performing digital driving, a signal conversion circuit such as a D / A converter may be included.
[0123]
In this embodiment, as shown in FIG. 6C, the active layer of the n-channel type 205 includes a source region 355, a drain region 356, an LDD region 357, and a channel formation region 358, and the LDD region 357 has gate insulation. It overlaps with the gate electrode 313 with the film 311 interposed therebetween.
[0124]
The reason why the LDD region is formed only on the drain region side is to prevent the operation speed from being lowered. In addition, the n-channel TFT 205 does not need to care about the off-current value, and it is better to focus on the operation speed than that. Therefore, it is desirable that the LDD region 357 is completely overlapped with the gate electrode and the resistance component is reduced as much as possible. That is, it is better to eliminate the so-called offset.
[0125]
In addition, since the p-channel TFT 206 of the CMOS circuit is hardly concerned about deterioration due to hot carrier injection, it is not particularly necessary to provide an LDD region. Needless to say, it is possible to provide an LDD region as in the case of the n-channel TFT 205 and take measures against hot carriers.
[0126]
Note that the sampling circuit in the driver circuit is a little special compared to other circuits, and a large current flows in both directions in the channel formation region. That is, the roles of the source region and the drain region are interchanged. Furthermore, it is necessary to keep the off-current value as low as possible, and in that sense, it is desirable to dispose a TFT having an intermediate function between the switching TFT and the current control TFT.
[0127]
Therefore, it is desirable to dispose a TFT having a structure as shown in FIG. 10 as the n-channel TFT forming the sampling circuit. As shown in FIG. 10, part of the LDD regions 901a and 901b overlaps with the gate electrode 903 with the gate insulating film 902 interposed therebetween. This effect is as described in the description of the current control TFT 202, and is different in that the sampling circuit is provided so as to sandwich the channel formation region 904.
[0128]
Actually, when the process up to FIG. 6C is completed, the active matrix substrate and the counter substrate are bonded with a sealant as described in FIGS. At that time, if the inside of the sealed space sandwiched between the active matrix substrate and the counter substrate is made an inert atmosphere, or if a hygroscopic material (for example, barium oxide) is disposed inside, the reliability (life) of the EL layer contained therein is increased. Can be improved.
[0129]
In addition, after the process of bonding the active matrix substrate and the counter substrate is completed, a connector (flexible printed circuit: FPC) for connecting a terminal routed from an element or circuit formed on the substrate and an external signal terminal is provided. Install and complete as a product.
[0130]
Here, the configuration of the active matrix EL display device of this embodiment will be described with reference to the perspective view of FIG. The active matrix EL display device of this embodiment includes a pixel portion 602, a gate side driver circuit 603, and a source side driver circuit 604 formed on a glass substrate 601. The switching TFT 605 in the pixel portion is an n-channel TFT, and is arranged at the intersection of the gate wiring 606 connected to the gate side driving circuit 603 and the source wiring 607 connected to the source side driving circuit 604. The drain of the switching TFT 605 is connected to the gate of the current control TFT 608.
[0131]
Further, the source side of the current control TFT 608 is connected to the current supply line 609. In the structure as in this embodiment, a predetermined voltage is applied to the current supply line 609. An EL element 610 is connected to the drain of the current control TFT 608.
[0132]
The FPC 611 serving as an external input / output terminal is provided with connection wirings (connection wirings) 612 and 613 for transmitting signals to the drive circuit and a connection wiring 614 connected to the current supply line 609.
[0133]
An example of a circuit configuration of the EL display device illustrated in FIG. 7 is illustrated in FIG. The EL display device of this embodiment includes a source side driver circuit 701, a gate side driver circuit (A) 707, a gate side driver circuit (B) 711, and a pixel portion 706. Note that in this specification, the drive circuit is a generic name including a source side processing circuit and a gate side drive circuit.
[0134]
The source side driver circuit 701 includes a shift register 702, a level shifter 703, a buffer 704, and a sampling circuit (sample and hold circuit) 705. The gate side driver circuit (A) 707 includes a shift register 708, a level shifter 709, and a buffer 710. The gate side driver circuit (B) 711 has a similar structure.
[0135]
Here, the driving voltages of the shift registers 702 and 708 are 5 to 16 V (typically 10 V), and an n-channel TFT used in a CMOS circuit forming the circuit has a structure indicated by 205 in FIG. Is suitable.
[0136]
As the level shifters 703 and 709 and the buffers 704 and 710, a CMOS circuit including the n-channel TFT 205 in FIG. In addition, it is effective in improving the reliability of each circuit that the gate wiring has a multi-gate structure such as a double gate structure or a triple gate structure.
[0137]
In addition, since the sampling circuit 705 needs to reduce the off current value in addition to the inversion of the source region and the drain region, a CMOS circuit including the n-channel TFT 208 in FIG. 10 is suitable.
[0138]
For the pixel portion 706, the pixel having the structure shown in FIG.
[0139]
In addition, the said structure can be easily implement | achieved by manufacturing TFT according to the manufacturing process shown to FIGS. In addition, in this embodiment, only the configuration of the pixel portion and the drive circuit is shown. However, according to the manufacturing process of this embodiment, other driving such as a signal dividing circuit, a D / A converter circuit, an operational amplifier circuit, and a γ correction circuit is performed. It is considered that logic circuits other than circuits can be formed on the same substrate, and further, a memory portion, a microprocessor, and the like can be formed.
[0140]
Further, the EL display device of this embodiment will be described with reference to FIGS. Note that the reference numerals used in FIGS. 7 and 8 are cited as necessary.
[0141]
A substrate (including a base film under a TFT) 1000 is an active matrix substrate, and a pixel portion 1001, a source side driver circuit 1002, and a gate side driver circuit 1003 are formed over the substrate. Various wirings from the respective driving circuits reach the FPC 611 through connection wirings 612 to 614 and are connected to an external device.
[0142]
At this time, the counter substrate 1004 is provided so as to surround at least the pixel portion, preferably the driver circuit and the pixel portion. Note that an adhesive (sealant) 1005 is bonded to form a sealed space 1006 between the counter substrate 1004 and the active matrix substrate 1000. At this time, the EL element is completely enclosed in the sealed space 1006 and is shielded from the outside air.
[0143]
In this embodiment, a photo-curable epoxy resin is used as the adhesive 1005, but an adhesive such as an acrylate resin can also be used. A thermosetting resin can also be used if the heat resistance of the EL layer permits. However, it is necessary to use a material that does not transmit oxygen and moisture as much as possible. The adhesive 1005 may be formed using a coating apparatus such as a dispenser.
[0144]
Further, in this embodiment, the sealed space 1006 between the counter substrate 1004 and the active matrix substrate 1000 is filled with nitrogen gas. Further, a black-colored portion 1007 in FIG. 11A shows a metal film, but actually, it is provided on the anode 1008 so as to fill in the gaps between all the pixel electrodes. In this embodiment, a metal film having a laminated structure in which titanium and aluminum are deposited is used as the metal film 1007.
[0145]
As shown in FIG. 11B, a plurality of pixels each having an isolated EL element are provided in the pixel portion, and all of them have the anode 1008 as a common electrode. At this time, the EL layer only needs to be provided on the pixel portion and does not have to be provided on the driver circuit.
In order to selectively provide the EL layer, an evaporation method using a shadow mask, a lift-off method, a dry etching method, or a laser scribing method may be used.
[0146]
The anode 1008 is electrically connected to the connection wiring 1009. The connection wiring 1009 is a current supply line for applying a predetermined voltage to the anode 1008, and is electrically connected to the FPC 611 through the anisotropic conductive film 1010. Although the connection wiring 1009 has been described here, the other connection wirings 612 to 614 are also electrically connected to the FPC 611 in the same manner.
[0147]
In the state shown in FIG. 11 as described above, an image can be displayed on the pixel portion by connecting the FPC 611 to a terminal of an external device. In this specification, an article capable of displaying an image by attaching an FPC, that is, an active matrix substrate and a counter substrate are bonded together, and a module to which the FPC is attached is defined as an EL display device. .
[0148]
[Example 2]
In the first embodiment, the case of the top gate type TFT has been described. However, since the present invention is not limited to the TFT structure, the bottom gate type TFT (typically an inverted stagger type TFT) may be used. I do not care. Further, the reverse stagger type TFT may be formed by any means.
[0149]
Since the inverted stagger type TFT has a structure in which the number of steps can be easily reduced as compared with the top gate type TFT, it is very advantageous for reducing the manufacturing cost which is the subject of the present invention. Note that the configuration of the present embodiment can be combined with the configuration of the first embodiment.
[0150]
Example 3
In FIG. 3B, the switching TFT in the pixel of the EL display device has a multi-gate structure, thereby reducing the off-current value of the switching TFT and eliminating the necessity of the storage capacitor. However, a structure in which a storage capacitor is provided as in the past may be used. In that case, as shown in FIG. 12, a storage capacitor 1301 is formed in parallel with the gate of the current control TFT 202 with respect to the drain of the switching TFT 201.
[0151]
In addition, the structure of a present Example can be freely combined with any structure of Example 1,2. That is, only a storage capacitor is provided in the pixel, and the TFT structure and the material of the EL layer are not limited.
[0152]
Example 4
In the first embodiment, laser crystallization is used as a means for forming the crystalline silicon film 302. In this embodiment, a case where a different crystallization means is used will be described.
[0153]
In this embodiment, after an amorphous silicon film is formed, crystallization is performed by using the technique described in Japanese Patent Application Laid-Open No. 7-130652. The technique described in this publication is a technique for obtaining a crystalline silicon film having high crystallinity by using an element such as nickel as a catalyst for promoting (promoting) crystallization.
[0154]
Further, after the crystallization step is completed, a step of removing the catalyst used for crystallization may be performed. In that case, the catalyst may be gettered by the technique described in JP-A-10-270363 or JP-A-8-330602.
[0155]
Further, a TFT may be formed using the technique described in the application specification of Japanese Patent Application No. 11-076967 by the present applicant.
[0156]
As described above, the manufacturing process shown in Embodiment 1 is one embodiment, and other manufacturing processes can be used as long as the structure of FIG. 2 or FIG. 6C of Embodiment 1 can be realized. No problem.
[0157]
In addition, the structure of a present Example can be freely combined with any structure of Examples 1-3.
[0158]
Example 5
In the first embodiment, a structure is shown in which the metal film 109 is provided on the anode 108 in the EL element so as to hide the gap 111 between the pixel electrodes. In this embodiment, as shown in FIG. A case in which a metal thin film 114 is provided on 108 and the metal thin film 114 is sandwiched between the anode 108 and the metal film 109 will be described.
[0159]
The thickness of the metal thin film 114 is set to a thickness that does not lose the light-transmitting property, and is set to about 10 to 50 nm (preferably 20 to 30 nm). Note that the metal film 109 may be provided on the metal thin film 114 as in the first embodiment.
[0160]
By laminating the metal thin film 114 and the metal film 109 on the anode 108 in the EL element, the average film resistance of the anode can be lowered.
[0161]
In addition, the structure of a present Example can be freely combined with any structure of Examples 1-4.
[0162]
Example 6
In the first embodiment, a structure is shown in which the metal film 109 is provided on the anode 108 in the EL element so as to hide the gap 111 between the pixel electrodes. In this embodiment, as shown in FIG. A case where a metal thin film 114 made of chromium is provided on 108 and the metal thin film 114 is sandwiched between the anode 108 and the metal film 109 will be described.
[0163]
The thickness of the metal thin film 114 is set to a thickness that does not lose the light-transmitting property, and is set to about 50 nm (preferably 30 nm). Note that the metal film 109 may be provided on the metal thin film 114 as in the first embodiment.
[0164]
By laminating the metal thin film 114 and the metal film 109 on the anode 108 in the EL element, the average film resistance of the anode 108 can be lowered.
[0165]
In this embodiment, when the anode 108 is made of a compound of indium oxide and tin oxide, and the metal film 109 is made of aluminum, the use of the metal thin film 114 made of chromium makes it possible to generate electric current generated between the anode 108 and the metal film 109. Plays a role in preventing food.
[0166]
In addition, the metal thin film 114 made of chromium and the metal film 109 made of aluminum used in this embodiment have a sufficient selection ratio when a chlorine-based etching gas is used. This is effective when performing dry etching.
[0167]
In addition, the structure of a present Example can be freely combined with any structure of Examples 1-5.
[0168]
Example 7
In driving the EL display device of the present invention, analog driving using an analog signal as an image signal can be performed, or digital driving using a digital signal can be performed.
[0169]
When analog driving is performed, an analog signal is sent to the source wiring of the switching TFT, and the analog signal including the gradation information becomes the gate voltage of the current control TFT. Then, the current control TFT controls the current flowing in the EL element, and the light emission intensity of the EL element is controlled to perform gradation display.
[0170]
On the other hand, when digital driving is performed, unlike analog gradation display, gradation display called a time-division gradation method is performed. That is, the color gradation is visually changed by adjusting the length of the light emission time.
[0171]
Since an EL element has a very high response speed compared to a liquid crystal element, it can be driven at a high speed. Therefore, it can be said that the device is suitable for the time-division gradation method in which gradation display is performed by dividing one frame into a plurality of subframes.
[0172]
As described above, since the present invention is a technique related to an element structure, any driving method may be used.
[0173]
In addition, the structure of a present Example can be freely combined with any structure of Examples 1-6.
[0174]
Example 8
Since the EL display device displays an image by self-light emission, it does not require a backlight. In addition, the reflective liquid crystal display device is characterized in that it can display an image by using outdoor light. However, in a dark place, the brightness is insufficient and a backlight is eventually required. In that respect, there is no problem because the EL display device is a self-luminous type even in a dark place.
[0175]
However, when an electronic device having an EL display device as a display unit is actually used outdoors, it may naturally be viewed in a dark place or a bright place. At this time, in a dark place, it can be recognized sufficiently even if the brightness is not so high, but in a bright place, it may not be recognized unless the brightness is high.
[0176]
Since the light emission of the EL layer changes depending on the amount of current that flows, the current that flows increases to increase the luminance, and the power consumption increases accordingly. However, if the light emission luminance is adjusted to such a high level, only the power consumption is large in a dark place, and the display becomes brighter than necessary.
[0177]
In such a case, it is desirable that the EL display device of the present invention has a function of sensing the external brightness with a sensor and changing the light emission luminance of the EL layer in accordance with the degree of brightness. That is, the light emission brightness is increased in a bright place and the light emission brightness is lowered in a dark place to prevent an increase in power consumption. As a result, the power consumption of the EL display device of the present invention can be reduced.
[0178]
Note that a CMOS sensor, a CCD, or the like can be used as a sensor for detecting external brightness. The CMOS sensor may be formed on the same substrate as the driving circuit and the pixel portion of the EL display device using a known technique. In addition, a semiconductor chip on which a CCD is formed may be attached to an EL display device, or a CCD or CMOS sensor may be provided in a part of an electronic device using the EL display device as a display portion.
[0179]
Thus, a circuit for changing the current flowing through the EL layer according to the signal obtained by the sensor that senses the external brightness can be provided, so that the light emission luminance of the EL layer can be adjusted according to the external brightness.
[0180]
In addition, the structure of a present Example can be implemented in combination freely with any structure of Example 1-7.
[0181]
Example 9
An EL display device formed by implementing the present invention is a self-luminous type, and thus has excellent visibility in a bright place as compared with a liquid crystal display device, and has a wide viewing angle. Therefore, it can be used as a display unit of various electric appliances. For example, in order to view TV broadcasts on a large screen, the EL of the present invention can be used as a display unit of an EL display (a display in which an EL display device is incorporated in a housing) having a diagonal size of 30 inches or more (typically 40 inches or more). A display device may be used.
[0182]
The EL display includes all information display displays such as a personal computer display, a TV broadcast receiving display, and an advertisement display. In addition, the EL display device of the present invention can be used as a display portion of various electric appliances.
[0183]
Such electrical appliances include video cameras, digital cameras, goggle type displays (head mounted displays), car navigation systems, car audio systems, notebook personal computers, game machines, personal digital assistants (mobile computers, mobile phones, portable types) A game machine or an electronic book), an image playback apparatus (specifically, a compact disc (CD), a laser disc (LD), or a digital video disc (DVD)) provided with a recording medium. A device having a display capable of displaying). In particular, since a portable information terminal that is often viewed from an oblique direction emphasizes the wide viewing angle, it is desirable to use an EL display device. Specific examples of these electric appliances are shown in FIG.
[0184]
FIG. 13A illustrates an EL display including a housing 2001, a support base 2002, a display portion 2003, and the like. The present invention can be used for the display portion 2003. Since the EL display is a self-luminous type, a backlight is not necessary, and a display portion thinner than a liquid crystal display can be obtained.
[0185]
FIG. 13B illustrates a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like. The EL display device of the present invention can be used for the display portion 2102.
[0186]
FIG. 13C shows a part (right side) of a head-mounted EL display, which includes a main body 2201, a signal cable 2202, a head fixing band 2203, a projection unit 2204, an optical system 2205, a display unit 2206, and the like. . The present invention can be used for the display portion 2206.
[0187]
FIG. 13D shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium, which includes a main body 2301, a recording medium (CD, LD, DVD, etc.) 2302, an operation switch 2303, and a display unit (a). 2304, a display unit (b) 2305, and the like. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. The EL display device of the present invention can be used for these display units (a) and (b). Note that the image reproducing device provided with the recording medium may include a CD reproducing device, a game machine, and the like.
[0188]
FIG. 13E shows a portable (mobile) computer, which includes a main body 2401, a camera portion 2402, an image receiving portion 2403, operation switches 2404, a display portion 2405, and the like. The EL display device of the present invention can be used for the display portion 2405.
[0189]
FIG. 13F illustrates a personal computer, which includes a main body 2501, a housing 2502, a display portion 2503, a keyboard 2504, and the like. The EL display device of the present invention can be used for the display portion 2503.
[0190]
If the light emission luminance of the EL material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0191]
In addition, the electric appliances often display information distributed through electronic communication lines such as the Internet or CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, the EL display device is preferable for moving image display. However, if the contour between pixels is blurred, the entire moving image is blurred. Therefore, it is extremely effective to use the EL display device of the present invention for clarifying the contour between pixels as a display unit of an electric appliance.
[0192]
In addition, since the EL display device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when an EL display device is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a car audio, it is driven so that the character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0193]
Here, FIG. 14A illustrates a mobile phone, which includes a main body 2601, an audio output portion 2602, an audio input portion 2603, a display portion 2604, operation switches 2605, and an antenna 2606. The EL display device of the present invention can be used for the display portion 2604. Note that the display portion 2604 can suppress power consumption of the mobile phone by displaying white characters on a black background.
[0194]
FIG. 14B shows a car audio, which includes a main body 2701, a display portion 2702, and operation switches 2703 and 2704. The EL display device of the present invention can be used for the display portion 2702. Note that the display portion 2704 can suppress power consumption by displaying white characters on a black background.
[0195]
As described above, the application range of the present invention is extremely wide and can be used for electric appliances in various fields. Moreover, the electric appliance of a present Example can be obtained by using the EL display apparatus which combined the structure of Example 1- Example 8 freely.
[0196]
Example 10
Of the light emitted from the EL layer in the present invention, the light emitted toward the cathode side comes out from the anode side after being reflected by the cathode once.
[0197]
In this case, light with a wavelength corresponding to the material of the light-emitting layer can be visually recognized in the portion where the EL layer emits light, but in the portion where light is not emitted, the anode and the EL layer are transmitted and the back side of the cathode (light-emitting layer) The surface is visible. Therefore, there arises a problem that the back of the cathode acts like a mirror and the face of the observer moves. Therefore, in this embodiment, an example for avoiding this will be described.
[0198]
As the simplest method, a method of attaching a circularly polarizing film to an EL display device is possible. However, since a circularly polarizing film is expensive, there exists a problem that cost will become high. In addition, a method can be used in which undulations are provided on the reflective surface of the cathode (the surface in contact with the light emitting layer side) and the reflected light is scattered on the reflective surface of the cathode.
[0199]
Specifically, visible light (external light) incident from the anode side is irregularly reflected on the cathode reflection surface so that the observer does not see the cathode reflection surface.
[0200]
The undulating portion provided on the reflective surface of the cathode may be provided with a concave depression or may be provided with a convex protrusion. Moreover, it may be a corrugated surface in which irregularities are repeated. These undulations may be formed by photolithography, holography (for example, the uneven reflection structure described in “Sharp Technical Report, No. 74, pp16-19, August 1999”) or the like. Alternatively, it may be formed by surface treatment such as plasma treatment or etching treatment. Further, the undulating portion may be naturally generated on the surface under the film forming conditions of the cathode (or the electrode serving as the base).
[0201]
In other words, it may be provided regularly or irregularly, but it must be provided so that irregular reflection occurs on average within the plane of one pixel. In addition, undulations can be formed in other thin films in contact with the cathode. JP-A-9-69642 and JP-A-10-144927 can be cited as means for forming undulations in the aluminum film. That is, by forming an aluminum film based on the above publication and laminating the cathode on the aluminum film, a cathode having an undulating portion can be obtained.
[0202]
By using the above method in the present invention, reflection of the observer's face on the cathode back surface can be prevented. In addition, the structure of a present Example can be implemented in combination freely with the structure of Example 1- Example 9. FIG.
[0203]
【The invention's effect】
By carrying out the present invention, the average film resistance of the anode can be lowered by the metal film provided on the anode. Furthermore, since the metal film is light-shielding and is provided so as to hide the gap between the pixels, the outline between the pixels can be made clear in the pixel portion, and an EL display device for high-definition image display Can be obtained.
In addition, by using the EL display device of the present invention as a display portion, an electric appliance with high reliability and high visibility can be obtained.
[Brief description of the drawings]
FIG. 1 illustrates a pixel portion of an EL display device.
FIG. 2 illustrates a cross-sectional structure of a pixel of an EL display device.
FIG. 3 illustrates a top structure and a structure of a pixel portion of an EL display device.
FIGS. 4A and 4B illustrate a manufacturing process of an active matrix EL display device. FIGS.
FIGS. 5A and 5B illustrate a manufacturing process of an active matrix EL display device. FIGS.
6A and 6B illustrate a manufacturing process of an active matrix EL display device.
FIG. 7 is an external view of an EL module.
FIG. 8 is a diagram showing a circuit configuration of an EL display device.
FIG. 9 is an enlarged view of a pixel of an EL display device.
FIG. 10 shows a structure of a sampling circuit of an EL display device.
FIGS. 11A and 11B are diagrams illustrating an appearance and a cross-sectional structure of an EL module. FIGS.
FIG. 12 is a diagram showing a structure of a pixel of an EL display device.
FIG. 13 is a diagram showing a specific example of an electric appliance.
FIG. 14 is a diagram showing a specific example of an electric appliance.
FIG 15 illustrates a pixel portion of an EL display device.

Claims (8)

薄膜トランジスタと、EL素子とを含む画素を複数有し、
前記EL素子は、前記薄膜トランジスタに電気的に接続された画素電極と、透明導電膜と、前記画素電極と前記透明導電膜とに挟まれたEL層とを有し、
前記EL層および前記透明導電膜は、前記画素電極の縁に重なるように設けられ、
複数の前記画素において、前記画素電極の前記縁および隣り合う前記画素間の前記画素電極の隙間と重なるように、前記透明導電膜に接して金属膜を設け、
前記金属膜は遮光性を有することを特徴とするEL表示装置。
A plurality of pixels including a thin film transistor and an EL element;
The EL element has a pixel electrode electrically connected to the thin film transistor, a transparent conductive film, and an EL layer sandwiched between the pixel electrode and the transparent conductive film,
The EL layer and the transparent conductive film are provided so as to overlap an edge of the pixel electrode,
A plurality of the pixels, so as to overlap with the gap of the pixel electrode between the edge and the adjacent pixels of the pixel electrode, a metal film in contact with the transparent conductive film is provided,
The EL display device, wherein the metal film has a light shielding property.
請求項1において、
前記金属膜のシート抵抗は前記透明導電膜のシート抵抗よりも小さいことを特徴とするEL表示装置。
In claim 1,
The sheet resistance of the metal film is smaller than the sheet resistance of the transparent conductive film.
請求項1または請求項2において、
前記金属膜はTi、Al、Ta、W、Cr、Cu、Agのいずれかからなることを特徴とするEL表示装置。
In claim 1 or claim 2,
The EL display device, wherein the metal film is made of any one of Ti, Al, Ta, W, Cr, Cu, and Ag.
請求項1乃至請求項3のいずれか一において、
前記透明導電膜は、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化スズ、または酸化亜鉛であることを特徴とするEL表示装置。
In any one of Claim 1 thru | or 3,
The EL display device, wherein the transparent conductive film is a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, tin oxide, or zinc oxide.
請求項1乃至請求項4のいずれか一において、前記画素電極の前記EL層側に起伏部を有することを特徴とするEL表示装置。  5. The EL display device according to claim 1, further comprising an undulation portion on the EL layer side of the pixel electrode. 請求項1乃至請求項5のいずれか一において、
前記薄膜トランジスタは、活性層が単結晶半導体膜、多結晶半導体膜、微結晶半導体膜のいずれかを用いて形成されたものであることを特徴とするEL表示装置。
In any one of Claims 1 thru | or 5,
In the thin film transistor, an active layer is formed using any one of a single crystal semiconductor film, a polycrystalline semiconductor film, and a microcrystalline semiconductor film.
請求項1乃至請求項6のいずれか一において、
前記薄膜トランジスタは逆スタガ型であることを特徴とするEL表示装置。
In any one of Claims 1 thru | or 6,
The EL display device, wherein the thin film transistor is an inverted stagger type.
請求項1乃至請求項7のいずれか一に記載のEL表示装置を用いたことを特徴とする電気器具。  An electric appliance using the EL display device according to any one of claims 1 to 7.
JP2000381101A 1999-12-15 2000-12-14 EL display device and electric appliance Expired - Fee Related JP4748847B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000381101A JP4748847B2 (en) 1999-12-15 2000-12-14 EL display device and electric appliance

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1999356732 1999-12-15
JP11-356732 1999-12-15
JP35673299 1999-12-15
JP2000381101A JP4748847B2 (en) 1999-12-15 2000-12-14 EL display device and electric appliance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011036987A Division JP5292421B2 (en) 1999-12-15 2011-02-23 EL display device

Publications (3)

Publication Number Publication Date
JP2001236027A JP2001236027A (en) 2001-08-31
JP2001236027A5 JP2001236027A5 (en) 2007-11-22
JP4748847B2 true JP4748847B2 (en) 2011-08-17

Family

ID=26580490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381101A Expired - Fee Related JP4748847B2 (en) 1999-12-15 2000-12-14 EL display device and electric appliance

Country Status (1)

Country Link
JP (1) JP4748847B2 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352963A (en) * 2001-05-23 2002-12-06 Sony Corp Display device
JP2003076301A (en) * 2001-09-07 2003-03-14 Matsushita Electric Ind Co Ltd Light emitting element and display device using the element
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4451054B2 (en) * 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof
JP4493905B2 (en) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof
CN101009322B (en) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 Light-emitting device
JP4149168B2 (en) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 Light emitting device
JP4490403B2 (en) * 2002-01-18 2010-06-23 株式会社半導体エネルギー研究所 Light emitting device
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4588300B2 (en) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 Semiconductor devices, electronic equipment
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4214741B2 (en) * 2002-08-27 2009-01-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR20040025383A (en) * 2002-09-19 2004-03-24 삼성에스디아이 주식회사 Organic electro luminescence display device and manufacturing of the same
JP3922374B2 (en) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 Electro-optical device, matrix substrate, and electronic apparatus
JP2006113597A (en) * 2002-09-25 2006-04-27 Seiko Epson Corp Light emitting apparatus
JP4224831B2 (en) * 2002-09-25 2009-02-18 セイコーエプソン株式会社 Light emitting device
JP4338997B2 (en) 2003-03-17 2009-10-07 株式会社半導体エネルギー研究所 Method for manufacturing display device
JP5057631B2 (en) * 2003-03-19 2012-10-24 株式会社半導体エネルギー研究所 Display device
EP1607931B1 (en) * 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US7268498B2 (en) * 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100611657B1 (en) 2004-06-30 2006-08-10 삼성에스디아이 주식회사 Organic light emitting display device and the fabricating method of the same
JP4265515B2 (en) * 2004-09-29 2009-05-20 カシオ計算機株式会社 Display panel
KR100721948B1 (en) 2005-08-30 2007-05-25 삼성에스디아이 주식회사 organic electro luminescence device display and method for fabricating the same
JP2007147814A (en) * 2005-11-25 2007-06-14 Seiko Epson Corp Light emitting device and its manufacturing method, and electronic equipment
JP5194892B2 (en) * 2008-03-06 2013-05-08 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4730407B2 (en) * 2008-07-17 2011-07-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR101564629B1 (en) * 2009-08-17 2015-10-30 엘지디스플레이 주식회사 Organic electro-luminescence device
JP2017188478A (en) * 2017-06-19 2017-10-12 株式会社半導体エネルギー研究所 Light-emitting device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210325A (en) * 1985-03-15 1986-09-18 Hitachi Ltd Liquid crystal display element
JPH0282221A (en) * 1988-09-20 1990-03-22 Seiko Epson Corp Method for wiring electrooptic element
JPH05299177A (en) * 1992-04-22 1993-11-12 Sharp Corp Thin film electroluminescence element
JP2689917B2 (en) * 1994-08-10 1997-12-10 日本電気株式会社 Active matrix type current control type light emitting element drive circuit
JPH09306668A (en) * 1996-05-13 1997-11-28 Hokuriku Electric Ind Co Ltd El element and its manufacture
JPH1039792A (en) * 1996-07-19 1998-02-13 Hokuriku Electric Ind Co Ltd El-element and manufacturing method therefor
JP3836944B2 (en) * 1997-05-30 2006-10-25 出光興産株式会社 Light-emitting display device

Also Published As

Publication number Publication date
JP2001236027A (en) 2001-08-31

Similar Documents

Publication Publication Date Title
JP5957512B2 (en) Electric appliance
JP4748847B2 (en) EL display device and electric appliance
JP6571630B2 (en) EL display device
JP6345837B2 (en) EL display device
JP4942867B2 (en) EL display device and electronic device
JP4472073B2 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees