JP4746376B2 - セラミック多層基板及びその製造方法 - Google Patents

セラミック多層基板及びその製造方法 Download PDF

Info

Publication number
JP4746376B2
JP4746376B2 JP2005229103A JP2005229103A JP4746376B2 JP 4746376 B2 JP4746376 B2 JP 4746376B2 JP 2005229103 A JP2005229103 A JP 2005229103A JP 2005229103 A JP2005229103 A JP 2005229103A JP 4746376 B2 JP4746376 B2 JP 4746376B2
Authority
JP
Japan
Prior art keywords
hole
ceramic
wall surface
multilayer substrate
metallized film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005229103A
Other languages
English (en)
Other versions
JP2007048797A (ja
Inventor
勝裕 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2005229103A priority Critical patent/JP4746376B2/ja
Publication of JP2007048797A publication Critical patent/JP2007048797A/ja
Application granted granted Critical
Publication of JP4746376B2 publication Critical patent/JP4746376B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数枚のセラミック基板を積層して形成するセラミック多層基板及びその製造方法に関し、より詳細には、セラミック多層基板に導体配線回路を有し、一方の主面側と他方の主面側を電気的に導通状態とするセラミック多層基板及びその製造方法に関する。
近年、セラミック多層基板は、耐熱性、耐絶縁性、耐摩耗性等の特性を生かして様々な用途として使用されている。一般的に、セラミック多層基板には、セラミックパッケージとして電子部品素子や、その他の電気的導通制御部材等を収納させて小型化、高信頼性化等の要求に対応できるようにしたものがある。また、このセラミック多層基板は、セラミック材と、高融点金属を同時焼成して形成した多層構造体に導体配線回路を設けて、それぞれの端子間を電気的に導通状態としている。
図3(A)〜(C)を参照しながら、従来の電子部品素子を収納するためのセラミックパッケージで代表されるセラミック多層基板50を説明する。ここで、図3(A)はセラミック多層基板50の上面側の平面図、図3(B)は同C−C’線縦断面図、図3(C)は同下面側の平面図である。図3(A)〜(C)に示すように、セラミック多層基板50は、例えば、1又は複数枚のセラミック平板51と、1又は複数枚の窓枠状のセラミック枠体52が積層された多層構造体からなり、セラミック枠体52の開口部に、電子部品素子や、その他の電気的導通制御部材等を搭載させるための凹部53を備えている。このセラミック多層基板50を作製するためには、例えば、W(タングステン)や、Mo(モリブデン)等の高融点金属からなる導体金属ペーストを用いて、アルミナ等からなる複数枚のセラミックグリーンシートの表面や、層間や、断面方向となる部分の予め決められたそれぞれのセラミックグリーンシートの所定の位置に各用途用の導体金属パターンをスクリーン印刷で形成している。
この導体金属パターンには、例えば、上面側の表面となる部分において、電子部品素子や、その他の電気的導通制御部材等と電気的に接続させるためのそれぞれが独立して設けられる複数の接続用導体金属パターン54、下面側の表面となる部分において、ボード等に接合させるためのそれぞれが独立して設けられる複数の外部接続端子パッド55等がある。また、セラミックグリーンシートの断面方向には、予め設けられている貫通孔に充填する複数個のビア56や、外周端面に設ける切り欠きに塗布する複数個のキャスタレーション57等がある。更に、セラミックグリーンシートの層間となる部分には、それぞれの接続用導体金属パターン54と、これらに対応するそれぞれの外部接続端子パッド55をビア56やキャスタレーション57を介して電気的に導通状態とするための複数の繋ぎ用導体金属パターン58がある。
これらの各種導体金属パターンが形成された複数枚のセラミックグリーンシートは、重ね合わされ温度と圧力をかけて積層体に形成にされた後、セラミックグリーンシートと高融点金属を還元雰囲気中で同時焼成して焼成体を形成している。更に、この焼成体には、外部に露出する全ての金属表面に酸化防止用のNiめっき被膜、及びAuめっき被膜を施すことでセラミック多層基板50を作製している。このセラミック多層基板50には、電子部品素子や、その他の電気的導通制御部材等(図示せず)が収納され、金属製や、セラミック製等の蓋体(図示せず)が接合されて電子部品素子や、その他の電気的導通制御部材等が外部から保護される。そして、これらが実装されたセラミック多層基板50は、セラミック多層基板50の下面側に形成された外部接続端子パッド55で半田等を介してボード等に接合されている。
しかしながら、従来のセラミック多層基板50は、それぞれが独立する接続用導体金属パターン54がセラミックグリーンシートの表面に有しているので、スクリーン印刷の表面印刷で容易に形成することができるが、それぞれが独立した接続用導体金属パターン54を凹部53用のセラミックグリーンシートの貫通孔の壁面に設ける場合には、様々な工夫を要している。この接続用導体金属パターン54を凹部53の壁面に設けるセラミック多層基板50は、これを形成するために、例えば、凹部53用のセラミックグリーンシートの貫通孔の壁面に、導体金属ペーストを塗布させて垂直に立設させた棒体を接触させる貼着、あるいは、導体金属ペーストを含ませた筆等での手書き等で1つ1つが独立するパターン形成を行っている。
複数枚のセラミックグリーンシートの積層、焼成体からなるセラミックパッケージであるセラミック多層基板には、これを構成している複数層のセラミック基板の内の電子部品素子が搭載される層が他の何れの層の側端面よりもセラミック多層基板の外側に突出しているものが提案されている(例えば、特許文献1参照)。
特開2004−247351号公報
しかしながら、前述したような従来のセラミック多層基板及びその製造方法は、次のような問題がある。
(1)セラミック多層基板は、接続用導体金属パターンであるメタライズ膜を、凹部形成用のセラミックグリーンシートの貫通孔の壁面にそれぞれが独立するように設けるための導体金属ペーストを塗布させて垂直に立設させた棒体を接触させる貼着や、導体金属ペーストを含ませた筆等で手書きで形成する場合には、形成されたそれぞれのメタライズ膜の位置精度が低く、電子部品素子や、その他の電気的導通制御部材等との電気的接続が正常にできない場合が発生している。
(2)セラミック多層基板の製造方法は、セラミック多層基板の凹部の大きさが小さい場合には、棒体や、筆等の道具を凹部内に差し込んで作製するのに限界があるので、作製が不可能な場合が発生している。また、このような製造方法の場合には、正確なパターンを形成するための精度に限界が発生すると共に、作製時の低歩留や、作製のための時間と工数がかかりセラミック多層基板のコストアップとなっている。
(3)特開2004−247351号公報に開示されているような、セラミック多層基板の複数層の内のある層の貫通孔の全周壁面を中心側内側に突出にさせる、またその壁面にメタライズ膜を形成することは、その層のセラミックグリーンシートに穿設する貫通孔の径を他のセラミックグリーンシートに穿設する貫通孔の径より小さくし、更に、小さい貫通孔の壁面全周にスクリーン印刷で容易にメタライズ膜を設けて形成することができるが、しかしながら、1層の中で貫通孔の壁面の部分的にメタライズ膜を形成することが難しい。
本発明は、かかる事情に鑑みてなされたものであって、セラミック多層基板の凹部の全周壁面の部分的にそれぞれの位置精度の高いメタライズ膜を有する安価なセラミック多層基板及びその製造方法を提供することを目的とする。
前記目的に沿う本発明に係るセラミック多層基板は、3層以上の積層体からなり、一方の主面側の2層以上に貫通孔を設けて形成される凹部の少なくとも1層の第1の貫通孔の壁面が他の層の第2の貫通孔の壁面より突出して設けられていると共に、第1の貫通孔の壁面に複数に分割されたメタライズ膜を有し、凹部に金属ボールからなる電気的導通部材を封入させるためのセラミック多層基板であって、第2の貫通孔の壁面より突出する第1の貫通孔の壁面にメタライズ膜を複数箇所に分断するための第1の貫通孔の壁面の縦方向を通して設けられる切り欠き部を有すると共に、それぞれのメタライズ膜が電気的に断線状態からなり、しかも、それぞれのメタライズ膜が積層体の他方の主面側に形成される導体配線パターンのそれぞれと電気的に導通状態を有し、更に、金属ボールを介してそれぞれの隣接するメタライズ膜間が電気的に導通状態を有する。
前記目的に沿う本発明に係るセラミック多層基板の製造方法は、複数枚のセラミックグリーンシートの少なくとも1枚に第1の貫通孔を穿設し、第1の貫通孔の壁面にメタライズ膜を設け、複数枚の他のセラミックグリーンシートの少なくとも1枚に第1の貫通孔の孔径より大きい第2の貫通孔を穿設し、第1の貫通孔及び第2の貫通孔を設けない複数枚の残りのセラミックグリーンシートの少なくとも1枚と共に重ね合わせて積層し、焼成して形成する第1の貫通孔と第2の貫通孔で構成される凹部に金属ボールからなる電気的導通部材を封入させるためのセラミック多層基板の製造方法であって、第1の貫通孔の壁面に導体金属ペーストをスクリーン印刷で塗布して第1の貫通孔の壁面全体にメタライズ膜を形成した後、メタライズ膜を含む第1の貫通孔の壁面の複数箇所に、セラミックグリーンシートの上面から第1の貫通孔の外周部を跨いで第1の貫通孔の縦方向を通して穿設してメタライズ膜を複数個に分断し、複数個が電気的に断線状態となるため、及び隣接する複数個間を短絡させて電気的に導通状態としている金属ボールが離れることで電気的に断線状態とするための切り欠き部を形成する工程を有する。
請求項1記載のセラミック多層基板は、3層以上の積層体からなり、一方の主面側の2層以上に貫通孔を設けて形成される凹部の少なくとも1層の第1の貫通孔の壁面が他の層の第2の貫通孔の壁面より突出して設けられていると共に、第1の貫通孔の壁面に複数に分割されたメタライズ膜を有し、凹部に金属ボールからなる電気的導通部材を封入させるためのセラミック多層基板であって、第2の貫通孔の壁面より突出する第1の貫通孔の壁面にメタライズ膜を複数箇所に分断するための第1の貫通孔の壁面の縦方向を通して設けられる切り欠き部を有すると共に、それぞれのメタライズ膜が電気的に断線状態からなり、しかも、それぞれのメタライズ膜が積層体の他方の主面側に形成される導体配線パターンのそれぞれと電気的に導通状態を有し、更に、金属ボールを介してそれぞれの隣接するメタライズ膜間が電気的に導通状態を有するので、第1の貫通孔の壁面を縦方向に複数箇所に分割されるそれぞれのメタライズ膜の位置精度を高くできると共に、第2の貫通孔より突出して設けられている第1の貫通孔を有する層の壁面に設けるメタライズ膜に金属ボールからなる電気的導通部材が確実に接触して電気的接続を確実、且つ正常に機能させることができる。
請求項2記載のセラミック多層基板の製造方法は、複数枚のセラミックグリーンシートの少なくとも1枚に第1の貫通孔を穿設し、第1の貫通孔の壁面にメタライズ膜を設け、複数枚の他のセラミックグリーンシートの少なくとも1枚に第1の貫通孔の孔径より大きい第2の貫通孔を穿設し、第1の貫通孔及び第2の貫通孔を設けない複数枚の残りのセラミックグリーンシートの少なくとも1枚と共に重ね合わせて積層し、焼成して形成する第1の貫通孔と第2の貫通孔で構成される凹部に金属ボールからなる電気的導通部材を封入させるためのセラミック多層基板の製造方法であって、第1の貫通孔の壁面に導体金属ペーストをスクリーン印刷で塗布して第1の貫通孔の壁面全体にメタライズ膜を形成した後、メタライズ膜を含む第1の貫通孔の壁面の複数箇所に、セラミックグリーンシートの上面から第1の貫通孔の外周部を跨いで第1の貫通孔の縦方向を通して穿設してメタライズ膜を複数個に分断し、複数個が電気的に断線状態となるため、及び隣接する複数個間を短絡させて電気的に導通状態としている金属ボールが離れることで電気的に断線状態とするための切り欠き部を形成する工程を有するので、凹部の第1の貫通孔の壁面の部分的にメタライズ膜を容易に形成することができ、作製時の低歩留や、作製のための時間と工数増加を防止してコストアップを防止するセラミック多層基板の製造方法を提供できると共に、第2の貫通孔より突出して設けられている第1の貫通孔を有する層の壁面に設けるメタライズ膜に金属ボールからなる電気的導通部材が確実に接触して電気的接続を確実、且つ正常に機能させることができるセラミック多層基板の製造方法を提供できる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施するための最良の形態について説明し、本発明の理解に供する。
ここに、図1(A)〜(D)はそれぞれ本発明の一実施の形態に係るセラミック多層基板の上面側の平面図、A−A’線縦断面図、B−B’線縦断面図、下面側の平面図、図2(A)〜(D)はそれぞれ同セラミック多層基板の製造方法の説明図である。
図1(A)〜(D)に示すように、本発明の一実施の形態に係るセラミック多層基板10は、1又は複数層からなるセラミック平板11と、貫通孔を設けた2層以上の窓枠状のセラミック枠体12が積層された3層以上の多層構造の積層体として形成されている。このセラミック多層基板10は、積層体のセラミック平板11の上面と、積層体の一方の主面側である2層以上に貫通孔を設けるセラミック枠体12の壁面とで形成される電子部品素子や、その他の電気的導通制御部材等を搭載させるための凹部13を有している。この凹部13のセラミック枠体12の少なくとも1層の第1の貫通孔14の壁面は、セラミック枠体12の他の層の第2の貫通孔15の壁面と同一、又は第1の貫通孔14の壁面より突出して設けられている。また、このセラミック多層基板10の第1の貫通孔14の壁面には、複数に分割されたメタライズ膜16を有している。ここで、セラミック多層基板10を構成するセラミック基材は、特に限定されるものではないが、耐熱性、耐絶縁性、耐摩耗性等の特性を有するアルミナ(Al)や、窒化アルミニウム(AlN)等を用いることができる。また、メタライズ膜16には、セラミックと同時焼成が可能なタングステン(W)や、モリブデン(Mo)等の高融点の導体金属を用いることができる。
このセラミック多層基板10は、第1の貫通孔14の壁面にメタライズ膜16を複数箇所に分断するための複数の切り欠き部17を有している。この切り欠き部17は、第1の貫通孔14の壁面の縦方向を縦断するようにセラミック厚みの上から下まで通して設けられている。切り欠き部17の形状は、特に限定されるものではないが、切り欠き部17を形成する時の打ち抜き金型のピン形状に沿った形状となることができる。そして、このセラミック多層基板10は、分割されたそれぞれのメタライズ膜16のそれぞれが電気的に断線状態となっている。しかも、このセラミック多層基板10は、それぞれのメタライズ膜16が積層体の他方の主面側である1又は複数層からなるセラミック平板11の下面に形成される導体配線パターンである外部接続端子パッド18のそれぞれと電気的に導通状態を有している。この導通状態は、それぞれのメタライズ膜16と接続する繋ぎ導体配線パターン19を設け、この繋ぎ導体配線パターン19と外部接続端子パッド18間の層間を導体金属を貫通孔の中に充填させたビア20で接続して形成されている。
次いで、図2(A)〜(D)を参照しながら、本発明の一実施の形態に係るセラミック多層基板10の製造方法を説明する。なお、図2(A)〜(D)は、セラミック多層基板10のセラミック枠体12の第1の貫通孔14を形成する層の部分の製造方法の説明図を示しており、他の層の部分については省略している。
図2(A)に示すように、セラミック多層基板10を作製するためには、先ず、複数枚のセラミックグリーンシート21を準備している。このセラミックグリーンシート21を作製するためのセラミック基材は、Alや、AlN等があり、特に材料が限定されるものではない。例えば、セラミック基材に、Alを用いる場合には、先ず、酸化アルミニウム粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練して脱泡し、粘度2000〜40000cpsのスラリーを作製し、ドクターブレード法等によって所望の厚み、例えば、0.2mmのシート状にした後乾燥させ、所望の大きさの矩形状に切断して複数枚のセラミックグリーンシート21を形成している。なお、このセラミックグリーンシート21には、多数個のセラミック多層基板10が配列されて形成され、予め形成される個片体に分割するための分割用溝に沿って最後に個片体に分割することで個々のパッケージが作製される。
次に、図2(B)に示すように、複数枚のセラミックグリーンシート21の少なくとも1枚には、焼成後の第1の貫通孔14を形成するための挿通孔22を打ち抜きプレスや、パンチングマシーン等を用いて形成している。また、このセラミックグリーンシート21には、セラミック多層基板10を構成するセラミック平板11や、セラミック枠体12用の他のセラミックグリーンシート21の必要なセラミックグリーンシート21と共に、セラミックグリーンシート21の上下面の導通を形成するためのビア20用の挿通孔22aを打ち抜きプレスや、パンチングマシーン等を用いて形成している。図示しないが、複数枚の他のセラミックグリーンシート21の少なくとも1枚には、焼成後の第1の貫通孔14を形成するための挿通孔22の孔径と同一、又は大きい孔径からなる焼成後の第2の貫通孔15を形成するための挿通孔を打ち抜きプレスや、パンチングマシーン等を用いて形成している。
次に、図2(C)に示すように、焼成後の第1の貫通孔14を形成するための挿通孔22の壁面には、導体金属ペーストを用いてスクリーン印刷で焼成後のメタライズ膜16を形成するための塗布膜23を壁面全面に形成している。また、焼成後のビア20を形成するための挿通孔22aには、上記と同様の導体金属ペーストを用いてスクリーン印刷で孔埋めを行って充填体24を形成している。更に、セラミックグリーンシート21の表面には、充填体24と、塗布膜23との間に、上記と同様の導体金属ペーストを用いてスクリーン印刷で焼成後の繋ぎ導体配線パターン19を形成するための配線パターン25を形成している。ここで用いられる導体金属ペーストは、例えば、セラミックグリーンシート21がAlや、AlN等の高温で焼成する場合には、Wや、Mo等の高融点の導体金属粉末に若干の酸化アルミニウム粉末を混合してセラミックグリーンシート21と焼成収縮率を近似させるようにして、樹脂と溶剤で混練させてペースト状としている。
次に、図2(D)に示すように、焼成後のメタライズ膜16を形成するための塗布膜23を含む焼成後の第1の貫通孔14を形成するための挿通孔22の壁面の複数箇所には、セラミックグリーンシート21の上面から挿通孔22の外周部を跨いで挿通孔22の縦方向を通して打ち抜きプレスや、パンチングマシーン等で穿設して焼成後の切り欠き部17を形成するための刳り抜き部26を形成している。そして、この刳り抜き部26によって、塗布膜23は、複数個に分断され、焼成後には複数個が電気的に断線状態となるようにしている。
次に、図示しないが、セラミック多層基板を構成する複数枚の全てのセラミックグリーンシートは、重ね合わせて温度と、圧力をかけて積層し、還元雰囲気中の約1600℃程度の温度で焼成して焼成体を形成している。そして、必要に応じて、セラミック材の外部に露出する金属部分にNiめっき被膜及びAuめっき被膜を形成している。なお、通常、セラミック多層基板は、セラミックグリーンシートに複数個の焼成前のセラミック多層基板を配列させた集合体とし、集合体に個片に分割するための分割溝を形成し、焼成後にこの分割溝で分割するようにしている。あるいは、集合体のセラミック多層基板の個々に電子部品素子や、その他の電気的導通制御部材等を実装した後に分割用溝で個々に分割するようにしている。
本発明は、例えば、半導体素子等の電子部品素子を実装させて、小型で、高信頼性が要求される電子装置に組み込まれて用いることができるセラミック多層基板及びその製造方法として利用することができる。また、本発明は、例えば、金属ボール等の電気的導通部材を凹部に封入させて、これを組み込んで電子装置として用いた時に、電子装置自体が傾いた場合に金属ボールが転がることで第1の貫通孔壁面に設けたメタライズ膜との間の電気的接点が変化することで、傾きを制御させることができる電子装置に組み込まれて用いることができるセラミック多層基板及びその製造方法として利用することができる。
(A)〜(D)はそれぞれ本発明の一実施の形態に係るセラミック多層基板の上面側の平面図、A−A’線縦断面図、B−B’線縦断面図、下面側の平面図である。 (A)〜(D)はそれぞれ同セラミック多層基板の製造方法の説明図である。 (A)〜(C)はそれぞれ従来のセラミック多層基板の説明図である。
符号の説明
10:セラミック多層基板、11:セラミック平板、12:セラミック枠体、13:凹部、14:第1の貫通孔、15:第2の貫通孔、16:メタライズ膜、17:切り欠き部、18:外部接続端子パッド、19:繋ぎ導体配線パターン、20:ビア、21:セラミックグリーンシート、22、22a:挿通孔、23:塗布膜、24:充填体、25:配線パターン、26:刳り抜き部

Claims (2)

  1. 3層以上の積層体からなり、一方の主面側の2層以上に貫通孔を設けて形成される凹部の少なくとも1層の第1の貫通孔の壁面が他の層の第2の貫通孔の壁面より突出して設けられていると共に、前記第1の貫通孔の壁面に複数に分割されたメタライズ膜を有し、前記凹部に金属ボールからなる電気的導通部材を封入させるためのセラミック多層基板であって、
    前記第2の貫通孔の壁面より突出する前記第1の貫通孔の壁面に前記メタライズ膜を複数箇所に分断するための前記第1の貫通孔の壁面の縦方向を通して設けられる切り欠き部を有すると共に、それぞれの前記メタライズ膜が電気的に断線状態からなり、しかも、それぞれの前記メタライズ膜が前記積層体の他方の主面側に形成される導体配線パターンのそれぞれと電気的に導通状態を有し、更に、前記金属ボールを介してそれぞれの隣接する前記メタライズ膜間が電気的に導通状態を有することを特徴とするセラミック多層基板。
  2. 複数枚のセラミックグリーンシートの少なくとも1枚に第1の貫通孔を穿設し、該第1の貫通孔の壁面にメタライズ膜を設け、複数枚の他のセラミックグリーンシートの少なくとも1枚に前記第1の貫通孔の孔径より大きい第2の貫通孔を穿設し、前記第1の貫通孔及び前記第2の貫通孔を設けない複数枚の残りのセラミックグリーンシートの少なくとも1枚と共に重ね合わせて積層し、焼成して形成する前記第1の貫通孔と前記第2の貫通孔で構成される凹部に金属ボールからなる電気的導通部材を封入させるためのセラミック多層基板の製造方法であって、
    前記第1の貫通孔の壁面に導体金属ペーストをスクリーン印刷で塗布して前記第1の貫通孔の壁面全体に前記メタライズ膜を形成した後、前記メタライズ膜を含む前記第1の貫通孔の壁面の複数箇所に、前記セラミックグリーンシートの上面から前記第1の貫通孔の外周部を跨いで前記第1の貫通孔の縦方向を通して穿設して前記メタライズ膜を複数個に分断し、該複数個が電気的に断線状態となるため、及び隣接する前記複数個間を短絡させて電気的に導通状態としている前記金属ボールが離れることで電気的に断線状態とするための切り欠き部を形成する工程を有することを特徴とするセラミック多層基板の製造方法。
JP2005229103A 2005-08-08 2005-08-08 セラミック多層基板及びその製造方法 Expired - Fee Related JP4746376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005229103A JP4746376B2 (ja) 2005-08-08 2005-08-08 セラミック多層基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005229103A JP4746376B2 (ja) 2005-08-08 2005-08-08 セラミック多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007048797A JP2007048797A (ja) 2007-02-22
JP4746376B2 true JP4746376B2 (ja) 2011-08-10

Family

ID=37851405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005229103A Expired - Fee Related JP4746376B2 (ja) 2005-08-08 2005-08-08 セラミック多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4746376B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520360U (ja) * 1991-08-22 1993-03-12 沖電気工業株式会社 スルーホールの構造
JPH0786752A (ja) * 1993-06-30 1995-03-31 Ibiden Co Ltd 電子部品搭載用基板
JP2001352142A (ja) * 2000-06-05 2001-12-21 Sumitomo Metal Electronics Devices Inc セラミック回路基板

Also Published As

Publication number Publication date
JP2007048797A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
JP6140834B2 (ja) 配線基板および電子装置
EP3136430B1 (en) Wiring board, electronic device, and electronic module
JP2009170499A (ja) パッケージ
JP4746376B2 (ja) セラミック多層基板及びその製造方法
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
JP7011563B2 (ja) 回路基板および電子部品
CN110291628B (zh) 布线基板、电子装置及电子模块
JP2006173287A (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4769092B2 (ja) 傾斜センサ
JP4345971B2 (ja) セラミックパッケージの製造方法
JP4791313B2 (ja) 配線基板および電子装置
JP4486440B2 (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP2011114032A (ja) 電子部品収納用セラミックパッケージ
JP3909285B2 (ja) 配線基板
JP5158875B2 (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP2003249750A (ja) 配線基板およびその製造方法
JP4167614B2 (ja) 電子部品収納用パッケージ
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
KR100519813B1 (ko) 다층기판의 단자구조 및 그 형성방법
JP2005136266A (ja) セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置
JP2006165177A (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP2005045143A (ja) 突起電極付きセラミック基板の製造方法
JP4558058B2 (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4746376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees