JP4745210B2 - 放電制御装置、放電制御方法及び画像形成装置 - Google Patents
放電制御装置、放電制御方法及び画像形成装置 Download PDFInfo
- Publication number
- JP4745210B2 JP4745210B2 JP2006337310A JP2006337310A JP4745210B2 JP 4745210 B2 JP4745210 B2 JP 4745210B2 JP 2006337310 A JP2006337310 A JP 2006337310A JP 2006337310 A JP2006337310 A JP 2006337310A JP 4745210 B2 JP4745210 B2 JP 4745210B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- end voltage
- power supply
- auxiliary power
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
図1は、本実施形態にかかる画像形成装置100のハードウェア構成を示すブロック図である。図1に示すように、画像形成装置100は、コントローラ10とエンジン部(Engine)60とをPCI(Peripheral Component Interconnect)バスで接続した構成となる。コントローラ10は、画像形成装置100全体の制御と描画(画像形成)、通信、操作部21からの入力、表示部22への画像表示を制御するコントローラである。エンジン部26は、PCIバス27に接続可能なプリンタエンジン等の画像形成手段であり、たとえば白黒プロッタ、1ドラムカラープロッタ、4ドラムカラープロッタ、ファックスユニット等である。なお、このエンジン部26には、所定の記録媒体に画像形成を行うプロッタ等の所謂エンジン部分に加えて、誤差拡散やガンマ変換等の画像処理部分が含まれる。
次に、画像形成装置の第2の実施形態について説明する。なお、上述した第1の実施形態と同様の要素については、同一の符号を用いて示し、その説明は適宜省略する。
次に、画像形成装置の第3の実施形態について説明する。なお、上述した第1及び第2の実施形態と同様の要素については、同一の符号を用いて示し、その説明は適宜省略する。
10 コントローラ
11 CPU
12 システムメモリ(MEM−P)
121 ROM
1211 終止電圧テーブル
1212 終止電圧設定テーブル
1213 終止電圧設定テーブル
122 RAM
13 ノースブリッジ(NB)
14 サウスブリッジ(SB)
15 AGPバス
16 ASIC
17 ローカルメモリ(MEM−C)
18 ハードディスクドライブ(HDD)
21 操作部
22 表示部
23 FCU
24 USB
25 IEEE1394インターフェース
26 エンジン部
27 PCIバス
30 放電制御装置
31 主電源
32 充電回路
33 補助電源
34 放電制御回路
341 ダイオード
342 ダイオード
343 補助電源ON/OFFスイッチ
35 電源回路
36 電流監視回路
361 電流検出用抵抗器
362 増幅器
363 A/Dコンバータ
37 揮発性メモリ
38 リフレッシュ回路
39 システム制御部
40 電圧監視回路
401 抵抗器群
402 スイッチ群
403 抵抗器
404 ResetIC
405 フリップフロップ(FF)
406 トランジスタ
407 抵抗器
411 CPU
412 内部メモリ
413 A/Dコンバータ
414 比較器
50 放電制御装置
51 操作部
52 表示部
53 終止電圧設定部
Claims (10)
- 外部からの指示に応じてリフレッシュを行う通常動作モードと、自発的にリフレッシュを行うセルフリフレッシュモードとを切り替えることが可能な記憶手段に対する、充放電可能な補助電源からの放電制御を行う放電制御装置であって、
前記記憶手段に電力供給を行う主電源のオフからオンへの切り替わり時において、前記記憶手段に前記セルフリフレッシュモードへの移行を指示する制御信号を一時的に出力した後、前記通常動作モードへの移行を指示する制御信号を出力するリフレッシュ手段と、
前記主電源のオン時で且つ前記記憶手段の前記セルフリフレッシュモード時に、当該記憶手段の消費電流を測定する電流測定手段と、
前記電流測定手段が測定した消費電流に基づいて、前記補助電源の終止電圧を導出する終止電圧導出手段と、
前記主電源のオフに伴い放電を開始する前記補助電源の内部電圧が前記終止電圧に到達すると、当該補助電源の放電を停止させる制御手段と、
を備えたことを特徴とする放電制御装置。 - 前記リフレッシュ手段は、前記主電源のオンからオフへの切り替わり時において、前記記憶手段に前記セルフリフレッシュモードへの移行を指示する制御信号を出力することを特徴とする請求項1に記載の放電制御装置。
- 前記消費電流の各値と当該消費電流の各値に対応する前記補助電源の終止電圧とを対応付けた終止電圧導出情報を記憶する設定情報記憶手段をさらに備え、
前記終止電圧導出手段は、前記消費電流に対応する終止電圧を、前記終止電圧設定情報を用いて導出することを特徴とする請求項1に記載の放電制御装置。 - 前記終止電圧情報には、少なくとも前記補助電源の充放電サイクル特性、放電特性に基づいて、前記補助電源の放電深度が所定値以上となる終止電圧が、前記消費電流の値毎に対応付けて設定されていることを特徴とする請求項3に記載の放電制御装置。
- 前記制御手段は、
前記補助電源の内部電圧と前記終止電圧とを比較し、当該内部電圧が前記終止電圧を下回った否かを判定する電圧判定手段と、
前記電圧判定手段による判定の結果、前記内部電圧が前記終止電圧を下回ったと判定された場合に、前記補助電源からの放電を停止させる放電制御手段と、
を備えたことを特徴とする請求項1に記載の放電制御装置。 - 前記電圧判定手段は、前記終止電圧を可変に設定することが可能な設定手段を備え、
前記設定手段は、複数の抵抗器とスイッチとを有し、前記スイッチの切り替えに応じてオン状態となる抵抗器の分圧電圧により、前記終止電圧を設定することを特徴とする請求項5に記載の放電制御装置。 - 前記電圧判定手段は、前記終止電圧を可変に設定することが可能な設定手段を備え、
前記設定手段は、外部からの操作に応じて前記終止電圧を設定可能に構成されていることを特徴とする請求項5に記載の放電制御装置。 - 前記消費電流の値が、所定の範囲内に収まるか否かを判定する電流判定手段をさらに備え、
前記終止電圧導出手段は、前記電流判定手段による判定の結果、前記消費電流が前記所定の範囲内に収まると判定された場合に、当該消費電流に対応する終止電圧を導出することを特徴とする請求項1に記載の放電制御装置。 - 外部からの指示に応じてリフレッシュを行う通常動作モードと、自発的にリフレッシュを行うセルフリフレッシュモードとを切り替えることが可能な記憶手段に対する、充放電可能な補助電源からの放電制御を行う放電制御方法であって、
前記記憶手段に電力供給を行う主電源のオフからオンへの切り替わり時において、前記記憶手段に前記セルフリフレッシュモードへの移行を指示する制御信号を一時的に出力した後、前記通常動作モードへの移行を指示する制御信号を出力するリフレッシュ工程と、
前記主電源のオン時で且つ前記記憶手段の前記セルフリフレッシュモード時に、当該記憶手段の消費電流を測定する電流測定工程と、
前記電流測定工程で測定された消費電流に基づいて、前記補助電源の終止電圧を導出する終止電圧導出工程と、
前記主電源のオフに伴い放電を開始する前記補助電源の内部電圧が前記終止電圧に到達すると、当該補助電源の放電を停止させる制御工程と、
を含むことを特徴とする放電制御方法。 - 印刷対象となる印刷データを記憶し、外部からの指示に応じてリフレッシュを行う通常動作モードと、自発的にリフレッシュを行うセルフリフレッシュモードとを切り替えることが可能な記憶手段と、
前記記憶手段に記憶された印刷データを、所定の記録媒体に記録する画像形成手段と、
前記記憶手段に電力を供給する主電源と、
前記主電源のオフに伴い前記記憶手段に電力を供給する充放電可能な補助電源と、
前記主電源のオフからオンへの切り替わり時において、前記記憶手段に前記セルフリフレッシュモードへの移行を指示する制御信号を一時的に出力した後、前記通常動作モードへの移行を指示する制御信号を出力するリフレッシュ手段と、
前記主電源のオン時で且つ前記記憶手段の前記セルフリフレッシュモード時に、当該記憶手段の消費電流を測定する電流測定手段と、
前記電流測定手段が測定した消費電流に基づいて、前記補助電源の終止電圧を導出する終止電圧導出手段と、
前記補助電源の内部電圧が前記終止電圧に到達すると、当該補助電源の放電を停止させる制御手段と、
を備えたことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337310A JP4745210B2 (ja) | 2006-12-14 | 2006-12-14 | 放電制御装置、放電制御方法及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337310A JP4745210B2 (ja) | 2006-12-14 | 2006-12-14 | 放電制御装置、放電制御方法及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008154321A JP2008154321A (ja) | 2008-07-03 |
JP4745210B2 true JP4745210B2 (ja) | 2011-08-10 |
Family
ID=39655939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006337310A Expired - Fee Related JP4745210B2 (ja) | 2006-12-14 | 2006-12-14 | 放電制御装置、放電制御方法及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4745210B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2530717B2 (ja) * | 1989-05-31 | 1996-09-04 | シャープ株式会社 | 電池電圧判別回路 |
JPH053635A (ja) * | 1991-06-26 | 1993-01-08 | Tokyo Electric Co Ltd | 過放電防止回路 |
JPH05328623A (ja) * | 1992-05-26 | 1993-12-10 | Matsushita Electric Works Ltd | 電池の過放電保護回路 |
JPH11144455A (ja) * | 1997-11-12 | 1999-05-28 | Canon Inc | メモリバックアップ制御装置およびメモリバックアップ制御方法 |
JP2001352694A (ja) * | 2000-06-07 | 2001-12-21 | Fuji Xerox Co Ltd | バックアップ電源装置 |
JP2006128052A (ja) * | 2004-09-30 | 2006-05-18 | Toshiba Tec Corp | 二次電池の放電制御方法および二次電池の放電制御装置 |
-
2006
- 2006-12-14 JP JP2006337310A patent/JP4745210B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008154321A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831701B2 (en) | Monitoring a battery in a portable electronic device | |
US8689032B2 (en) | Secondary battery charging control apparatus | |
US8041977B2 (en) | Notebook battery replacement time-saving method and battery detector thereof | |
KR20080039282A (ko) | 전자 기기, 전자 기기의 충전 방법 및 배터리 | |
JP2003092838A (ja) | 電気機器、コンピュータ装置、インテリジェント電池、電池診断方法、電池状態表示方法、およびプログラム | |
US20080174264A1 (en) | Information processing terminal and display control method | |
JP2014095561A (ja) | 電池制御ic及びその制御方法 | |
US20070150765A1 (en) | Information processing apparatus having electronic device whose operating speed is controlled, and method of controlling the operating speed of the electronic device | |
KR20190055873A (ko) | 표시패널 구동장치 및 이를 갖는 표시장치 | |
JP2006275549A (ja) | 情報端末および電池残量算出方法 | |
JP5475889B2 (ja) | データ処理装置およびデータ処理システム | |
KR20170068696A (ko) | 전압 발생 회로, 전압 발생 회로의 동작 방법 및 표시 장치 | |
US6922151B2 (en) | Battery remaining amount warning circuit | |
US20050225295A1 (en) | Information terminal and battery remaining capacity calculating method | |
JP2008014951A (ja) | 電池残量警告回路 | |
JP2007057320A (ja) | 情報端末、及び、電池残量算出方法 | |
JP4745210B2 (ja) | 放電制御装置、放電制御方法及び画像形成装置 | |
US11910084B2 (en) | Electronic apparatus, control method, and non-transitory computer readable medium | |
JPH10268986A (ja) | 情報機器 | |
JP2007336619A (ja) | 放電装置 | |
KR20160140414A (ko) | 화상 형성장치 및 그 제어방법과, 컴퓨터 프로그램 | |
JP2004341755A (ja) | 情報処理装置 | |
JPH11299111A (ja) | 記憶手段バックアップ制御装置及び記憶手段バックアップ制御方法 | |
JP2009070209A (ja) | 給電制御装置、給電制御方法及び画像形成装置 | |
KR20070016416A (ko) | 직렬로 연결된 복수의 충전지를 순차적으로 충전하는시스템 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |