JP4742696B2 - Storage device - Google Patents
Storage device Download PDFInfo
- Publication number
- JP4742696B2 JP4742696B2 JP2005186722A JP2005186722A JP4742696B2 JP 4742696 B2 JP4742696 B2 JP 4742696B2 JP 2005186722 A JP2005186722 A JP 2005186722A JP 2005186722 A JP2005186722 A JP 2005186722A JP 4742696 B2 JP4742696 B2 JP 4742696B2
- Authority
- JP
- Japan
- Prior art keywords
- variable resistance
- resistance element
- voltage
- information
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に係わる。 The present invention relates to a memory device in which a memory cell is configured by a nonvolatile variable resistance element.
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
Conventional storage devices, particularly storage devices using a flash memory, have been actively used in recent years because they do not require power to hold stored data.
In particular, flash memory is often used as a memory in portable terminal devices including mobile phone devices.
このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある（例えば、非特許文献１参照。）。 In such a storage device using a flash memory, there is a problem that the speed of data writing operation is slow (see, for example, Non-Patent Document 1).
ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。 By the way, the present applicant has previously proposed a nonvolatile variable resistance element that can have characteristics superior to the above-described flash memory.
この可変抵抗素子の膜構成は、例えば、図６の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。
The film structure of the variable resistance element is, for example, a film structure having a
この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ｎ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
Since the
In addition, the data writing speed due to the resistance change can be increased to, for example, about 5 ns, and the operation can be performed with a low voltage (for example, about 1 V) and a low current (for example, about 20 μA).
しかしながら、この可変抵抗素子１０５に対して、データの書き込み或いはデータの消去のうち、一方を多数回連続して行った場合、即ち、多数回連続して同じ極性の電圧を印加した場合には、可変抵抗素子１０５の抵抗値が変化していくことがある。
例えば、同じ極性が連続する回数が増えていくに従って、低抵抗状態の抵抗値が高くなり、高抵抗状態の抵抗値が低くなる。
However, when one of data writing or data erasing is continuously performed many times on the
For example, as the number of consecutive times of the same polarity increases, the resistance value in the low resistance state increases and the resistance value in the high resistance state decreases.
このように抵抗値が変化すると、次に異なるデータを記録する、即ち逆極性の電圧を印加する際に、通常と同じ電圧では正しく記録が行えなかったり、正しく記録を行うために絶対値の大きい電圧が必要になったりすることが考えられる。
このように記録を行うために大きい電圧が必要になるときには、記録の際に印加する電圧パルスについて、パルスの振幅（電圧の大きさ）だけでなくパルスの幅も長くとる必要が生じるため、記録の動作が遅くなってしまうことになる。
When the resistance value changes in this way, when different data is recorded next time, that is, when a reverse polarity voltage is applied, recording cannot be performed correctly with the same voltage as usual, or the absolute value is large in order to perform recording correctly. A voltage may be necessary.
When a large voltage is required for recording in this way, it is necessary to increase not only the pulse amplitude (voltage magnitude) but also the pulse width for the voltage pulse applied during recording. Will slow down.
上述した問題の解決のために、本発明においては、データの記録が良好に行われる記憶装置を提供するものである。 In order to solve the above-described problems, the present invention provides a storage device in which data is recorded favorably.
本発明の記憶装置は、２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有し、このメモリセルに情報を記憶させる記憶装置であって、記録すべき情報に対応する可変抵抗素子の抵抗状態が低抵抗状態であるとき、可変抵抗素子を低抵抗状態とする一方の極性の電圧が可変抵抗素子に印加される前に、他方の極性の電圧が可変抵抗素子に印加されることにより、メモリセルに情報の記録が行われ、記録すべき情報に対応する可変抵抗素子の抵抗状態が高抵抗状態であるとき、可変抵抗素子を高抵抗状態とする他方の極性の電圧が可変抵抗素子に印加される前に、一方の極性の電圧が可変抵抗素子に印加されることにより、メモリセルに情報の記録が行われるものである。 The memory device of the present invention includes a variable resistance element in which a resistance state reversibly changes between a high resistance state and a low resistance state by applying voltages of different polarities to two electrodes. A memory device for storing information in the memory cell, and when the resistance state of the variable resistance element corresponding to the information to be recorded is a low resistance state, the variable resistance element is Before the voltage of one polarity to be in the state is applied to the variable resistance element, the voltage of the other polarity is applied to the variable resistance element, whereby information is recorded in the memory cell, and the information to be recorded becomes When the resistance state of the corresponding variable resistance element is the high resistance state, the voltage of one polarity is changed to the variable resistance element before the voltage of the other polarity that sets the variable resistance element to the high resistance state is applied to the variable resistance element. Applied to And the one in which recording of information in the memory cell.
上述の本発明によれば、記録すべき情報に対応する可変抵抗素子の抵抗状態が低抵抗状態であるとき、可変抵抗素子を低抵抗状態とする一方の極性の電圧が可変抵抗素子に印加される前に、他方の極性の電圧が可変抵抗素子に印加されることにより、メモリセルに情報の記録が行われ、記録すべき情報に対応する可変抵抗素子の抵抗状態が高抵抗状態であるとき、可変抵抗素子を高抵抗状態とする他方の極性の電圧が可変抵抗素子に印加される前に、一方の極性の電圧が可変抵抗素子に印加されることにより、メモリセルに情報の記録が行われるので、情報の記録の際に、可変抵抗素子に常に異なる極性の２つの電圧の組が印加される。
これにより、同一のメモリセルの可変抵抗素子へ、同じ極性の電圧が連続して印加される回数を、最高２回までに抑えることができる。
従って、同じ極性の電圧が多数回連続して印加されることによる、抵抗値の変化を抑制することができ、データの記録に必要となる電圧が大きくなり過ぎないように抑制することができる。
According to the above-described present invention, when the resistance state of the variable resistance element corresponding to the information to be recorded is the low resistance state, a voltage of one polarity that sets the variable resistance element to the low resistance state is applied to the variable resistance element. Before the voltage of the other polarity is applied to the variable resistance element, information is recorded in the memory cell, and the resistance state of the variable resistance element corresponding to the information to be recorded is a high resistance state. The voltage of one polarity is applied to the variable resistance element before the voltage of the other polarity that places the variable resistance element in the high resistance state is applied to the variable resistance element, thereby recording information in the memory cell. since cracking, during recording of information, the set always different polarity of the two voltages to the variable resistance element is applied.
Thereby, the frequency | count that the voltage of the same polarity is continuously applied to the variable resistance element of the same memory cell can be suppressed to a maximum of two times.
Accordingly, it is possible to suppress a change in the resistance value due to the continuous application of the same polarity voltage many times, and it is possible to suppress the voltage required for data recording from becoming too large.
上述の本発明によれば、データの記録に必要となる電圧が大きくなり過ぎないように抑制することができるため、各極性の電圧をそれぞれ一定にしても正しく安定してデータの記録を行うことができる。
即ち、データの記録を良好に行うことができる。
また、可変抵抗素子の抵抗値の変動を抑制することができるため、可変抵抗素子の寿命を長くすることができる。
According to the present invention described above, the voltage required for data recording can be suppressed so as not to become too large, so that data can be recorded correctly and stably even if the voltage of each polarity is constant. Can do.
That is, data can be recorded favorably.
In addition, since the fluctuation of the resistance value of the variable resistance element can be suppressed, the life of the variable resistance element can be extended.
本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。
FIG. 1 shows a schematic cross-sectional view of one embodiment of the variable resistance element according to the present invention.
This
導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ２Ｏ３や、ＳｉＯ２等の絶縁体が挙げられる。
Examples of the material of the conductor film 3 include a metal film containing one or more metal elements selected from Cu, Ag, and Zn, an alloy film (for example, a CuTe alloy film), a metal compound film, and the like.
Examples of the material for the
このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このとき、下部の電極１から上部の電極２へ電流Ｉが流れる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。
When such a material is used, Cu, Ag, and Zn contained in the conductor film 3 are ionized and attracted to the cathode side. Similarly, metal elements other than Cu, Ag, and Zn that have the property of being easily ionized may be used.
Therefore, when a voltage is applied between the
On the other hand, when a voltage is applied between the
上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。
By repeating the above-described change, the resistance value of the
Actually, since the resistance value of the
可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ２Ｏ３膜を膜厚５ｎｍで形成する。
As a specific film configuration of the
前述したように、可変抵抗素子５の抵抗値を高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。これにより、抵抗値の状態に対応して、可変抵抗素子５に２値のデータ（例えば「１」と「０」）を記録することができる。
例えば、前述した「データの書き込み」により「１」の情報を記録し、前述した「データの消去」により「０」の情報を記録することができる。
そして、データの記録を行った後に、可変抵抗素子５に印加されていた電圧を除去しても、可変抵抗素子５の抵抗値の状態が保持されるため、記録されたデータがそのまま保持されることになる。即ち、この可変抵抗素子５は、不揮発性を有する。
As described above, the resistance value of the
For example, information “1” can be recorded by “data writing” described above, and information “0” can be recorded by “data erasing” described above.
After the data recording, even if the voltage applied to the
この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。
A memory (storage device) can be configured by configuring a memory cell using the
ところで、この可変抵抗素子５では、前述したように、同じ極性の電圧を連続して印加することによって、書き込み後の抵抗値（低抵抗状態の抵抗値）が高抵抗側にシフトしていくことや、消去後の抵抗値（高抵抗状態の抵抗値）が低抵抗側にシフトしていくことが起こりうる。
By the way, in the
なお、以下、「データ書き込み」を「１」の情報（データ）の記録とし、「データの消去」を「０」の情報（データ）の記録として、説明を行う。
また、各図面に示す電圧パルスの波形は、図１に示した電流Ｉが流れる電圧極性（データの書き込みに相当）を正極性、その逆の電圧極性を負極性としており、正極性の電圧パルスが図中上向きになり、負極性の電圧パルスが図中下向きになるようにしている。
In the following description, “data writing” is “1” information (data) recording, and “data erasing” is “0” information (data) recording.
The voltage pulse waveform shown in each drawing has a positive polarity for the voltage polarity (corresponding to data writing) through which the current I shown in FIG. 1 flows, and a negative polarity for the opposite voltage polarity. Is upward in the figure, and the negative voltage pulse is downward in the figure.
ここで、記録するデータにおいて、「１」が連続した場合に、可変抵抗素子に印加される電圧パルスを、図７Ａに示す。
図７Ａより、書き込みの電圧パルスＰＷが連続している。このように書き込みの電圧パルスＰＷが多数回連続すると、書き込み後の抵抗値（低抵抗状態の抵抗値）が高抵抗側にシフトしていくことがある。
Here, FIG. 7A shows voltage pulses applied to the variable resistance element when “1” continues in the data to be recorded.
As shown in FIG. 7A, the write voltage pulse PW is continuous. In this way, when the voltage pulse PW for writing continues many times, the resistance value after writing (resistance value in the low resistance state) may shift to the high resistance side.
同様に、記録するデータにおいて、「０」が連続した場合に、可変抵抗素子に印加される電圧パルスを、図７Ｂに示す。
図７Ｂより、消去の電圧パルスＰＥが連続している。このように消去の電圧パルスＰＥが多数回連続すると、消去後の抵抗値（高抵抗状態の抵抗値）が低抵抗側にシフトしていくことがある。
Similarly, FIG. 7B shows voltage pulses applied to the variable resistance element when “0” continues in the data to be recorded.
As shown in FIG. 7B, the erase voltage pulse PE is continuous. Thus, when the erase voltage pulse PE continues many times, the resistance value after erasure (resistance value in the high resistance state) may shift to the low resistance side.
そして、その後、多数回連続したデータとは異なるデータを記録する際には、逆極性の電圧を可変抵抗素子５に印加することになる。
しかしながら、前述したように、可変抵抗素子５の抵抗値がシフトしていくことによって、場合に、通常と同じ電圧では正しく記録が行えなかったり、正しく記録を行うために絶対値の大きい電圧が必要になったりすることが考えられる。
After that, when recording data different from the data that has been repeated many times, a voltage having a reverse polarity is applied to the
However, as described above, when the resistance value of the
そこで、本発明では、書き込みや消去の後に、抵抗値がシフトしていくことを抑制するために、データの記録方法を工夫する。 Therefore, in the present invention, a data recording method is devised in order to prevent the resistance value from shifting after writing or erasing.
続いて、本発明の一実施の形態として、可変抵抗素子を用いてメモリセルを構成した記憶装置（メモリ）における、データ（情報）の記録について説明する。 Subsequently, as one embodiment of the present invention, data (information) recording in a storage device (memory) in which memory cells are configured using variable resistance elements will be described.
本実施の形態では、記憶装置のメモリセルを構成する可変抵抗素子に対して、記録すべきデータに対応する極性の電圧を印加する前に、逆極性の電圧を印加する。
即ち、１回のデータの記録毎に、逆極性の電圧を印加してから、記録すべきデータに対応する極性の電圧を印加するというように、２つの電圧の組を可変抵抗素子に印加する。
In the present embodiment, a reverse polarity voltage is applied to a variable resistance element constituting a memory cell of a memory device before a voltage having a polarity corresponding to data to be recorded is applied.
That is, each time data is recorded, a set of two voltages is applied to the variable resistance element, such as applying a voltage having a reverse polarity and then applying a voltage having a polarity corresponding to the data to be recorded. .
本実施の形態において、１回のデータの記録の際に、可変抵抗素子に印加する電圧パルスの波形を、図２Ａ及び図２Ｂに示す。
図２Ａに示す波形は、「１」の情報の記録を行う場合の波形である。まず、逆極性の電圧パルスとして、従来の消去と同様の電圧パルスＰＥを印加して、引き続き、記録すべき情報に対応する極性の電圧パルスとして、従来の書き込みと同様の電圧パルスＰＷを印加している。即ち、２つの電圧パルスＰＥ，ＰＷの組により、「１」の情報の記録を行う電圧パルスＰ１を構成している。
図２Ｂに示す波形は、「０」の情報の記録を行う場合の波形である。まず、逆極性の電圧パルスとして、従来の書き込みと同様の電圧パルスＰＷを印加して、引き続き、記録すべき情報に対応する極性の電圧パルスとして、従来の消去と同様の電圧パルスＰＥを印加している。即ち、２つの電圧パルスＰＷ，ＰＥの組により、「０」の情報の記録を行う電圧パルスＰ０を構成している。
In this embodiment, the waveform of the voltage pulse applied to the variable resistance element during one data recording is shown in FIGS. 2A and 2B.
The waveform shown in FIG. 2A is a waveform when information “1” is recorded. First, a voltage pulse PE similar to that in the conventional erasing is applied as a voltage pulse having a reverse polarity, and then a voltage pulse PW similar to that in the conventional writing is applied as a voltage pulse having a polarity corresponding to information to be recorded. ing. That is, the voltage pulse P1 for recording the information “1” is constituted by a set of two voltage pulses PE and PW.
The waveform shown in FIG. 2B is a waveform when information “0” is recorded. First, a voltage pulse PW similar to that in conventional writing is applied as a voltage pulse of reverse polarity, and then a voltage pulse PE similar to that in conventional erasing is applied as a voltage pulse of polarity corresponding to information to be recorded. ing. That is, a voltage pulse P0 for recording information of “0” is constituted by a set of two voltage pulses PW and PE.
図２Ａ及び図２Ｂに示した各波形は、可変抵抗素子に印加する電圧であるので、可変抵抗素子の２つの電極にそれぞれ印加する電位の組み合わせは、特に限定されず、各波形に対応する電位差を生じるような任意の組み合わせが可能である。 Since each waveform shown in FIGS. 2A and 2B is a voltage applied to the variable resistance element, a combination of potentials applied to the two electrodes of the variable resistance element is not particularly limited, and a potential difference corresponding to each waveform. Any combination that yields is possible.
情報の記録を行う際に、可変抵抗素子の２つの電極に印加する電位の組み合わせは、例えば、図３Ａに示す形態としてもよく、図３Ｂに示す形態としてもよい。 The combination of potentials applied to the two electrodes of the variable resistance element when recording information may be, for example, the form shown in FIG. 3A or the form shown in FIG. 3B.
図３Ａに示す形態は、可変抵抗素子の一方の電極に、ソース線ＳＬから電位φＳＬを供給すると共に、可変抵抗素子の他方の電極に、ビット線ＢＬから電位φＢＬを供給している。
「１」の情報の記録を行う場合には、ソース線ＳＬ（電位φＳＬ）からパルスを与えた後に、ビット線ＢＬ（電位φＢＬ）からパルスを与える。
「０」の情報の記録を行う場合には、ビット線ＢＬ（電位φＢＬ）からパルスを与えた後に、ソース線ＳＬ（電位φＳＬ）からパルスを与える。
このようにして、可変抵抗素子に対して、図２Ａ及び図２Ｂに示した波形の電圧パルスを印加することができる。
なお、この形態を、図１に膜構成を示した可変抵抗素子５に適用する場合には、ビット線ＢＬを下部の電極１に接続し、ソース線ＳＬを上部の電極２に接続する。
In the embodiment shown in FIG. 3A, the potential φSL is supplied from the source line SL to one electrode of the variable resistance element, and the potential φBL is supplied from the bit line BL to the other electrode of the variable resistance element.
When recording “1” information, a pulse is applied from the bit line BL (potential φBL) after a pulse is applied from the source line SL (potential φSL).
When recording “0” information, a pulse is applied from the source line SL (potential φSL) after a pulse is applied from the bit line BL (potential φBL).
In this manner, the voltage pulse having the waveform shown in FIGS. 2A and 2B can be applied to the variable resistance element.
When this configuration is applied to the
図３Ｂに示す形態は、可変抵抗素子の一方の電極に、一定の電位Ｖｃを供給すると共に、可変抵抗素子の他方の電極に、ビット線ＢＬから電位φＢＬを供給している。
この場合には、一方の電極（電位Ｖｃ）を一定として、ビット線ＢＬ（電位φＢＬ）から他方の電極に逆極性の２つのパルスの組を連続して与える。
一方の電極に供給する一定の電位Ｖｃは、例えば、電源電圧の半分とすることが可能である。
このようにして、可変抵抗素子に対して、図２Ａ及び図２Ｂに示した波形の電圧パルスを印加することができる。
なお、この形態を、図１に膜構成を示した可変抵抗素子５に適用する場合には、ビット線ＢＬを下部の電極１に接続し、一定の電位Ｖｃを上部の電極２に供給する。
In the embodiment shown in FIG. 3B, a constant potential Vc is supplied to one electrode of the variable resistance element, and a potential φBL is supplied from the bit line BL to the other electrode of the variable resistance element.
In this case, one electrode (potential Vc) is kept constant, and a pair of two pulses having opposite polarities is continuously applied from the bit line BL (potential φBL) to the other electrode.
The constant potential Vc supplied to one electrode can be, for example, half of the power supply voltage.
In this manner, the voltage pulse having the waveform shown in FIGS. 2A and 2B can be applied to the variable resistance element.
When this embodiment is applied to the
また、図３Ｂに示した形態とは逆に、可変抵抗素子の一方の電極に逆極性のパルスを連続して与えると共に、他方の電極に一定の電位Ｖｃを供給する形態としてもよい。その場合には、パルスの波形は図３ＢのφＢＬの波形とは上下が逆になる。
このように、一方の電極に一定の電位Ｖｃを供給する形態は、例えば、この一方の電極を複数のメモリセルの可変抵抗素子で共通して形成した構成に適用することができる。
In contrast to the configuration shown in FIG. 3B, a pulse of reverse polarity may be continuously applied to one electrode of the variable resistance element, and a constant potential Vc may be supplied to the other electrode. In that case, the waveform of the pulse is upside down from the waveform of φBL in FIG. 3B.
As described above, a mode in which the constant potential Vc is supplied to one electrode can be applied to, for example, a configuration in which the one electrode is formed in common by variable resistance elements of a plurality of memory cells.
そして、図２Ａ及び図２Ｂに示した電圧パルスＰ１，Ｐ０を用いて、メモリセルを構成する可変抵抗素子にデータの記録を行うので、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数が２回以下に制限される。 2A and 2B is used to record data in the variable resistance element constituting the memory cell, the voltage pulse PW or PE having the same polarity is repeated twice. Limited to:
ここで、本実施の形態において、「１」の情報が４回連続した場合と、「０」の情報が４回連続した場合とにおいて、可変抵抗素子に印加される電圧パルスの波形を、それぞれ図４Ａと図４Ｂに示す。
図４Ａに示すように、「１」の情報が４回連続した場合には、電圧パルスＰ１が４回続くため、同じ極性の電圧パルスＰＷ或いはＰＥが２回連続することはなく、両極性の電圧パルスが交互に現れている。
図４Ｂに示すように、「０」の情報が４回連続した場合には、電圧パルスＰ０が４回続くため、同じ極性の電圧パルスＰＷ或いはＰＥが２回連続することはなく、図４Ａと同様に、両極性の電圧パルスが交互に現れている。
Here, in the present embodiment, the waveform of the voltage pulse applied to the variable resistance element when the information “1” is continued four times and when the information “0” is continued four times, respectively, Shown in FIGS. 4A and 4B.
As shown in FIG. 4A, when the information “1” is continued four times, the voltage pulse P1 continues four times, so the voltage pulse PW or PE having the same polarity does not continue twice. Voltage pulses appear alternately.
As shown in FIG. 4B, when the information “0” is continued four times, the voltage pulse P0 continues four times, so that the voltage pulse PW or PE of the same polarity does not continue twice. Similarly, bipolar voltage pulses appear alternately.
また、本実施の形態において、「１」の情報の次に「０」の情報が続く場合と、「０」の情報の次に「１」の情報が続く場合とにおいて、可変抵抗素子に印加される電圧パルスの波形を、それぞれ図５Ａと図５Ｂに示す。
図５Ａに示すように、「１」の情報の次に「０」の情報が続く場合には、電圧パルスＰ１（ＰＥ，ＰＷ）の次に電圧パルスＰ０（ＰＷ，ＰＥ）が続くため、電圧パルスＰＷが２回連続するが、その直後に逆極性の電圧パルスＰＥが印加される。
図５Ｂに示すように、「０」の情報の次に「１」の情報が続く場合には、電圧パルスＰ０（ＰＷ，ＰＥ）の次に電圧パルスＰ１（ＰＥ，ＰＷ）が続くため、電圧パルスＰＥが２回連続するが、その直後に逆極性の電圧パルスＰＷが印加される。
即ち、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数は、２回までとなる。
In the present embodiment, the “1” information is followed by “0” information, and the “0” information is followed by “1” information. The waveform of the voltage pulse is shown in FIGS. 5A and 5B, respectively.
As shown in FIG. 5A, when the information “0” follows the information “1”, the voltage pulse P0 (PW, PE) follows the voltage pulse P1 (PE, PW). Although the pulse PW continues twice, a voltage pulse PE having a reverse polarity is applied immediately after that.
As shown in FIG. 5B, when the information “1” follows the information “0”, the voltage pulse P1 (PE, PW) follows the voltage pulse P0 (PW, PE). The pulse PE continues twice, but immediately after that, a voltage pulse PW having a reverse polarity is applied.
That is, the number of consecutive voltage pulses PW or PE having the same polarity is up to twice.
以上から、「１」の情報と「０」の情報との任意の組み合わせに対して、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数が、２回以下となる。 From the above, the number of consecutive voltage pulses PW or PE of the same polarity for an arbitrary combination of “1” information and “0” information is two or less.
なお、本実施の形態の構成において、各メモリセルの可変抵抗素子に記憶されている情報の読み出しは、従来と同様に行うことができる。
即ち、書き込みや消去の閾値電圧よりも絶対値の小さい、読み出し電圧を印加して、可変抵抗素子の抵抗値を検知することによって、読み出しを行うことができる。
Note that in the structure of this embodiment, reading of information stored in the variable resistance element of each memory cell can be performed in the same manner as in the past.
That is, reading can be performed by applying a read voltage whose absolute value is smaller than the threshold voltage for writing or erasing and detecting the resistance value of the variable resistance element.
上述の本実施の形態によれば、記憶装置のメモリセルを構成する可変抵抗素子に対して、記録すべきデータに対応する極性の電圧を印加する前に、逆極性の電圧を印加している。即ち、１回のデータの記録毎に、逆極性の電圧を印加してから、記録すべきデータに対応する極性の電圧を印加するというように、２つの電圧の組を可変抵抗素子に印加している。
これにより、同じ極性の電圧パルスＰＷ或いはＰＥが連続する回数を、２回以下に抑制することができる。
According to the present embodiment described above, the reverse polarity voltage is applied to the variable resistance element constituting the memory cell of the memory device before the voltage having the polarity corresponding to the data to be recorded is applied. . That is, each time data is recorded, a pair of two voltages is applied to the variable resistance element, such as applying a voltage having a reverse polarity and then applying a voltage having a polarity corresponding to the data to be recorded. ing.
Thereby, the frequency | count that the voltage pulse PW or PE of the same polarity continues can be suppressed to 2 times or less.
従って、同じ極性の電圧が多数回連続して印加されることによる、可変抵抗素子の抵抗値の変化を抑制することができ、データの記録に必要となる電圧が大きくなり過ぎないように抑制することができる。
これにより、各極性の電圧をそれぞれ一定にしても、正しく安定してデータの記録を行うことができ、データの記録を良好に行うことができる。
また、可変抵抗素子の抵抗値の変動を抑制することができるため、可変抵抗素子の寿命を長くすることができる。
Therefore, it is possible to suppress a change in the resistance value of the variable resistance element caused by applying a voltage of the same polarity many times in succession, and to suppress a voltage required for data recording from becoming too large. be able to.
Thereby, even if the voltage of each polarity is made constant, data can be recorded correctly and stably, and data can be recorded satisfactorily.
In addition, since the fluctuation of the resistance value of the variable resistance element can be suppressed, the life of the variable resistance element can be extended.
即ち、本実施の形態の構成により、良好に動作して、寿命が長い、記憶装置（メモリ）を実現することが可能になる。 In other words, the structure of this embodiment makes it possible to realize a storage device (memory) that operates well and has a long lifetime.
上述の実施の形態では、１組の逆極性の電圧パルスＰＷ，ＰＥを連続して可変抵抗素子に印加しているが、１組の逆極性の電圧パルスの間に、いったんどちらの極性でもない中間電位に戻る期間があっても構わない。ただし、この中間電位の期間は長くなり過ぎないように設定して、データの記録速度が低くならないようにする。 In the above-described embodiment, a pair of reverse polarity voltage pulses PW and PE are continuously applied to the variable resistance element. However, during the pair of reverse polarity voltage pulses, neither polarity is once set. There may be a period for returning to the intermediate potential. However, the period of the intermediate potential is set so as not to be too long so that the data recording speed does not decrease.
本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。
In the present invention, the variable resistance element is not limited to the configuration of the
例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成、等が考えられる。 For example, (1) a structure in which the order of lamination is reversed from that in FIG. 1 and a conductor film is laminated on an insulator film, (2) a structure in which the conductor film also serves as an electrode, and (3) instead of providing a conductor film, A configuration in which a metal element used for the conductor film is included in the insulator film is conceivable.
また、可変抵抗素子としては、前述した、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、連続して同じ極性の電圧パルスを印加した場合に、抵抗値等が変化していく可変抵抗素子であれば、本発明を適用して、抵抗値の変化を抑制することが可能である。
The variable resistance element has various configurations other than the above-described variable resistance element having a metal element that is easily ionized and an insulator film.
Even if the variable resistance elements have other configurations, the present invention can be applied to any resistance element whose resistance value changes when voltage pulses having the same polarity are continuously applied. It is possible to suppress this change.
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。 The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.
１，２ 電極、３ 導体膜、４ 絶縁体膜、５ 可変抵抗素子 1, 2 electrodes, 3 conductor films, 4 insulator films, 5 variable resistance elements
Claims (2)
前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置であって、
記録すべき情報に対応する前記可変抵抗素子の抵抗状態が低抵抗状態であるとき、前記可変抵抗素子を低抵抗状態とする一方の極性の電圧が前記可変抵抗素子に印加される前に、他方の極性の電圧が前記可変抵抗素子に印加されることにより、前記メモリセルに情報の記録が行われ、
記録すべき情報に対応する前記可変抵抗素子の抵抗状態が高抵抗状態であるとき、前記可変抵抗素子を高抵抗状態とする他方の極性の電圧が前記可変抵抗素子に印加される前に、一方の極性の電圧が前記可変抵抗素子に印加されることにより、前記メモリセルに情報の記録が行われる
記憶装置。 A variable resistance element in which a resistance state reversibly changes between a high resistance state and a low resistance state by applying voltages of different polarities to the two electrodes;
A storage device having a plurality of memory cells made of the variable resistance elements and storing information in the memory cells,
When the resistance state of the variable resistance element corresponding to the information to be recorded is a low resistance state, before the voltage of one polarity that makes the variable resistance element a low resistance state is applied to the variable resistance element, the other Is applied to the variable resistance element, information is recorded in the memory cell ,
When the resistance state of the variable resistance element corresponding to the information to be recorded is a high resistance state, before the voltage of the other polarity that makes the variable resistance element a high resistance state is applied to the variable resistance element, A memory device in which information is recorded in the memory cell when a voltage having a polarity of is applied to the variable resistance element .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005186722A JP4742696B2 (en) | 2005-06-27 | 2005-06-27 | Storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005186722A JP4742696B2 (en) | 2005-06-27 | 2005-06-27 | Storage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007004935A JP2007004935A (en) | 2007-01-11 |
| JP4742696B2 true JP4742696B2 (en) | 2011-08-10 |
Family
ID=37690381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005186722A Expired - Fee Related JP4742696B2 (en) | 2005-06-27 | 2005-06-27 | Storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4742696B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017104704A1 (en) * | 2015-12-15 | 2017-06-22 | Ntn株式会社 | Clutch unit |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5262402B2 (en) * | 2008-08-04 | 2013-08-14 | 富士通株式会社 | Storage device and data holding method |
| US8305795B2 (en) | 2009-04-27 | 2012-11-06 | Panasonic Corporation | Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device |
| JP4838399B2 (en) | 2010-03-30 | 2011-12-14 | パナソニック株式会社 | Nonvolatile memory device and method of writing to nonvolatile memory device |
| JP5133471B2 (en) * | 2011-03-25 | 2013-01-30 | パナソニック株式会社 | Resistance variable nonvolatile element writing method and memory device |
| JP5672143B2 (en) * | 2011-05-16 | 2015-02-18 | 日本電気株式会社 | Control method of resistance change element and semiconductor device |
| US8942025B2 (en) | 2011-08-10 | 2015-01-27 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory element writing method |
| JP5209151B1 (en) | 2011-08-11 | 2013-06-12 | パナソニック株式会社 | Method of writing resistance variable nonvolatile memory element |
| JP5250726B1 (en) | 2011-12-02 | 2013-07-31 | パナソニック株式会社 | Resistance change nonvolatile memory element writing method and resistance change nonvolatile memory device |
| WO2013140754A1 (en) | 2012-03-23 | 2013-09-26 | パナソニック株式会社 | Resistance-changing non-volatile storage element writing method and resistance-changing non-volatile storage device |
| JP5602175B2 (en) * | 2012-03-26 | 2014-10-08 | 株式会社東芝 | Nonvolatile semiconductor memory device and data writing method thereof |
| JP5911814B2 (en) | 2012-09-12 | 2016-04-27 | 株式会社東芝 | Resistance change memory |
| JP2014211937A (en) | 2013-04-03 | 2014-11-13 | パナソニック株式会社 | Writing method of resistance-change type nonvolatile memory element and resistance-change type nonvolatile memory device |
| US9443587B1 (en) * | 2015-07-21 | 2016-09-13 | Winbond Electronics Corp. | Resistive memory apparatus and writing method thereof |
| US10157650B1 (en) * | 2017-07-26 | 2018-12-18 | Micron Technology, Inc. | Program operations in memory |
| WO2019082860A1 (en) * | 2017-10-25 | 2019-05-02 | 日本電気株式会社 | Rewrite method for resistance change element, and non-volatile storage device using resistance change element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188355A (en) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | Semiconductor integrated circuit |
| JP2004185754A (en) * | 2002-12-05 | 2004-07-02 | Sharp Corp | Erasing method of semiconductor storage device and memory cell array |
| JP2004273615A (en) * | 2003-03-06 | 2004-09-30 | Matsushita Electric Ind Co Ltd | Resistance change type memory |
| WO2005104134A1 (en) * | 2004-04-23 | 2005-11-03 | Qimonda Ag | Method and device for programming cbram memory cells |
| JP2006221737A (en) * | 2005-02-10 | 2006-08-24 | Renesas Technology Corp | Semiconductor integrated circuit system |
-
2005
- 2005-06-27 JP JP2005186722A patent/JP4742696B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188355A (en) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | Semiconductor integrated circuit |
| JP2004185754A (en) * | 2002-12-05 | 2004-07-02 | Sharp Corp | Erasing method of semiconductor storage device and memory cell array |
| JP2004273615A (en) * | 2003-03-06 | 2004-09-30 | Matsushita Electric Ind Co Ltd | Resistance change type memory |
| WO2005104134A1 (en) * | 2004-04-23 | 2005-11-03 | Qimonda Ag | Method and device for programming cbram memory cells |
| JP2007525785A (en) * | 2004-04-23 | 2007-09-06 | キモンダ アクチエンゲゼルシャフト | WRITE APPARATUS FOR MEMORY CELLS OF CONDUCTIVE BRIDGE STRUCTURE RANDOM ACCESS MEMORY AND WRITE METHOD FOR THE MEMORY CELLS |
| JP2006221737A (en) * | 2005-02-10 | 2006-08-24 | Renesas Technology Corp | Semiconductor integrated circuit system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017104704A1 (en) * | 2015-12-15 | 2017-06-22 | Ntn株式会社 | Clutch unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007004935A (en) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4742696B2 (en) | Storage device | |
| JP4701862B2 (en) | Storage device initialization method | |
| JP5250726B1 (en) | Resistance change nonvolatile memory element writing method and resistance change nonvolatile memory device | |
| JP4475098B2 (en) | Storage element and driving method thereof | |
| JP5012312B2 (en) | Driving method of storage device | |
| JP4297136B2 (en) | Storage device | |
| JP4670252B2 (en) | Storage device | |
| JP4696715B2 (en) | Storage device and storage device driving method | |
| JP5209151B1 (en) | Method of writing resistance variable nonvolatile memory element | |
| JP5400253B1 (en) | Resistance change nonvolatile memory element writing method and resistance change nonvolatile memory device | |
| US7583525B2 (en) | Method of driving storage device | |
| JP2014211937A (en) | Writing method of resistance-change type nonvolatile memory element and resistance-change type nonvolatile memory device | |
| JP2008034057A (en) | Semiconductor storage device | |
| JP2007133930A (en) | Method of verifying storage apparatus | |
| JP4816088B2 (en) | Storage device initialization method | |
| JP2012203926A (en) | Resistance change memory | |
| JP2009146479A (en) | Storage device and information re-recording method | |
| JP4742824B2 (en) | Storage device initialization method | |
| JPWO2010026664A1 (en) | Nonvolatile memory element and nonvolatile memory device | |
| JP2006032867A (en) | Storage element and drive method thereof | |
| JP2014063549A (en) | Semiconductor storage device | |
| JP2009104715A (en) | Method and device for driving variable resistance element | |
| JP2006179560A (en) | Reproducing method of storage element and memory circuit | |
| WO2010026663A1 (en) | Nonvolatile storage element and nonvolatile storage device | |
| JP4483540B2 (en) | Storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |