New! View global litigation for patent families

JP4696715B2 - The driving method of a storage device and storage device - Google Patents

The driving method of a storage device and storage device

Info

Publication number
JP4696715B2
JP4696715B2 JP2005180958A JP2005180958A JP4696715B2 JP 4696715 B2 JP4696715 B2 JP 4696715B2 JP 2005180958 A JP2005180958 A JP 2005180958A JP 2005180958 A JP2005180958 A JP 2005180958A JP 4696715 B2 JP4696715 B2 JP 4696715B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005180958A
Other languages
Japanese (ja)
Other versions
JP2007004849A (en )
Inventor
朋人 対馬
信道 岡崎
恒則 椎本
勝久 荒谷
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistance random access memory [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistance random access memory [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistance random access memory [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data

Description

本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置及び記憶装置の駆動方法に係わる。 The present invention relates to a driving method of a storage device and a storage device in which the memory cell by the variable resistor element of the non-volatile.

従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。 Conventional storage device, in particular a storage device using a flash memory, since the power for holding storage data is unnecessary, in recent years, has come to be extensively used.
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。 In particular, including a mobile phone device, a portable terminal device, a flash memory is widely used as a memory.

このようなフラッシュメモリを用いた記憶装置においては、書き換えを繰り返すに従い、徐々に特性が劣化していくため、書き換え可能回数が有限となっている(例えば、特許文献1参照。)。 In such a storage device using a flash memory in accordance with repeated rewriting, because gradually characteristic is gradually degraded, the number of rewritable times has a finite (e.g., see Patent Document 1.).

特開2004−220644号公報(段落番号[0002]) JP 2004-220644 JP (paragraph [0002])

ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。 Incidentally, the present applicant has previously can have superior properties than the flash memory mentioned above, we have proposed a variable resistance element in a nonvolatile.

この可変抵抗素子の膜構成は、例えば、図4の断面図に示すように、2つの電極101,102の間に導体膜103と絶縁体膜104を持つ膜構成になっている。 Film structure of the variable resistance element, for example, has a film configuration having a conductive film 103 and the insulating film 104 between as shown in the sectional view of FIG. 4, the two electrodes 101 and 102. 導体膜103から絶縁体膜104に向かって電流Iが流れるように電圧をかけると、可変抵抗素子105が低抵抗に変化してデータが書き込まれ、絶縁体膜104から導体膜103に向かって電流が流れるように電圧をかけると、可変抵抗素子105が高抵抗に変化してデータが消去される。 When the conductive film 103 applies a voltage so that the current I flows toward the insulation film 104, the variable resistive element 105 is data changes to the low resistance is written, the current toward the conductive film 103 of an insulator film 104 applying a voltage to flow is, the variable resistive element 105 is data is erased changed to a high resistance.

この構成の可変抵抗素子105は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。 Variable resistance element 105 in this configuration, as compared with a flash memory or the like, it is possible to configure the memory cell with a simple structure, without the size dependence of the device, it is possible to obtain a large signal, the scaling It has the advantage that strong.
また、抵抗変化によるデータ書き込み速度を例えば5n秒程度と速くすることができ、また低電圧(例えば1V程度)かつ低電流(例えば20μA程度)で動作させることができるという利点を有する。 Also it has the advantage that the data write speed by the resistance change for example can be made faster about 5n sec, also can be operated in and a low voltage (e.g., about 1V) low current (for example, about 20 .mu.A).

しかしながら、この可変抵抗素子105に対して、繰り返してデータの書き換えを行った場合、抵抗値や抵抗変化率といった特性が、図5に示すように変化していく。 However, with respect to the variable resistor element 105, if the rewriting of data was performed by repeating, characteristics such as the resistance value and the resistance change rate, will change as shown in FIG.
即ち、書き換え回数が増えていくに従って、書き込み後の低抵抗状態の抵抗値R が高くなり、消去後の高抵抗状態の抵抗値R が低くなり、これらの抵抗値の比(R /R ;以下、「抵抗変化率」と呼ぶ)が小さくなっていく。 That is, according gradually increasing the number of rewrites, the resistance value R L of the low resistance state after writing is increased, the resistance value R H of the high-resistance state after erasing is low, the ratio of these resistance (R H / R L; hereinafter, referred to as "resistance change rate") becomes smaller.

また、データの書き込みやデータの消去の際には、可変抵抗素子105に電圧パルスを印加している。 At the time of erasing data write or data is by applying a voltage pulse to the variable resistance element 105.
この電圧パルスの幅(時間)と、抵抗値や抵抗変化率といった特性との関係を、図6及び図7に示す。 The width of the voltage pulse (time), such as the resistance value and the resistance change ratio the relationship between the characteristics shown in FIGS. 図6は、初期の状態から、書き込みを1回行った後の低抵抗状態の抵抗値R と、その後消去を1回行った後の高抵抗状態の抵抗値R と、抵抗変化率とを示している。 6, from the initial state, the resistance value R H of the low resistance state after once writing, the resistance value R L of the high-resistance state after then erased once, and the rate of change in resistance the shows. 図7は、ある程度繰り返してデータの書き換えを行った後の状態で、同様に、書き込みを行った後の低抵抗状態の抵抗値R と消去を行った後の高抵抗状態の抵抗値R と、抵抗変化率とを示している。 Figure 7 is a state after the rewriting of the data is repeated a certain extent, similarly, the resistance value of the high resistance state after erasing the resistance value R H of the low resistance state after writing R L When shows the rate of resistance change.

図6及び図7より、電圧パルスの幅を短くした場合、データの書き換えを繰り返すことによる、抵抗変化率の減少が顕著であることがわかる。 6 and 7, when shortening the width of the voltage pulse, due to repeated rewriting of data, reduction of the resistance change rate is found to be significant.
これに対して、電圧パルスの幅を充分長くした場合には、抵抗変化率の減少を抑制することができるが、単位時間当たりの書き換え可能な回数が少なくなり、書き換え速度が低下することになる。 In contrast, when a sufficiently long width of the voltage pulse, but a decrease in rate of change in resistance can be suppressed, the less rewritable number of times per unit time, so that the rewriting speed decreases .

従って、この可変抵抗素子105でも、フラッシュメモリと同様に、書き換え回数が有限となってしまっている。 Therefore, even in this variable resistance element 105, similarly to the flash memory, the rewrite count is has become finite.

上述した問題の解決のために、本発明においては、メモリセルを構成する可変抵抗素子の書き換え可能回数を多くすることができ、寿命を長くすることが可能である記憶装置及び記憶装置の駆動方法を提供するものである。 In order to solve the above problems, in the present invention, the number of rewritable times of the variable resistor element constituting the memory cell can be increased, the driving method of a storage device and storage device is capable of long life it is intended to provide.

本発明の記憶装置は、2つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、可変抵抗素子から成るメモリセルを複数有し、メモリセルに情報を記憶させるものであって、可変抵抗素子の特性変動の指標となる評価値を計測する、計測手段を備え、計測手段で計測された評価値が、所定の値に達したときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程が行われるものである。 Memory device of the present invention, by applying different polarity of voltages to the two electrodes, a variable resistive element that varies reversibly between resistance state and high resistance state and low resistance state, the variable resistance element a plurality of memory cells formed, there is for storing information in a memory cell, for measuring an evaluation value indicative of characteristic variation of the variable resistor element, comprises a measuring means, an evaluation value measured by the measuring means , upon reaching a predetermined value, the variable resistance element longer width than the voltage pulse applied at the time of recording information, by applying a voltage pulse, in which the process for restoring the properties is carried out is there.
本発明の記憶装置の駆動方法は、2つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、可変抵抗素子から成るメモリセルを複数有し、メモリセルに情報を記憶させる記憶装置を駆動する際に、可変抵抗素子の特性変動の指標となる評価値を計測し、計測した評価値が、所定の値に達しているときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程を行うものである。 The driving method of the memory device of the present invention, by applying different polarity of voltages to the two electrodes, a variable resistive element that varies reversibly between resistance state and high resistance state and low resistance state, the variable a plurality of memory cells consisting of resistive element, when driving a storage device for storing information in a memory cell, measures the evaluation value indicative of characteristic variation of the variable resistance element, evaluation value measurement, predetermined when it has reached value, the variable resistance element longer width than the voltage pulse applied at the time of recording information, by applying a voltage pulse, and performs a process to restore the properties.

上述の本発明の記憶装置の構成、並びに本発明の記憶装置の駆動方法によれば、可変抵抗素子の特性変動の指標となる評価値を計測していることにより、情報の記録を繰り返し行って可変抵抗素子の特性が変動したことを、検知することができる。 The above-mentioned arrangement of the storage device of the present invention, and according to the driving method of a storage device of the present invention, by which to measure the evaluation value indicative of characteristic variation of the variable resistance element, by repeating the recording of information that characteristic of the variable resistance element is changed, it can be detected.
そして、計測した評価値が、所定の値に達しているときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程(再初期化課程)を行うので、変動した可変抵抗素子の特性を回復させて、再び書き換えを行うことができるようになる。 Then, evaluation value measurement, when has reached a predetermined value, the variable resistance element longer width than the voltage pulse applied at the time of recording information, by applying a voltage pulse, the characteristic since the process for restoring (re-initialization program), by restoring the characteristics of the variable resistive element changes, it is possible to perform the rewriting again.
このとき、特性変動の指標となる評価値の所定の値(制限値)を設定することにより、可変抵抗素子から成るメモリセルに対して、書き換え可能回数を超える書き換えが行われないように、記憶装置を管理することが可能になる。 At this time, by setting the predetermined value of the evaluation value indicative of characteristic variation (limit value), the memory cell comprising a variable resistive element, so is not performed rewritten more than the number of rewritable times, storage it is possible to manage the device.

上述の本発明によれば、記憶装置のメモリセルを構成する可変抵抗素子の特性変動を復元して、記憶装置の耐久性を高めることができる。 According to the invention described above, to restore the characteristic variation of the variable resistance element constituting a memory cell of the memory device, it is possible to enhance the durability of the storage device.
従って、書き換え可能回数が充分に多く、寿命の長い記憶装置(メモリ)を実現することが可能になる。 Therefore, the number of rewritable times is sufficiently large, it is possible to realize a long storage life (memory).

本発明に係る可変抵抗素子の一形態の概略断面図を、図1に示す。 A schematic cross-sectional view of one embodiment of a variable resistance element according to the present invention, shown in FIG.
この可変抵抗素子5は、2つの電極1,2の間に導体膜3と絶縁体膜4を持つ膜構成になっている。 The variable resistance element 5 has a film structure having a conductive film 3 insulator film 4 between the two electrodes 1, 2. 即ち、図4に示した可変抵抗素子105と同様の膜構成である。 That is, the same film structure as the variable resistance element 105 shown in FIG.

導体膜3の材料としては、例えば、Cu,Ag,Znから選ばれる1つ以上の金属元素を含有する金属膜、合金膜(例えばCuTe合金膜)、金属化合物膜等が挙げられる。 As the material of the conductive film 3, for example, Cu, Ag, a metal film containing one or more metal elements selected from Zn, an alloy film (e.g. CuTe alloy film), a metal compound film and the like.
また、絶縁体膜4の材料としては、例えば、アモルファスGd や、SiO 等の絶縁体が挙げられる。 As a material of the insulator film 4, for example, or amorphous Gd 2 O 3, an insulator such as SiO 2 and the like.

このような材料を用いた場合、導体膜3に含まれるCu,Ag,Znが、イオン化して陰極側に引き寄せられる性質を有する。 When using such materials, Cu contained in the conductive film 3, Ag, Zn has the property of being attracted to the cathode side to ionize. なお、同様にイオン化しやすい性質を有する、Cu,Ag,Zn以外の金属元素を用いてもよい。 Incidentally, similarly have a property of easily ionized, Cu, Ag, may be used a metal element other than Zn.
従って、電極1,2間に、絶縁体膜4側の電極2が低電位になるように電圧を加えると、金属元素のイオンが電極2に引き寄せられて、絶縁体膜4内に入っていく。 Thus, between the electrodes 1 and 2, the electrode 2 of the insulator film 4 side when a voltage is applied so that the low potential, ions of metal elements are attracted to the electrode 2, going into the insulator film 4 . そして、イオンが電極2まで到達すると、上下の電極1,2間が導通して抵抗値が下がることになる。 When the ions reach the electrode 2, the resistance value in conduction between upper and lower electrodes 1, 2 is reduced. このようにして、可変抵抗素子5へのデータ(情報)の書き込みが行われる。 In this way, writing of data to the variable resistive element 5 (information) is performed.
一方、電極1,2間に、導体膜3側の電極1が低電位になるように電圧を加えると、金属元素がイオン化して電極1に引き寄せられて、絶縁体膜4から抜けていくため、上下の電極1,2間の絶縁性が増して、抵抗値が上がることになる。 On the other hand, between the electrodes 1 and 2, the electrode 1 of the conductive film 3 side applies a voltage so that the low potential, the metal element are attracted to the electrode 1 is ionized, since escapes from the insulator film 4 , increasing the insulation between 1,2 upper and lower electrodes, the resistance value increases. このようにして、可変抵抗素子5に対してデータ(情報)の消去が行われる。 In this way, the erasure of data (information) is performed on the variable resistor element 5.

上述した変化を繰り返すことにより、可変抵抗素子5の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。 By repeating the change described above, the resistance value of the variable resistance element 5, can be reversibly changed between a high resistance state and the low resistance state.
実際には、絶縁体膜4中の金属元素のイオンの量によって、絶縁体膜4の抵抗値が変化しているので、絶縁体膜4を情報が記憶・保持される記憶層とみなすことができる。 In practice, the amount of ions of the metal elements of the insulator film 4, the resistance value of the insulating film 4 is changed, it is regarded as a memory layer insulator film 4 information is stored and held it can.

可変抵抗素子5の具体的な膜構成としては、例えば、導体膜3としてCuTe膜を膜厚20nmで形成し、その上に絶縁体膜4としてアモルファスGd 膜を膜厚5nmで形成する。 Specific membrane structure of the variable resistance element 5, for example, a CuTe film was formed in a thickness of 20nm as the conductive film 3, an amorphous Gd 2 O 3 film with a thickness of 5nm as the insulator film 4 thereon .

この可変抵抗素子5を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ(記憶装置)を構成することができる。 By using this variable resistive element 5 constitute a memory cell, and a number of such memory cells may constitute a memory (storage device).

ところで、この可変抵抗素子5では、繰り返して書き換え動作を実行することによって、図5に示したように、消去後の抵抗値(高抵抗状態の抵抗値)R が低抵抗側にシフトしていくと共に、書き込み後の抵抗値(低抵抗状態の抵抗値)R が高抵抗側にシフトしていくため、これらの抵抗値の比R /R (以下、「抵抗変化率」と呼ぶ)が減少していく。 Incidentally, in the variable resistance element 5, by performing a rewrite operation is repeated, as shown in FIG. 5, the resistance value (the resistance value of the high-resistance state) after erase R H is shifted to the low resistance side with go, the resistance value after writing (the resistance value in the low resistance state) because R L is gradually shifted to the high-resistance, the ratio of these resistance values R H / R L (hereinafter, referred to as "resistance change rate" ) decreases.

また、書き込み時や消去時に印加する電圧パルスを短くすると、図6及び図7に示したように、書き換え動作を繰り返すことによる、抵抗値及び抵抗変化率の変動が顕著になる。 Moreover, shortening the voltage pulse applied at the time of or erasing writing, as shown in FIGS. 6 and 7, due to repeated rewriting operation, variations in resistance value and resistance change rate becomes remarkable.

この抵抗値及び抵抗変化率の変動は、可変抵抗素子5に対して、再初期化を行うことにより、ある程度回復させることができる。 Variations in the resistance value and the resistance change rate, the variable resistance element 5, by performing the reinitialization can be to some extent recovered.
即ち、再初期化過程として、可変抵抗素子5が特性変動したメモリセルに対して、通常のデータの書き込み時間より長い時間の書き込みパルス(書き込み電圧のパルス)を印加し、しかる後に、データの消去時間より長い時間の消去パルス(消去電圧のパルス)をメモリセルに印加する。 That is, as the re-initialization process, the memory cell the variable resistance element 5 has characteristics vary, a normal data write time longer than the time of the write pulse (the pulse write voltage) is applied, thereafter, erasing the data an erase pulse of longer than the time (pulse of the erase voltage) is applied to the memory cell.
このように再初期化を行うことにより、変動した特性を、ある程度回復させることができる。 Thus, by performing reinitialization, the variation characteristics may be somewhat restored.

なお、再初期化に必要なパルス幅は、書き込み・消去ともに、おおよそ1μ秒〜1秒である。 It should be noted that the pulse width required to re-initialization, in both writing and erasing, is approximately 1μ seconds to 1 second.
通常の書き込み・消去においては、パルス電圧の幅が1n秒〜100n秒である。 In normal writing and erasing, the width of the pulse voltage is 1n sec ~100n seconds.
従って、再初期化においては、書き込み・消去の場合の10倍以上のパルス幅とする。 Thus, in the re-initialization, and 10 times the pulse width in the case of writing and erasing.
より好ましくは、再初期化の際の電圧パルスの幅を、100m秒以上として、書き込み・消去の電圧パルスとの差を充分に大きくする。 More preferably, the width of the voltage pulse during the reinitialization, as above 100m seconds, enough to increase the difference between the voltage pulses of the write and erase.

図1の可変抵抗素子5において、再初期化後に回復した周波数特性(可変抵抗素子5に印加する電圧のパルス幅と、抵抗値及び抵抗変化率との関係)を、図2に示す。 In the variable resistance element 5 in FIG. 1, (a pulse width of the voltage applied to the variable resistance element 5, the relationship between the resistance value and the resistance change rate) frequency characteristic recovered after reinitialization is shown in FIG.
図2より、図6に示した初期の周波数特性と、ほぼ同じ程度まで、周波数特性が回復していることがわかる。 From FIG. 2, the initial frequency characteristics shown in FIG. 6, to about the same extent, it can be seen that the frequency characteristic is recovering.

再初期化後の書き換え可能回数は、再初期化前の書き換え可能回数よりも若干少なくなる。 Number of rewritable times after re-initialization is slightly less than the number of write cycles before reinitialization. このため、再初期化を無限に実行することはできないが、再初期化が不可能になるまでは、何度も再初期化を行って特性を回復することが可能である。 Therefore, it is not possible to perform re-initialize indefinitely until reinitialization is impossible, it is possible to recover the characteristics by performing the reinitialization many times.

なお、特性を回復する効果はやや劣るが、データの消去時間より長い時間の消去パルス(消去電圧のパルス)のみを、可変抵抗素子5に印加するだけでも、再初期化を行うことが可能である。 Although the effect is slightly inferior to recover the property, only erase pulse of longer than erasing time of the data (the pulse of the erase voltage) alone applied to the variable resistive element 5, you can perform reinitialization is there.

続いて、本発明の一実施の形態として、図1に示した可変抵抗素子5を用いてメモリセルを構成した記憶装置(メモリ)に対して、特性変動を監視して、再初期化を行うように駆動する方法を説明する。 Then, as an embodiment of the present invention, the storage device that a memory cell using the variable resistance element 5 shown in FIG. 1 (memory), to monitor the characteristic variation performs reinitialization the method of driving as described.

本実施の形態では、記憶装置(メモリ)が、メモリセルの書き込みの度に更新される書き込み回数表を備えた構成とする。 In this embodiment, the storage device (memory) is a structure having a write count table is updated every time the writing of the memory cell.
このような書き込み回数表を備えることにより、メモリセルを構成する可変抵抗素子5への書き込みの回数を計測することができ、可変抵抗素子5の書き換え可能回数(書きこみ回数と消去回数との和の上限に相当する)に対応して、書き込み回数を制限するように管理することが可能になる。 Sum of By providing such a write count table, it is possible to measure the number of writes to the variable resistance element 5 constituting the memory cell, the number of rewritable times (write times of the variable resistance element 5 and the erase count in response to correspond to an upper limit) of, it is possible to manage to limit number of writes.

書き込み回数表の具体的な構成は、特に限定されるものではない。 Specific configuration of the write count table is not particularly limited.
従来公知のカウンター等の演算回路を使用して、書き込み回数表を構成することができる。 Using an arithmetic circuit such as a conventional counter, it is possible to configure the write count table.

本実施の形態では、図3に示すフローチャートに従い、以下のようにして、記憶装置のメモリセルを構成する可変抵抗素子5に対して、再初期化を行う。 In this embodiment, according to the flowchart shown in FIG. 3, as follows, with respect to the variable resistance element 5 constituting the memory cell of the memory device performs the reinitialization.

まず、ステップS1において、データの書き込みを行う。 First, in step S1, data is written. 即ち、書き込み電圧のパルスを印加して、可変抵抗素子5を高抵抗状態から低抵抗状態に変化させる。 That is, by applying a pulse of a write voltage, to change the variable resistance element 5 from the high resistance state to the low resistance state.
次に、ステップS2において、書き込み回数表の更新を行う。 Next, in step S2, and it updates the write count table. 即ち、書き込み回数表中の回数の値Nを1増やす(N→N+1)。 In other words, the value N of the number of times in a number of writing table increase 1 (N → N + 1).

次に、ステップS3において、更新した書き込み回数と、書き込み回数の制限値とを比較する。 Next, in step S3, comparing the number of writes the updated, and a limit value of the write count.
制限値を超えていない場合(書き込み回数≦制限値;False)には、ステップS1に戻り、次回のデータの書き込みを行うことが可能である。 If it does not exceed the limit value (number of writing ≦ limit value; False), the process returns to step S1, it is possible to write the next data.
一方、制限値を超えている場合(書き込み回数>制限値;True)には、ステップS4に進み、再初期化を実行する。 On the other hand, if it exceeds the limit value (number of writing> limit value; True), the process proceeds to step S4, performing the reinitialization. 即ち、通常の書き込み・消去より長い幅のパルス電圧を印加する。 That is, applying a pulse voltage of longer width than normal writing and erasing. そして、再初期化を実行した後に、ステップS1に戻る。 Then, after performing the reinitialization, the flow returns to step S1. 再初期化によって特性が復元しているので、次回のデータの書き込みを行うことが可能になる。 Since characteristics are restored by re-initialization, it is possible to write the next data.

このように、予め決められた書き込み回数を超えた場合に、再初期化を行うことにより、書き換え動作を繰り返すことによって変動した特性(抵抗値、抵抗変化率)を復元して、書き換え可能回数を増やすことができる。 Thus, if it exceeds the write count previously determined by performing the reinitialization, characteristics (resistance value, resistance change rate) that varies by repeating the writing operation to restore the number of rewritable times it can be increased.
即ち、メモリの耐久性を増大させることができる。 That is, it is possible to increase the durability of the memory.

なお、再初期化は、記憶装置のアイドル動作時に実行するか、次の電源投入時に実行することが望ましい。 Incidentally, reinitialization, run during idle operation of the storage device, it is desirable to perform at the next power-on.
例えば、図3のフローチャートに従って再初期化を行う場合には、ステップS3において、制限値を超えていると判断した後に、アイドル動作時又は次の電源投入時に再初期化を実行すればよい。 For example, when performing a re-initialization according to the flowchart of FIG. 3, in step S3, after it is determined that exceeds the limit value, it may be executed reinitialization during idle operation or following power-up.

書き込み回数表は、記憶装置の一部領域(メモリセルアレイの一部のメモリセルや、周辺回路部に設けた記憶回路等)を割り当て保存しても良いし、記憶装置の外部に設けたメモリに保存しても良い。 Write count table (part of the memory cell and memory cell array, memory circuits or the like provided in the peripheral circuit portion) some area of ​​the storage device to the may be assigned stored in a memory provided in an external storage device it may be stored. 外部に設けたメモリに保存する場合には、メモリと記憶装置との間で、無線又は有線により、信号がやり取りされる。 When stored in a memory provided externally, between the memory and the storage device, a wireless or wired signal are exchanged.

書き込み回数を集計する単位は、特に限定されず、1つのメモリセルから記憶装置のメモリセルアレイ全体まで、任意の単位が可能である。 Units to aggregate write count is not particularly limited, from one memory cell to the memory cell array entire memory device can arbitrary units.
例えば、メモリセルの区別なく、メモリセルアレイ全体で書き込み回数を集計して、記録装置に一つの書き込み回数表を持っても良い。 For example, without distinction of the memory cell, by aggregating the number of times of writing in the whole memory cell array, the recording apparatus may have one write count table.
また、例えば、記録装置の一部のブロック内にあるメモリセルを単位として書き込み回数集計し、このブロック毎に書き込み回数表を作成しても良い。 Further, for example, to write count aggregate memory cell units in the part of the block of the recording apparatus, it may be created write count table for each block.
なお、再初期化を効率良く行うために、或いは、駆動回路の複雑化を抑制するために、1つのメモリセル単位で書き込み回数をカウントするよりも、ある程度まとまった数のメモリセルを単位として、書き込み回数を集計することが望ましい。 In order to perform re-initialized efficiently, or, in order to suppress the complication of the drive circuit, rather than counting the number of times of writing in one memory cell unit, in units of a certain extent coherent number of memory cells, it is desirable to aggregate a number of write operations.

1つのメモリセルを単位として書き込み回数をカウントする場合には、書き換え可能回数を、そのまま再初期化を行う制限値として使用してもよい。 When counting the number of times of writing one memory cell as a unit, the number of rewritable times, may be used as a limit value to re-initialise.
一方、複数のメモリセルを単位として書き込み回数を集計する場合には、書き込み回数が、メモリセルによって異なることがある。 On the other hand, when the aggregate number of writing a plurality of memory cells as a unit, the number of times of writing may be different by the memory cell.
そのため、再初期化を行う制限値は、(書き換え可能回数)×(1単位のメモリセルの数)から、書き込み回数の差に対応したマージンを見込んだ分だけ、小さくした値とする。 Therefore, the limit value for performing the reinitialization, from (the number of rewritable times) × (the number of one unit of memory cells), only the expected but minute margin corresponding to the difference between the write count, and the small value.
また、制限値は毎回同じ値としてもよいが、再初期化後の書き換え可能回数が減少することを考慮して、再初期化を行った2回目以降のループでは制限値が少しずつ小さくなるように設定してもよい。 Also, limit values ​​may be the same value each time, considering that the number of rewritable times after re-initialization is reduced, the limit value decreases gradually in the second and subsequent loops performing reinitialization as it may be set to.

上述の本実施の形態によれば、記憶装置に対して書き込み回数表を備えて、書き込みを行う毎に書き込み回数表を更新し、書き込み回数が所定の制限値を超えたときに再初期化を行うように構成したことにより、メモリセルを構成する可変抵抗素子を、繰り返し書き換え動作によって変動した特性から、ほぼ元の特性に復元することができる。 According to the above-mentioned embodiment, provided with a write count table to the storage device, it updates the write count table for each of writing, reinitialization when the write count exceeds a predetermined limit value with the arrangements to perform the variable resistor element constituting the memory cell, the characteristics vary with the repeated rewriting operation can be restored to substantially its original characteristics.

従って、記憶装置(メモリ)のメモリセルの特性変動を復元して、記憶装置(メモリ)の耐久性を増大させることができる。 Therefore, to restore the characteristic fluctuation of the memory cell of the storage device (memory), it is possible to increase the durability of the storage device (memory).

上述した実施の形態では、書き込み回数表を備えて、書き込み回数を集計したが、書き込み回数表を備える代わりに、その他の指標を用いて特性変動をモニターすることも可能である。 In the embodiment described above, provided with a write count table has been aggregated number of writes, instead of providing a write count table, it is also possible to monitor variations in the characteristics by using the other indicators. 以下に、他の指標を用いる場合を列挙する。 It is listed below when using other indicators.

例えば、消去回数や、書き換え回数(書き込み回数と消去回数との和)を、指標として用いて、これらの回数が所定の制限値を超えたときに、再初期化を行う。 For example, the erase count, the number of rewrites (the sum of the write count and the erase count), using as an index, when these times exceeds a predetermined limit value, performs the reinitialization.
この場合、回数を計測する回路の構成が、書き込み回数を計測する回路とは若干異なる。 In this case, the configuration of a circuit for measuring the number of times, slightly different from the circuit for measuring the number of writes.

例えば、書き込み後の抵抗値(低抵抗状態の抵抗値)R を指標として用いて、書き込み後の抵抗値が、所定の制限値を超えたときに、再初期化を行う。 For example, using the resistance value after programming the R L (resistance value in the low resistance state) as an index, the resistance value after writing, when it exceeds a predetermined limit value, performs the reinitialization.
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの低抵抗状態の抵抗値R からその最大値を算出し、この最大値を所定の制限値と比較すればよい。 Using this index, in the case of a plurality of memory cells and unit calculates the maximum value from the resistance value R L of the low-resistance state of each memory cell, by comparing the maximum value with a predetermined limit value good.

例えば、消去後の抵抗値(高抵抗状態の抵抗値)R を指標として用いて、消去後の抵抗値が、所定の制限値よりも低くなったときに、再初期化を行う。 For example, using the R H (resistance value of the high resistance state) resistance value after erasure as an index, the resistance value after erasing, when it becomes lower than a predetermined limit value, performs the reinitialization.
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの高抵抗状態の抵抗値R からその最小値を算出し、この最小値を所定の制限値と比較すればよい。 Using this index, in the case of a plurality of memory cells and unit calculates the minimum value from the resistance value R H of the high-resistance state of each memory cell, comparing this minimum value with a predetermined limit value good.

また例えば、書き込み後の抵抗値R と消去後の抵抗値R とから、R /R の比(抵抗変化率)を求め、この比が所定の制限値よりも小さくなったときに、再初期化を行う。 Further, for example, a resistor value R H after erasure and the resistance value R L after writing, the ratio of R H / R L (resistance change rate) determined, when this ratio is smaller than a predetermined limit value , to re-initialization.
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの高抵抗状態の抵抗値R 及び低抵抗状態の抵抗値R から、R /R の比の最小値を算出し、この最小値を所定の制限値と比較すればよい。 Using this index, in the case of a plurality of memory cells as a unit, from the resistance value R L of the resistance value R H and the low-resistance state in the high resistance state of each memory cell, the smallest ratio R H / R L It calculates the value may be compared to this minimum value to a predetermined limit value.

さらに、上述した指標を、複数種類組み合わせて使用してもよい。 Furthermore, the above-described index may be used in combination of two or more kinds.

これら抵抗値に関する指標を用いる場合には、書き込み回数表の場合のカウンター等の代わりに、メモリセルの抵抗値を計測して、抵抗値の最大値又は最小値を算出するように、回路等を構成して、計測手段とする。 In the case of using the indicators of these resistance values, instead of the counter or the like in the case of the write count table, to measure the resistance value of the memory cell, so as to calculate the maximum or minimum value of the resistance value, the circuit and the like configuring, and measuring means.
このような計測手段も、記憶装置の内部の回路として設けてもよく、記憶装置の外部に設けてもよい。 Such measuring means also may be provided as a circuit within the memory device may be provided in an external storage device.

本発明において、可変抵抗素子は、図1に示した可変抵抗素子5の構成に限定されるものではなく、その他の構成も可能である。 In the present invention, the variable resistance element is not limited to the configuration of the variable resistance element 5 shown in FIG. 1, other configurations are possible.

例えば、(1)図1とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、(2)導体膜が電極を兼ねる構成、(3)導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成、等が考えられる。 For example, (1) and FIG. 1 and the stacked in reverse order, formed by laminating a conductor film on the insulating film, (2) conductive layer is configured to serve as the electrodes, instead of providing the (3) conductive film, configuration in which the metal element used for the conductive film is contained in the insulating film, etc. can be considered.

また、可変抵抗素子としては、前述した、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。 Further, as the variable resistive element, described above, in addition to the variable resistance element having an easily ionized metal element and the insulating film, there are various configurations.
その他の構成の可変抵抗素子であっても、書き換え可能回数が有限であり、パルス幅の長い電圧パルスによって特性を回復させる(再初期化する)ことが可能である可変抵抗素子であれば、本発明を適用することが可能である。 Be variable resistive element having another structure, the number of rewritable times is finite, if the variable resistor element it is possible to recover the characteristics by a long voltage pulses pulse width (reinitialize), the it is possible to apply the invention.

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。 The present invention is not intended to be limited to the embodiments described above, various arrangements without departing from the spirit and scope of the present invention can take.

本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。 It is a sectional view showing a film structure of an embodiment of a variable resistance element according to the present invention. 図1の可変抵抗素子の再初期化後における、電圧パルスの幅と、抵抗値及び抵抗変化率との関係を示す図である。 After reinitialization of the variable resistor element of FIG. 1 is a graph showing the relationship between the width of the voltage pulse, the resistance value and the resistance change ratio. 図1の可変抵抗素子に対して再初期化を行う過程を示すフローチャートである。 It is a flowchart illustrating a process of performing reinitialization to the variable resistor element of FIG. 可変抵抗素子の膜構成を示す断面図である。 It is a sectional view showing a film structure of a variable resistive element. 図4の可変抵抗素子の書き換え回数と、抵抗値及び抵抗変化率との関係を示す図である。 And the number of times of rewriting of the variable resistor element of FIG. 4 is a diagram showing the relationship between the resistance value and the resistance change ratio. 図4の可変抵抗素子に印加する電圧パルスの幅と、抵抗値及び抵抗変化率との関係を示す図である。 The width of the voltage pulse applied to the variable resistance element in FIG. 4 is a diagram showing the relationship between the resistance value and the resistance change ratio. 繰り返し書き換えを行った後の、図4の可変抵抗素子に印加する電圧パルスの幅と、抵抗値及び抵抗変化率との関係を示す図である。 After the repeated rewriting is a diagram showing the relationship between the width of the voltage pulse applied to the variable resistance element in FIG. 4, the resistance value and the resistance change ratio.

符号の説明 DESCRIPTION OF SYMBOLS

1,2 電極、3 導体膜、4 絶縁体膜、5 可変抵抗素子 And second electrode, third conductor film, fourth insulating film, 5 the variable resistance element

Claims (8)

  1. 2つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、 By applying different polarities of the voltage to the two electrodes, a variable resistive element that varies reversibly between resistance state is a high resistance state and a low resistance state,
    前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置であって、 Wherein a plurality of memory cells consisting of variable resistive elements, a storage device for storing information in the memory cell,
    前記可変抵抗素子の特性変動の指標となる評価値を計測する、計測手段を備え、 Measuring an evaluation value indicative of characteristic variation of the variable resistance element comprises a measuring means,
    前記計測手段で計測された前記評価値が、所定の値に達したときには、前記可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程が行われる ことを特徴とする記憶装置。 Wherein said evaluation value measured by the measuring means, upon reaching a predetermined value, the the variable resistance element longer width than the applied voltage pulse when recording information, by applying a voltage pulse Te, storage device, wherein a process of restoring the characteristics is performed.
  2. 前記可変抵抗素子を高抵抗状態から低抵抗状態に変化させる動作を、書き込みと定義したとき、前記評価値として、前記書き込みの回数が計測されることを特徴とする請求項1に記載の記憶装置。 The operation of changing the variable resistance element from the high resistance state to the low resistance state, when defined as writing, as the evaluation value, a storage device according to claim 1, characterized in that the number of the write is measured .
  3. 前記評価値として、前記可変抵抗素子の、高抵抗状態の抵抗値、低抵抗状態の抵抗値、低抵抗状態の抵抗値に対する高抵抗状態の抵抗値の比、のいずれかが計測されることを特徴とする請求項1に記載の記憶装置。 As the evaluation value, the variable resistance element, the resistance value of the high resistance state, the resistance value in the low resistance state, that the ratio of the resistance value of the high resistance state to the resistance value in the low resistance state, either is measured memory device of claim 1, wherein.
  4. 複数の前記メモリセルを単位として前記評価値が計測され、前記可変抵抗素子を高抵抗状態から低抵抗状態に変化させる動作を、書き込みと定義したとき、前記評価値として、前記単位内における、前記書き込みの回数の合計が計測されることを特徴とする請求項1に記載の記憶装置。 The evaluation value a plurality of said memory cell units is measured, the operation for changing the variable resistance element from the high resistance state to the low resistance state, when defined as writing, as the evaluation value, within said unit, said memory device of claim 1, the sum of the number of writes is characterized in that it is measured.
  5. 複数の前記メモリセルを単位として前記評価値が計測され、前記評価値として、前記単位内における、前記可変抵抗素子の、高抵抗状態の抵抗値の最小値、低抵抗状態の抵抗値の最大値、低抵抗状態の抵抗値に対する高抵抗状態の抵抗値の比の最小値、のいずれかが計測されることを特徴とする請求項1に記載の記憶装置。 A plurality of said evaluation value memory cell units is measured, as the evaluation value, within said unit, of the variable resistance element, the minimum value of the resistance value of the high resistance state, the maximum value of the resistance value in the low resistance state the storage device according to claim 1, characterized in that the minimum value of the ratio of the resistance value of the high resistance state to the resistance value in the low resistance state, either is measured.
  6. 前記可変抵抗素子が、前記2つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されていることを特徴とする請求項1に記載の記憶装置。 The variable resistive element, between the two electrodes, a storage layer made of an insulating material, in a layer in contact with the storage layer, or in the storage layer, is contained easily metallic element ionization memory device of claim 1, wherein the are.
  7. 前記金属元素が、Cu,Ag,Znから選ばれる1つ以上の元素であることを特徴とする請求項6に記載の記憶装置。 The metal element is, Cu, Ag, memory device according to claim 6, characterized in that one or more elements selected from Zn.
  8. 2つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、 By applying different polarities of the voltage to the two electrodes, a variable resistive element that varies reversibly between resistance state is a high resistance state and a low resistance state,
    前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置を駆動する方法であって、 Wherein a plurality of memory cells consisting of variable resistive elements, a method of driving a storage device for storing information in the memory cell,
    前記可変抵抗素子の特性変動の指標となる評価値を計測し、 An evaluation value indicative of characteristic variation of the variable resistance element is measured,
    計測した前記評価値が、所定の値に達しているときには、前記可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程を行う ことを特徴とする記憶装置の駆動方法。 The evaluation value measurement, when has reached a predetermined value, with respect to the variable resistance element longer width than the voltage pulse applied at the time of recording information, by applying a voltage pulse, the characteristic the driving method of a storage apparatus and performs a process to restore.
JP2005180958A 2005-06-21 2005-06-21 The driving method of a storage device and storage device Expired - Fee Related JP4696715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005180958A JP4696715B2 (en) 2005-06-21 2005-06-21 The driving method of a storage device and storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180958A JP4696715B2 (en) 2005-06-21 2005-06-21 The driving method of a storage device and storage device

Publications (2)

Publication Number Publication Date
JP2007004849A true JP2007004849A (en) 2007-01-11
JP4696715B2 true JP4696715B2 (en) 2011-06-08

Family

ID=37690324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180958A Expired - Fee Related JP4696715B2 (en) 2005-06-21 2005-06-21 The driving method of a storage device and storage device

Country Status (1)

Country Link
JP (1) JP4696715B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009104715A (en) * 2007-10-24 2009-05-14 Sony Corp Method and device for driving variable resistance element
CN101952893B (en) 2008-02-25 2013-09-11 松下电器产业株式会社 Method for driving resistance change element and resistance change type memory using same
WO2009145308A1 (en) * 2008-05-30 2009-12-03 日本電気株式会社 Semiconductor device, element recovery circuit, and element recovery method
US20110080781A1 (en) * 2008-06-11 2011-04-07 Nxp B.V. Phase change memory device and control method
JP4485605B2 (en) * 2008-09-30 2010-06-23 パナソニック株式会社 The driving method of the variable resistance element, the initial processing method, and a non-volatile memory device
US8179714B2 (en) 2008-10-21 2012-05-15 Panasonic Corporation Nonvolatile storage device and method for writing into memory cell of the same
JP4778125B1 (en) 2010-02-02 2011-09-21 パナソニック株式会社 The driving method of the variable resistance element, the initial processing method, and a non-volatile memory device
JP2011187144A (en) 2010-03-11 2011-09-22 Toshiba Corp Semiconductor memory device
JP5204825B2 (en) * 2010-09-17 2013-06-05 シャープ株式会社 A semiconductor memory device
JP5209151B1 (en) * 2011-08-11 2013-06-12 パナソニック株式会社 Writing method of the variable resistance nonvolatile memory element
JP2013069374A (en) 2011-09-22 2013-04-18 Toshiba Corp Semiconductor storage device
JP5634367B2 (en) * 2011-09-26 2014-12-03 株式会社東芝 A semiconductor memory device
US9202565B2 (en) 2012-03-23 2015-12-01 Panasonic Intellectual Property Management Co., Ltd. Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device
US9105360B2 (en) * 2013-03-07 2015-08-11 Seagate Technology Llc Forming a characterization parameter of a resistive memory element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003141873A (en) * 2001-11-05 2003-05-16 Toshiba Corp Magnetic memory device
JP2004185753A (en) * 2002-12-05 2004-07-02 Sharp Corp Semiconductor storage device and correction method of storage data in memory cell
WO2004084229A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
WO2005059921A1 (en) * 2003-12-18 2005-06-30 Matsushita Electric Industrial Co., Ltd. Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor
JP2005182909A (en) * 2003-12-19 2005-07-07 Renesas Technology Corp Nonvolatile semiconductor storage device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003141873A (en) * 2001-11-05 2003-05-16 Toshiba Corp Magnetic memory device
JP2004185753A (en) * 2002-12-05 2004-07-02 Sharp Corp Semiconductor storage device and correction method of storage data in memory cell
WO2004084229A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
WO2005059921A1 (en) * 2003-12-18 2005-06-30 Matsushita Electric Industrial Co., Ltd. Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor
JP2005182909A (en) * 2003-12-19 2005-07-07 Renesas Technology Corp Nonvolatile semiconductor storage device

Also Published As

Publication number Publication date Type
JP2007004849A (en) 2007-01-11 application

Similar Documents

Publication Publication Date Title
Kund et al. Conductive bridging RAM (CBRAM): An emerging non-volatile memory technology scalable to sub 20nm
US7369431B2 (en) Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor
US20070235811A1 (en) Simultaneous conditioning of a plurality of memory cells through series resistors
US20100163829A1 (en) Conductive bridging random access memory device and method of manufacturing the same
US6844564B2 (en) Non-volatile memory
US20100107021A1 (en) Semiconductor memory device
US20140269002A1 (en) Two-terminal memory with intrinsic rectifying characteristic
US8320160B2 (en) NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
US20040245557A1 (en) Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
US7577022B2 (en) Electric element, memory device, and semiconductor integrated circuit formed using a state-variable material whose resistance value varies according to an applied pulse voltage
US5633821A (en) Nonvolatile memory device
US20080192531A1 (en) Method of writing into semiconductor memory device
US20070008770A1 (en) Storage devices and semiconductor devices
US20070159867A1 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US20080029842A1 (en) CBRAM cell and CBRAM array, and method of operating thereof
US20120069633A1 (en) Nonvolatile storage device and method for writing into the same
US6930909B2 (en) Memory device and methods of controlling resistance variation and resistance profile drift
US7525832B2 (en) Memory device and semiconductor integrated circuit
US7898841B2 (en) Preservation circuit and methods to maintain values representing data in one or more layers of memory
JP2005216387A (en) Storage device
US20150263069A1 (en) Selector device for two-terminal memory
US20080111245A1 (en) Electric Element, Memory Device, and Semiconductor Integrated Circuit
US20100271860A1 (en) Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device
US7233515B2 (en) Integrated memory arrangement based on resistive memory cells and production method
US20120069626A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

LAPS Cancellation because of no payment of annual fees