JP4696715B2 - Storage device and storage device driving method - Google Patents
Storage device and storage device driving method Download PDFInfo
- Publication number
- JP4696715B2 JP4696715B2 JP2005180958A JP2005180958A JP4696715B2 JP 4696715 B2 JP4696715 B2 JP 4696715B2 JP 2005180958 A JP2005180958 A JP 2005180958A JP 2005180958 A JP2005180958 A JP 2005180958A JP 4696715 B2 JP4696715 B2 JP 4696715B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- storage device
- resistance state
- variable resistance
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置及び記憶装置の駆動方法に係わる。 The present invention relates to a memory device in which a memory cell is configured by a nonvolatile variable resistance element and a method for driving the memory device.
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
Conventional storage devices, particularly storage devices using a flash memory, have been actively used in recent years because they do not require power to hold stored data.
In particular, flash memory is often used as a memory in portable terminal devices including mobile phone devices.
このようなフラッシュメモリを用いた記憶装置においては、書き換えを繰り返すに従い、徐々に特性が劣化していくため、書き換え可能回数が有限となっている（例えば、特許文献１参照。）。 In a storage device using such a flash memory, the characteristics are gradually deteriorated as rewriting is repeated, so that the number of rewritable times is limited (see, for example, Patent Document 1).
ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。 By the way, the present applicant has previously proposed a nonvolatile variable resistance element that can have characteristics superior to the above-described flash memory.
この可変抵抗素子の膜構成は、例えば、図４の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。
The film structure of the variable resistance element is, for example, a film structure having a
この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ｎ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
Since the
In addition, the data writing speed due to the resistance change can be increased to, for example, about 5 ns, and the operation can be performed with a low voltage (for example, about 1 V) and a low current (for example, about 20 μA).
しかしながら、この可変抵抗素子１０５に対して、繰り返してデータの書き換えを行った場合、抵抗値や抵抗変化率といった特性が、図５に示すように変化していく。
即ち、書き換え回数が増えていくに従って、書き込み後の低抵抗状態の抵抗値ＲＬが高くなり、消去後の高抵抗状態の抵抗値ＲＨが低くなり、これらの抵抗値の比（ＲＨ／ＲＬ；以下、「抵抗変化率」と呼ぶ）が小さくなっていく。
However, when data is repeatedly rewritten in the
That is, as the number of rewrites increases, the resistance value RL in the low resistance state after writing increases, the resistance value RH in the high resistance state after erasing decreases, and the ratio of these resistance values (R H / R L ; hereinafter referred to as “resistance change rate”) becomes smaller.
また、データの書き込みやデータの消去の際には、可変抵抗素子１０５に電圧パルスを印加している。
この電圧パルスの幅（時間）と、抵抗値や抵抗変化率といった特性との関係を、図６及び図７に示す。図６は、初期の状態から、書き込みを１回行った後の低抵抗状態の抵抗値ＲＨと、その後消去を１回行った後の高抵抗状態の抵抗値ＲＬと、抵抗変化率とを示している。図７は、ある程度繰り返してデータの書き換えを行った後の状態で、同様に、書き込みを行った後の低抵抗状態の抵抗値ＲＨと消去を行った後の高抵抗状態の抵抗値ＲＬと、抵抗変化率とを示している。
In addition, a voltage pulse is applied to the
The relationship between the width (time) of the voltage pulse and the characteristics such as the resistance value and the resistance change rate is shown in FIGS. FIG. 6 shows the resistance value RH in the low resistance state after one write from the initial state, the resistance value RL in the high resistance state after one erase operation, and the resistance change rate. Is shown. FIG. 7 shows a state after rewriting data repeatedly to some extent. Similarly, the resistance value RH in the low resistance state after writing and the resistance value RL in the high resistance state after erasing are performed. And the resistance change rate.
図６及び図７より、電圧パルスの幅を短くした場合、データの書き換えを繰り返すことによる、抵抗変化率の減少が顕著であることがわかる。
これに対して、電圧パルスの幅を充分長くした場合には、抵抗変化率の減少を抑制することができるが、単位時間当たりの書き換え可能な回数が少なくなり、書き換え速度が低下することになる。
6 and 7, it can be seen that when the width of the voltage pulse is shortened, the decrease in the resistance change rate due to repeated data rewriting is significant.
On the other hand, when the voltage pulse width is made sufficiently long, it is possible to suppress the decrease in the resistance change rate, but the number of rewrites per unit time decreases, and the rewrite speed decreases. .
従って、この可変抵抗素子１０５でも、フラッシュメモリと同様に、書き換え回数が有限となってしまっている。
Therefore, the
上述した問題の解決のために、本発明においては、メモリセルを構成する可変抵抗素子の書き換え可能回数を多くすることができ、寿命を長くすることが可能である記憶装置及び記憶装置の駆動方法を提供するものである。 In order to solve the above-described problem, in the present invention, a memory device and a driving method of the memory device that can increase the number of rewritable times of the variable resistance elements constituting the memory cell and can extend the lifetime. Is to provide.
本発明の記憶装置は、２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、可変抵抗素子から成るメモリセルを複数有し、メモリセルに情報を記憶させるものであって、可変抵抗素子の特性変動の指標となる評価値を計測する、計測手段を備え、計測手段で計測された評価値が、所定の値に達したときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程が行われるものである。
本発明の記憶装置の駆動方法は、２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、可変抵抗素子から成るメモリセルを複数有し、メモリセルに情報を記憶させる記憶装置を駆動する際に、可変抵抗素子の特性変動の指標となる評価値を計測し、計測した評価値が、所定の値に達しているときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程を行うものである。
The memory device of the present invention includes a variable resistance element that reversibly changes between a high resistance state and a low resistance state by applying voltages of different polarities to the two electrodes. Comprising a plurality of memory cells, and storing information in the memory cells, comprising a measuring means for measuring an evaluation value serving as an index of characteristic variation of the variable resistance element, wherein the evaluation value measured by the measuring means is When a predetermined value is reached, a process of restoring the characteristics by applying a voltage pulse having a width longer than the voltage pulse applied when recording information to the variable resistance element is performed. is there.
The driving method of the memory device of the present invention includes a variable resistance element in which a resistance state is reversibly changed between a high resistance state and a low resistance state by applying voltages of different polarities to two electrodes. When driving a storage device having a plurality of memory cells made of resistive elements and storing information in the memory cells, an evaluation value that serves as an index of characteristic variation of the variable resistive element is measured, and the measured evaluation value is a predetermined value. When the value has been reached, a process of restoring the characteristics by applying a voltage pulse having a width longer than that of the voltage pulse applied when recording information to the variable resistance element is performed.
上述の本発明の記憶装置の構成、並びに本発明の記憶装置の駆動方法によれば、可変抵抗素子の特性変動の指標となる評価値を計測していることにより、情報の記録を繰り返し行って可変抵抗素子の特性が変動したことを、検知することができる。
そして、計測した評価値が、所定の値に達しているときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程（再初期化課程）を行うので、変動した可変抵抗素子の特性を回復させて、再び書き換えを行うことができるようになる。
このとき、特性変動の指標となる評価値の所定の値（制限値）を設定することにより、可変抵抗素子から成るメモリセルに対して、書き換え可能回数を超える書き換えが行われないように、記憶装置を管理することが可能になる。
According to the configuration of the memory device of the present invention and the method for driving the memory device of the present invention, information is repeatedly recorded by measuring an evaluation value that serves as an index of characteristic variation of the variable resistance element. It can be detected that the characteristic of the variable resistance element has changed.
When the measured evaluation value reaches a predetermined value, a voltage pulse having a width longer than the voltage pulse applied when recording information is applied to the variable resistance element to Since the process of restoring (re-initialization process) is performed, the changed characteristics of the variable resistance element can be recovered and rewritten again.
At this time, by setting a predetermined value (limit value) of the evaluation value that serves as an index of characteristic variation, the memory cell composed of the variable resistance element is memorized so as not to be rewritten beyond the rewritable number of times. It becomes possible to manage the device.
上述の本発明によれば、記憶装置のメモリセルを構成する可変抵抗素子の特性変動を復元して、記憶装置の耐久性を高めることができる。
従って、書き換え可能回数が充分に多く、寿命の長い記憶装置（メモリ）を実現することが可能になる。
According to the above-described present invention, it is possible to improve the durability of the storage device by restoring the characteristic variation of the variable resistance element constituting the memory cell of the storage device.
Accordingly, it is possible to realize a storage device (memory) having a sufficiently long rewritable time and a long lifetime.
本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。即ち、図４に示した可変抵抗素子１０５と同様の膜構成である。
FIG. 1 shows a schematic cross-sectional view of one embodiment of the variable resistance element according to the present invention.
This
導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ２Ｏ３や、ＳｉＯ２等の絶縁体が挙げられる。
Examples of the material of the
Examples of the material for the
このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。
When such a material is used, Cu, Ag, and Zn contained in the
Therefore, when a voltage is applied between the
On the other hand, when a voltage is applied between the
上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。
By repeating the above-described change, the resistance value of the
Actually, since the resistance value of the
可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ２Ｏ３膜を膜厚５ｎｍで形成する。
As a specific film configuration of the
この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。
A memory (storage device) can be configured by configuring a memory cell using the
ところで、この可変抵抗素子５では、繰り返して書き換え動作を実行することによって、図５に示したように、消去後の抵抗値（高抵抗状態の抵抗値）ＲＨが低抵抗側にシフトしていくと共に、書き込み後の抵抗値（低抵抗状態の抵抗値）ＲＬが高抵抗側にシフトしていくため、これらの抵抗値の比ＲＨ／ＲＬ（以下、「抵抗変化率」と呼ぶ）が減少していく。
By the way, in this
また、書き込み時や消去時に印加する電圧パルスを短くすると、図６及び図７に示したように、書き換え動作を繰り返すことによる、抵抗値及び抵抗変化率の変動が顕著になる。 Further, when the voltage pulse applied at the time of writing or erasing is shortened, as shown in FIGS. 6 and 7, the variation of the resistance value and the resistance change rate due to the repeated rewriting operation becomes significant.
この抵抗値及び抵抗変化率の変動は、可変抵抗素子５に対して、再初期化を行うことにより、ある程度回復させることができる。
即ち、再初期化過程として、可変抵抗素子５が特性変動したメモリセルに対して、通常のデータの書き込み時間より長い時間の書き込みパルス（書き込み電圧のパルス）を印加し、しかる後に、データの消去時間より長い時間の消去パルス（消去電圧のパルス）をメモリセルに印加する。
このように再初期化を行うことにより、変動した特性を、ある程度回復させることができる。
The fluctuation of the resistance value and the resistance change rate can be recovered to some extent by performing reinitialization on the
That is, as a reinitialization process, a write pulse (write voltage pulse) having a time longer than the normal data write time is applied to the memory cell whose characteristics of the
By performing re-initialization in this way, the changed characteristics can be recovered to some extent.
なお、再初期化に必要なパルス幅は、書き込み・消去ともに、おおよそ１μ秒〜１秒である。
通常の書き込み・消去においては、パルス電圧の幅が１ｎ秒〜１００ｎ秒である。
従って、再初期化においては、書き込み・消去の場合の１０倍以上のパルス幅とする。
より好ましくは、再初期化の際の電圧パルスの幅を、１００ｍ秒以上として、書き込み・消去の電圧パルスとの差を充分に大きくする。
The pulse width required for reinitialization is approximately 1 μsec to 1 sec for both writing and erasing.
In normal writing / erasing, the width of the pulse voltage is 1 nsec to 100 nsec.
Therefore, in re-initialization, the pulse width is 10 times or more that in the case of writing / erasing.
More preferably, the width of the voltage pulse at the time of re-initialization is set to 100 milliseconds or more, and the difference from the voltage pulse for writing / erasing is sufficiently increased.
図１の可変抵抗素子５において、再初期化後に回復した周波数特性（可変抵抗素子５に印加する電圧のパルス幅と、抵抗値及び抵抗変化率との関係）を、図２に示す。
図２より、図６に示した初期の周波数特性と、ほぼ同じ程度まで、周波数特性が回復していることがわかる。
FIG. 2 shows frequency characteristics (relationship between the pulse width of the voltage applied to the
From FIG. 2, it can be seen that the frequency characteristics have recovered to almost the same level as the initial frequency characteristics shown in FIG.
再初期化後の書き換え可能回数は、再初期化前の書き換え可能回数よりも若干少なくなる。このため、再初期化を無限に実行することはできないが、再初期化が不可能になるまでは、何度も再初期化を行って特性を回復することが可能である。 The number of rewritable times after reinitialization is slightly smaller than the number of rewritable times before reinitialization. For this reason, reinitialization cannot be performed indefinitely, but it is possible to restore characteristics by performing reinitialization many times until reinitialization becomes impossible.
なお、特性を回復する効果はやや劣るが、データの消去時間より長い時間の消去パルス（消去電圧のパルス）のみを、可変抵抗素子５に印加するだけでも、再初期化を行うことが可能である。
Although the effect of restoring the characteristics is somewhat inferior, it is possible to perform reinitialization only by applying to the
続いて、本発明の一実施の形態として、図１に示した可変抵抗素子５を用いてメモリセルを構成した記憶装置（メモリ）に対して、特性変動を監視して、再初期化を行うように駆動する方法を説明する。
Subsequently, as an embodiment of the present invention, a characteristic change is monitored and reinitialization is performed on a storage device (memory) in which a memory cell is configured using the
本実施の形態では、記憶装置（メモリ）が、メモリセルの書き込みの度に更新される書き込み回数表を備えた構成とする。
このような書き込み回数表を備えることにより、メモリセルを構成する可変抵抗素子５への書き込みの回数を計測することができ、可変抵抗素子５の書き換え可能回数（書きこみ回数と消去回数との和の上限に相当する）に対応して、書き込み回数を制限するように管理することが可能になる。
In this embodiment mode, the storage device (memory) is configured to include a write count table that is updated each time a memory cell is written.
By providing such a write count table, it is possible to measure the number of times of writing to the
書き込み回数表の具体的な構成は、特に限定されるものではない。
従来公知のカウンター等の演算回路を使用して、書き込み回数表を構成することができる。
The specific configuration of the write count table is not particularly limited.
The write count table can be configured using a conventionally known arithmetic circuit such as a counter.
本実施の形態では、図３に示すフローチャートに従い、以下のようにして、記憶装置のメモリセルを構成する可変抵抗素子５に対して、再初期化を行う。
In the present embodiment, reinitialization is performed on the
まず、ステップＳ１において、データの書き込みを行う。即ち、書き込み電圧のパルスを印加して、可変抵抗素子５を高抵抗状態から低抵抗状態に変化させる。
次に、ステップＳ２において、書き込み回数表の更新を行う。即ち、書き込み回数表中の回数の値Ｎを１増やす（Ｎ→Ｎ＋１）。
First, in step S1, data is written. That is, the pulse of the write voltage is applied to change the
Next, in step S2, the write count table is updated. That is, the number N of times in the write count table is increased by 1 (N → N + 1).
次に、ステップＳ３において、更新した書き込み回数と、書き込み回数の制限値とを比較する。
制限値を超えていない場合（書き込み回数≦制限値；Ｆａｌｓｅ）には、ステップＳ１に戻り、次回のデータの書き込みを行うことが可能である。
一方、制限値を超えている場合（書き込み回数＞制限値；Ｔｒｕｅ）には、ステップＳ４に進み、再初期化を実行する。即ち、通常の書き込み・消去より長い幅のパルス電圧を印加する。そして、再初期化を実行した後に、ステップＳ１に戻る。再初期化によって特性が復元しているので、次回のデータの書き込みを行うことが可能になる。
Next, in step S3, the updated number of times of writing is compared with the limit value of the number of times of writing.
If the limit value has not been exceeded (the number of times of writing ≦ the limit value; False), it is possible to return to step S1 and write the next data.
On the other hand, when the limit value is exceeded (the number of write times> limit value; True), the process proceeds to step S4 and reinitialization is executed. That is, a pulse voltage having a width longer than that of normal writing / erasing is applied. Then, after performing re-initialization, the process returns to step S1. Since the characteristics are restored by re-initialization, the next data can be written.
このように、予め決められた書き込み回数を超えた場合に、再初期化を行うことにより、書き換え動作を繰り返すことによって変動した特性（抵抗値、抵抗変化率）を復元して、書き換え可能回数を増やすことができる。
即ち、メモリの耐久性を増大させることができる。
In this way, when the number of times of writing exceeds a predetermined number, by performing re-initialization, characteristics (resistance value, resistance change rate) that have been changed by repeating the rewriting operation are restored, and the number of possible rewrites is increased. Can be increased.
That is, the durability of the memory can be increased.
なお、再初期化は、記憶装置のアイドル動作時に実行するか、次の電源投入時に実行することが望ましい。
例えば、図３のフローチャートに従って再初期化を行う場合には、ステップＳ３において、制限値を超えていると判断した後に、アイドル動作時又は次の電源投入時に再初期化を実行すればよい。
Note that the re-initialization is preferably performed at the time of idle operation of the storage device or at the next power-on.
For example, when reinitialization is performed according to the flowchart of FIG. 3, after it is determined in step S3 that the limit value has been exceeded, reinitialization may be executed at the time of idle operation or next power-on.
書き込み回数表は、記憶装置の一部領域（メモリセルアレイの一部のメモリセルや、周辺回路部に設けた記憶回路等）を割り当て保存しても良いし、記憶装置の外部に設けたメモリに保存しても良い。外部に設けたメモリに保存する場合には、メモリと記憶装置との間で、無線又は有線により、信号がやり取りされる。 The write count table may allocate and store a partial area of the storage device (a part of memory cells of the memory cell array, a storage circuit provided in the peripheral circuit portion, etc.) or in a memory provided outside the storage device. May be saved. In the case of saving in an externally provided memory, signals are exchanged between the memory and the storage device by wireless or wired communication.
書き込み回数を集計する単位は、特に限定されず、１つのメモリセルから記憶装置のメモリセルアレイ全体まで、任意の単位が可能である。
例えば、メモリセルの区別なく、メモリセルアレイ全体で書き込み回数を集計して、記録装置に一つの書き込み回数表を持っても良い。
また、例えば、記録装置の一部のブロック内にあるメモリセルを単位として書き込み回数集計し、このブロック毎に書き込み回数表を作成しても良い。
なお、再初期化を効率良く行うために、或いは、駆動回路の複雑化を抑制するために、１つのメモリセル単位で書き込み回数をカウントするよりも、ある程度まとまった数のメモリセルを単位として、書き込み回数を集計することが望ましい。
The unit for counting the number of times of writing is not particularly limited, and an arbitrary unit is possible from one memory cell to the entire memory cell array of the storage device.
For example, the number of writings may be aggregated in the entire memory cell array without distinguishing memory cells, and the recording apparatus may have one writing number table.
Further, for example, the number of times of writing may be totaled in units of memory cells in some blocks of the recording apparatus, and a writing number table may be created for each block.
In order to efficiently perform re-initialization or to suppress the complexity of the drive circuit, rather than counting the number of times of writing in units of one memory cell, a certain number of memory cells are used as a unit. It is desirable to count the number of writes.
１つのメモリセルを単位として書き込み回数をカウントする場合には、書き換え可能回数を、そのまま再初期化を行う制限値として使用してもよい。
一方、複数のメモリセルを単位として書き込み回数を集計する場合には、書き込み回数が、メモリセルによって異なることがある。
そのため、再初期化を行う制限値は、（書き換え可能回数）×（１単位のメモリセルの数）から、書き込み回数の差に対応したマージンを見込んだ分だけ、小さくした値とする。
また、制限値は毎回同じ値としてもよいが、再初期化後の書き換え可能回数が減少することを考慮して、再初期化を行った２回目以降のループでは制限値が少しずつ小さくなるように設定してもよい。
When counting the number of times of writing in units of one memory cell, the rewritable number of times may be used as it is as a limit value for reinitialization.
On the other hand, when the number of times of writing is counted in units of a plurality of memory cells, the number of times of writing may differ depending on the memory cell.
For this reason, the limit value for re-initialization is set to a value that is smaller than (number of rewritable times) × (number of memory cells in one unit) by an amount corresponding to the margin corresponding to the difference in the number of writing times.
In addition, the limit value may be the same every time, but in consideration of a decrease in the number of rewritable times after reinitialization, the limit value is gradually decreased in the second and subsequent loops after reinitialization. May be set.
上述の本実施の形態によれば、記憶装置に対して書き込み回数表を備えて、書き込みを行う毎に書き込み回数表を更新し、書き込み回数が所定の制限値を超えたときに再初期化を行うように構成したことにより、メモリセルを構成する可変抵抗素子を、繰り返し書き換え動作によって変動した特性から、ほぼ元の特性に復元することができる。 According to the above-described embodiment, the storage device is provided with a write count table, and the write count table is updated every time writing is performed, and re-initialization is performed when the write count exceeds a predetermined limit value. As a result of the configuration, the variable resistance element constituting the memory cell can be restored almost to the original characteristic from the characteristic changed by the repeated rewrite operation.
従って、記憶装置（メモリ）のメモリセルの特性変動を復元して、記憶装置（メモリ）の耐久性を増大させることができる。 Therefore, the characteristic variation of the memory cell of the storage device (memory) can be restored, and the durability of the storage device (memory) can be increased.
上述した実施の形態では、書き込み回数表を備えて、書き込み回数を集計したが、書き込み回数表を備える代わりに、その他の指標を用いて特性変動をモニターすることも可能である。以下に、他の指標を用いる場合を列挙する。 In the above-described embodiment, the write count table is provided and the write count is totaled, but instead of providing the write count table, it is also possible to monitor characteristic fluctuations using other indexes. The cases where other indices are used are listed below.
例えば、消去回数や、書き換え回数（書き込み回数と消去回数との和）を、指標として用いて、これらの回数が所定の制限値を超えたときに、再初期化を行う。
この場合、回数を計測する回路の構成が、書き込み回数を計測する回路とは若干異なる。
For example, the number of times of erasure and the number of times of rewriting (the sum of the number of times of writing and the number of times of erasing) are used as indices, and reinitialization is performed when these times exceed a predetermined limit value.
In this case, the configuration of the circuit for measuring the number of times is slightly different from the circuit for measuring the number of times of writing.
例えば、書き込み後の抵抗値（低抵抗状態の抵抗値）ＲＬを指標として用いて、書き込み後の抵抗値が、所定の制限値を超えたときに、再初期化を行う。
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの低抵抗状態の抵抗値ＲＬからその最大値を算出し、この最大値を所定の制限値と比較すればよい。
For example, using the resistance value after writing (resistance value in the low resistance state) R L as an index, re-initialization is performed when the resistance value after writing exceeds a predetermined limit value.
When this index is used as a unit of a plurality of memory cells, the maximum value is calculated from the resistance value RL of each memory cell in the low resistance state, and this maximum value is compared with a predetermined limit value. Good.
例えば、消去後の抵抗値（高抵抗状態の抵抗値）ＲＨを指標として用いて、消去後の抵抗値が、所定の制限値よりも低くなったときに、再初期化を行う。
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの高抵抗状態の抵抗値ＲＨからその最小値を算出し、この最小値を所定の制限値と比較すればよい。
For example, using the resistance value after erasing (resistance value in the high resistance state) RH as an index, reinitialization is performed when the resistance value after erasing becomes lower than a predetermined limit value.
When this index is used as a unit of a plurality of memory cells, the minimum value is calculated from the resistance value RH of each memory cell in the high resistance state, and this minimum value is compared with a predetermined limit value. Good.
また例えば、書き込み後の抵抗値ＲＬと消去後の抵抗値ＲＨとから、ＲＨ／ＲＬの比（抵抗変化率）を求め、この比が所定の制限値よりも小さくなったときに、再初期化を行う。
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの高抵抗状態の抵抗値ＲＨ及び低抵抗状態の抵抗値ＲＬから、ＲＨ／ＲＬの比の最小値を算出し、この最小値を所定の制限値と比較すればよい。
Further, for example, a ratio of R H / R L (resistance change rate) is obtained from the resistance value R L after writing and the resistance value R H after erasing, and when this ratio becomes smaller than a predetermined limit value , Re-initialize.
In the case where a plurality of memory cells are used as a unit using this index, the minimum ratio of R H / R L is determined from the resistance value R H in the high resistance state and the resistance value R L in the low resistance state of each memory cell. A value is calculated, and this minimum value may be compared with a predetermined limit value.
さらに、上述した指標を、複数種類組み合わせて使用してもよい。 Furthermore, you may use the parameter | index mentioned above in combination of multiple types.
これら抵抗値に関する指標を用いる場合には、書き込み回数表の場合のカウンター等の代わりに、メモリセルの抵抗値を計測して、抵抗値の最大値又は最小値を算出するように、回路等を構成して、計測手段とする。
このような計測手段も、記憶装置の内部の回路として設けてもよく、記憶装置の外部に設けてもよい。
When using these indices related to resistance values, instead of using a counter or the like for the number of times of writing table, measure the resistance value of the memory cell and calculate the maximum value or the minimum value of the resistance value. The measuring means is configured.
Such a measuring unit may be provided as a circuit inside the storage device or may be provided outside the storage device.
本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。
In the present invention, the variable resistance element is not limited to the configuration of the
例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成、等が考えられる。 For example, (1) a structure in which the order of lamination is reversed from that in FIG. 1 and a conductor film is laminated on an insulator film, (2) a structure in which the conductor film also serves as an electrode, and (3) instead of providing a conductor film, A configuration in which a metal element used for the conductor film is included in the insulator film is conceivable.
また、可変抵抗素子としては、前述した、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、書き換え可能回数が有限であり、パルス幅の長い電圧パルスによって特性を回復させる（再初期化する）ことが可能である可変抵抗素子であれば、本発明を適用することが可能である。
The variable resistance element has various configurations other than the above-described variable resistance element having a metal element that is easily ionized and an insulator film.
Even if it is a variable resistance element of other configuration, if the variable resistance element has a finite number of rewritable times and the characteristics can be recovered (reinitialized) by a voltage pulse having a long pulse width, The invention can be applied.
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。 The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.
１，２ 電極、３ 導体膜、４ 絶縁体膜、５ 可変抵抗素子 1, 2 electrodes, 3 conductor films, 4 insulator films, 5 variable resistance elements
Claims (8)
前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置であって、
前記可変抵抗素子の特性変動の指標となる評価値を計測する、計測手段を備え、
前記計測手段で計測された前記評価値が、所定の値に達したときには、前記可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程が行われる
ことを特徴とする記憶装置。 A variable resistance element in which a resistance state reversibly changes between a high resistance state and a low resistance state by applying voltages of different polarities to the two electrodes;
A storage device having a plurality of memory cells made of the variable resistance elements and storing information in the memory cells,
Measuring means for measuring an evaluation value that serves as an index of characteristic fluctuations of the variable resistance element,
When the evaluation value measured by the measuring means reaches a predetermined value, a voltage pulse having a width longer than a voltage pulse applied when recording information is applied to the variable resistance element. The storage device is characterized in that a process of restoring characteristics is performed.
前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置を駆動する方法であって、
前記可変抵抗素子の特性変動の指標となる評価値を計測し、
計測した前記評価値が、所定の値に達しているときには、前記可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程を行う
ことを特徴とする記憶装置の駆動方法。 A variable resistance element in which a resistance state reversibly changes between a high resistance state and a low resistance state by applying voltages of different polarities to the two electrodes;
A method of driving a storage device having a plurality of memory cells made of the variable resistance elements and storing information in the memory cells,
Measure an evaluation value that is an index of the characteristic variation of the variable resistance element,
When the measured evaluation value has reached a predetermined value, a voltage pulse having a width longer than the voltage pulse applied when recording information is applied to the variable resistance element to obtain the characteristics. A method for driving a storage device, characterized by performing a restoring process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005180958A JP4696715B2 (en) | 2005-06-21 | 2005-06-21 | Storage device and storage device driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005180958A JP4696715B2 (en) | 2005-06-21 | 2005-06-21 | Storage device and storage device driving method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007004849A JP2007004849A (en) | 2007-01-11 |
| JP4696715B2 true JP4696715B2 (en) | 2011-06-08 |
Family
ID=37690324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005180958A Expired - Fee Related JP4696715B2 (en) | 2005-06-21 | 2005-06-21 | Storage device and storage device driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696715B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104715A (en) * | 2007-10-24 | 2009-05-14 | Sony Corp | Method and device for driving variable resistance element |
| CN101952893B (en) * | 2008-02-25 | 2013-09-11 | 松下电器产业株式会社 | Method for driving resistance change element and resistance change type memory using same |
| WO2009145308A1 (en) * | 2008-05-30 | 2009-12-03 | 日本電気株式会社 | Semiconductor device, element recovery circuit, and element recovery method |
| US20110080781A1 (en) * | 2008-06-11 | 2011-04-07 | Nxp B.V. | Phase change memory device and control method |
| US8345465B2 (en) | 2008-09-30 | 2013-01-01 | Panasonic Corporation | Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device |
| WO2010047068A1 (en) * | 2008-10-21 | 2010-04-29 | パナソニック株式会社 | Non-volatile storage device and method of writing to memory cell |
| JP4778125B1 (en) * | 2010-02-02 | 2011-09-21 | パナソニック株式会社 | Resistance change element driving method, initial processing method, and nonvolatile memory device |
| JP2011187144A (en) | 2010-03-11 | 2011-09-22 | Toshiba Corp | Semiconductor memory device |
| JP5204825B2 (en) | 2010-09-17 | 2013-06-05 | シャープ株式会社 | Semiconductor memory device |
| CN103052991B (en) * | 2011-08-11 | 2015-01-07 | 松下电器产业株式会社 | Method for writing to resistance change nonvolatile memory element |
| JP2013069374A (en) | 2011-09-22 | 2013-04-18 | Toshiba Corp | Semiconductor storage device |
| JP5634367B2 (en) | 2011-09-26 | 2014-12-03 | 株式会社東芝 | Semiconductor memory device |
| WO2013140754A1 (en) | 2012-03-23 | 2013-09-26 | パナソニック株式会社 | Resistance-changing non-volatile storage element writing method and resistance-changing non-volatile storage device |
| US9105360B2 (en) * | 2013-03-07 | 2015-08-11 | Seagate Technology Llc | Forming a characterization parameter of a resistive memory element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003141873A (en) * | 2001-11-05 | 2003-05-16 | Toshiba Corp | Magnetic memory device |
| JP2004185753A (en) * | 2002-12-05 | 2004-07-02 | Sharp Corp | Semiconductor storage device and correction method of storage data in memory cell |
| WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
| WO2005059921A1 (en) * | 2003-12-18 | 2005-06-30 | Matsushita Electric Industrial Co., Ltd. | Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor |
| JP2005182909A (en) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp | Nonvolatile semiconductor storage device |
-
2005
- 2005-06-21 JP JP2005180958A patent/JP4696715B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003141873A (en) * | 2001-11-05 | 2003-05-16 | Toshiba Corp | Magnetic memory device |
| JP2004185753A (en) * | 2002-12-05 | 2004-07-02 | Sharp Corp | Semiconductor storage device and correction method of storage data in memory cell |
| WO2004084229A1 (en) * | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Programmable resistance memory device |
| WO2005059921A1 (en) * | 2003-12-18 | 2005-06-30 | Matsushita Electric Industrial Co., Ltd. | Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor |
| JP2005182909A (en) * | 2003-12-19 | 2005-07-07 | Renesas Technology Corp | Nonvolatile semiconductor storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007004849A (en) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4696715B2 (en) | Storage device and storage device driving method | |
| JP4701862B2 (en) | Storage device initialization method | |
| JP5012312B2 (en) | Driving method of storage device | |
| US7433220B2 (en) | Two variable resistance elements being formed into a laminated layer with a common electrode and method of driving the same | |
| JP4511249B2 (en) | Nonvolatile memory device including one switching element and one resistor, and manufacturing method thereof | |
| JP5250726B1 (en) | Resistance change nonvolatile memory element writing method and resistance change nonvolatile memory device | |
| JP4575346B2 (en) | Memory system | |
| US8345465B2 (en) | Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device | |
| JP2007004935A (en) | Storage device | |
| CN102301425B (en) | Method of driving resistance changing element, method of initialization of same, and nonvolatile memory device | |
| JP5209151B1 (en) | Method of writing resistance variable nonvolatile memory element | |
| JP4285082B2 (en) | Storage device | |
| JP5351863B2 (en) | Nonvolatile semiconductor memory device and control method of nonvolatile semiconductor memory device | |
| JP5400253B1 (en) | Resistance change nonvolatile memory element writing method and resistance change nonvolatile memory device | |
| JP5149358B2 (en) | Semiconductor memory device | |
| JP4816088B2 (en) | Storage device initialization method | |
| JPWO2007145295A1 (en) | Nonvolatile memory device | |
| JP5069339B2 (en) | Resistance control method of nonvolatile variable resistance element | |
| CN109147844B (en) | Resistive memory and resistive memory cell recovery resistance window method thereof | |
| US8995167B1 (en) | Reverse program and erase cycling algorithms | |
| JP4742824B2 (en) | Storage device initialization method | |
| JP2007109875A (en) | Memory element, memory device, and semiconductor integrated circuit | |
| JP2005347468A (en) | Nonvolatile memory | |
| TWI626654B (en) | Resistive memory and recovery resistance window method of resistive memory cell thereof | |
| JPS63291475A (en) | Nonvolatile semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| LAPS | Cancellation because of no payment of annual fees |