JP4816088B2 - Storage device initialization method - Google Patents

Storage device initialization method Download PDF

Info

Publication number
JP4816088B2
JP4816088B2 JP2006003964A JP2006003964A JP4816088B2 JP 4816088 B2 JP4816088 B2 JP 4816088B2 JP 2006003964 A JP2006003964 A JP 2006003964A JP 2006003964 A JP2006003964 A JP 2006003964A JP 4816088 B2 JP4816088 B2 JP 4816088B2
Authority
JP
Japan
Prior art keywords
variable resistance
resistance element
memory
voltage pulse
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006003964A
Other languages
Japanese (ja)
Other versions
JP2007188559A (en
Inventor
朋人 対馬
恒則 椎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006003964A priority Critical patent/JP4816088B2/en
Publication of JP2007188559A publication Critical patent/JP2007188559A/en
Application granted granted Critical
Publication of JP4816088B2 publication Critical patent/JP4816088B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に対して、初期化を行う方法に係わる。   The present invention relates to a method for initializing a memory device in which a memory cell is configured by a nonvolatile variable resistance element.

従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。 Conventional storage devices, particularly storage devices using a flash memory, have been actively used in recent years because they do not require power to hold stored data.
In particular, flash memory is often used as a memory in portable terminal devices including mobile phone devices.

このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある（例えば、非特許文献１参照。）。   In such a storage device using a flash memory, there is a problem that the speed of data writing operation is slow (see, for example, Non-Patent Document 1).

日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０Nikkei Electronics, 2002.11.11, p. 130

ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。
この可変抵抗素子の膜構成は、例えば、図４の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。 By the way, the present applicant has previously proposed a nonvolatile variable resistance element that can have characteristics superior to the above-described flash memory.
The film structure of the variable resistance element is, for example, a film structure having a conductor film 103 and an insulator film 104 between two electrodes 101 and 102 as shown in the cross-sectional view of FIG. When a voltage is applied so that the current I flows from the conductor film 103 toward the insulator film 104, the variable resistance element 105 changes to a low resistance and data is written, and the current flows from the insulator film 104 toward the conductor film 103. When a voltage is applied so as to flow, the variable resistance element 105 changes to a high resistance and data is erased.

この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ナノ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。 Since the variable resistance element 105 having this configuration can form a memory cell with a simple structure as compared with a flash memory or the like, there is no dependency on the size of the element and a large signal can be obtained. It has the feature of being strong.
Further, the data writing speed due to the resistance change can be increased to, for example, about 5 nanoseconds, and it can be operated at a low voltage (for example, about 1 V) and a low current (for example, about 20 μA).

この可変抵抗素子１０５では、絶縁体膜１０４や導体膜１０３の構成や製法によっては、抵抗値が過剰に低くなっていることがある。   In the variable resistance element 105, the resistance value may be excessively low depending on the configuration of the insulator film 104 and the conductor film 103 and the manufacturing method.

このように可変抵抗素子１０５が過剰に低い抵抗値となっていると、情報の記録の際に通常使用される、比較的短いパルス幅のパルス電圧を印加しても、可変抵抗素子１０５を高抵抗に変化させることができなくなる。
このため、可変抵抗素子１０５を低抵抗から高抵抗に変化させる情報の記録過程（いわゆる消去過程）において、エラーを生じてしまう。 When the variable resistance element 105 has an excessively low resistance value in this way, the variable resistance element 105 is increased even when a pulse voltage having a relatively short pulse width, which is normally used for recording information, is applied. Cannot be changed to resistance.
For this reason, an error occurs in the information recording process (so-called erasing process) for changing the variable resistance element 105 from a low resistance to a high resistance.

上述した問題の解決のために、本発明においては、情報を記録する際のエラーの発生を抑制することができる、記憶装置の初期化方法を提供するものである。   In order to solve the above-described problems, the present invention provides a method for initializing a storage device that can suppress the occurrence of errors when recording information.

本発明の記憶装置の初期化方法は、２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、メモリセルに初めて情報を記録する前に初期化を行う方法であって、可変抵抗素子が、２つの電極の間に絶縁体から成る記憶層を有し、記憶層に接する層内に、或いは、記憶層内に、イオン化が容易な金属元素が含有されている構成であり、可変抵抗素子に抵抗値を低抵抗状態から高抵抗状態に変化させる極性の電圧パルスを印加するものである。 An initialization method for a memory device according to the present invention is a variable resistance element in which a resistance value reversibly changes between a high resistance state and a low resistance state by applying voltages of different polarities between two electrodes. For a memory device having a plurality of memory cells made of the variable resistance element, before initial recording of information in the memory cell, wherein the variable resistance element is interposed between two electrodes. It has a memory layer made of an insulator and contains a metal element that is easily ionized in the layer in contact with the memory layer or in the memory layer, and the resistance value of the variable resistance element is in a low resistance state. A voltage pulse having a polarity for changing from a high resistance state to a high resistance state is applied.

上述の本発明の記憶装置の初期化方法によれば、可変抵抗素子に抵抗値を低抵抗状態から高抵抗状態に変化させる極性の電圧パルスを印加することにより、製造時に可変抵抗素子の抵抗値が過剰に低抵抗になっているメモリセルに対しても、そのメモリセルの可変抵抗素子の抵抗値を適切な高抵抗状態に変化させることが可能になる。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になる。 According to the above-described initialization method of the memory device of the present invention, the resistance value of the variable resistance element is manufactured at the time of manufacture by applying a voltage pulse having a polarity for changing the resistance value from the low resistance state to the high resistance state to the variable resistance element. Even for a memory cell whose resistance is excessively low, the resistance value of the variable resistance element of the memory cell can be changed to an appropriate high resistance state.
As a result, after the initialization, it is possible to stably record data by suppressing the occurrence of errors when recording information in the variable resistance element of the memory cell.

上述の本発明によれば、メモリセルの可変抵抗素子に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になるため、安定して動作する記憶装置を実現することができる。   According to the above-described present invention, it is possible to stably record data by suppressing the occurrence of errors when recording information to the variable resistance element of the memory cell. An operating storage device can be realized.

本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。即ち、図４に示した可変抵抗素子１０５と同様の膜構成である。 FIG. 1 shows a schematic cross-sectional view of one embodiment of the variable resistance element according to the present invention.
This variable resistance element 5 has a film configuration having a conductor film 3 and an insulator film 4 between two electrodes 1 and 2. That is, the film configuration is the same as that of the variable resistance element 105 shown in FIG.

導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ２Ｏ３や、ＳｉＯ２等の絶縁体が挙げられる。 Examples of the material of the conductor film 3 include a metal film containing one or more metal elements selected from Cu, Ag, and Zn, an alloy film (for example, a CuTe alloy film), a metal compound film, and the like.
Examples of the material for the insulator film 4 include insulators such as amorphous Gd 2 O 3 and SiO 2 .

このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。 When such a material is used, Cu, Ag, and Zn contained in the conductor film 3 are ionized and attracted to the cathode side. Similarly, metal elements other than Cu, Ag, and Zn that have the property of being easily ionized may be used.
Therefore, when a voltage is applied between the electrodes 1 and 2 so that the electrode 2 on the insulator film 4 side has a low potential, ions of the metal element are attracted to the electrode 2 and enter the insulator film 4. . And when ion reaches | attains to the electrode 2, between the upper and lower electrodes 1 and 2 will conduct | electrically_connect and a resistance value will fall. In this way, data (information) is written to the variable resistance element 5.
On the other hand, when a voltage is applied between the electrodes 1 and 2 so that the electrode 1 on the conductor film 3 side is at a low potential, the metal element is ionized and attracted to the electrode 1 and escapes from the insulator film 4. The insulation between the upper and lower electrodes 1 and 2 increases, and the resistance value increases. In this way, data (information) is erased from the variable resistance element 5.

上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。 By repeating the above-described change, the resistance value of the variable resistance element 5 can be reversibly changed between the high resistance state and the low resistance state.
Actually, since the resistance value of the insulator film 4 varies depending on the amount of metal element ions in the insulator film 4, the insulator film 4 can be regarded as a memory layer in which information is stored and held. it can.

可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ２Ｏ３膜を膜厚５ｎｍで形成する。 As a specific film configuration of the variable resistance element 5, for example, a CuTe film is formed as a conductor film 3 with a film thickness of 20 nm, and an amorphous Gd 2 O 3 film is formed as an insulator film 4 with a film thickness of 5 nm. .

この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。   A memory (storage device) can be configured by configuring a memory cell using the variable resistance element 5 and providing a large number of memory cells.

ところで、この可変抵抗素子５では、前述したように、絶縁体膜や導体膜の構成や製法によっては、抵抗値が過剰に低くなっていることがある。
このように可変抵抗素子５が過剰に低い抵抗値となっていると、情報の記録の際に通常使用される、比較的短いパルス幅のパルス電圧を印加しても、可変抵抗素子５を高抵抗に変化させることができなくなる。
このため、可変抵抗素子５を低抵抗から高抵抗に変化させる情報の記録過程（いわゆる消去過程）において、エラーを生じてしまう。 By the way, as described above, the variable resistance element 5 may have an excessively low resistance value depending on the configuration and manufacturing method of the insulator film and the conductor film.
When the variable resistance element 5 has an excessively low resistance value as described above, the variable resistance element 5 is increased even when a pulse voltage having a relatively short pulse width, which is normally used for recording information, is applied. Cannot be changed to resistance.
For this reason, an error occurs in the information recording process (so-called erasing process) for changing the variable resistance element 5 from the low resistance to the high resistance.

そこで、初回のデータの書き込みに先立って、各メモリセルの可変抵抗素子５に対して初期化過程を行う。
そして、初期化過程として、メモリセルの可変抵抗素子５の抵抗値が低抵抗から高抵抗に変化する極性の電流パルスを印加する。これにより、そのメモリセルの可変抵抗素子５の抵抗値を適切な高抵抗状態に変化させることが可能になる。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になる。 Therefore, an initialization process is performed on the variable resistance element 5 of each memory cell prior to the first data writing.
Then, as an initialization process, a current pulse having a polarity in which the resistance value of the variable resistance element 5 of the memory cell changes from a low resistance to a high resistance is applied. Thereby, the resistance value of the variable resistance element 5 of the memory cell can be changed to an appropriate high resistance state.
As a result, after the initialization, it is possible to stably record data by suppressing the occurrence of errors when recording information in the variable resistance element of the memory cell.

続いて、本発明の一実施の形態として、図１に示した可変抵抗素子５を用いてメモリセルを構成した記憶装置（メモリ）に対して、初期化を行う方法を説明する。   Next, as an embodiment of the present invention, a method for initializing a memory device (memory) in which a memory cell is configured using the variable resistance element 5 shown in FIG. 1 will be described.

本実施の形態では、初期化過程として、前述したように、メモリセルの可変抵抗素子５の抵抗値が低抵抗から高抵抗に変化する極性の電圧パルス（消去電圧パルス）を印加する。これにより、メモリセルの可変抵抗素子５の抵抗値を適切な高抵抗状態に変化させる。以下、このように変化させる処理を、救済処理とも呼ぶこととする。   In the present embodiment, as described above, as an initialization process, a voltage pulse (erasing voltage pulse) having a polarity in which the resistance value of the variable resistance element 5 of the memory cell changes from a low resistance to a high resistance is applied. Thereby, the resistance value of the variable resistance element 5 of the memory cell is changed to an appropriate high resistance state. Hereinafter, the process of changing in this way is also referred to as a relief process.

そして、本実施の形態では、原則として、可変抵抗素子５の抵抗値が所定の範囲内にあるメモリセルの数が、所定数に達するまで、この極性の電圧パルスを繰り返し印加する。
１回目の電圧パルスの印加で、可変抵抗素子５の抵抗値が所定の範囲内にあるメモリセルの数が、所定数に達した場合には、１回目で終了となる。
１回目の電圧パルスの印加で所定数に達しなかった場合には、２回目の電圧パルスの印加を行う。
３回目以降についても、同様である。 In this embodiment, in principle, voltage pulses of this polarity are repeatedly applied until the number of memory cells in which the resistance value of the variable resistance element 5 is within a predetermined range reaches a predetermined number.
When the number of memory cells in which the resistance value of the variable resistance element 5 is within a predetermined range by the first voltage pulse application reaches a predetermined number, the process ends at the first time.
If the predetermined number is not reached by the first voltage pulse application, the second voltage pulse is applied.
The same applies to the third and subsequent times.

ただし、電圧パルスの印加を際限なく繰り返すことは望ましくないため、本実施の形態では、電圧パルスの印加の繰り返し回数ｎに制限を設け、その回数ｎに達したら初期化過程を終了する。   However, since it is not desirable to repeat the application of the voltage pulse indefinitely, in this embodiment, the number of repetitions n of the application of the voltage pulse is limited, and when the number n is reached, the initialization process is terminated.

可変抵抗素子５の抵抗値の所定の範囲としては、例えば、抵抗値≧１ＭΩと設定することができる。もちろん、この他の範囲に設定することも可能である。   As a predetermined range of the resistance value of the variable resistance element 5, for example, a resistance value ≧ 1 MΩ can be set. Of course, other ranges can be set.

また、初期化過程の救済処理において、印加する電圧パルス（消去電圧パルス）は、（ベリファイを含む）通常の情報の記録動作において印加する消去電圧パルスよりも、電圧（振幅）が大きい、又はパルス幅が長い電圧パルスとすることが望ましい。   Further, in the relief process in the initialization process, the voltage pulse (erase voltage pulse) to be applied has a voltage (amplitude) greater than or equal to the erase voltage pulse to be applied in the normal information recording operation (including verify). A voltage pulse with a long width is desirable.

電圧の大きい消去電圧パルスとしては、例えば、電源電圧の電圧パルスを使用することができる。
パルス幅が長い電圧パルスとしては、通常の記録動作の消去電圧パルスのパルス幅をＰＷとしたとき、例えば、１０ＰＷ〜１０７ＰＷのパルス幅の消去電圧パルスを使用する。この場合、通常の記録動作のパルス幅が１０ナノ秒であれば、救済処理ではパルス幅を１００ナノ秒〜１００ミリ秒とする。 As the erase voltage pulse having a high voltage, for example, a voltage pulse of the power supply voltage can be used.
As the voltage pulse having a long pulse width, for example, an erase voltage pulse having a pulse width of 10 PW to 10 7 PW is used when the pulse width of the erase voltage pulse in the normal recording operation is PW. In this case, if the pulse width of the normal recording operation is 10 nanoseconds, the relief processing sets the pulse width to 100 nanoseconds to 100 milliseconds.

ここで、繰り返し回数ｎを２回とした場合の、初期化過程のフローチャートを、図２に示す。   Here, FIG. 2 shows a flowchart of the initialization process when the number of repetitions n is two.

図２に示すフローチャートでは、まずステップＳ１において、可変抵抗素子の抵抗値の読み取りを行う。
次に、ステップ２において、読み取った抵抗値が正常範囲内であるか判断する。
正常範囲内ではない場合（ＮＧ）には、ステップＳ３に進む。
一方、正常範囲内である場合（ＯＫ）には、ステップＳ４に進み、そのビットの素子は合格とする。
ステップＳ３においては、救済用の消去電圧パルスを印加して１回目の消去（救済処理）を行う。
これらＳ１，Ｓ２，Ｓ３，Ｓ４の各ステップをまとめて、１回目の救済処理過程Ｓ１０とする。 In the flowchart shown in FIG. 2, first, in step S1, the resistance value of the variable resistance element is read.
Next, in step 2, it is determined whether the read resistance value is within a normal range.
If it is not within the normal range (NG), the process proceeds to step S3.
On the other hand, if it is within the normal range (OK), the process proceeds to step S4, and the element of that bit is accepted.
In step S3, a first erase (relief process) is performed by applying a relief erase voltage pulse.
These steps S1, S2, S3, and S4 are collectively referred to as a first repair process S10.

続いて、ステップＳ１１において、可変抵抗素子の抵抗値の読み取りを行う。
次に、ステップ１２において、読み取った抵抗値が正常範囲内であるか判断する。
正常範囲内ではない場合（ＮＧ）には、ステップＳ１３に進む。
一方、正常範囲内である場合（ＯＫ）には、ステップＳ１４に進み、そのビットの素子は合格とする。
ステップＳ１３においては、救済用の消去電圧パルスを印加して２回目の消去（救済処理）を行う。
これらＳ１１，Ｓ１２，Ｓ１３，Ｓ１４の各ステップをまとめて、２回目の救済処理過程Ｓ２０とする。 Subsequently, in step S11, the resistance value of the variable resistance element is read.
Next, in step 12, it is determined whether or not the read resistance value is within a normal range.
If it is not within the normal range (NG), the process proceeds to step S13.
On the other hand, if it is within the normal range (OK), the process proceeds to step S14, and the element of that bit is accepted.
In step S13, the erase voltage pulse for relief is applied to perform the second erase (relief process).
These steps S11, S12, S13, and S14 are collectively referred to as a second repair process S20.

続いて、ステップＳ２１において、可変抵抗素子の抵抗値の読み取りを行う。
次に、ステップ２２において、読み取った抵抗値が正常範囲内であるか判断する。
正常範囲内ではない場合（ＮＧ）には、ステップＳ２３に進む。
一方、正常範囲内である場合（ＯＫ）には、ステップＳ２４に進み、そのビットの素子は合格とする。
ステップＳ２３においては、そのビットの素子を不良ビットとする。
これらＳ２１，Ｓ２２，Ｓ２３，Ｓ２４の各ステップをまとめて、最終判断過程Ｓ３０とする。 Subsequently, in step S21, the resistance value of the variable resistance element is read.
Next, in step 22, it is determined whether or not the read resistance value is within a normal range.
If it is not within the normal range (NG), the process proceeds to step S23.
On the other hand, if it is within the normal range (OK), the process proceeds to step S24, and the element of the bit is accepted.
In step S23, the element of the bit is determined as a defective bit.
These steps of S21, S22, S23, and S24 are put together into a final determination process S30.

なお、繰り返し回数ｎを３回以上とする場合には、設定した繰り返し回数ｎだけ救済処理過程を行う。   When the number of repetitions n is 3 or more, the repair process is performed for the set number of repetitions n.

図２のフローチャートに従って初期化過程を行った場合の抵抗値の変化の一例を、図３Ａ〜図３Ｃに示す。
図３Ａに示すように、初期化過程（救済処理）の前には、１２×１２の１４４個のメモリセルのうち、７個のメモリセルが１ＭΩ未満の低抵抗であり、不良となっている。
１回目の救済処理過程Ｓ１０を行った後には、図３Ｂに示すように、不良のメモリセルが２個に減少している。
２回目の救済処理過程Ｓ２０を行った後には、図３Ｃに示すように、不良のメモリセルがなくなり、全てのメモリセルが適切な抵抗値の範囲（≧１ＭΩ）内となっている。 An example of a change in resistance value when the initialization process is performed according to the flowchart of FIG. 2 is shown in FIGS. 3A to 3C.
As shown in FIG. 3A, before the initialization process (relief process), 7 out of 144 memory cells of 12 × 12 have a low resistance of less than 1 MΩ and are defective. .
After performing the first relief processing step S10, the number of defective memory cells is reduced to two as shown in FIG. 3B.
After performing the second relief processing step S20, as shown in FIG. 3C, there are no defective memory cells, and all the memory cells are within an appropriate resistance value range (≧ 1 MΩ).

次に、本実施の形態の効果を確認するため、試験的に、同一ウエハに、初期状態が約１００ｋΩと過剰に低抵抗である、約４０００個の可変抵抗素子を作製した。
これらの可変抵抗素子に対して、初期化過程の消去電圧パルスを印加したところ、１００ミリ秒後には、ほとんどの可変抵抗素子が約５ＭΩ〜２０ＭΩの範囲内の高抵抗状態に変化した。 Next, in order to confirm the effect of the present embodiment, about 4000 variable resistance elements whose initial state is an excessively low resistance of about 100 kΩ were fabricated on the same wafer as a test.
When an erase voltage pulse in the initialization process was applied to these variable resistance elements, most of the variable resistance elements changed to a high resistance state within a range of about 5 MΩ to 20 MΩ after 100 milliseconds.

初期化過程は、初回のデータの書き込みに先立って、１度実施すればよい。
また、記憶装置の工場出荷時に行っても良いし、出荷後にユーザーが行っても良い。 The initialization process may be performed once prior to the first data writing.
Further, it may be performed when the storage device is shipped from the factory, or may be performed by the user after shipment.

上述の本実施の形態によれば、初期化過程として、メモリセルの可変抵抗素子５の抵抗値が低抵抗から高抵抗に変化する極性の電流パルス（消去電圧パルス）を印加することにより、製造時に可変抵抗素子５の抵抗値が過剰に低抵抗になっているメモリセルに対しても、そのメモリセルの可変抵抗素子５の抵抗値を適切な高抵抗状態に変化させることができる。
これにより、初期化過程を行った後には、メモリセルの可変抵抗素子５に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になる。 According to the above-described embodiment, as an initialization process, a current pulse (erasing voltage pulse) having a polarity in which the resistance value of the variable resistance element 5 of the memory cell changes from a low resistance to a high resistance is applied. Even for a memory cell in which the resistance value of the variable resistance element 5 is excessively low, the resistance value of the variable resistance element 5 of the memory cell can be changed to an appropriate high resistance state.
Thus, after the initialization process is performed, it is possible to stably record data while suppressing the occurrence of an error when recording information on the variable resistance element 5 of the memory cell. .

また、本実施の形態によれば、可変抵抗素子５の抵抗値が所定の範囲内にあるメモリセルの数が、所定数に達するまで、前述した極性の電圧パルス（消去電圧パルス）を繰り返し印加することにより、多数のメモリセルを有する記憶装置（メモリ）において、抵抗値が過剰に低抵抗になっているメモリセルを製造時から大幅に低減して、大部分のメモリセルを適切な高抵抗状態に変化させることができる。   Further, according to the present embodiment, the voltage pulse (erasing voltage pulse) having the above polarity is repeatedly applied until the number of memory cells in which the resistance value of the variable resistance element 5 is within the predetermined range reaches the predetermined number. As a result, in the memory device (memory) having a large number of memory cells, the memory cells whose resistance value is excessively low are greatly reduced from the time of manufacture, and most of the memory cells have an appropriate high resistance. It can be changed to a state.

さらに、本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。   Furthermore, in the present invention, the variable resistance element is not limited to the configuration of the variable resistance element 5 shown in FIG. 1, and other configurations are possible.

例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成等が考えられる。   For example, (1) a structure in which the order of lamination is reversed from that in FIG. 1 and a conductor film is laminated on an insulator film, (2) a structure in which the conductor film also serves as an electrode, and (3) instead of providing a conductor film The structure etc. which contained the metal element used for a conductor film in the insulator film | membrane etc. can be considered.

また、可変抵抗素子としては、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、本発明を適用することが可能である。 The variable resistance element has various configurations other than the variable resistance element having a metal element that is easily ionized and an insulator film.
The present invention can be applied to variable resistance elements having other configurations.

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。   The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.

本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。It is sectional drawing which shows the film | membrane structure of one form of the variable resistance element which concerns on this invention. 本発明の初期化方法の一実施の形態の初期化過程のフローチャートである。It is a flowchart of the initialization process of one Embodiment of the initialization method of this invention. Ａ〜Ｃ 図２のフローチャートに従って初期化過程を行った場合の抵抗値の変化の一例を示す図である。AC is a figure which shows an example of the change of resistance value at the time of performing the initialization process according to the flowchart of FIG. 可変抵抗素子の膜構成を示す断面図である。It is sectional drawing which shows the film | membrane structure of a variable resistance element.

符号の説明Explanation of symbols

１，２ 電極、３ 導体膜、４ 絶縁体膜、５ 可変抵抗素子   1, 2 electrodes, 3 conductor films, 4 insulator films, 5 variable resistance elements

Claims (4)

２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
前記可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、
前記メモリセルに初めて情報を記録する前に、初期化を行う方法であって、
前記可変抵抗素子が、前記２つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されている構成であり、
前記可変抵抗素子に、前記抵抗値を低抵抗状態から高抵抗状態に変化させる極性の電圧パルスを印加する
記憶装置の初期化方法。 A variable resistance element having a resistance value reversibly changed between a high resistance state and a low resistance state by applying voltages of different polarities between the two electrodes,
For a memory device having a plurality of memory cells made of the variable resistance element,
A method for performing initialization before recording information in the memory cell for the first time,
The variable resistance element has a memory layer made of an insulator between the two electrodes, and a metal element that is easily ionized is contained in a layer in contact with the memory layer or in the memory layer. The configuration
An initialization method for a storage device, wherein a voltage pulse having a polarity for changing the resistance value from a low resistance state to a high resistance state is applied to the variable resistance element. 前記金属元素が、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の元素である請求項１に記載の記憶装置の初期化方法。 The method for initializing a memory device according to claim 1, wherein the metal element is one or more elements selected from Cu, Ag, and Zn. 前記抵抗値が所定の範囲内にある前記メモリセルの数が所定数に達するまで、前記電圧パルスを繰り返し印加する、請求項１又は請求項２に記載の記憶装置の初期化方法。 The method for initializing a memory device according to claim 1 , wherein the voltage pulse is repeatedly applied until the number of the memory cells having the resistance value within a predetermined range reaches a predetermined number. 通常の情報の記録時に印加する電圧パルスよりも、電圧又はパルス幅の大きい電圧パルスを印加して、前記初期化を行う、請求項１又は請求項２に記載の記憶装置の初期化方法。 3. The method of initializing a storage device according to claim 1 , wherein the initialization is performed by applying a voltage pulse having a voltage or a pulse width larger than a voltage pulse applied at the time of recording normal information.
JP2006003964A 2006-01-11 2006-01-11 Storage device initialization method Expired - Fee Related JP4816088B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003964A JP4816088B2 (en) 2006-01-11 2006-01-11 Storage device initialization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003964A JP4816088B2 (en) 2006-01-11 2006-01-11 Storage device initialization method

Publications (2)

Publication Number Publication Date
JP2007188559A JP2007188559A (en) 2007-07-26
JP4816088B2 true JP4816088B2 (en) 2011-11-16

Family

ID=38343619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003964A Expired - Fee Related JP4816088B2 (en) 2006-01-11 2006-01-11 Storage device initialization method

Country Status (1)

Country Link
JP (1) JP4816088B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025037A1 (en) * 2007-08-22 2009-02-26 Fujitsu Limited Resistance variable element
US8125818B2 (en) 2008-02-25 2012-02-28 Panasonic Corporation Method of programming variable resistance element and variable resistance memory device using the same
JP2010020811A (en) * 2008-07-08 2010-01-28 Toshiba Corp Semiconductor memory device
CN101878507B (en) 2008-09-30 2013-10-23 松下电器产业株式会社 Method for driving resistance change element, initial processing method, and nonvolatile storage device
WO2011096194A1 (en) * 2010-02-02 2011-08-11 パナソニック株式会社 Method of driving resistance changing element, method of initialization of same, and nonvolatile memory device
JP5121864B2 (en) * 2010-03-02 2013-01-16 株式会社東芝 Nonvolatile semiconductor memory device
CN102667947B (en) 2010-09-28 2014-07-23 松下电器产业株式会社 Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
JP5161946B2 (en) * 2010-09-30 2013-03-13 シャープ株式会社 Nonvolatile semiconductor memory device
JP5634367B2 (en) 2011-09-26 2014-12-03 株式会社東芝 Semiconductor memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
JP2005252068A (en) * 2004-03-05 2005-09-15 Sony Corp Storage device
JP4701862B2 (en) * 2005-06-22 2011-06-15 ソニー株式会社 Storage device initialization method

Also Published As

Publication number Publication date
JP2007188559A (en) 2007-07-26

Similar Documents

Publication Publication Date Title
JP4816088B2 (en) Storage device initialization method
JP4701862B2 (en) Storage device initialization method
JP5012312B2 (en) Driving method of storage device
US8125817B2 (en) Nonvolatile storage device and method for writing into the same
US9142289B2 (en) Method for driving variable resistance element, and nonvolatile memory device
JP4867297B2 (en) Method for verifying storage device
JP4529654B2 (en) Storage element and storage device
JP5209151B1 (en) Method of writing resistance variable nonvolatile memory element
JP4696715B2 (en) Storage device and storage device driving method
WO2013080499A1 (en) Method of writing resistance change type nonvolatile storage element, and resistance change type nonvolatile storage device
US8730708B2 (en) Performing forming processes on resistive memory
JP6482959B2 (en) Semiconductor memory device
JP5400253B1 (en) Resistance change nonvolatile memory element writing method and resistance change nonvolatile memory device
JP5390730B2 (en) Nonvolatile memory element data writing method and nonvolatile memory device
JP2007004935A (en) Storage device
JP2014211937A (en) Writing method of resistance-change type nonvolatile memory element and resistance-change type nonvolatile memory device
JP6425137B2 (en) Data recording method and nonvolatile storage device
JP2009135206A (en) Memory cell
JP4854729B2 (en) Write-once memory
JP2006134954A (en) Memory element and its driving method
JP2007294592A (en) Method for driving storage device
WO2006071683A1 (en) Method of programming, reading and erasing memory-diode in a memory-diode array
US8995167B1 (en) Reverse program and erase cycling algorithms
JP4742824B2 (en) Storage device initialization method
JP6653488B2 (en) Forming method of variable resistance nonvolatile memory element and variable resistance nonvolatile memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4816088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees