JP4741624B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP4741624B2 JP4741624B2 JP2008073872A JP2008073872A JP4741624B2 JP 4741624 B2 JP4741624 B2 JP 4741624B2 JP 2008073872 A JP2008073872 A JP 2008073872A JP 2008073872 A JP2008073872 A JP 2008073872A JP 4741624 B2 JP4741624 B2 JP 4741624B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resistor
- film resistor
- insulating
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Description
本発明は、厚膜抵抗体を具備する配線基板に関するものである。 The present invention relates to a wiring board having a thick film resistor.
従来、例えば半導体集積回路素子等の電子素子を搭載するための配線基板として、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面にタングステンやモリブデン等の金属メタライズから成る配線導体と、この配線導体に電気的に接続されたタングステン−レニウム合金等の抵抗体メタライズから成る厚膜抵抗体とを被着させて成る配線基板が知られている。 Conventionally, as a wiring board for mounting an electronic element such as a semiconductor integrated circuit element, a wiring conductor made of a metal metallization such as tungsten or molybdenum on the surface of an insulating base made of an electrically insulating material such as an aluminum oxide sintered body There is known a wiring board formed by depositing a thick film resistor made of a resistor metallization such as a tungsten-rhenium alloy electrically connected to the wiring conductor.
このような配線基板は、一般的にはセラミックグリーンシート積層法によって製作され、具体的には、例えばドクタブレード法等のシート成形技術により形成された複数枚のセラミックグリーンシートを準備し、次いでこれらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに配線導体用の金属ペーストおよび厚膜抵抗体用の抵抗体ペーストを必要なパターンに印刷塗布し、次いでこれらのセラミックグリーンシートを上下に積層するとともに適当な大きさ・形状に切断して配線基板用の生セラミック成形体を得て、最後にこの生セラミック成形体を高温で焼成することによって製作されている。 Such a wiring board is generally manufactured by a ceramic green sheet laminating method. Specifically, for example, a plurality of ceramic green sheets formed by a sheet forming technique such as a doctor blade method are prepared, and then these are prepared. Appropriate punching processing is applied to the ceramic green sheets of the above, and a metal paste for wiring conductors and a resistor paste for thick film resistors are printed and applied in a required pattern, and then these ceramic green sheets are laminated on top and bottom The raw ceramic molded body for a wiring board is obtained by cutting into a large size and shape, and finally the raw ceramic molded body is fired at a high temperature.
なお、このような配線基板においては、一般的には、配線導体はその露出表面がニッケルめっき膜および金メッキ膜から成るめっき金属膜により順次被覆されており、厚膜抵抗体は絶縁基体と実質的に同一の材料から成る絶縁膜でその全体が覆われている。配線導体はめっき金属膜で被覆されることにより、その酸化腐食が有効に防止されるとともに電子素子や外部電気回路基板等との接続が容易かつ強固なものとなる。また、厚膜抵抗体は絶縁基体と実質的に同一材料の絶縁膜で覆われることにより、その電気抵抗値に影響を受けることなくその酸化腐食が防止される。このように配線導体の露出表面をめっき金属膜で被覆するには、無電解めっき法や電解めっき法が採用される。また、厚膜抵抗体を絶縁膜で覆うには、絶縁基体用のセラミックグリーンシートに厚膜抵抗体用の抵抗体ペーストを印刷塗布した後、このセラミックグリーンシート上に抵抗体ペーストを覆うようにしてセラミックグリーンシートと実質的に同一のセラミック粉末を含有するセラミックペーストを印刷塗布し、これを配線基板用の生セラミック成形体とともに同時焼成する方法が採用される。この場合、絶縁膜は絶縁基体と実質的に同一の材料から成り、絶縁基体と同時焼成により形成されることから、絶縁基体に極めて強固に接合するとともにその形成が極めて容易である。 In such a wiring board, generally, the exposed surface of the wiring conductor is sequentially covered with a plated metal film made of a nickel plating film and a gold plating film, and the thick film resistor is substantially the same as the insulating substrate. The whole is covered with an insulating film made of the same material. By covering the wiring conductor with the plated metal film, the oxidative corrosion is effectively prevented, and the connection with the electronic element, the external electric circuit board, and the like becomes easy and strong. Further, the thick film resistor is covered with an insulating film made of substantially the same material as that of the insulating base, so that the oxidative corrosion is prevented without being affected by the electric resistance value. Thus, in order to coat the exposed surface of the wiring conductor with the plated metal film, an electroless plating method or an electrolytic plating method is employed. Also, in order to cover the thick film resistor with an insulating film, the resistor paste for the thick film resistor is printed on the ceramic green sheet for the insulating substrate, and then the resistor paste is covered on the ceramic green sheet. In this method, a ceramic paste containing ceramic powder substantially the same as the ceramic green sheet is printed and applied, and this is simultaneously fired together with a green ceramic molded body for a wiring board. In this case, since the insulating film is made of substantially the same material as the insulating base and is formed by simultaneous firing with the insulating base, the insulating film is extremely strongly bonded to the insulating base and is very easy to form.
しかしながら、この従来の配線基板によると、厚膜抵抗体は絶縁基体用のセラミックグリーンシートに厚膜抵抗体用の抵抗体ペーストをスクリーン印刷法により所定のパターンに印刷塗布しておき、これを配線基板用の生セラミック成形体と同時に焼成することによって形成されており、印刷時のばらつきによりその厚みに2〜3μm程度のばらつきが発生しやすい。このような厚みのばらつきは厚膜抵抗体の電気抵抗値にばらつきを発生させ、抵抗体としての機能を十分に発揮することができない場合がある。そこで、厚膜抵抗体を絶縁膜上からレーザトリミングして厚膜抵抗体の抵抗値を調整し、抵抗体としての機能を正常に発揮できるようにすることが考えられる。ところが、厚膜抵抗体を覆う絶縁膜は不透明であるため厚膜抵抗体を絶縁膜上から直接見ることができず、したがって厚膜抵抗体を絶縁膜上から正確にレーザトリミングすることが困難であるという問題点を有していた。 However, according to this conventional wiring board, the thick film resistor is printed on the ceramic green sheet for the insulating substrate by applying the resistor paste for the thick film resistor in a predetermined pattern by the screen printing method. It is formed by firing at the same time as the green ceramic molded body for the substrate, and due to variations during printing, variations in thickness of about 2 to 3 μm are likely to occur. Such a variation in thickness causes a variation in the electric resistance value of the thick film resistor, and the function as the resistor may not be sufficiently exhibited. Therefore, it is conceivable to perform laser trimming of the thick film resistor from above the insulating film to adjust the resistance value of the thick film resistor so that the function as the resistor can be exhibited normally. However, since the insulating film covering the thick film resistor is opaque, the thick film resistor cannot be seen directly from above the insulating film. Therefore, it is difficult to accurately laser-trim the thick film resistor from above the insulating film. There was a problem that there was.
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は厚膜抵抗体を絶縁膜上から正確にレーザトリミングすることが可能な配線基板を提供することにある。 The present invention has been devised in view of such conventional problems, and an object thereof is to provide a wiring board capable of accurately laser-trimming a thick film resistor from an insulating film.
本発明の一つの態様によれば、配線基板は、絶縁基体と、絶縁基体に設けられた配線導体と、配線導体に電気的に接続されており、絶縁基体に設けられた厚膜抵抗体と、絶縁基体に設けられた、厚膜抵抗体とは電気的に独立して、厚膜抵抗体に近接して配置されており、厚膜抵抗体よりも長さが短いダミー抵抗体と、厚膜抵抗体の長さ方向の端部が露出するように厚膜抵抗体を部分的に被覆するとともに、ダミー抵抗体の全体を被覆している絶縁膜と、厚膜抵抗体の絶縁膜によって被覆されていない部分を覆っているめっき金属膜とを備えている。
According to one aspect of the present invention, a wiring board includes an insulating base , a wiring conductor provided on the insulating base, a thick film resistor provided on the insulating base and electrically connected to the wiring conductor. A dummy resistor disposed on the insulating substrate, electrically independent of the thick film resistor, disposed in proximity to the thick film resistor, and shorter in length than the thick film resistor; The thick film resistor is partially covered so that the lengthwise ends of the film resistor are exposed, and the insulating film covering the entire dummy resistor and the insulating film of the thick film resistor are covered. And a plated metal film covering a portion not formed .
本発明の配線基板によれば、厚膜抵抗体はその一部が絶縁膜から露出しているので、この露出部を厚膜抵抗体の位置の目安とすることにより、厚膜抵抗体を絶縁膜上から正確にレーザトリミングすることができる。また、この露出部はめっき金属膜で被覆されていることから、めっき金属膜によりその酸化腐食が有効に防止されるとともにその認識性が良好となる。 According to the wiring board of the present invention, since the thick film resistor is partially exposed from the insulating film, the thick film resistor is insulated by using the exposed portion as a guide for the position of the thick film resistor. Laser trimming can be accurately performed from above the film. Moreover, since this exposed part is coat | covered with the plating metal film, the oxidation corrosion is effectively prevented by the plating metal film, and the recognition property is improved.
次に、本発明を添付の図面に基づき詳細に説明する。 Next, the present invention will be described in detail with reference to the accompanying drawings.
図1は、半導体集積回路素子搭載用の配線基板の参考例を示す断面図であり、図2は図1に示す配線基板の上面図、図3は図1に示す配線基板の要部拡大断面図である。これらの図中、1は絶縁基体、2は配線導体、3は厚膜抵抗体、4は絶縁膜である。
Figure 1 is a sectional view showing a reference example of the wiring substrate of the semi-conductor integrated circuit device for mounting, Figure 2 is a top view of the wiring board shown in FIG. 1, FIG. 3 is a main portion of the wiring board shown in FIG. 1 enlarged It is sectional drawing. In these drawings, 1 is an insulating substrate, 2 is a wiring conductor, 3 is a thick film resistor, and 4 is an insulating film.
絶縁基体1は、図1および図2に示すように、その上面中央部に半導体集積回路素子5を収容するための段状の凹部1aを有する略四角平板状であり、その凹部1aの底面には半導体集積回路素子5がろう材やガラス・樹脂等の接着剤を介して取着固定される。なお、絶縁基体1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の電気絶縁材料から成り、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等のセラミック原料粉末に適当な有機バインダ・溶剤を添加混合して得たセラミックスラリを従来周知のドクタブレード法によりシート状となすとともに、これに適当な打ち抜き加工を施すことにより絶縁基体1用の複数枚のセラミックグリーンシートを得、次いでこれらのセラミックグリーンシートを上下に積層するとともに適当な形状・大きさに切断して絶縁基体1用の生セラミック成形体となし、しかる後、この成形体を還元雰囲気中約1600℃の温度で焼成することによって製作される。
As shown in FIGS. 1 and 2, the
また、絶縁基体1にはその凹部1a内の段上から下面に導出する複数のメタライズ配線導体2が被着形成されている。このメタライズ配線導体2は、絶縁基体1に搭載される半導体集積回路素子5を外部電気回路に接続するための導電路として機能し、例えば信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとを含んでいる。そして、メタライズ配線導体2の凹部1a部位には半導体集積回路素子5の対応する各電極(信号用電極・接地用電極等)がボンディングワイヤ6を介して電気的に接続され、メタライズ配線導体2の絶縁基体1下面に導出した部位は外部電気回路基板の配線導体に半田等を介して電気的に接続される。
In addition, a plurality of metallized wiring conductors 2 are formed on the
なお、メタライズ配線導体2は、タングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、タングステン等の金属粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを絶縁基体1用のセラミックグリーンシートに従来周知のスクリーン印刷法により所定のパターンに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに同時焼成することによって絶縁基体1の凹部1a内の段上から下面にかけて導出するように被着形成される。
The metallized wiring conductor 2 is made of metal powder metallization such as tungsten, molybdenum, copper, or silver, and a metal paste obtained by adding and mixing an appropriate organic binder / solvent to metal powder such as tungsten is used for the
またさらに図3に示すように、メタライズ配線導体2の露出表面には通常であれば1〜10μm程度の厚みのニッケルめっき膜と0.1 〜3μm程度の厚みの金めっき膜とから成るめっき金属膜7aが従来周知の電解めっき法や無電解めっき法により被着されており、これによってメタライズ配線導体2の酸化腐食を防止するとともにメタライズ配線導体2とボンディングワイヤ6および半田等との接続を容易かつ強固なものとしている。
Furthermore, as shown in FIG. 3, the exposed surface of the metallized wiring conductor 2 is usually a
また、絶縁基体1には凹部1aの段上に、信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとの間を電気的に接続するようにして厚膜抵抗体3が被着形成されている。厚膜抵抗体3は、信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとの間を電気的に接続することにより信号用のメタライズ配線導体2aを電気的に終端させてインピーダンス整合を行う終端抵抗として機能し、これにより信号用のメタライズ配線導体2aに伝播する信号の反射が低減され、半導体集積回路素子5を正常に作動させることを可能としている。
Further, a
このような厚膜抵抗体3は、例えばタングステン−レニウム合金等の抵抗体粉末メタライズから成り、タングステン−レニウム合金から成る場合であれば、タングステン粉末およびレニウム粉末に適当な有機バインダ・溶剤を添加混合して得た抵抗体ペーストをメタライズ配線導体2用の金属ペーストが印刷塗布された絶縁基体1用のセラミックグリーンシートに従来周知のスクリーン印刷法により所定のパターンに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに同時焼成することによって絶縁基体1の凹部1a段上に信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとの間を電気的に接続するようにして被着形成される。
Such a
なお、厚膜抵抗体3はトリミング後の抵抗値が所定の抵抗値となるようにその厚み・幅・長さが選定され、例えば終端抵抗として使用される場合であれば、一般的にはトリミング後の抵抗値が約50Ωとなるように設定される。このような厚膜抵抗体3はその厚みが5μm未満であると、厚膜抵抗体3に断線が発生しやすくなり、他方、50μmを超えると、絶縁基体1から剥離しやすくなる。したがって、厚膜抵抗体3の厚みは5〜50μmの範囲が好ましい。また厚膜抵抗体3はその幅が0.05mm未満であると、厚膜抵抗体3に断線が発生しやすくなり、他方、1mmを超えると、絶縁基体1上に厚膜抵抗体3を効率よく配置することが困難となる傾向にある。したがって、厚膜抵抗体3の幅は0.05〜1mmの範囲が好ましい。さらに、厚膜抵抗体3はその長さが0.1mm未満であると、抵抗体として
の所定の抵抗値を得ることが困難であるとともに厚膜抵抗体3のトリミングが困難となる傾向にあり、他方、100mmを超えると、絶縁基体1上に厚膜抵抗体3を効率よく配置す
ることが困難となる傾向にある。したがって、厚膜抵抗体3の長さは0.1〜100mmの範囲が好ましい。
The thickness, width and length of the
なお、絶縁基体1には図2に示すように、これらの厚膜抵抗体3に近接して電気的に独立したダミー抵抗体8を各厚膜抵抗体3およびダミー抵抗体8の隣接間隔が略均等となるように厚膜抵抗体3と同じ材料で同時に被着形成しておくと、スクリーン印刷に起因する厚膜抵抗体3の厚みばらつきが小さいものとなるとともに、焼成時における厚膜抵抗体3からの抵抗体成分の不均一な拡散が抑制され、厚膜抵抗体3の電気抵抗値が安定したものとなる。したがって、絶縁基体1には、厚膜抵抗体3に近接して電気的に独立したダミー抵抗体8を各厚膜抵抗体3およびダミー抵抗体8の隣接間隔が略均等となるように厚膜抵抗体3と同じ材料で同時に被着形成しておくことが好ましい。
As shown in FIG. 2, the insulating
また、絶縁基体1には凹部1aの段上に各厚膜抵抗体3の例えば長さ方向の中央部を部分的に露出させるようにして厚膜抵抗体3を覆う絶縁膜4が被着されている。
Further, an insulating
絶縁膜4は、絶縁基体1と実質的に同じ材料から形成されており、絶縁基体1用のセラミックグリーンシートに含有されるセラミック原料粉末に適当な有機バインダ・溶剤を添加混合して得たセラミックペーストを厚膜抵抗体3用の抵抗体ペーストが印刷塗布された絶縁基体1用のセラミックグリーンシートに従来周知のスクリーン印刷法により所定パターンに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに同時焼成することによって絶縁基体1の凹部1a段上に厚膜抵抗体3の長さ方向の中央部を部分的に露出させるようにして被着形成される。この場合、絶縁膜4は絶縁基体1と実質的に同一の材料から成り、絶縁基体と同時焼成により形成されることから、絶縁基体1に極めて強固に接合され、熱膨張係数の相違等に起因して剥離が発生するようなことはない。また、絶縁膜4は絶縁基体1と同時焼成により形成されるので、その形成が極めて容易である。
The insulating
このように絶縁膜4は、厚膜抵抗体3の中央部等の一部を部分的に露出させるようにして厚膜抵抗体3を覆うことにより、絶縁膜4で覆われた部分の厚膜抵抗体3が酸化腐食するのを有効に防止するとともに、厚膜抵抗体3の露出部をレーザトリミングの位置決めの目安とすることにより厚膜抵抗体3を絶縁膜4上から正確にレーザトリミングすることを可能としている。
As described above, the insulating
なお、絶縁膜4はその厚みが5μm未満では、絶縁膜4中にピンホール等の欠陥が発生して厚膜抵抗体3を良好に保護することができなくなる危険性が大きくなり、他方、50μmを超えると、絶縁膜4が厚くなりすぎるため絶縁膜4の上から厚膜抵抗体3をレーザトリミングすることが困難となる傾向にある。したがって、絶縁膜5の厚みは5〜50μmの範囲が好ましい。
If the thickness of the insulating
また、厚膜抵抗体3は、図3に要部拡大断面図で示すように、その露出部がニッケルめっき膜および金めっき膜から成るめっき金属膜7bで被覆されている。
The
厚膜抵抗体3はその露出部がめっき金属膜7bで被覆されていることから、めっき金属膜7bによって露出部の酸化腐食が有効に防止されるとともに絶縁基体1および絶縁膜4に対する露出部のコントラスト比が大きくなり露出部の認識性が良好なものとなる。そして、厚膜抵抗体3は、その中央部が露出していることから、この露出部を例えば画像認識装置により確認させることにより厚膜抵抗体3の位置を正確に把握することができ、その結果、厚膜抵抗体3を正確にレーザトリミングすることができる。
Since the exposed portion of the
なお、厚膜抵抗体3は絶縁膜4からの露出面積が厚膜抵抗体3の面積の50%を超えると、厚膜抵抗体3の露出部に被着させるめっき金属膜7bによって厚膜抵抗体3の電気抵抗値が低くなりすぎ、そのため所定の抵抗値を得ることが困難となる傾向にある。したがって、厚膜抵抗体3の絶縁膜4からの露出面積は厚膜抵抗体3の面積の50%以下であることが好ましい。また、厚膜抵抗体3の露出部を被覆するめっき金属膜7bは、メタライズ配線導体2の露出表面にめっき金属膜7aを被着させる際に、これと同時に被着させればよい。
When the exposed area from the insulating
かくして、参考例の配線基板によれば、厚膜抵抗体3の露出部をめっき金属膜7bで被覆させた後、厚膜抵抗体3の露出部を目安として絶縁膜4の上から厚膜抵抗体3をレーザトリミングして抵抗値を調整し、しかる後、凹部1a底面に半導体集積回路素子5を取着固定するとともに、この半導体集積回路素子5の各電極をボンディングワイヤ6を介して対応するメタライズ配線導体2に電気的に接続し、最後に絶縁基体1の上面に凹部1aを覆うようにして蓋体を取着することによって製品としての半導体装置となる。
Thus, according to the wiring board of the reference example , after the exposed portion of the
上述の参考例では厚膜抵抗体3はその中央部が絶縁膜4から露出していたが、本発明の実施形態の一例の配線基板における厚膜抵抗体3は、図4に要部拡大上面図で示すように、その端部が絶縁膜4から露出している。また、上述の参考例では、厚膜抵抗体3は信号用メタライズ配線導体2aと接地用メタライズ配線導体2bとの間に接続される終端抵抗であったが、厚膜抵抗体3は信号用メタライズ配線導体2aの途中に直列に接続されるダンピング抵抗等の他の用途の抵抗体であってもよい。さらに、上述の実施の形態の一例では、本発明の配線基板を半導体集積回路素子搭載用の配線基板に適用したが、本発明の配線基板は他の用途の配線基板に適用されても構わない。
Its central portion is
1・・・・・・絶縁基体
2・・・・・・配線導体
3・・・・・・厚膜抵抗体
4・・・・・・絶縁膜
7b・・・・・めっき金属膜
DESCRIPTION OF
Claims (2)
前記絶縁基体に設けられた配線導体と、
前記配線導体に電気的に接続されており、前記絶縁基体に設けられた厚膜抵抗体と、
前記絶縁基体に設けられた、前記厚膜抵抗体とは電気的に独立して、前記厚膜抵抗体に近接して配置されており、前記厚膜抵抗体よりも長さが短いダミー抵抗体と、
長さ方向の端部が露出するように前記厚膜抵抗体を部分的に被覆するとともに、前記ダミー抵抗体の全体を被覆している絶縁膜と、
前記厚膜抵抗体の前記絶縁膜によって被覆されていない部分を覆っているめっき金属膜とを備えた配線基板。 An insulating substrate;
A wiring conductor provided on the insulating substrate;
A thick film resistor electrically connected to the wiring conductor and provided on the insulating substrate;
A dummy resistor provided on the insulating base, which is disposed in the vicinity of the thick film resistor and is electrically independent from the thick film resistor, and has a shorter length than the thick film resistor. When,
An insulating film that partially covers the thick film resistor so that an end in the length direction is exposed , and covers the entire dummy resistor;
A wiring board and a plated metal film covering the portion not covered by the insulating layer of the thick-film resistor.
前記厚膜抵抗体が、前記信号用配線導体および前記接地用配線導体の間を電気的に接続していることを特徴とする請求項1記載の配線基板。 The wiring conductor includes a signal wiring conductor and a ground wiring conductor;
The thick-film resistor, a wiring board according to claim 1, wherein the electrically connects between the signal wiring conductors and the grounding wire conductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073872A JP4741624B2 (en) | 2008-03-21 | 2008-03-21 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073872A JP4741624B2 (en) | 2008-03-21 | 2008-03-21 | Wiring board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33176699A Division JP4395227B2 (en) | 1999-11-22 | 1999-11-22 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008187193A JP2008187193A (en) | 2008-08-14 |
JP4741624B2 true JP4741624B2 (en) | 2011-08-03 |
Family
ID=39729978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073872A Expired - Fee Related JP4741624B2 (en) | 2008-03-21 | 2008-03-21 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4741624B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5665828B2 (en) * | 2012-10-18 | 2015-02-04 | 株式会社東芝 | Battery active material, non-aqueous electrolyte battery and battery pack |
CN109872853B (en) * | 2019-02-22 | 2020-10-02 | 西安微电子技术研究所 | CrSi2Thin film resistor and laser trimming method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03124684U (en) * | 1990-03-28 | 1991-12-17 | ||
JPH0888449A (en) * | 1994-09-19 | 1996-04-02 | Kyocera Corp | Ceramic interconnection board |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6041073Y2 (en) * | 1981-04-01 | 1985-12-12 | 山田機械工業株式会社 | backpack for work |
JPH0614481B2 (en) * | 1985-04-03 | 1994-02-23 | 日本電気株式会社 | Side-by-side resistor device |
JPH0231493A (en) * | 1988-07-21 | 1990-02-01 | Alps Electric Co Ltd | Circuit board |
JPH0748407B2 (en) * | 1989-06-16 | 1995-05-24 | 株式会社日立製作所 | Method of manufacturing thin film resistor |
JPH0798628B2 (en) * | 1989-10-05 | 1995-10-25 | 三菱電機株式会社 | Hydraulic elevator jack installation method |
JP3605837B2 (en) * | 1992-12-22 | 2004-12-22 | 株式会社デンソー | Method for manufacturing thick film multilayer substrate |
JPH06326246A (en) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | Thick film circuit board and production thereof |
JPH0722221A (en) * | 1993-06-29 | 1995-01-24 | Kyocera Corp | Production of fixed resistor |
JPH07202375A (en) * | 1993-12-28 | 1995-08-04 | Kyocera Corp | Manufacture of thick-film circuit board |
JP3199563B2 (en) * | 1994-04-27 | 2001-08-20 | 京セラ株式会社 | Wiring board |
JP3297577B2 (en) * | 1996-02-14 | 2002-07-02 | 京セラ株式会社 | Package for storing semiconductor elements |
-
2008
- 2008-03-21 JP JP2008073872A patent/JP4741624B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03124684U (en) * | 1990-03-28 | 1991-12-17 | ||
JPH0888449A (en) * | 1994-09-19 | 1996-04-02 | Kyocera Corp | Ceramic interconnection board |
Also Published As
Publication number | Publication date |
---|---|
JP2008187193A (en) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741624B2 (en) | Wiring board | |
JP4395227B2 (en) | Wiring board | |
JP2007173629A (en) | Package for housing electronic part and electronic equipment | |
JP2005136232A (en) | Wiring board | |
JP6525563B2 (en) | Wiring board | |
JP4540223B2 (en) | Electronic component mounting board | |
JP3716124B2 (en) | Package for storing semiconductor elements | |
JP4671511B2 (en) | Wiring board manufacturing method | |
JP4814750B2 (en) | Multilayer wiring board, electronic device, and manufacturing method thereof | |
WO2022185673A1 (en) | Wiring substrate | |
JP4570190B2 (en) | Wiring board | |
JP4423181B2 (en) | Multiple wiring board | |
JP2005072508A (en) | Circuit board | |
JP3080491B2 (en) | Wiring pattern | |
JP2006210615A (en) | Multiple pattern wiring board | |
JP6818609B2 (en) | Wiring substrate and imaging device | |
JPH09266124A (en) | Mounting structure for capacitor elements | |
JP3340610B2 (en) | Electronic component package body and method of manufacturing the same | |
JP3801935B2 (en) | Electronic component mounting board | |
JP3981316B2 (en) | Package for storing semiconductor elements | |
JP3631664B2 (en) | Semiconductor element storage package and semiconductor device | |
JP6042773B2 (en) | INPUT / OUTPUT TERMINAL, INPUT / OUTPUT TERMINAL MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT PACKAGE AND SEMICONDUCTOR DEVICE USING THE SAME | |
JPH0888449A (en) | Ceramic interconnection board | |
JP2784129B2 (en) | Package for storing semiconductor elements | |
JP4557461B2 (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |