JP4741254B2 - 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法 - Google Patents
決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法 Download PDFInfo
- Publication number
- JP4741254B2 JP4741254B2 JP2005029742A JP2005029742A JP4741254B2 JP 4741254 B2 JP4741254 B2 JP 4741254B2 JP 2005029742 A JP2005029742 A JP 2005029742A JP 2005029742 A JP2005029742 A JP 2005029742A JP 4741254 B2 JP4741254 B2 JP 4741254B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- decoder
- output
- equalizer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
- H04L1/006—Trellis-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03254—Operation with other circuitry for removing intersymbol interference
- H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03617—Time recursive algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03681—Control of adaptation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Error Detection And Correction (AREA)
Description
そのような技術の一つは、最大確率論的シーケンス推定(Maximum−Likehood Sequence Estimation:以下、MLSE)技法である。そのMLSE技法は、シンボルエラー率(SER)面から見れば最適のアルゴリズムであるが、複雑すぎてチャンネルの時分散の長さが幾何級数的に増加する。また、MLSE技法の複雑性のため、一般的には実際に使用されていなかった。
他の技法であるイコライゼーション技術の決定フィードバックイコライゼーション(Decision Feedack Equalization:以下、DFE)は、相対的に複雑性が低く、ソリューションの実行能力が好ましいため、実際に広く使用される。
DFE開発背景の主論理は、ISIを計算して除去するために、デコーディングされたデータシンボルをあらかじめ使用させることにある。DFEは、その実現は非常に簡単であるが、DFEの実行率は、決定フィードバックフィルタでの間違った決定値により深刻に低下することがある。そのような、間違った決定は、主にチャンネルが強いゴーストを有している時、すなわちデジタルテレビ放送で単一周波数ネットワーク動作中に発生する。
一方、現在使用されるほとんどの無線通信システムは、トレリスコードモジュレーション(Trellis Coded Modulation:以下、TCM)を使用する。
図2を参照すると、TCM、すなわちトレリスエンコーダは、8VSBトレリスエンコーダ201及び8レベルシンボルマッパ203を具備する。当業界で公知のように、8VSBトレリスエンコーダは、8−レベル、3−ビット1次元配列を利用する。また、8VSBトレリスエンコーダは、2/3レートトレリスコードを利用できる。
図3に示すTCMデコーダが結合されたDFEは、図1に示すDFEと同じく、フィードフォワードフィルタ302、フィードバックフィルタ303、スライサ304及び加算器305を具備して、そこにトレリスコーディングされたシンボルをデコーディングするためのTCMデコーダ306を更に具備する。受信されたデジタル信号は、入力ライン301を介してイコライザに入力され、TCMデコーダ306に連結された出力ライン307を介して出力される。
一方、前述のDFSEアルゴリズムが、ISIチャンネルを通じて伝送されたTCMシンボルをデコーディングするのに使用されることもある。
その構成は、フィードバックフィルタでスライサ決定値を使用する代わりに、ビタビデコーダの最も可能性のあるサバイビング経路からのシンボル決定値を利用する。
MLSE及びDFEチャンネル伝送機能のアプリケーションは、受信者には一般的に知られておらず、よく変更される。したがって、無線通信受信機で使用される検出及び/またはイコライザ構成は、適応性がなければならない。すなわち、そのような検出及びイコライザの構成は、イコライザとトラックチャンネル可変での係数を変化させうるものが好ましい。
トレーニング期間が終われば、出力スライサ510での決定値d^kは、一般的に十分に信頼性があり、その決定値は、トレーニング期間が終わった後に、LMSアルゴリズム1によりイコライザ係数のアップデートに利用することができる。
ブラインドモード、すなわちトレーニングシーケンスがない場合にも、数式(1)のLMSアルゴリズムを使用できる。SAG LMSアルゴリズムは、そのアルゴリズムの変形である。そして、そのような構成が図6に示されている。
SAGアルゴリズムの主なアイデアでは、決定値の信頼性がなければ適応をディセーブルさせ、スライサ決定値が正しいような時のみにイコライザ係数をアップデートする。信頼できない決定値の検出及びイネーブル/ディセーブルフラグ623の生成は、SAGブロックで行われる。
数式(1)のLMSアルゴリズムとそのSAG変形とは、図4に示すDDFSE構成のように使用することができる。LMS適応アルゴリズムと図4のDDFSEの構成に適用させた変形の例とを、図7に示す。
図8は、図7に示すフィードバックフィルタ係数をアップデートするのに、従来のLMSアルゴリズムを利用するトレリスデコーダが結合されたDFEについて、繰返し回数に対する出力信号対ノイズ比を示したグラフである。
TCM決定値のエラーは、一つの重要な特性を有する。すなわち、TCM決定値のエラーは互いに相関関係があり、スライサ決定値でのように、時間上でランダムに分布されておらず、エラーバストでグループ化される傾向がある。
それは、TCMデコーダの出力で一つのエラーが発生すれば、シリーズのエラーまたはエラーバストを引き起こし、ある時間の周期では、フィードバックフィルタの決定値エラーの数が普段よりはるかに高いということを意味する。すなわち、図9Aは、そのような特性を概略的に示したグラフである。
本発明が解決しようとする他の技術的課題は、トレリスデコーダの出力で、エラーの拡大という否定的な結果を減少させ、従来の適応方法と比較して、トレリスデコーダと結合されたDFEの更に軟らかく、且つ更に安定した正常状態の動作を提供するDFEの係数をアップデートする方法を提供することにある。
本発明の一実施例で、イコライザは、デコーダの決定値のうち何れか一つからイコライザの出力を引いてエラー信号を生成する第2加算部、及び第2加算部で生成されたエラー信号にパラメータ値を乗算して第1値を生成する第3乗算部を更に含みうる。
本発明の一実施例で、パラメータはステップサイズのパラメータであり得る。
本発明の一実施例で、アップデータ部のそれぞれは、下記の数式、
によって、前記フィルタ係数をアップデートする。
本発明の一実施例で、ロジック選択部は、下記の数式、
本発明の一実施例で、係数は不等号関係を満足させうる。
本発明の一実施例で、イコライザは他のフィルタを含み、デコーダはビタビデコーダであり得る。
本発明の一実施例で、イコライザはSAG部を更に含み、SAG部は決定値を入力され、信頼できない決定値を検出してイネーブル/ディセーブル信号を生成し、決定値の信頼性がなければ、適応アルゴリズムをディセーブルさせ、決定値の信頼性があれば、フィードバックフィルタの係数をアップデートさせうる。
本発明の一実施例で、前記方法は偏差決定段階、偏差をパラメータ値で乗算する段階、及び前記結果に1を加算し、その逆数を取って定数を生成する段階を含みうる。
本発明の一実施例で、前記方法は、フィルタ係数のそれぞれを自乗する段階、自乗された値に定数を乗算して複数の結果を生成する段階、複数の結果を加算して蓄積する段階、及び蓄積された値をスレショルド値と比較して、比較結果によって定数を選択する段階を含む。
以下、添付された図面を参照して、本発明の好ましい実施例を説明することで、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
DFEのメカニカルな分析と安定した適応アルゴリズムの開発とを可能にするために、TCM決定値のエラーとSAG適応メカニズムの単純化されたモデルとを使用する。本発明による適応は、図9Bに示すフィードバックフィルタのエラーフリー決定値を常に利用して行うが、図8に示すような時々SNRが悪化する場合を除去するために、決定フィードバックフィルタが多様なエラー決定値(すなわち、エラーバストとなる間の決定)より構成される場合にも、最小MSEと共に動作しうる安定したアルゴリズムを提供するためのものである。
図10Bを参照すると、加算器1016を通じて、DFEの出力1015と決定値d^Kとの差によってエラー信号ekが生成され、エラー信号は、乗算器1017を通じて、ステップサイズのパラメータμが乗算される。そして、また乗算器1010_iを通じて、決定値d^Kと乗算されてμekd^k-1値が生成される。その値に、信頼度定数αiと、DFE動作中のk番目の繰返しでDFEのi番目のフィードバックフィルタ係数bi (k)とが乗算器1009_iで乗算される。そして、DFEの次のk+1番目の繰返し演算に対応する新たなi番目のフィードバックフィルタ係数bi (k+1)が、加算器1011_iを通じて、遅延ライン1012_iの出力と乗算器1010_iの出力とを加算して生成される。
前述したように、αiは、信頼度定数(0<αi<1)であり、i番目のトレースバックデプスに対応するTCMシンボル決定値の信頼度を表わし、図10A及び図10Bのロジック選択部1023を通じて算出される。
本発明に係る適応アルゴリズムは、多重TCMデコーダとインターリビングとを具備するシステム、例えばデジタルビデオ放送に利用される8−VSBトレリスコーディングシステムにも適用されうる。一般的に、そのようなシステムでは、同じTCMエンコーダの対応する数が利用される。そのようなデコーダの構造を図11に示す。
図12は、フィードバックフィルタ係数をアップデートするのに、本発明に係る方法を利用するトレリスデコーダとディインターリーバとが結合されたDFEの構成の一実施例を示した図である。
すなわち、図13は、図12のディインターリーバを有するTCMデコーダの具体的な構成を示した図である。
それぞれのセルには、TCMデコーダ1416から出力された決定値を順次に遅延させた値と、イコライザのエラー信号に所定のステップサイズのパラメータμを乗算した値とが入力される。そして、それぞれのセルは、フィードバックフィルタをアップデートするための演算部1408ないし1410と、フィードバックフィルタ係数と入力された決定値とを乗算する乗算部1411とを含む。
SAG部は、決定値を入力され、信頼できない決定値を検出し、適応アルゴリズムのイネーブル/ディセーブル信号を生成し、決定値の信頼性がなければ、適応アルゴリズムをディセーブルさせ、決定の信頼性があれば、フィードバックフィルタ係数をアップデートさせる。
図15は、フィードバックフィルタ係数をアップデートするのに、従来のLMSアルゴリズムと本発明に係る方法とを利用するトレリスデコーダと結合されたDFEに対する繰返し回数に比べた出力信号対ノイズ比を示したグラフである。
一実施例として、デプスNに対応する最終TCMデコーダ決定値は、エラー信号ekを生成し、適応アルゴリズムを駆動するのに利用されうる。
他の実施例として、乗算器を使用することを避け、その代りにシフタや加算器を利用して、純粋ハードウェア的な構成で数式(3)の適応アルゴリズムを実現して、計算上、効果的な方法を利用できる。
本発明の一実施例は、ビデオゴースト及び/またはエコーと関連して説明したが、本発明は、いかなるフェーディング及び/または干渉を減少させる技術にも利用されうる。
本発明の一実施例は、無線モデム及び/または電話機と関連して説明したが、本発明は、いかなる無線または地上波通信システムにも利用されうる。
本発明の一実施例は、デジタルビデオ放送のための8−VSBトレリスコーディングシステムと関連して説明したが、本発明は、いかなる他のビデオオーディオ及び/またはデータシステムにも利用されうる。
本発明の一実施例は、12個のセルを含むイコライザと関連して説明したが、セルの個数は、システムの特性によっても変わり得る。
1008 加算器
1009_1〜1009_5 乗算器
1010_1〜1010_5 乗算器
1011_1〜1011_5 加算器
1012_1〜1012_5 遅延ライン
1013_i 係数乗算部
1014_i i番目のフィードバックフィルタの係数
1015 DFE出力
1019 TCM(ビタビ)デコーダ
1021 フィードフォワードフィルタ
1022 フィードバックフィルタ
1023 ロジック選択部
Claims (26)
- 入力デジタル信号に基づいた信号を受信し、複数の決定値を出力するデコーダと、
前記デコーダから複数の決定値及び第1値を受信し、複数のフィルタ係数をアップデートする、第1フィルタとを含み、
前記第1フィルタは、
複数のセル及び加算器を含み、
前記複数のセルそれぞれは出力を発生し、前記加算器は前記複数のセルからの出力を互いに加算し、
前記複数のセルそれぞれは前記複数のフィルタ係数のうち一つをアップデートするための決定値とこれに対応するフィルタ係数と乗算して、その結果を出力する係数乗算部と、
前記デコーダの前記決定値のうち何れか一つを、前記第1値と乗算するための第1乗算部と、前記フィルタ係数のうち何れか一つを、前記デコーダのトレースバックデプスに対応する決定値の信頼性を表す信頼性定数と乗算するための第2乗算部と、前記第1乗算部の出力と前記第2乗算部の出力が遅延ラインにより遅延された出力とを加算して、前記フィルタ係数をアップデートする第1加算部と、を含む複数のフィルタアップデータ部をそれぞれ含み、
前記第1フィルタの前記加算器の出力信号に前記入力デジタル信号をフィードフォワードフィルタにより処理した信号を加算した信号を、前記入力デジタル信号に基づいた信号として前記デコーダに入力することを特徴とするイコライザ。 - 前記デコーダは、トレリスコード変調デコーダであることを特徴とする請求項1に記載のイコライザ。
- 前記デコーダの前記決定値のうち何れか一つから、前記イコライザの出力を引いてエラー信号を生成する第2加算部と、
前記第2加算部で生成されたエラー信号に、パラメータ値を乗算して前記第1値を生成する第3乗算部と、を更に含むことを特徴とする請求項1に記載のイコライザ。 - 前記パラメータは、ステップサイズのパラメータであることを特徴とする請求項1に記載のイコライザ。
- 前記複数のセルは、
前記デコーダから出力された前記決定値、及び前記第1値の出力を受信する第1群のセルと、
前記デコーダの決定値のうち何れか一つを遅延させて得た値をそれぞれ受信する第2群のセルと、
を含むことを特徴とする請求項1に記載のイコライザ。 - 前記決定エラーは、前記i番目のデプスに対応することを特徴とする請求項7に記載のイコライザ。
- 前記ロジック選択部は、前記第1フィルタ内に含まれることを特徴とする請求項7に記載のイコライザ。
- 前記ロジック選択部は、
前記第1フィルタ係数の値を自乗する複数の自乗部と、
前記自乗されたフィルタ係数に定数を乗算する複数の第4乗算部と、
前記第1乗算部から出力された複数の出力を加算する第3加算部と、
前記第1加算部から出力された複数の出力を蓄積させるための蓄積部と、
前記蓄積部から出力される複数の蓄積された値を複数の所定のスレショルド値と比較し、前記入力デジタル信号が伝送されるチャネルの特性に応じて前記複数の蓄積された値のうち一部を信頼性定数のセットとして適応的に選択する比較選択部と、を更に含むことを特徴とする請求項7または8に記載のイコライザ。 - 前記入力デジタル信号をフィードフォワードフィルタリングする第2フィルタ部と、前記第1フィルタの出力と前記第2フィルタの出力とを加算し、加算結果を前記入力デジタル信号に基づいた信号として前記デコーダに提供する第4加算部とを更に含むことを特徴とする請求項5に記載のイコライザ。
- 前記デコーダは、ビタビデコーダであることを特徴とする請求項5に記載のイコライザ。
- 前記デコーダは、第1乃至第N+1トレースバックデプスを有し、前記フィルタ部は、複数のセルと前記セルの出力値とを合算する加算部と、前記第1乃至第N+1トレースバックデプスに対応する決定値をそれぞれ遅延するための第1乃至第N+1遅延ラインを含み、
前記複数のセルそれぞれに対する信頼性定数を含む複数の信頼性定数は第1乃至第N+1グループに区分され、前記第1乃至第N+1グループのそれぞれは相等しい値を有する信頼性定数を含み、
前記第1乃至第N+1トレースバックデプスに対応する決定値のそれぞれは前記第1乃至第N+1遅延ラインにそれぞれ入力され、
前記セルのそれぞれは、前記アップデータ部と、各決定値を前記フィルタ係数のうち何れか一つと乗算して、その乗算結果を生成する係数乗算部と、を含むことを特徴とする請求項3に記載のイコライザ。 - 前記ロジック選択部は、前記第1フィルタ内に含まれることを特徴とする請求項15に記載のイコライザ。
- 前記ロジック選択部は、
前記第1フィルタ係数の値を自乗する複数の自乗部と、
前記自乗されたフィルタ係数に定数を乗算する複数の第4乗算部と、
前記第1乗算部から出力された複数の出力を加算する第3加算部と、
前記第1加算部から出力された複数の出力を蓄積させるための蓄積部と、
前記蓄積部から出力される複数の蓄積された値を複数の所定のスレショルド値と比較し、前記入力デジタル信号が伝送されるチャネルの特性に応じて前記複数の蓄積された値のうち一部を信頼性定数のセットとして適応的に選択する比較選択部と、を更に含むことを特徴とする請求項15または16に記載のイコライザ。 - 前記入力デジタル信号をフィードフォワードフィルタリングする第2フィルタ部と、前記第1フィルタの出力と前記第2フィルタの出力とを加算し、加算結果を前記入力デジタル信号に基づいた信号として前記デコーダに提供する第4加算部とを更に含むことを特徴とする請求項13に記載のイコライザ。
- 前記デコーダは、ビタビデコーダであることを特徴とする請求項13に記載のイコライザ。
- SAG部を更に含み、
前記SAG部は、前記決定値を入力され、信頼できない決定値を検出し、イネーブル/ディセーブル信号を生成して、前記決定値の信頼性がなければ、適応アルゴリズムをディセーブルさせ、決定値の信頼性があれば、前記フィードバックフィルタの係数をアップデートさせることを特徴とする請求項13に記載のイコライザ。 - 前記ロジック選択部は、前記第1フィルタ内に含まれることを特徴とする請求項22に記載のイコライザ。
- 前記ロジック選択部は、
前記第1フィルタ係数の値を自乗する複数の自乗部と、
前記自乗されたフィルタ係数に定数を乗算する複数の第4乗算部と、
前記第1乗算部から出力された複数の出力を加算する第3加算部と、
前記第1加算部から出力された複数の出力を蓄積させるための蓄積部と、
前記蓄積部から出力される複数の蓄積された値を複数の所定のスレショルド値と比較し、前記入力デジタル信号が伝送されるチャネルの特性に応じて前記複数の蓄積された値のうち一部を信頼性定数のセットとして適応的に選択する比較選択部とを更に含むことを特徴とする請求項22または23に記載のイコライザ。 - 前記入力デジタル信号をフィードフォワードフィルタリングする第2フィルタ部と、前記第1フィルタの出力と前記第2フィルタの出力とを加算し、加算結果を前記入力デジタル信号に基づいた信号として前記デコーダに提供する第4加算部とを更に含むことを特徴とする請求項20に記載のイコライザ。
- 前記デコーダは、ビタビデコーダであることを特徴とする請求項20に記載のイコライザ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0007530A KR100539248B1 (ko) | 2004-02-05 | 2004-02-05 | 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법 |
KR2004-007530 | 2004-02-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223926A JP2005223926A (ja) | 2005-08-18 |
JP4741254B2 true JP4741254B2 (ja) | 2011-08-03 |
Family
ID=36077281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005029742A Expired - Fee Related JP4741254B2 (ja) | 2004-02-05 | 2005-02-04 | 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7706436B2 (ja) |
JP (1) | JP4741254B2 (ja) |
KR (1) | KR100539248B1 (ja) |
CN (1) | CN1735082B (ja) |
FR (1) | FR2866167B1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8098722B2 (en) * | 2005-03-29 | 2012-01-17 | Qualcomm Incorporated | Method and apparatus for equalization control |
US7382828B2 (en) * | 2005-04-26 | 2008-06-03 | Zenith Electronics Llc | Channel impulse response (CIR) estimating decision feedback equalizer with phase tracker |
CN101310495A (zh) * | 2005-11-18 | 2008-11-19 | 皇家飞利浦电子股份有限公司 | 近似最小误码率的均衡器自适应 |
US20080063041A1 (en) * | 2006-09-08 | 2008-03-13 | Noam Galperin | Fast training equalization of a signal |
US8102908B2 (en) * | 2006-09-28 | 2012-01-24 | Panasonic Corporation | Waveform equalizing device |
US8385397B2 (en) * | 2007-01-19 | 2013-02-26 | Techwell Llc | Method for determining the step size for an LMS adaptive equalizer for 8VSB |
US7616685B2 (en) * | 2007-01-19 | 2009-11-10 | Techwell, Inc. | Method for channel tracking in an LMS adaptive equalizer for 8VSB |
US20130028299A1 (en) * | 2011-07-26 | 2013-01-31 | Himax Media Solutions, Inc. | Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder |
US8724690B1 (en) | 2012-10-23 | 2014-05-13 | L-3 Communications Corp. | Multipath delay calculator for a decision feedback equalizer |
GB2503072B (en) * | 2013-03-27 | 2014-06-18 | Imagination Tech Ltd | Efficient calculation of initial equaliser coefficients |
GB2503073B (en) * | 2013-03-27 | 2014-04-23 | Imagination Tech Ltd | Efficient tracking of decision-feedback equaliser coefficients |
CN103680515B (zh) * | 2013-11-21 | 2017-01-25 | 苏州大学 | 采用系数重用的比例自适应滤波器系数向量更新方法 |
JP6256187B2 (ja) * | 2014-05-14 | 2018-01-10 | 株式会社デンソー | 判定帰還型等化器 |
TWI640181B (zh) * | 2016-03-02 | 2018-11-01 | 晨星半導體股份有限公司 | 等化器裝置及使用在等化器裝置中以維特比演算法為基礎的決策方法 |
US10985846B2 (en) * | 2017-04-13 | 2021-04-20 | Nippon Telegraph And Telephone Corporation | Signal separating apparatus and signal separating method |
CN109217979B (zh) | 2017-06-30 | 2021-06-15 | 华为技术有限公司 | 一种通信方法、装置及存储介质 |
US10277433B1 (en) * | 2017-11-15 | 2019-04-30 | Analog Devices Global Unlimited Company | Method to improve latency in an ethernet PHY device |
KR102165817B1 (ko) | 2019-11-07 | 2020-10-14 | 서울시립대학교 산학협력단 | 판정 궤환 등화기용 적응형 탭 계수 조절 장치 |
KR102177094B1 (ko) | 2019-11-26 | 2020-11-10 | 서울시립대학교 산학협력단 | 고속 판정 궤환 등화기용 적응형 탭 계수 조절 장치 |
US11323184B2 (en) * | 2019-11-29 | 2022-05-03 | Maxim Integrated Products, Inc. | Chromatic dispersion equalizer adaption systems and methods |
US11336490B2 (en) | 2020-03-13 | 2022-05-17 | Texas Instruments Incorporated | DFE implementation for wireline applications |
CN113992485B (zh) * | 2021-10-27 | 2023-05-30 | 西安微电子技术研究所 | 一种判决反馈均衡电路和高速信号信道传输系统 |
CN115499024B (zh) * | 2022-09-15 | 2024-03-15 | 香港科技大学 | 一种pam4信号接收机及其自适应均衡控制方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3038790B2 (ja) * | 1990-04-27 | 2000-05-08 | 日本電気株式会社 | 等化器 |
CA2060667C (en) * | 1992-02-05 | 1998-12-08 | Paul Marc Yatrou | Adaptive sparse echo canceller using a sub-rate filter for active tap selection |
JP3008763B2 (ja) * | 1993-12-28 | 2000-02-14 | 日本電気株式会社 | 適応フィルタによるシステム同定の方法および装置 |
US5757855A (en) * | 1995-11-29 | 1998-05-26 | David Sarnoff Research Center, Inc. | Data detection for partial response channels |
US6201839B1 (en) * | 1997-05-09 | 2001-03-13 | Carnegie Mellon University | Method and apparatus for correlation-sensitive adaptive sequence detection |
JP3185715B2 (ja) * | 1997-06-30 | 2001-07-11 | 日本電気株式会社 | 通信用適応等化フィルタ |
US5872817A (en) | 1997-07-02 | 1999-02-16 | Lucent Technologies Inc. | Joint viterbi decoder and decision feedback equalizer |
US5805480A (en) * | 1997-07-03 | 1998-09-08 | National Semiconductor Corporation | Rotationally predictive adaptive filter |
JPH11112291A (ja) * | 1997-08-04 | 1999-04-23 | Mitsubishi Electric Corp | 適応等化方法、適応等化器、コンピュータ読み取り可能な記録媒体、受信装置およびデータ伝送システム |
JP2000269865A (ja) * | 1999-03-17 | 2000-09-29 | Pioneer Electronic Corp | ディジタル信号受信システムにおける信号処理回路 |
JP3860369B2 (ja) * | 1999-03-17 | 2006-12-20 | パイオニア株式会社 | ディジタル信号受信システムにおける判定帰還型等化器 |
US7006566B2 (en) * | 2001-04-10 | 2006-02-28 | Koninklijke Philips Electronics N.V. | Two stage equalizer for trellis coded systems |
US6823489B2 (en) * | 2001-04-23 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver |
US6734920B2 (en) * | 2001-04-23 | 2004-05-11 | Koninklijke Philips Electronics N.V. | System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver |
US6829297B2 (en) * | 2001-06-06 | 2004-12-07 | Micronas Semiconductors, Inc. | Adaptive equalizer having a variable step size influenced by output from a trellis decoder |
US7190744B2 (en) * | 2001-06-07 | 2007-03-13 | Micronas Semiconductors, Inc. | Error generation for adaptive equalizer |
US7418034B2 (en) * | 2001-06-19 | 2008-08-26 | Micronas Semiconductors. Inc. | Combined trellis decoder and decision feedback equalizer |
US7218672B2 (en) * | 2001-10-16 | 2007-05-15 | Koninklijke Philips Electronics N.V. | Apparatus and method for constraining the value of feedback filter tap coefficients in a decision feedback equalizer |
-
2004
- 2004-02-05 KR KR10-2004-0007530A patent/KR100539248B1/ko active IP Right Grant
- 2004-11-18 US US10/990,436 patent/US7706436B2/en not_active Expired - Fee Related
-
2005
- 2005-02-03 FR FR0501079A patent/FR2866167B1/fr not_active Expired - Fee Related
- 2005-02-04 JP JP2005029742A patent/JP4741254B2/ja not_active Expired - Fee Related
- 2005-02-05 CN CN2005100697948A patent/CN1735082B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050175081A1 (en) | 2005-08-11 |
FR2866167B1 (fr) | 2012-04-13 |
US7706436B2 (en) | 2010-04-27 |
CN1735082B (zh) | 2012-01-18 |
KR20050079345A (ko) | 2005-08-10 |
JP2005223926A (ja) | 2005-08-18 |
CN1735082A (zh) | 2006-02-15 |
KR100539248B1 (ko) | 2005-12-27 |
FR2866167A1 (fr) | 2005-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741254B2 (ja) | 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法 | |
JP4063677B2 (ja) | トレリス符号化されたシステム用の2段等化器 | |
JP4401078B2 (ja) | 判定帰還型等化器における誤差伝播を低減する判定帰還型シーケンス推定装置及び方法 | |
US7190744B2 (en) | Error generation for adaptive equalizer | |
US6775335B2 (en) | Method and apparatus for equalization and tracking of coded digital communications signals | |
US7061977B2 (en) | Apparatus and method for using adaptive algorithms to exploit sparsity in target weight vectors in an adaptive channel equalizer | |
US7668264B2 (en) | Apparatus and method of decision feedback equalization in terrestrial digital broadcasting receiver | |
US6823489B2 (en) | Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver | |
US7613238B2 (en) | Apparatus and method for decision error compensation in an adaptive equalizer | |
JP2005506760A (ja) | 判定帰還型等化器における帰還型フィルタ・タップ係数値を制約する装置及び方法 | |
US7974335B2 (en) | Apparatus for equalizing decision feedback based on channel properties change and method therefor | |
US7218673B2 (en) | Channel equalizer of single carrier receiver and equalizing method thereof | |
US20100260267A1 (en) | Reducing equalizer error propagation with a low complexity soft output viterbi decoder | |
US8358683B2 (en) | Channel equalizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101102 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4741254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |