JP4741254B2 - 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法 - Google Patents

決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法 Download PDF

Info

Publication number
JP4741254B2
JP4741254B2 JP2005029742A JP2005029742A JP4741254B2 JP 4741254 B2 JP4741254 B2 JP 4741254B2 JP 2005029742 A JP2005029742 A JP 2005029742A JP 2005029742 A JP2005029742 A JP 2005029742A JP 4741254 B2 JP4741254 B2 JP 4741254B2
Authority
JP
Japan
Prior art keywords
filter
decoder
output
equalizer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005029742A
Other languages
English (en)
Other versions
JP2005223926A (ja
Inventor
ジコフ セルゲイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005223926A publication Critical patent/JP2005223926A/ja
Application granted granted Critical
Publication of JP4741254B2 publication Critical patent/JP4741254B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0059Convolutional codes
    • H04L1/006Trellis-coded modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03248Arrangements for operating in conjunction with other apparatus
    • H04L25/03254Operation with other circuitry for removing intersymbol interference
    • H04L25/03267Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain
    • H04L2025/03471Tapped delay lines
    • H04L2025/03484Tapped delay lines time-recursive
    • H04L2025/0349Tapped delay lines time-recursive as a feedback filter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03598Algorithms
    • H04L2025/03611Iterative algorithms
    • H04L2025/03617Time recursive algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03598Algorithms
    • H04L2025/03681Control of adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、デジタルビデオ放送受信機に係り、具体的には、多様なデジタル情報を受信する決定フィードバックイコライザの係数をアップデートする装置及びその方法に関する。
デジタルビデオ放送などのデジタル情報受信に使用されるイコライザは、音声、データ、ビデオ通信などの多くのデジタル情報を使用するための、非常に重要な要素の一つである。そのようなデジタル情報は、多様な伝送媒体を通じて送受信され、それらは相異なる伝送特性を有する。しかし、それらのいずれも完璧にはデータを送受信できない。すなわち、あらゆる媒体は、周波数従属位相及び振幅歪曲、多重経路受信、ボイスエコーなどの異種のゴースティング及びレイリーフェーディングのような伝送された信号での変化を引き起こす。更に、そのあらゆる種類のデータ伝送は、付加的な白色ガウスノイズのようなノイズを受ける。したがって、そのようなエコー、ビデオゴーストの削除、及び無線モデムや電話用信号調節のためにイコライザが使用される。
デジタル通信において、理論的または実際的に問題となるものの一つが、シンボル間の干渉(Inter−Symbol Interference:以下、ISI)チャンネル上のデータ伝送に関するものである。ISIは、振幅変調されたデジタル伝送のようなパルス処理された情報が、電話線または空中波放送のようなアナログチャンネルを通じて伝送される時に生じる。
最近40年間、ISIを有するチャンネルについても様々なイコライゼーション技術が続けて研究され、多くの論文で提案された。
そのような技術の一つは、最大確率論的シーケンス推定(Maximum−Likehood Sequence Estimation:以下、MLSE)技法である。そのMLSE技法は、シンボルエラー率(SER)面から見れば最適のアルゴリズムであるが、複雑すぎてチャンネルの時分散の長さが幾何級数的に増加する。また、MLSE技法の複雑性のため、一般的には実際に使用されていなかった。
ISIを検出し、イコライジングする他の技法として、線型イコライザ(Line Equalizer:以下、LE)技術がある。その技法は、チャンネル分散の長さでは、複雑な線型関数を有する。しかし、その技法は、深刻なノイズの増加により問題となる。したがって、LEは、一般的にMLSE技法より好ましくない。
他の技法であるイコライゼーション技術の決定フィードバックイコライゼーション(Decision Feedack Equalization:以下、DFE)は、相対的に複雑性が低く、ソリューションの実行能力が好ましいため、実際に広く使用される。
図1は、DFEの一般的な構造を示した図である。
DFE開発背景の主論理は、ISIを計算して除去するために、デコーディングされたデータシンボルをあらかじめ使用させることにある。DFEは、その実現は非常に簡単であるが、DFEの実行率は、決定フィードバックフィルタでの間違った決定値により深刻に低下することがある。そのような、間違った決定は、主にチャンネルが強いゴーストを有している時、すなわちデジタルテレビ放送で単一周波数ネットワーク動作中に発生する。
図1を参照すれば、DFEは、フィードフォワードフィルタ102、フィードバックフィルタ103、スライサ104及び加算器105により構成される。受信されたデジタル信号101は、まずフィードフォワードフィルタ102に入力される。
フィードフォワードフィルタ102は、入力されるデジタル信号の大きさに反するフィルタを通じて、ある程度エラーを修正する役割を行う。スライサ104は、例えば8VSBシステムで、±1、±3、±5及び、±7の正規化された信号値に対応するシンボルに入力を分類するために、0、±2、±4及び、±6の決定値を有する、受信された信号の大きさに基づく決定デバイスである。他の例として、スライサは、直交振幅変調(‘QAM’)システムに利用されたような、多重次元であってもよい。
加算器105は、フィードフォワードフィルタ102の出力とフィードバックフィルタ103の出力とを加算して、スライサ104に出力する機能を有している。フィードフォワードフィルタ102は、受信される信号の各シンボルの大きさに反するフィルタを通じて、ある程度にノイズを除去する機能を有している。
ISIチャンネルに対する他の検出アルゴリズムとしては、決定フィードバックシーケンス推定(Decision−Feedback Sequence Estimation:以下、DFSE)アルゴリズムがある。そのアルゴリズムは、DFEで実行能力と複雑性の均衡とを考慮したものである。
一方、現在使用されるほとんどの無線通信システムは、トレリスコードモジュレーション(Trellis Coded Modulation:以下、TCM)を使用する。
図2は、8レベルの幅を有する復調された信号についてのTCMの概略図である。
図2を参照すると、TCM、すなわちトレリスエンコーダは、8VSBトレリスエンコーダ201及び8レベルシンボルマッパ203を具備する。当業界で公知のように、8VSBトレリスエンコーダは、8−レベル、3−ビット1次元配列を利用する。また、8VSBトレリスエンコーダは、2/3レートトレリスコードを利用できる。
ISIのないチャンネルでのトレリスコーディングされたシンボル検出に最も広く使用される方法は、MLSE技法である。それは、TCMに使用されるコードで、トレリス段階の数が一般的に小さいため、MLSEの複雑性がそれほど大きくなく、効率的なビタビデコーディングアルゴリズムを使用して、容易に実現できるためである。したがって、ISIのないチャンネルを通じて伝送されたTCMシンボルは、ほとんど最適の実行率で検出できる。
しかし、チャンネルがISIを含んでいれば、チャンネルを通じて持ち込まれたISIを考慮せねばならない最適のMLSE検出器及びTCMは非常に複雑となり、非現実的なものとなる。ISIチャンネルでトレリスコーディングされたシンボルを検出する他の最適の方法は、チャンネルISIの補償にDFEを使用し、TCMのデコーディングにMLSEビタビデコーダを使用することである。
図3は、TCMデコーダが結合されたDFEの一般的な構成図である。
図3に示すTCMデコーダが結合されたDFEは、図1に示すDFEと同じく、フィードフォワードフィルタ302、フィードバックフィルタ303、スライサ304及び加算器305を具備して、そこにトレリスコーディングされたシンボルをデコーディングするためのTCMデコーダ306を更に具備する。受信されたデジタル信号は、入力ライン301を介してイコライザに入力され、TCMデコーダ306に連結された出力ライン307を介して出力される。
実際に図3に示されたTCMデコーダが結合されたDFEが時々使用されるが、一つの深刻な問題がある。すなわち、TCMデコーダがアンコーディングされたシンボルを使用する前にフィードバック動作を行うために、DFEが動作するためにアンコーディングされたシンボルの信頼性は、一般的に非常に低い。したがって、図3に示すような構成の実行能力は、チャンネルとTCMとが結合されたMLSE技法より非常に劣る。
図4は、従来のTCMデコーダと結合されたDFEの更に他の構成を示した図である。
一方、前述のDFSEアルゴリズムが、ISIチャンネルを通じて伝送されたTCMシンボルをデコーディングするのに使用されることもある。
その構成は、フィードバックフィルタでスライサ決定値を使用する代わりに、ビタビデコーダの最も可能性のあるサバイビング経路からのシンボル決定値を利用する。
いわゆる“グローバル検出フィードバックを有するビタビデコーダ”と称されるその構成は、図4に示すような構成となっている。図4を参照すると、フィードフォワードフィルタ402とフィードバックフィルタ403との出力は、加算器407で合算されてTCMデコーダ404に入力され、TCMデコーダ404でデコーディングされたシンボル405は、再びフィードバックフィルタ403に入力される。前述のように、図4では、フィードバックフィルタの入力としてスライサ決定値が利用されず、TCM(ビタビ)デコーダの最も可能性のあるサバイビング経路からのシンボル決定値を利用する。TCMデコーダの出力のうち最も信頼性の高いデコーディングデプスのN番目のシンボルが出力信号406となる。
図4に示すDFEとTCM(ビタビ)デコーダとの結合からなる構成は、図3に示す構成と比較すれば、TCM(ビタビ)デコーダの最も可能性のあるサバイビング経路からの決定値が、平均的に更に信頼性が高いため、更に好ましい実行力を有する。
図5は、従来のフィードバックフィルタ係数をアップデートするのに、LMSアルゴリズムを利用するDFEの構成を示した図である。
MLSE及びDFEチャンネル伝送機能のアプリケーションは、受信者には一般的に知られておらず、よく変更される。したがって、無線通信受信機で使用される検出及び/またはイコライザ構成は、適応性がなければならない。すなわち、そのような検出及びイコライザの構成は、イコライザとトラックチャンネル可変での係数を変化させうるものが好ましい。
係数を変化させうる最も広く知られた方法の一つは、最小平均自乗(Least Mean Square:以下、LMS)適応構成である。LMS原理によれば、イコライザ係数は、アルゴリズムが繰り返される毎に、反復的にアップデートされねばならない。例えば、DFEのフィードバックフィルタ係数は、下記の数式(1)に表したLMSアルゴリズムにより反復的にアップデートされうる。
Figure 0004741254
ここで、bi (k)は、k番目の繰返しでDFEのi番目のフィードバック係数(518、519、・・・、520)であり、Lbは、フィードバックフィルタ係数の数であり、d^kは、遅延ライン(521、522、・・・、523)に保存されたフィードバックフィルタの決定値であり、μは、小さなステップサイズのパラメータ(正の定数)であり、exは、エラー信号508であって、DFE出力524と決定値d^k525との差である。トレーニング期間に伝送されたデータシーケンスdk値は知られ、イコライザは、その伝送されたデータシーケンスdを数式(1)で表わしたLMSアルゴリズムにより、係数bi (k)のアップデートに使用する。
また、数式(1)を実現したLMS適応構成を利用するDFEは、図5に示される。すなわち、図5は、図1のスライサを利用したDFEに数式(1)を実現したLMS適応構成を利用した例を示したものである。
トレーニング期間が終われば、出力スライサ510での決定値d^kは、一般的に十分に信頼性があり、その決定値は、トレーニング期間が終わった後に、LMSアルゴリズム1によりイコライザ係数のアップデートに利用することができる。
図6は、従来のフィードバックフィルタ係数をアップデートするのに、LMSアルゴリズムと‘Stop−and−Go’(以下、SAG)メカニズムとを利用したDFEの構成を示す図である。
ブラインドモード、すなわちトレーニングシーケンスがない場合にも、数式(1)のLMSアルゴリズムを使用できる。SAG LMSアルゴリズムは、そのアルゴリズムの変形である。そして、そのような構成が図6に示されている。
SAGアルゴリズムの主なアイデアでは、決定値の信頼性がなければ適応をディセーブルさせ、スライサ決定値が正しいような時のみにイコライザ係数をアップデートする。信頼できない決定値の検出及びイネーブル/ディセーブルフラグ623の生成は、SAGブロックで行われる。
図7は、従来のフィードバックフィルタ係数をアップデートするのに、LMS適応アルゴリズムを利用するトレリスデコーダが結合されたDFEの構成を示した図である。
数式(1)のLMSアルゴリズムとそのSAG変形とは、図4に示すDDFSE構成のように使用することができる。LMS適応アルゴリズムと図4のDDFSEの構成に適用させた変形の例とを、図7に示す。
シミュレーション及び実験的な研究の結果、図7に示すようなLMS適応アルゴリズムとイコライザ/デコーダとが結合された構成では、長期間では不安定の問題があるということが分っている。そのような構成の不安定の例を、図8に示す。
図8は、図7に示すフィードバックフィルタ係数をアップデートするのに、従来のLMSアルゴリズムを利用するトレリスデコーダが結合されたDFEについて、繰返し回数に対する出力信号対ノイズ比を示したグラフである。
図8に示す結果は、図7のイコライザとTCMビタビデコーダとのシミュレーション結果のグラフである。この場合、チャンネルは、三つの同等振幅経路を有し、伝送システムは、図2に示す8レベル振幅変調された信号を利用する。図8に示されたイコライザの正常状態反応は、イコライザ係数やオーバーフロー結果の解像度によらず、TCM決定フィードバックの特性の結果のみによる。
図8を参照しながら、イコライザ動作についてのいくつかの直観的な説明を以下に行う。すなわち、図8を参照すると、最初のある期間の繰返し回数では、イコライザの動作は、出力信号対ノイズ比において非常に安定的に動作する。しかし、その後のある期間の繰返しでは、安定度が非常に落ち、安定度の変化が繰返し回数の進行により周期的に繰り返されることが分かる。
すなわち、図7に示すイコライザで、決定値の信頼性がなく、イコライザは、決定フィードバックメカニズムに依存できないため、ISI補償で、イコライザの決定フィードバック部分の収斂領域の寄与度は無意味となる。したがって、その領域で決定値エラーは、イコライザの安全性には大きな影響を及ぼさず、出力信号対ノイズ比(SNR)は非常に安定的である。
しかし、決定値が、平均的に更に信頼性が高まる何回かの繰返し回数の後では、イコライザはその決定値に依存し、ISI補償に対してほぼフィードバックフィルタを使用する。
図9Aは、スライサとTCMデコーダとの出力で、不正確な決定値の比率を時間関数として表現したグラフである。
TCM決定値のエラーは、一つの重要な特性を有する。すなわち、TCM決定値のエラーは互いに相関関係があり、スライサ決定値でのように、時間上でランダムに分布されておらず、エラーバストでグループ化される傾向がある。
それは、TCMデコーダの出力で一つのエラーが発生すれば、シリーズのエラーまたはエラーバストを引き起こし、ある時間の周期では、フィードバックフィルタの決定値エラーの数が普段よりはるかに高いということを意味する。すなわち、図9Aは、そのような特性を概略的に示したグラフである。
図9Aを参照すると、決定フィードバックフィルタでのエラーの比率と時間との関係を示したグラフが示されている。図7に示すTCMフィードバック構成を使用する場合、フィードバックフィルタでエラーとなる決定の数は、全体的な時間から見れば非常に少ない。しかし、TCMデコーダは時々エラーバストを引き起こし、エラーとなる決定の数は大幅に増加する。
図9Aを参照すると、図5に示すスライサを利用する場合には、エラーとなる決定の比率は約20%であって、非常に安定的であることが分かる。一方では、エラーとなる決定のそのような約20%の高比率は、イコライザ実行能力を全体的に減少させうるが、他方では、そのようなLMSアルゴリズムがフィードバックメカニズムにそれほど依存しないため、適応構成を安定化させることができる。
逆に、図7に示すTCMフィードバックメカニズムを利用する場合、ほとんどの時間にはフィードバックフィルタにエラーがなく、LMSアルゴリズムは、フィードバックフィルタのエラーフリー状態によってイコライザ係数をアップデートさせる。その場合、イコライザは、主にフィードバックISI補償に依存し、決定エラーに非常に敏感になる。その結果、TCMデコーダがエラーバストを引き起こし、イコライザ実行能力は、図8に示すように極端に低下する。
また、図6に示すSAGアルゴリズムを利用する場合には、問題が更に深刻になる。SAGアルゴリズムに設計される適応構成は、決定を信頼できない場合には適応をディセーブルさせるためである。
本発明が解決しようとする技術的課題は、トレリスデコーダと結合されたDFEフィードバック係数をアップデートさせる方法を提供することにある。
本発明が解決しようとする他の技術的課題は、トレリスデコーダの出力で、エラーの拡大という否定的な結果を減少させ、従来の適応方法と比較して、トレリスデコーダと結合されたDFEの更に軟らかく、且つ更に安定した正常状態の動作を提供するDFEの係数をアップデートする方法を提供することにある。
本発明の一実施例は、イコライザ(すなわち、DFE)を提供する。イコライザは、デコーダとフィルタとを含む。フィルタは、複数のフィルタアップデータ部を含み、フィルタアップデータ部は、デコーダから決定値と所定の値とを受けて、フィルタ係数をアップデートする。フィルタアップデータ部は、デコーダの決定値のうち何れか一つを第1値と乗算するための第1乗算部、フィルタ係数のうち何れか一つを定数と乗算するための第2乗算部、及び第1乗算部の出力と第2乗算部の出力とを加算して、フィルタ係数をアップデートする第1加算部を含む。
本発明の他の実施例は、フィルタ係数をアップデートする方法を提供する。この方法は、エラー信号を出力し、出力されたエラー信号にパラメータ値を乗算して、第1部分値及び第2部分値を求め、その部分値を加算してアップデートする。
本発明の他の実施例は、フィルタを提供する。このフィルタは、フィルタ係数をアップデートするためのアップデータを含む。フィルタアップデートは、第1乗算部、第2乗算部及び加算部を含む。第1乗算部は、デコーダから出力された決定値に第1値を乗算し、第2乗算部は、フィルタ係数に定数を乗算し、加算部は、第1乗算部の出力及び第2乗算部の出力を加算して、フィルタ係数をアップデートする。
本発明の他の実施例は、アップデータを提供する。アップデータは、決定値に第1値を乗算するための第1乗算部、フィルタ係数に定数を乗算するための第2乗算部、及び第1乗算部の出力及び第2乗算部の出力を加算して、フィルタ係数をアップデートするための第1加算部を含む。
本発明の他の実施例は、ロジック選択部を含む。ロジック選択部は、フィルタ係数の値を自乗するための複数の自乗部、複数の自乗部により生成された複数のフィルタ係数の自乗値を乗算するための複数の乗算部、複数の乗算部から出力された複数の出力を加算する加算部、加算部の出力を蓄積するための蓄積部、及び蓄積部から出力された複数の値を一つ以上のスレショルド値と比較して、比較結果によって一つ以上の定数を選択するための比較器を含む。
本発明の他の実施例は、フィルタ係数をアップデートするための方法を提供する。この方法は、決定値及び第1値を乗算する第1段階、フィルタ係数及び定数を乗算する第2段階、及び第1段階の結果値と第2段階の結果値とを加算して、フィルタ係数をアップデートする第3段階を含む。
本発明の他の実施例は、定数を選択する方法を提供する。この方法は、複数のフィルタ係数値を自乗する段階、複数の自乗されたフィルタ係数を複数の定数と乗算する段階、乗算された複数の値をいずれも加算する段階、加算された値を蓄積する段階、及び蓄積された値を一つ以上のスレショルド値と比較して、比較結果によって一つ以上の定数を選択する段階を含む。
本発明の一実施例で、デコーダはTCMデコーダであり得る。
本発明の一実施例で、イコライザは、デコーダの決定値のうち何れか一つからイコライザの出力を引いてエラー信号を生成する第2加算部、及び第2加算部で生成されたエラー信号にパラメータ値を乗算して第1値を生成する第3乗算部を更に含みうる。
本発明の一実施例で、パラメータはステップサイズのパラメータであり得る。
本発明の一実施例で、フィルタは、第1及び第2グループのセル、アップデータ部及び加算部を更に含む。第1群のセルは、デコーダから出力された決定値及び第1乗算部の出力を受信する。第2群のセルは、デコーダの決定値のうち何れか一つを遅延させて得た値をそれぞれ受信する。アップデータ部は、フィルタ係数をアップデートする。加算部は、第1群のセルから出力された複数の出力値に、第2群のセルから出力された複数の出力値を加算する。第1及び第2群のセルのそれぞれは、フィルタ係数をアップデートするアップデータ部、及び前記決定値のうち何れか一つとフィルタ係数のうち何れか一つとを乗算して、その結果を出力する係数乗算部をそれぞれ含む。
本発明の一実施例で、アップデータ部のそれぞれは、下記の数式、
Figure 0004741254
(ここで、αiは、i番目のトレースバックデプスに対応する決定値の信頼性を示す信頼度定数、bi (k)は、イコライザのk番目の繰返しでイコライザのi番目の係数、Lbは係数の全体個数、d^kは決定値、μはパラメータ値、ekはエラー信号)
によって、前記フィルタ係数をアップデートする。
本発明の一実施例で、ロジック選択部は、下記の数式、
Figure 0004741254
を満足させる定数のセットを算出する。
本発明の一実施例で、ロジック選択部はフィルタ内に含まれうる。
本発明の一実施例で、係数は不等号関係を満足させうる。
本発明の一実施例で、イコライザは他のフィルタを含み、デコーダはビタビデコーダであり得る。
本発明の一実施例で、デコーダはN+1個のトレースバックデプスを有し、フィルタ部は、複数のセルと前記セルの出力値とを合算する加算部を含み、信頼性係数のN+1番目グループのそれぞれは、N番目のトレースバックデプスに対応するN+1番目の値を有し、N番目のトレースバックデプスに対応する決定値のそれぞれは、N+1番目の遅延ライングループに入力され、セルのそれぞれは、アップデータ部と各決定値とを、フィルタ係数のうち何れか一つと乗算して、その乗算結果を生成する係数乗算部を含みうる。
本発明の一実施例で、デコーダはビタビデコーダであり得る。
本発明の一実施例で、イコライザはSAG部を更に含み、SAG部は決定値を入力され、信頼できない決定値を検出してイネーブル/ディセーブル信号を生成し、決定値の信頼性がなければ、適応アルゴリズムをディセーブルさせ、決定値の信頼性があれば、フィードバックフィルタの係数をアップデートさせうる。
本発明の一実施例で、前記方法は複数のフィルタ係数に対して繰り返されうる。
本発明の一実施例で、前記方法は偏差決定段階、偏差をパラメータ値で乗算する段階、及び前記結果に1を加算し、その逆数を取って定数を生成する段階を含みうる。
本発明の一実施例で、前記方法は、フィルタ係数のそれぞれを自乗する段階、自乗された値に定数を乗算して複数の結果を生成する段階、複数の結果を加算して蓄積する段階、及び蓄積された値をスレショルド値と比較して、比較結果によって定数を選択する段階を含む。
本発明に係るトレリスデコーダTCMと結合されたDFEのフィードバックフィルタ係数をアップデートする方法は、TCM決定エラーの拡大により生じるイコライザの不安定性を減らし、トレリスデコーダTCMと結合されたDFEの総合的な実行能力を向上させる。また、その方法は、HDTV8−VSB受信機の性能を向上させうる。
本発明と本発明の動作性の利点、及び本発明の実施によって達成される目的を十分に理解するには、本発明の好ましい実施例を例示する添付図面、及び添付図面に記載された内容を参照しなければならない。
以下、添付された図面を参照して、本発明の好ましい実施例を説明することで、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
図9Bは、本発明に係る適応アルゴリズムを導出するための図9Aのグラフの単純化されたモデルである。
DFEのメカニカルな分析と安定した適応アルゴリズムの開発とを可能にするために、TCM決定値のエラーとSAG適応メカニズムの単純化されたモデルとを使用する。本発明による適応は、図9Bに示すフィードバックフィルタのエラーフリー決定値を常に利用して行うが、図8に示すような時々SNRが悪化する場合を除去するために、決定フィードバックフィルタが多様なエラー決定値(すなわち、エラーバストとなる間の決定)より構成される場合にも、最小MSEと共に動作しうる安定したアルゴリズムを提供するためのものである。
安定した適応アルゴリズムの開発は、前述したモデルと適応フィルタリングに関する一般的な理論に基づきうる。そのような理論による最適のアルゴリズムは下記の数式(2)のコスト関数を最小化しなければならない。
Figure 0004741254
ここで、ykは、DFEの加算器707の出力信号713、すなわちフィードフォワードフィルタ721の出力信号と、フィードバックフィルタ722の出力信号との和であり、dkは、エラーフリー状態で伝送されたシンボルである。幾つかの数学的な分析を通じて、数式(2)のコスト関数の最小化は、下記の数式(3)の修正されたLMSアルゴリズムで表わすことができる。
Figure 0004741254
Figure 0004741254
Figure 0004741254
ここで、
Figure 0004741254
は、i番目のデプスに対応するTCMシンボル決定値のエラーの偏差である。
Figure 0004741254
値は、コンピュータの実験により容易に求められる。また、概略的な理論的計算でも求めうる。一つの例として、典型的なTCMデコーダと3経路同等振幅チャンネルモデルについての概略的な
Figure 0004741254
値が表1に表わされている。
Figure 0004741254
図10Aは、本発明に係るフィードバックフィルタ係数のアップデート方法を利用するトレリスデコーダ結合DFEの構成を示した図である。
すなわち、図10Aは、数式(3)の適応アルゴリズムを使用するDFEと結合された適応TCMデコーダの構造を示している。図10Aを参照すると、TCMデコーダ1019が結合されたDFEは、フィードフォワードフィルタ1021、フィードバックフィルタ1022、加算器1007及びTCM(ビタビ)デコーダ1019を含む。図10AのDFEで、数式(3)に示す本発明に係るフィードバックフィルタ係数のアップデートは、乗算器1010_1ないし1010_5、加算器1011_1ないし1011_5、遅延ライン1012_1ないし1012_5及び乗算器1009_1ないし1009_5の手段を通じて行われる。その時、遅延ライン1012_1ないし1012_5は、現在のフィルタ係数値bi (k+1)を計算するために以前のフィルタ係数値bi (k)を保存する手段である。
フィードバックフィルタ1022は、複数のフィードバックフィルタセルと一つの加算器とにより構成され、具体的には、TCMデコーダから出力される所定個数の決定値のうちそれぞれ対応する決定値と、第1乗算部の出力信号を受信する1群のセルと、TCMデコーダの最後のシンボル決定値を対応する数だけを遅延させて得た値と、第1乗算部の出力信号を受信してフィードバックフィルタ係数をアップデートするためのフィードバックフィルタ係数アップデータ部を含む2群のセル、及び第1群のセルと第2群のセルとの出力値を合算する加算器1008、及びフィードバックフィルタ係数から信頼度定数を算出するロジック選択部1023を含む。
第1群のセル及び第2群のセルのそれぞれは、フィードバックフィルタ係数アップデータ部、及び決定値とフィードバックフィルタ係数を乗算して出力する係数乗算部1013_iとを含む。
図10Aを参照すると、bi (k)(i=1、2、・・・Lb)は、DFE動作中のk番目の繰返しで、DFEのi番目のフィードバックフィルタの係数1014_iであり、Lbは、フィードバックフィルタ係数の全体個数である。また、d^Kは、フィードバックフィルタの決定値であり、μは、小さなステップサイズのパラメータ(正の定数)であり、ekは、エラー信号であって、DFE出力1015と決定値d^Kとの差である。
図10Bは、図10Aの構成のうちi番目のフィードバック係数をアップデートする部分回路を示す図である。
図10Bを参照すると、加算器1016を通じて、DFEの出力1015と決定値d^Kとの差によってエラー信号ekが生成され、エラー信号は、乗算器1017を通じて、ステップサイズのパラメータμが乗算される。そして、また乗算器1010_iを通じて、決定値d^Kと乗算されてμekd^k-1値が生成される。その値に、信頼度定数αiと、DFE動作中のk番目の繰返しでDFEのi番目のフィードバックフィルタ係数bi (k)とが乗算器1009_iで乗算される。そして、DFEの次のk+1番目の繰返し演算に対応する新たなi番目のフィードバックフィルタ係数bi (k+1)が、加算器1011_iを通じて、遅延ライン1012_iの出力と乗算器1010_iの出力とを加算して生成される。
したがって、最終的に数式(3)のフィードバックフィルタ係数のアップデートアルゴリズムが達成されうる。
前述したように、αiは、信頼度定数(0<αi<1)であり、i番目のトレースバックデプスに対応するTCMシンボル決定値の信頼度を表わし、図10A及び図10Bのロジック選択部1023を通じて算出される。
信頼度定数の最適のセット(0<α1≦α2≦・・・≦αLb≦1)は、チャンネルプロフィールの多重経路によって異なる。例えば、あるチャンネルが、順方向フィルタ1021により効果的に補償され得ない程度の幾つかの非常に強いゴーストを有するチャンネルであれば、イコライザの動作は、フィードバックフィルタの決定値の信頼度に非常に敏感になる。そのような場合、イコライザの不安定性を防ぐために、更に小さな値が定数{αi}に割当てられなければならない。一方、チャンネルが孤立された強いゴーストを有していなければ、イコライザは、不安定性の問題を表わさないため、{αi}値が非常に小さく設定されれば、イコライザの実行能力を全体的にやや落とすことがある。
しかし、一般的にそのような実行能力の低下は深刻ではなく、定数のセットα1,α2,・・・,αLbは、強いゴーストチャンネルでの実行能力と、弱いゴーストチャンネルでの実行能力とに鑑みて選択することができる。したがって、チャンネル統計によって定数のセットα1,α2,・・・,αLbを適応的に選択することが好ましい解決方法である。
図10Cは、信頼度定数の最適セットを選択するのに利用されるロジック選択部構成の一実施例を示した図である。
信頼度定数のセットα1,α2,・・・,αLbを選択する方法として、副最適構成の一実施例である図10Cに示された構成を利用することができる。図10Cに示す構成によれば、まずフィードバックフィルタ係数b1,b2,・・・,bLbの絶対値の自乗が、絶対値自乗部1501,1503,・・・1504で計算される。また、自乗された係数の絶対値[b12,[b22,・・・,[bLb2は、加重値部1505で固定加重係数w1,w2,・・・,wLbによってそれぞれ乗算され、ここで算出された値は、加算部1506で合算される。その時、固定加重係数w1,w2,・・・,wLbは、w1≧w2,≧・・・≧wLbの関係を有する。
次いで、ノイズの影響を減らすために、蓄積部1507で求めた値を蓄積する。蓄積する時間は、一般的に十分に長く設定する。すなわち、例えば数百個のシンボルが蓄積されるように設定される。その後に蓄積された値は、選択部1508で幾つかの所定のスレショルド値と比較され、適切な信頼性定数のセットα1,α2,・・・,αLbは、その比較の結果によって選択される。
図11は、例示的なインターリーバを有するTCMエンコーダの構成を示す図である。
本発明に係る適応アルゴリズムは、多重TCMデコーダとインターリビングとを具備するシステム、例えばデジタルビデオ放送に利用される8−VSBトレリスコーディングシステムにも適用されうる。一般的に、そのようなシステムでは、同じTCMエンコーダの対応する数が利用される。そのようなデコーダの構造を図11に示す。
図11を参照すると、8−VSB放送システムは、12個の並列TCMデコーダを利用し、1st,13th,25th・・・のシンボルは第1グループに、2nd,14th,26th,・・・のシンボルは第2グループに、3rd,15th,27th・・・のシンボルは第3グループにし、そのような方式で、合計12個のグループがTCMエンコーディングによってコードインターリビングが行われる。
そのようなインターリビングシステムのように使用されうるDFE(またはDDFSE)と結合された適応TCMデコーダの一実施例を、図12に示す。
図12は、フィードバックフィルタ係数をアップデートするのに、本発明に係る方法を利用するトレリスデコーダとディインターリーバとが結合されたDFEの構成の一実施例を示した図である。
図12に示された本発明の他の実施例に係るDFEのフィードバックフィルタ1224は、12個ずつグループ化された複数のセルと、この複数のセルから出力された値を加算する加算器1213、及び信頼度定数を算出するロジック選択部1231とを含む。
それぞれのセルには、TCMデコーダ1216から出力された決定値を順次に遅延させた値と、イコライザのエラー信号に所定ステップサイズのパラメータμを乗算した値とが入力される。そして、それぞれのセルは、フィードバックフィルタをアップデートするための演算部1208ないし1210と、フィードバックフィルタ係数と入力された決定値とを乗算する乗算部1211とを含む。
フィードバックフィルタアップデータ部は、決定値と所定パラメータとが乗算されたエラー信号を乗算する乗算器1208、フィードバックフィルタ係数b1と信頼度定数α2とを乗算する乗算部1210、乗算部1210から出力された値を遅延させる遅延部1207、及び遅延部1207から出力された値と乗算部1208から出力された値とを加算して、新たなフィードバックフィルタ係数を生成する加算部1209を具備する。
図12を参照すると、図12に示すDFEと結合されたTCMデコーダの適応アルゴリズムの特性は、図10に示す構成の特性とほぼ同じである。相違点は、最初の12個の信頼度定数α1,α2,・・・,α12のいずれも、表1での0thトレースバックデプスに対応する同じ値を有し、次の12個の信頼度定数α13,α14,・・・,α24のいずれも、1stトレースバックデプスに対応する同じ値を有し、その次の12個の信頼度定数α25,α26,・・・,α36のいずれも、2ndトレースバックデプスに対応する同じ値を有する。また、同じ方式で、12グループの信頼度定数が、それぞれ同じ値を有する。他の相違点は、0thトレースバックデプスに対応する決定値は、遅延ライン1225,・・・1226に入力され、1stトレースバックデプスに対応する決定値は、遅延ライン1227,・・・1228に入力され、そのような方式で入力されて、Nthトレースバックデプスに対応する決定値は、遅延ライン1229、・・・1230に入力されるという点が異なる。
図12に示すTCMデコーダ及びディインターリーバブロック1216は、図13に具体的にその構造が示されている。
すなわち、図13は、図12のディインターリーバを有するTCMデコーダの具体的な構成を示した図である。
図14は、フィードバックフィルタ係数をアップデートするのに、本発明に係るアルゴリズムとSAGメカニズムとを利用するトレリスデコーダ1416と結合されたDFEの構成を示した図である。
本発明の他の好ましい実施例は、適応アルゴリズムが、ブラインドSAGモードで行われる。その一実施例が図14に示される。図14を参照すると、SAGフラグ計算部1424はフラグ1425を発生させる。フラグ1425は、TCMデコーダ決定値の信頼性が十分ではないと判断すれば、イコライザ係数のアップデートをディセーブルさせる役割を行う。
図14に示す本発明の他の実施例に係るDFEのフィードバックフィルタ1415は、12個ずつグループ化された複数のセルと、この複数のセルから出力された値を加算する加算器1413、及び信頼度定数を算出するロジック選択部1431を含む。
それぞれのセルには、TCMデコーダ1416から出力された決定値を順次に遅延させた値と、イコライザのエラー信号に所定のステップサイズのパラメータμを乗算した値とが入力される。そして、それぞれのセルは、フィードバックフィルタをアップデートするための演算部1408ないし1410と、フィードバックフィルタ係数と入力された決定値とを乗算する乗算部1411とを含む。
フィードバックフィルタアップデータ部は、決定値と所定パラメータとが乗算されたエラー信号を乗算する乗算器1408、フィードバックフィルタ係数biと信頼度定数αiとを乗算する乗算部1410、乗算部1410から出力された値を遅延させる遅延部1407、及び遅延部1407から出力された値と乗算部1408から出力された値とを加算して、新たなフィードバックフィルタ係数を生成する加算部1409を具備する。
図14を参照すると、図14に示すDFEと結合されたTCMデコーダの適応アルゴリズムの特性は、図12に示す構成の特性とほぼ同じである。すなわち、最初の12個の信頼度定数α1,α2,・・・,α12のいずれも、表1での0thトレースバックデプスに対応する同じ値を有し、次の12個の信頼度定数α13,α14,・・・,α24のいずれも、1stトレースバックデプスに対応する同じ値を有し、その次の12個の信頼度定数α25,α26,・・・,α36のいずれも、2ndトレースバックデプスに対応する同じ値を有する。また、同じ方式で、12グループの信頼度定数が、それぞれ同じ値を有する。また、0thトレースバックデプスに対応する決定値は、遅延ライン1225,・・・1226に入力され、1stトレースバックデプスに対応する決定値は、遅延ライン1227,・・・1228に入力され、そのような方式で入力されて、Nthトレースバックデプスに対応する決定値は、遅延ライン1229,・・・1230に入力される。
また、図14に示すDFEは、図12に示すDFEにSAG部1426を更に含む。その時、図14に示すSAGの詳細な構成は、前述した図6に示すSAGの構成と同じである。
SAG部は、決定値を入力され、信頼できない決定値を検出し、適応アルゴリズムのイネーブル/ディセーブル信号を生成し、決定値の信頼性がなければ、適応アルゴリズムをディセーブルさせ、決定の信頼性があれば、フィードバックフィルタ係数をアップデートさせる。
最後に、本発明に係る適応構成を利用した結果を、図15に示す。
図15は、フィードバックフィルタ係数をアップデートするのに、従来のLMSアルゴリズムと本発明に係る方法とを利用するトレリスデコーダと結合されたDFEに対する繰返し回数に比べた出力信号対ノイズ比を示したグラフである。
図15に示すように、本発明に係るアルゴリズムを利用すれば、従来の適応構成を利用して得た結果と比較して、イコライザの長期間の動作が平均的に更に軟らかく、且つ向上した結果が得られる。
本発明で提案された適応アルゴリズムを利用して、下記の例のように、多くの変形された実施例が回路により構成されうる。
一実施例として、デプスNに対応する最終TCMデコーダ決定値は、エラー信号ekを生成し、適応アルゴリズムを駆動するのに利用されうる。
他の実施例として、図12または図14に示された構成で、インターリビングされたTCMエンコーダの個数は、いかなる数でも関係ない。すなわち、TCMエンコーダの数は、8または16でもあり得る。
他の実施例として、乗算器を使用することを避け、その代りにシフタや加算器を利用して、純粋ハードウェア的な構成で数式(3)の適応アルゴリズムを実現して、計算上、効果的な方法を利用できる。
本発明の一実施例は、音声、データまたはビデオ通信と関連して説明したが、本発明は、いかなる通信技術またはそれらの結合技術にも利用されうる。
本発明の一実施例は、ビデオゴースト及び/またはエコーと関連して説明したが、本発明は、いかなるフェーディング及び/または干渉を減少させる技術にも利用されうる。
本発明の一実施例は、無線モデム及び/または電話機と関連して説明したが、本発明は、いかなる無線または地上波通信システムにも利用されうる。
本発明の一実施例は、トレリスまたはビタビデコーダと関連して説明したが、本発明は、いかなる他のデコーダにも利用されうる。
本発明の一実施例は、デジタルビデオ放送のための8−VSBトレリスコーディングシステムと関連して説明したが、本発明は、いかなる他のビデオオーディオ及び/またはデータシステムにも利用されうる。
本発明の一実施例は、12個のセルを含むイコライザと関連して説明したが、セルの個数は、システムの特性によっても変わり得る。
本発明は、図示された一実施例を参考して説明したが、これは例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他実施例が可能であるということが理解できるであろう。したがって、本発明の真の技術的保護の範囲は、特許請求の範囲の技術的思想により決まらなければならない。
本発明は、音声、データまたはビデオ通信技術に利用されうる。また、ビデオゴースト及び/またはエコー技術、及びあるフェーディング及び/または干渉を減少させる技術に利用されうる。また、無線モデム及び/または電話機、及びいかなる無線または地上波通信システムに利用されうる。
DFEの一般的な構造を示した図である。 8レベルの幅を有する復調された信号についてのTCMの概略図である。 TCMデコーダが結合されたDFEの一般的な構成図である。 従来のTCMデコーダと結合されたDFEの更に他の構成を示した図である。 従来のフィードバックフィルタ係数をアップデートするのに、LMSアルゴリズムを利用するDFEの構成を示した図である。 従来のフィードバックフィルタ係数をアップデートするのに、LMSアルゴリズムとSAGメカニズムとを利用したDFEの構成を示した図である。 従来のフィードバックフィルタ係数をアップデートするのに、LMS適応アルゴリズムを利用するトレリスデコーダが結合されたDFEの構成を示した図である。 図7に示したフィードバックフィルタ係数をアップデートするのに、従来のLMSアルゴリズムを利用するトレリスデコーダが結合されたDFEについての、繰返し回数と出力信号対ノイズ比との関係を示したグラフである。 スライサとTCMデコーダとの出力で、不正確な決定値の比率を時間関数として表現したグラフである。 本発明に係る適応アルゴリズムを導出するための図9Aのグラフの単純化されたモデルである。 本発明に係るフィードバックフィルタ係数を、アップデート方法を利用するトレリスデコーダの結合DFEの構成を示した図である。 図10Aの構成中、i番目のフィードバック係数をアップデートする部分回路を示した図である。 信頼度定数の最適セットの選択に利用されるロジック選択部の構成の一実施例を示した図である。 例示的なインターリーバを有するTCMエンコーダの構成を示した図である。 フィードバックフィルタ係数をアップデートするのに、本発明に係る方法を利用するトレリスデコーダとディインターリーバとが結合されたDFEの構成の一実施例を示した図である。 図12のディインターリーバを有するTCMデコーダの具体的な構成を示した図である。 フィードバックフィルタ係数をアップデートするのに、本発明に係るアルゴリズムとSAGメカニズムとを利用するトレリスデコーダと結合されたDFEの構成を示した図である。 フィードバックフィルタ係数をアップデートするのに、従来のLMSアルゴリズムと本発明に係る方法とを利用するトレリスデコーダと結合されたDFEに対する繰返し回数と出力信号対ノイズ比との関係を示したグラフである。
符号の説明
1007 加算器
1008 加算器
1009_1〜1009_5 乗算器
1010_1〜1010_5 乗算器
1011_1〜1011_5 加算器
1012_1〜1012_5 遅延ライン
1013_i 係数乗算部
1014_i i番目のフィードバックフィルタの係数
1015 DFE出力
1019 TCM(ビタビ)デコーダ
1021 フィードフォワードフィルタ
1022 フィードバックフィルタ
1023 ロジック選択部

Claims (26)

  1. 入力デジタル信号に基づいた信号を受信し、複数の決定値を出力するデコーダと、
    前記デコーダから複数の決定値及び第1値を受信し、複数のフィルタ係数をアップデートする、第1フィルタとを含み、
    前記第1フィルタは、
    複数のセル及び加算器を含み、
    前記複数のセルそれぞれは出力を発生し、前記加算器は前記複数のセルからの出力を互いに加算し、
    前記複数のセルそれぞれは前記複数のフィルタ係数のうち一つをアップデートするための決定値これに対応するフィルタ係数と乗算して、その結果を出力する係数乗算部と、
    前記デコーダの前記決定値のうち何れか一つを、前記第1値と乗算するための第1乗算部と、前記フィルタ係数のうち何れか一つを、前記デコーダのトレースバックデプスに対応する決定値の信頼性を表す信頼性定数と乗算するための第2乗算部と、前記第1乗算部の出力と前記第2乗算部の出力が遅延ラインにより遅延された出力とを加算して、前記フィルタ係数をアップデートする第1加算部と、を含む複数のフィルタアップデータ部をそれぞれ含み、
    前記第1フィルタの前記加算器の出力信号に前記入力デジタル信号をフィードフォワードフィルタにより処理した信号を加算した信号を、前記入力デジタル信号に基づいた信号として前記デコーダに入力することを特徴とするイコライザ。
  2. 前記デコーダは、トレリスコード変調デコーダであることを特徴とする請求項1に記載のイコライザ。
  3. 前記デコーダの前記決定値のうち何れか一つから、前記イコライザの出力を引いてエラー信号を生成する第2加算部と、
    前記第2加算部で生成されたエラー信号に、パラメータ値を乗算して前記第1値を生成する第3乗算部と、を更に含むことを特徴とする請求項1に記載のイコライザ。
  4. 前記パラメータは、ステップサイズのパラメータであることを特徴とする請求項1に記載のイコライザ。
  5. 前記複数のセルは、
    前記デコーダから出力された前記決定値、及び前記第1の出力を受信する第1群のセルと、
    前記デコーダの決定値のうち何れか一つを遅延させて得た値をそれぞれ受信する第2群のセルと、
    を含むことを特徴とする請求項1に記載のイコライザ。
  6. 前記アップデータ部のそれぞれは、下記の数式、
    Figure 0004741254
    (ここで、αiは、i番目のトレースバックデプスに対応する前記決定値の信頼性を示す信頼度定数、bi (k)は、前記イコライザのk番目の繰返しで前記イコライザのi番目の係数、Lbは係数の全体個数、d^kは前記決定値、μはパラメータ値、ekはエラー信号)によって、前記フィルタ係数をアップデートすることを特徴とする請求項5に記載のイコライザ。
  7. 下記の数式、
    Figure 0004741254
    を満足させる定数のセットを算出するロジック選択部を更に含むことを特徴とする請求項6に記載のイコライザ。
  8. 前記決定エラーは、前記i番目のデプスに対応することを特徴とする請求項7に記載のイコライザ。
  9. 前記ロジック選択部は、前記第1フィルタ内に含まれることを特徴とする請求項7に記載のイコライザ。
  10. 前記ロジック選択部は、
    前記第1フィルタ係数の値を自乗する複数の自乗部と、
    前記自乗されたフィルタ係数に定数を乗算する複数の第乗算部と、
    前記第1乗算部から出力された複数の出力を加算する第加算部と、
    前記第1加算部から出力された複数の出力を蓄積させるための蓄積部と、
    前記蓄積部から出力される複数の蓄積された値を複数の所定のスレショルド値と比較し、前記入力デジタル信号が伝送されるチャネルの特性に応じて前記複数の蓄積された値のうち一部を信頼性定数のセットとして適応的に選択する比較選択部と、を更に含むことを特徴とする請求項7または8に記載のイコライザ。
  11. 前記入力デジタル信号をフィードフォワードフィルタリングする第2フィルタ部と、前記第1フィルタの出力と前記第2フィルタの出力とを加算し、加算結果を前記入力デジタル信号に基づいた信号として前記デコーダに提供する第4加算部とを更に含むことを特徴とする請求項5に記載のイコライザ。
  12. 前記デコーダは、ビタビデコーダであることを特徴とする請求項5に記載のイコライザ。
  13. 前記デコーダは、第1乃至第N+1トレースバックデプスを有し、前記フィルタ部は、複数のセルと前記セルの出力値とを合算する加算部と、前記第1乃至第N+1トレースバックデプスに対応する決定値をそれぞれ遅延するための第1乃至第N+1遅延ラインを含み、
    前記複数のセルそれぞれに対する信頼性定数を含む複数の信頼性定数は第1乃至第N+1グループに区分され、前記第1乃至第N+1グループのそれぞれは相等しい値を有する信頼性定数を含み、
    前記第1乃至第N+1トレースバックデプスに対応する決定値のそれぞれは前記第1乃至第N+1遅延ラインにそれぞれ入力され、
    前記セルのそれぞれは、前記アップデータ部と、各決定値を前記フィルタ係数のうち何れか一つと乗算して、その乗算結果を生成する係数乗算部と、を含むことを特徴とする請求項3に記載のイコライザ。
  14. 前記アップデータ部のそれぞれは、下記の数式、
    Figure 0004741254
    (ここで、αiは、i番目のトレースバックデプスに対応する前記決定値の信頼性を示す信頼度定数、bi (k)は、前記イコライザのk番目の繰返しで前記イコライザのi番目の係数、Lbは係数の全体個数、d^kは前記決定値、μはパラメータ値、ekはエラー信号)によって、前記フィルタ係数をアップデートすることを特徴とする請求項13に記載のイコライザ。
  15. 下記の数式、
    Figure 0004741254
    を満足させる定数のセットを算出するロジック選択部を更に含むことを特徴とする請求項14に記載のイコライザ。
  16. 前記ロジック選択部は、前記第1フィルタ内に含まれることを特徴とする請求項15に記載のイコライザ。
  17. 前記ロジック選択部は、
    前記第1フィルタ係数の値を自乗する複数の自乗部と、
    前記自乗されたフィルタ係数に定数を乗算する複数の第乗算部と、
    前記第1乗算部から出力された複数の出力を加算する第加算部と、
    前記第1加算部から出力された複数の出力を蓄積させるための蓄積部と、
    前記蓄積部から出力される複数の蓄積された値を複数の所定のスレショルド値と比較し、前記入力デジタル信号が伝送されるチャネルの特性に応じて前記複数の蓄積された値のうち一部を信頼性定数のセットとして適応的に選択する比較選択部と、を更に含むことを特徴とする請求項15または16に記載のイコライザ。
  18. 前記入力デジタル信号をフィードフォワードフィルタリングする第2フィルタ部と、前記第1フィルタの出力と前記第2フィルタの出力とを加算し、加算結果を前記入力デジタル信号に基づいた信号として前記デコーダに提供する第4加算部とを更に含むことを特徴とする請求項13に記載のイコライザ。
  19. 前記デコーダは、ビタビデコーダであることを特徴とする請求項13に記載のイコライザ。
  20. SAG部を更に含み、
    前記SAG部は、前記決定値を入力され、信頼できない決定値を検出し、イネーブル/ディセーブル信号を生成して、前記決定値の信頼性がなければ、適応アルゴリズムをディセーブルさせ、決定値の信頼性があれば、前記フィードバックフィルタの係数をアップデートさせることを特徴とする請求項13に記載のイコライザ。
  21. 前記アップデータ部のそれぞれは、下記の数式、
    Figure 0004741254
    (ここで、αiは、i番目のトレースバックデプスに対応する前記決定値の信頼性を示す信頼度定数、bi (k)は、前記イコライザのk番目の繰返しで前記イコライザのi番目の係数、Lbは係数の全体個数、d^kは前記決定値、μはパラメータ値、ekはエラー信号)によって、前記フィルタ係数をアップデートすることを特徴とする請求項20に記載のイコライザ。
  22. 下記の数式、
    Figure 0004741254
    を満足させる定数のセットを算出するロジック選択部を更に含むことを特徴とする請求項21に記載のイコライザ。
  23. 前記ロジック選択部は、前記第1フィルタ内に含まれることを特徴とする請求項22に記載のイコライザ。
  24. 前記ロジック選択部は、
    前記第1フィルタ係数の値を自乗する複数の自乗部と、
    前記自乗されたフィルタ係数に定数を乗算する複数の第乗算部と、
    前記第1乗算部から出力された複数の出力を加算する第加算部と、
    前記第1加算部から出力された複数の出力を蓄積させるための蓄積部と、
    前記蓄積部から出力される複数の蓄積された値を複数の所定のスレショルド値と比較し、前記入力デジタル信号が伝送されるチャネルの特性に応じて前記複数の蓄積された値のうち一部を信頼性定数のセットとして適応的に選択する比較選択部とを更に含むことを特徴とする請求項22または23に記載のイコライザ。
  25. 前記入力デジタル信号をフィードフォワードフィルタリングする第2フィルタ部と、前記第1フィルタの出力と前記第2フィルタの出力とを加算し、加算結果を前記入力デジタル信号に基づいた信号として前記デコーダに提供する第4加算部とを更に含むことを特徴とする請求項20に記載のイコライザ。
  26. 前記デコーダは、ビタビデコーダであることを特徴とする請求項20に記載のイコライザ。
JP2005029742A 2004-02-05 2005-02-04 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法 Expired - Fee Related JP4741254B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0007530A KR100539248B1 (ko) 2004-02-05 2004-02-05 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법
KR2004-007530 2004-02-05

Publications (2)

Publication Number Publication Date
JP2005223926A JP2005223926A (ja) 2005-08-18
JP4741254B2 true JP4741254B2 (ja) 2011-08-03

Family

ID=36077281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005029742A Expired - Fee Related JP4741254B2 (ja) 2004-02-05 2005-02-04 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法

Country Status (5)

Country Link
US (1) US7706436B2 (ja)
JP (1) JP4741254B2 (ja)
KR (1) KR100539248B1 (ja)
CN (1) CN1735082B (ja)
FR (1) FR2866167B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098722B2 (en) * 2005-03-29 2012-01-17 Qualcomm Incorporated Method and apparatus for equalization control
US7382828B2 (en) * 2005-04-26 2008-06-03 Zenith Electronics Llc Channel impulse response (CIR) estimating decision feedback equalizer with phase tracker
CN101310495A (zh) * 2005-11-18 2008-11-19 皇家飞利浦电子股份有限公司 近似最小误码率的均衡器自适应
US20080063041A1 (en) * 2006-09-08 2008-03-13 Noam Galperin Fast training equalization of a signal
US8102908B2 (en) * 2006-09-28 2012-01-24 Panasonic Corporation Waveform equalizing device
US8385397B2 (en) * 2007-01-19 2013-02-26 Techwell Llc Method for determining the step size for an LMS adaptive equalizer for 8VSB
US7616685B2 (en) * 2007-01-19 2009-11-10 Techwell, Inc. Method for channel tracking in an LMS adaptive equalizer for 8VSB
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder
US8724690B1 (en) 2012-10-23 2014-05-13 L-3 Communications Corp. Multipath delay calculator for a decision feedback equalizer
GB2503072B (en) * 2013-03-27 2014-06-18 Imagination Tech Ltd Efficient calculation of initial equaliser coefficients
GB2503073B (en) * 2013-03-27 2014-04-23 Imagination Tech Ltd Efficient tracking of decision-feedback equaliser coefficients
CN103680515B (zh) * 2013-11-21 2017-01-25 苏州大学 采用系数重用的比例自适应滤波器系数向量更新方法
JP6256187B2 (ja) * 2014-05-14 2018-01-10 株式会社デンソー 判定帰還型等化器
TWI640181B (zh) * 2016-03-02 2018-11-01 晨星半導體股份有限公司 等化器裝置及使用在等化器裝置中以維特比演算法為基礎的決策方法
US10985846B2 (en) * 2017-04-13 2021-04-20 Nippon Telegraph And Telephone Corporation Signal separating apparatus and signal separating method
CN109217979B (zh) 2017-06-30 2021-06-15 华为技术有限公司 一种通信方法、装置及存储介质
US10277433B1 (en) * 2017-11-15 2019-04-30 Analog Devices Global Unlimited Company Method to improve latency in an ethernet PHY device
KR102165817B1 (ko) 2019-11-07 2020-10-14 서울시립대학교 산학협력단 판정 궤환 등화기용 적응형 탭 계수 조절 장치
KR102177094B1 (ko) 2019-11-26 2020-11-10 서울시립대학교 산학협력단 고속 판정 궤환 등화기용 적응형 탭 계수 조절 장치
US11323184B2 (en) * 2019-11-29 2022-05-03 Maxim Integrated Products, Inc. Chromatic dispersion equalizer adaption systems and methods
US11336490B2 (en) 2020-03-13 2022-05-17 Texas Instruments Incorporated DFE implementation for wireline applications
CN113992485B (zh) * 2021-10-27 2023-05-30 西安微电子技术研究所 一种判决反馈均衡电路和高速信号信道传输系统
CN115499024B (zh) * 2022-09-15 2024-03-15 香港科技大学 一种pam4信号接收机及其自适应均衡控制方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3038790B2 (ja) * 1990-04-27 2000-05-08 日本電気株式会社 等化器
CA2060667C (en) * 1992-02-05 1998-12-08 Paul Marc Yatrou Adaptive sparse echo canceller using a sub-rate filter for active tap selection
JP3008763B2 (ja) * 1993-12-28 2000-02-14 日本電気株式会社 適応フィルタによるシステム同定の方法および装置
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
US6201839B1 (en) * 1997-05-09 2001-03-13 Carnegie Mellon University Method and apparatus for correlation-sensitive adaptive sequence detection
JP3185715B2 (ja) * 1997-06-30 2001-07-11 日本電気株式会社 通信用適応等化フィルタ
US5872817A (en) 1997-07-02 1999-02-16 Lucent Technologies Inc. Joint viterbi decoder and decision feedback equalizer
US5805480A (en) * 1997-07-03 1998-09-08 National Semiconductor Corporation Rotationally predictive adaptive filter
JPH11112291A (ja) * 1997-08-04 1999-04-23 Mitsubishi Electric Corp 適応等化方法、適応等化器、コンピュータ読み取り可能な記録媒体、受信装置およびデータ伝送システム
JP2000269865A (ja) * 1999-03-17 2000-09-29 Pioneer Electronic Corp ディジタル信号受信システムにおける信号処理回路
JP3860369B2 (ja) * 1999-03-17 2006-12-20 パイオニア株式会社 ディジタル信号受信システムにおける判定帰還型等化器
US7006566B2 (en) * 2001-04-10 2006-02-28 Koninklijke Philips Electronics N.V. Two stage equalizer for trellis coded systems
US6823489B2 (en) * 2001-04-23 2004-11-23 Koninklijke Philips Electronics N.V. Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US6734920B2 (en) * 2001-04-23 2004-05-11 Koninklijke Philips Electronics N.V. System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US7218672B2 (en) * 2001-10-16 2007-05-15 Koninklijke Philips Electronics N.V. Apparatus and method for constraining the value of feedback filter tap coefficients in a decision feedback equalizer

Also Published As

Publication number Publication date
US20050175081A1 (en) 2005-08-11
FR2866167B1 (fr) 2012-04-13
US7706436B2 (en) 2010-04-27
CN1735082B (zh) 2012-01-18
KR20050079345A (ko) 2005-08-10
JP2005223926A (ja) 2005-08-18
CN1735082A (zh) 2006-02-15
KR100539248B1 (ko) 2005-12-27
FR2866167A1 (fr) 2005-08-12

Similar Documents

Publication Publication Date Title
JP4741254B2 (ja) 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法
JP4063677B2 (ja) トレリス符号化されたシステム用の2段等化器
JP4401078B2 (ja) 判定帰還型等化器における誤差伝播を低減する判定帰還型シーケンス推定装置及び方法
US7190744B2 (en) Error generation for adaptive equalizer
US6775335B2 (en) Method and apparatus for equalization and tracking of coded digital communications signals
US7061977B2 (en) Apparatus and method for using adaptive algorithms to exploit sparsity in target weight vectors in an adaptive channel equalizer
US7668264B2 (en) Apparatus and method of decision feedback equalization in terrestrial digital broadcasting receiver
US6823489B2 (en) Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US7613238B2 (en) Apparatus and method for decision error compensation in an adaptive equalizer
JP2005506760A (ja) 判定帰還型等化器における帰還型フィルタ・タップ係数値を制約する装置及び方法
US7974335B2 (en) Apparatus for equalizing decision feedback based on channel properties change and method therefor
US7218673B2 (en) Channel equalizer of single carrier receiver and equalizing method thereof
US20100260267A1 (en) Reducing equalizer error propagation with a low complexity soft output viterbi decoder
US8358683B2 (en) Channel equalizer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Ref document number: 4741254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees