JP3185715B2 - 通信用適応等化フィルタ - Google Patents
通信用適応等化フィルタInfo
- Publication number
- JP3185715B2 JP3185715B2 JP17391797A JP17391797A JP3185715B2 JP 3185715 B2 JP3185715 B2 JP 3185715B2 JP 17391797 A JP17391797 A JP 17391797A JP 17391797 A JP17391797 A JP 17391797A JP 3185715 B2 JP3185715 B2 JP 3185715B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- error signal
- multiplication
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は通信用適応等化フィ
ルタに係り、特に送信波形が線路特性等により変形させ
られたことを等化する通信用適応等化フィルタに関す
る。
ルタに係り、特に送信波形が線路特性等により変形させ
られたことを等化する通信用適応等化フィルタに関す
る。
【０００２】
【従来の技術】従来より、送信装置では転送されるべき
データ列をシェーピングフィルタにて変調して通信線路
へ送信し、受信装置ではシェーピングフィルタにて復調
する通信システムにおいて、受信装置内のシェーピング
フィルタをトランスバーサルフィルタにて実現し、か
つ、当該トランスバーサルフイルタは、送信装置にて変
調されたデータが通信線路にて受けた変形を等化するた
めの機構を備えている適応等化フィルタが知られてい
る。
データ列をシェーピングフィルタにて変調して通信線路
へ送信し、受信装置ではシェーピングフィルタにて復調
する通信システムにおいて、受信装置内のシェーピング
フィルタをトランスバーサルフィルタにて実現し、か
つ、当該トランスバーサルフイルタは、送信装置にて変
調されたデータが通信線路にて受けた変形を等化するた
めの機構を備えている適応等化フィルタが知られてい
る。
【０００３】図４は従来の通信用適応等化フィルタの一
例のブロック図を示す。同図において、通信用適応等化
フィルタは、受信入力データが端子４０を介して入力さ
れるトランスバーサルフィルタ４１と、トランスバーサ
ルフィルタ４１の出力信号が入力される差分器４６及び
量子化判定器４７からなる。量子化判定器４７は、入力
信号をそのレベルに応じた量子化をして出力する。差分
器４６は、トランスバーサルフィルタ４１の出力信号ｇ
０（ｋ）と量子化判定器４７の出力信号ｓ０（ｋ）との
差分である誤差信号ｅ０（ｋ）を出力する。この誤差信
号ｅ０（ｋ）は、トランスバーサルフィルタ４１の各タ
ップの乗算係数Ｃ０を決める係数回路４３１〜４３ｍに
それぞれ入力される。
例のブロック図を示す。同図において、通信用適応等化
フィルタは、受信入力データが端子４０を介して入力さ
れるトランスバーサルフィルタ４１と、トランスバーサ
ルフィルタ４１の出力信号が入力される差分器４６及び
量子化判定器４７からなる。量子化判定器４７は、入力
信号をそのレベルに応じた量子化をして出力する。差分
器４６は、トランスバーサルフィルタ４１の出力信号ｇ
０（ｋ）と量子化判定器４７の出力信号ｓ０（ｋ）との
差分である誤差信号ｅ０（ｋ）を出力する。この誤差信
号ｅ０（ｋ）は、トランスバーサルフィルタ４１の各タ
ップの乗算係数Ｃ０を決める係数回路４３１〜４３ｍに
それぞれ入力される。
【０００４】トランスバーサルフィルタ４１は、それぞ
れ遅延時間Ｔで互いに縦続接続されたｍ個の遅延器４２
１〜４２ｍと、遅延器４２１〜４２ｍの各出力信号が入
力される係数回路４３１〜４３ｍと、遅延器４２１〜４
２ｍの各出力信号と係数回路４３１〜４３ｍの各出力信
号とを各別に乗算する乗算器４４１〜４４ｍと、乗算器
４４１〜４４ｍの各出力信号を加算する加算器４５とよ
り構成されている。係数回路４３１〜４３ｍは各タップ
毎に存在し、それぞれトランスバーサルフィルタ４１の
各タップの乗算係数Ｃ０を出力する。
れ遅延時間Ｔで互いに縦続接続されたｍ個の遅延器４２
１〜４２ｍと、遅延器４２１〜４２ｍの各出力信号が入
力される係数回路４３１〜４３ｍと、遅延器４２１〜４
２ｍの各出力信号と係数回路４３１〜４３ｍの各出力信
号とを各別に乗算する乗算器４４１〜４４ｍと、乗算器
４４１〜４４ｍの各出力信号を加算する加算器４５とよ
り構成されている。係数回路４３１〜４３ｍは各タップ
毎に存在し、それぞれトランスバーサルフィルタ４１の
各タップの乗算係数Ｃ０を出力する。
【０００５】係数回路４３１〜４３ｍはそれぞれ同一構
成で、図５に示す如く、端子５１、５２及び５３より入
力される各信号を乗算する乗算器５４と、差分器５５
と、差分器５５の出力信号を遅延して差分器５５にフィ
ードバックするレジスタ５６とよりなり、差分器５５か
ら出力端子５７へ乗算係数を出力する構成である。乗算
器５４は端子５１からの信号と、端子５２を介して入力
される差分器４６からの誤差信号ｅ（ｋ）と、端子５３
を介して入力される遅延器４２１〜４２ｍのうちｎ番目
の遅延器の出力信号ｆ０（ｎ，ｋ）とを乗算する。
成で、図５に示す如く、端子５１、５２及び５３より入
力される各信号を乗算する乗算器５４と、差分器５５
と、差分器５５の出力信号を遅延して差分器５５にフィ
ードバックするレジスタ５６とよりなり、差分器５５か
ら出力端子５７へ乗算係数を出力する構成である。乗算
器５４は端子５１からの信号と、端子５２を介して入力
される差分器４６からの誤差信号ｅ（ｋ）と、端子５３
を介して入力される遅延器４２１〜４２ｍのうちｎ番目
の遅延器の出力信号ｆ０（ｎ，ｋ）とを乗算する。
【０００６】次に、動作原理について説明する。トラン
スバーサルフィルタ４１において、タップ数ｍ、時刻
ｋ、トランスバーサルフィルタ４１の各タップｎの入力
信号をｆ（ｎ，ｋ）、各タップｎにおける乗算係数をａ
（ｎ，ｋ）、トランスバーサルフィルタ４１の出力信号
をｇ（ｋ）とすると、ｇ（ｋ）＝Σａ（ｎ，ｋ）・ｆ
（ｎ，ｋ）で表される。このトランスバーサルフィルタ
４１の出力信号ｇ（ｋ）は、図４の量子化判定器４７に
入力され、そのレベルに応じて量子化されて信号ｓ
（ｋ）として出力される。更に、上記のトランスバーサ
ルフィルタ４１の出力信号ｇ（ｋ）と、信号ｓ（ｋ）と
は差分器４６に入力されて誤差信号ｅ（ｋ）として出力
される。この誤差信号ｅ（ｋ）はｓ（ｋ）−ｇ（ｋ）で
表される。
スバーサルフィルタ４１において、タップ数ｍ、時刻
ｋ、トランスバーサルフィルタ４１の各タップｎの入力
信号をｆ（ｎ，ｋ）、各タップｎにおける乗算係数をａ
（ｎ，ｋ）、トランスバーサルフィルタ４１の出力信号
をｇ（ｋ）とすると、ｇ（ｋ）＝Σａ（ｎ，ｋ）・ｆ
（ｎ，ｋ）で表される。このトランスバーサルフィルタ
４１の出力信号ｇ（ｋ）は、図４の量子化判定器４７に
入力され、そのレベルに応じて量子化されて信号ｓ
（ｋ）として出力される。更に、上記のトランスバーサ
ルフィルタ４１の出力信号ｇ（ｋ）と、信号ｓ（ｋ）と
は差分器４６に入力されて誤差信号ｅ（ｋ）として出力
される。この誤差信号ｅ（ｋ）はｓ（ｋ）−ｇ（ｋ）で
表される。
【０００７】自動適応等化においては、この誤差信号ｅ
（ｋ）が最小となるように働く。例えばＬＭＳＥ（Leas
t Mean Square Error correction：参考論文”Jointly
Adaptive Equalization and Carrier Recovery in Two-
Dimensional Digital Communication Systems" D.D.FAL
CONER,THE BELL SYSTEM TECHNICAL JOURNAL,MARCH 197
6)）においては、この誤差信号ｅ（ｋ）に応じて各タッ
プの乗算係数を自動更新し、誤差信号ｅ（ｋ）が最小と
なるべくトランスバーサルフィルタの乗算係数群を逐次
更新していく。
（ｋ）が最小となるように働く。例えばＬＭＳＥ（Leas
t Mean Square Error correction：参考論文”Jointly
Adaptive Equalization and Carrier Recovery in Two-
Dimensional Digital Communication Systems" D.D.FAL
CONER,THE BELL SYSTEM TECHNICAL JOURNAL,MARCH 197
6)）においては、この誤差信号ｅ（ｋ）に応じて各タッ
プの乗算係数を自動更新し、誤差信号ｅ（ｋ）が最小と
なるべくトランスバーサルフィルタの乗算係数群を逐次
更新していく。
【０００８】更新の手順としては、ａ（ｎ，ｋ＋１）＝
ａ（ｎ，ｋ）−α・ｅ（ｋ）・ｆ（ｎ，ｋ）となる。こ
こで、αはステップサイズと呼ばれる定数である。さ
て、通信装置において、特に受信装置の等化能力の設計
においては、送信データが線路特性等でどのように変形
させられるかを考慮するのが必須である。そして、一般
的に線路特性等での擾乱及び歪みは通信距離等その時々
の状況に依存し、一様ではない。
ａ（ｎ，ｋ）−α・ｅ（ｋ）・ｆ（ｎ，ｋ）となる。こ
こで、αはステップサイズと呼ばれる定数である。さ
て、通信装置において、特に受信装置の等化能力の設計
においては、送信データが線路特性等でどのように変形
させられるかを考慮するのが必須である。そして、一般
的に線路特性等での擾乱及び歪みは通信距離等その時々
の状況に依存し、一様ではない。
【０００９】しかし、標準化組織等では、擾乱及び歪み
が加わった結果としての、通信品質の目標値が設定され
ている。目標値については、例えばビットエラーレート
（ＢＥＲ）にて規定されることが多い。そこで、従来に
おいては、当該受信装置の等化能力を設計する際に、前
記目標値を満足するべくシステム設計がなされる。よっ
て、目標を達するためには、必要十分な等化能力が求め
られ、トランスバーサルフィルタ４１における計算精度
を高く設定して、よりきめ細かに演算することで、必要
十分な等化能力を目指すことになる。システム設計の例
としては、前記誤差信号ｅ（ｋ）が十分に小さくなるよ
うに、トランスバーサルフィルタの演算精度を設計する
ことになる。
が加わった結果としての、通信品質の目標値が設定され
ている。目標値については、例えばビットエラーレート
（ＢＥＲ）にて規定されることが多い。そこで、従来に
おいては、当該受信装置の等化能力を設計する際に、前
記目標値を満足するべくシステム設計がなされる。よっ
て、目標を達するためには、必要十分な等化能力が求め
られ、トランスバーサルフィルタ４１における計算精度
を高く設定して、よりきめ細かに演算することで、必要
十分な等化能力を目指すことになる。システム設計の例
としては、前記誤差信号ｅ（ｋ）が十分に小さくなるよ
うに、トランスバーサルフィルタの演算精度を設計する
ことになる。
【００１０】
【発明が解決しようとする課題】このように、従来は通
信線路での擾乱及び歪みが最悪の場合を考慮してシステ
ム設計をする必要があり、その結果、受信側の等化能力
をもつシェーピングフィルタであるトランスバーサルフ
ィルタには高い演算精度が必要とされる。しかし、統計
的に考えた場合、すべての通信線路の環境が一様に悪い
とは考えにくく、良好な線路特性を持つ場合もある。こ
のとき、最悪の場合を想定してシステム設計されたトラ
ンスバーサルフィルタでは、その演算精度は過剰であ
り、多くの過剰な演算回路が常時動作することになり、
それは不必要に精度の高い演算を繰り返し、その演算の
ために無駄な電力を消費してしまう。
信線路での擾乱及び歪みが最悪の場合を考慮してシステ
ム設計をする必要があり、その結果、受信側の等化能力
をもつシェーピングフィルタであるトランスバーサルフ
ィルタには高い演算精度が必要とされる。しかし、統計
的に考えた場合、すべての通信線路の環境が一様に悪い
とは考えにくく、良好な線路特性を持つ場合もある。こ
のとき、最悪の場合を想定してシステム設計されたトラ
ンスバーサルフィルタでは、その演算精度は過剰であ
り、多くの過剰な演算回路が常時動作することになり、
それは不必要に精度の高い演算を繰り返し、その演算の
ために無駄な電力を消費してしまう。
【００１１】本発明は上記の点に鑑みなされたもので、
低消費電力を実現し得る通信用適応等化フィルタを提供
することを目的とする。
低消費電力を実現し得る通信用適応等化フィルタを提供
することを目的とする。
【００１２】
【課題を解決するための手段】本発明は上記の目的を達
成するため、入力信号を縦続接続された複数の単位時間
遅延器に供給して、それぞれの単位時間遅延器から出力
した各遅延信号を各タップ毎の乗算係数と乗算し、得ら
れた乗算結果を合成して波形等化した信号を出力するト
ランスバーサルフィルタと、トランスバーサルフィルタ
の出力信号をレベルに応じた量子化を行ってフィルタリ
ングされた信号を出力する量子化判定器と、量子化判定
器の出力信号とトランスバーサルフィルタの出力信号と
の差分をとることで誤差信号を生成し、その誤差信号を
トランスバーサルフィルタのタップ毎の乗算係数を決め
る複数の係数回路に供給し、誤差信号の大きさに応じて
各タップ毎の乗算係数を誤差信号が最小になるように可
変制御する差分器とよりなる通信用適応等化フィルタで
あって、複数の係数回路のそれぞれは、誤差信号と複数
の単位時間遅延器のうちの対応する一の単位時間遅延器
の出力遅延信号とステップサイズとを乗算し、得られた
乗算結果を誤差信号の大きさに応じた演算ビット精度で
乗算係数として出力する構成としたものである。
成するため、入力信号を縦続接続された複数の単位時間
遅延器に供給して、それぞれの単位時間遅延器から出力
した各遅延信号を各タップ毎の乗算係数と乗算し、得ら
れた乗算結果を合成して波形等化した信号を出力するト
ランスバーサルフィルタと、トランスバーサルフィルタ
の出力信号をレベルに応じた量子化を行ってフィルタリ
ングされた信号を出力する量子化判定器と、量子化判定
器の出力信号とトランスバーサルフィルタの出力信号と
の差分をとることで誤差信号を生成し、その誤差信号を
トランスバーサルフィルタのタップ毎の乗算係数を決め
る複数の係数回路に供給し、誤差信号の大きさに応じて
各タップ毎の乗算係数を誤差信号が最小になるように可
変制御する差分器とよりなる通信用適応等化フィルタで
あって、複数の係数回路のそれぞれは、誤差信号と複数
の単位時間遅延器のうちの対応する一の単位時間遅延器
の出力遅延信号とステップサイズとを乗算し、得られた
乗算結果を誤差信号の大きさに応じた演算ビット精度で
乗算係数として出力する構成としたものである。
【００１３】本発明では、トランスバーサルフィルタに
おける各タップ毎の乗算係数を、誤差信号の大きさに応
じた演算ビット精度で生成するようにしたため、誤差信
号の大きさが十分に小さく、強い等化を必要としない状
態では、許容できる誤差の範囲まで演算ビット精度を低
下させて等化能力を減少させることができる。
おける各タップ毎の乗算係数を、誤差信号の大きさに応
じた演算ビット精度で生成するようにしたため、誤差信
号の大きさが十分に小さく、強い等化を必要としない状
態では、許容できる誤差の範囲まで演算ビット精度を低
下させて等化能力を減少させることができる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる通信用適応
等化フィルタの一実施の形態のブロック図を示す。同図
において、通信用適応等化フィルタは、受信入力データ
が端子１０を介して入力されるトランスバーサルフィル
タ１１と、トランスバーサルフィルタ１１の出力信号が
入力される差分器１６及び量子化判定器１７からなる。
量子化判定器１７は、入力信号をそのレベルに応じた量
子化をして出力する。差分器１６は、トランスバーサル
フィルタ１１の出力信号ｇ（ｋ）と量子化判定器１７の
出力信号ｓ（ｋ）との差分である誤差信号ｅ（ｋ）を出
力する。この誤差信号ｅ（ｋ）は、トランスバーサルフ
ィルタ１１の各タップの乗算係数Ｃ０を決める係数回路
１３１〜１３ｍにそれぞれ入力される。
て図面と共に説明する。図１は本発明になる通信用適応
等化フィルタの一実施の形態のブロック図を示す。同図
において、通信用適応等化フィルタは、受信入力データ
が端子１０を介して入力されるトランスバーサルフィル
タ１１と、トランスバーサルフィルタ１１の出力信号が
入力される差分器１６及び量子化判定器１７からなる。
量子化判定器１７は、入力信号をそのレベルに応じた量
子化をして出力する。差分器１６は、トランスバーサル
フィルタ１１の出力信号ｇ（ｋ）と量子化判定器１７の
出力信号ｓ（ｋ）との差分である誤差信号ｅ（ｋ）を出
力する。この誤差信号ｅ（ｋ）は、トランスバーサルフ
ィルタ１１の各タップの乗算係数Ｃ０を決める係数回路
１３１〜１３ｍにそれぞれ入力される。
【００１５】トランスバーサルフィルタ１１は、それぞ
れ遅延時間Ｔで互いに縦続接続されたｍ個の遅延器１２
１〜１２ｍと、遅延器１２１〜１２ｍの各出力信号が入
力される係数回路１３１〜１３ｍと、遅延器１２１〜１
２ｍの各出力信号と係数回路１３１〜１３ｍの各出力信
号とを各別に乗算する乗算器１４１〜１４ｍと、乗算器
１４１〜１４ｍの各出力信号を加算する加算器１５とよ
り構成されており、線路特性等により変形させられた送
信波形を等化して出力する。係数回路１３１〜１３ｍは
各タップ毎に存在し、それぞれトランスバーサルフィル
タ１１の各タップの乗算係数Ｃ０を出力する。
れ遅延時間Ｔで互いに縦続接続されたｍ個の遅延器１２
１〜１２ｍと、遅延器１２１〜１２ｍの各出力信号が入
力される係数回路１３１〜１３ｍと、遅延器１２１〜１
２ｍの各出力信号と係数回路１３１〜１３ｍの各出力信
号とを各別に乗算する乗算器１４１〜１４ｍと、乗算器
１４１〜１４ｍの各出力信号を加算する加算器１５とよ
り構成されており、線路特性等により変形させられた送
信波形を等化して出力する。係数回路１３１〜１３ｍは
各タップ毎に存在し、それぞれトランスバーサルフィル
タ１１の各タップの乗算係数Ｃ０を出力する。
【００１６】係数回路１３１〜１３ｍはそれぞれ同一構
成で、図２に示す如く、端子２１、２２及び２３より入
力される各信号を乗算する乗算器２４と、差分器２５
と、差分器２５の出力信号を遅延して差分器２５にフィ
ードバックするレジスタ２６と、比較器２７と、演算ビ
ット可変制御機構２８よりなる構成である。乗算器２４
は端子２１からの信号と、端子２２を介して入力される
差分器１６からの誤差信号ｅ（ｋ）と、端子２３を介し
て入力される遅延器１２１〜１２ｍのうちｎ番目の遅延
器の出力信号ｆ（ｎ，ｋ）とを乗算する。
成で、図２に示す如く、端子２１、２２及び２３より入
力される各信号を乗算する乗算器２４と、差分器２５
と、差分器２５の出力信号を遅延して差分器２５にフィ
ードバックするレジスタ２６と、比較器２７と、演算ビ
ット可変制御機構２８よりなる構成である。乗算器２４
は端子２１からの信号と、端子２２を介して入力される
差分器１６からの誤差信号ｅ（ｋ）と、端子２３を介し
て入力される遅延器１２１〜１２ｍのうちｎ番目の遅延
器の出力信号ｆ（ｎ，ｋ）とを乗算する。
【００１７】乗算器２４の出力信号である乗算結果は、
差分器２５に入力され、ここでレジスタ２６からのデー
タとの差分がとられる。差分器２５の出力差分値は、レ
ジスタ２６に供給される一方、演算ビット可変制御機構
２８に供給される。一方、比較器２７は端子２２よりの
誤差信号ｅ（ｋ）と、予め設定された参照比較値との大
小比較を行い、得られた大小比較結果を演算ビット可変
制御機構２８へ供給する。演算ビット可変制御機構２８
は出力端子２９へ乗算係数ａ（ｎ，ｋ）を出力する。
差分器２５に入力され、ここでレジスタ２６からのデー
タとの差分がとられる。差分器２５の出力差分値は、レ
ジスタ２６に供給される一方、演算ビット可変制御機構
２８に供給される。一方、比較器２７は端子２２よりの
誤差信号ｅ（ｋ）と、予め設定された参照比較値との大
小比較を行い、得られた大小比較結果を演算ビット可変
制御機構２８へ供給する。演算ビット可変制御機構２８
は出力端子２９へ乗算係数ａ（ｎ，ｋ）を出力する。
【００１８】次に、この実施の形態の動作原理について
説明する。トランスバーサルフィルタ１１において、タ
ップ数ｍ、時刻ｋ、トランスバーサルフィルタ１１の各
タップの入力信号をｆ（ｎ，ｋ）、各タップにおける乗
算係数をａ（ｎ，ｋ）、トランスバーサルフィルタ１１
の出力信号をｇ（ｋ）とすると、 ｇ（ｋ）＝Σａ（ｎ，ｉ）・ｆ（ｎ，ｉ） で表される。
説明する。トランスバーサルフィルタ１１において、タ
ップ数ｍ、時刻ｋ、トランスバーサルフィルタ１１の各
タップの入力信号をｆ（ｎ，ｋ）、各タップにおける乗
算係数をａ（ｎ，ｋ）、トランスバーサルフィルタ１１
の出力信号をｇ（ｋ）とすると、 ｇ（ｋ）＝Σａ（ｎ，ｉ）・ｆ（ｎ，ｉ） で表される。
【００１９】次に、この出力信号ｇ（ｋ）は、量子化判
定器１７に入力されてそのレベルに応じて量子化判定さ
れて等化フィルタの出力信号ｓ（ｋ）として取り出され
る。また、この出力信号ｓ（ｋ）は差分器１６に入力さ
れて、トランスバーサルフィルタ１１の出力信号ｇ
（ｋ）と差分をとられることにより、誤差信号ｅ（ｋ）
として取り出されるから、誤差信号ｅ（ｋ）は ｅ（ｋ）＝ｓ（ｋ）−ｇ（ｋ） で表される。
定器１７に入力されてそのレベルに応じて量子化判定さ
れて等化フィルタの出力信号ｓ（ｋ）として取り出され
る。また、この出力信号ｓ（ｋ）は差分器１６に入力さ
れて、トランスバーサルフィルタ１１の出力信号ｇ
（ｋ）と差分をとられることにより、誤差信号ｅ（ｋ）
として取り出されるから、誤差信号ｅ（ｋ）は ｅ（ｋ）＝ｓ（ｋ）−ｇ（ｋ） で表される。
【００２０】ここで、自動適応等化においては、前記差
分器１６から出力される誤差信号ｅ（ｋ）が最小となる
ようにフィードバック動作が行われる。この誤差信号ｅ
（ｋ）を最小となるようにするアルゴリズムの一例であ
るＬＭＳＥでは、この誤差信号ｅ（ｋ）に応じて、トラ
ンスバーサルフィルタ１１の各タップの乗算係数を逐次
自動更新し、誤差信号ｅ（ｋ）が最小となるべくトラン
スバーサルフィルタ１１の乗算係数群を逐次更新してい
く。更新の手順としては、 ａ（ｎ，ｋ＋１）＝ａ（ｎ，ｋ）−α・ｅ（ｋ）・ｆ
（ｎ，ｋ） とする。ここで、αはステップサイズと呼ばれる定数で
ある。
分器１６から出力される誤差信号ｅ（ｋ）が最小となる
ようにフィードバック動作が行われる。この誤差信号ｅ
（ｋ）を最小となるようにするアルゴリズムの一例であ
るＬＭＳＥでは、この誤差信号ｅ（ｋ）に応じて、トラ
ンスバーサルフィルタ１１の各タップの乗算係数を逐次
自動更新し、誤差信号ｅ（ｋ）が最小となるべくトラン
スバーサルフィルタ１１の乗算係数群を逐次更新してい
く。更新の手順としては、 ａ（ｎ，ｋ＋１）＝ａ（ｎ，ｋ）−α・ｅ（ｋ）・ｆ
（ｎ，ｋ） とする。ここで、αはステップサイズと呼ばれる定数で
ある。
【００２１】このとき、前述の比較器２７により得られ
た誤差信号ｅ（ｋ）と参照値との大小比較結果に応じ
て、演算ビット精度可変機構２８によって、α・ｅ
（ｋ）・ｆ（ｎ，ｋ）なる演算結果に対するビット精度
を可変とする。この演算ビット精度可変機構２８によ
り、乗算係数は誤差信号ｅ（ｋ）の設定レベルに応じた
精度のビット幅を持つ。
た誤差信号ｅ（ｋ）と参照値との大小比較結果に応じ
て、演算ビット精度可変機構２８によって、α・ｅ
（ｋ）・ｆ（ｎ，ｋ）なる演算結果に対するビット精度
を可変とする。この演算ビット精度可変機構２８によ
り、乗算係数は誤差信号ｅ（ｋ）の設定レベルに応じた
精度のビット幅を持つ。
【００２２】従って、この実施の形態では、誤差信号の
大きさが十分に小さく、強い等化を必要としない状態で
は、許容できる誤差の範囲まで演算ビット精度を低下さ
せた乗算係数を係数回路１３1〜１３mから出力すること
ができるため、トランスバーサルフィルタ１１における
乗算演算は、誤差信号の大きさが十分に小さい場合は演
算精度を低下させて、消費電力が大きな不必要に高い演
算精度による乗算を減少させることができる。その結
果、ビット幅の広くて回路の動作率を増加させてしまう
乗算演算を抑制することができ、これにより消費電力を
低減できる。
大きさが十分に小さく、強い等化を必要としない状態で
は、許容できる誤差の範囲まで演算ビット精度を低下さ
せた乗算係数を係数回路１３1〜１３mから出力すること
ができるため、トランスバーサルフィルタ１１における
乗算演算は、誤差信号の大きさが十分に小さい場合は演
算精度を低下させて、消費電力が大きな不必要に高い演
算精度による乗算を減少させることができる。その結
果、ビット幅の広くて回路の動作率を増加させてしまう
乗算演算を抑制することができ、これにより消費電力を
低減できる。
【００２３】演算ビット可変制御機構２８としては、量
子化器の如く、その入力ビット精度を、所定のビット幅
に丸めてしまう機構であればよく、その実現は容易であ
る。また、回路の動作率の抑制効果の例としては、トラ
ンスバーサルフィルタ１１の各タップにおける乗算器を
２次のブース（ｂｏｏｔｈ）のアルゴリズムにて実現す
れば、演算に対する有効ビット幅を１ビット減少させ
て、当該ビットを固定とすることにより、このビットが
関わる組み合わせ回路の動作を減少させることができ、
よって、消費電力の低減が可能となる。
子化器の如く、その入力ビット精度を、所定のビット幅
に丸めてしまう機構であればよく、その実現は容易であ
る。また、回路の動作率の抑制効果の例としては、トラ
ンスバーサルフィルタ１１の各タップにおける乗算器を
２次のブース（ｂｏｏｔｈ）のアルゴリズムにて実現す
れば、演算に対する有効ビット幅を１ビット減少させ
て、当該ビットを固定とすることにより、このビットが
関わる組み合わせ回路の動作を減少させることができ、
よって、消費電力の低減が可能となる。
【００２４】次に、本発明の他の実施の形態について説
明する。図３は本発明になる通信用適応等化フィルタの
要部である係数回路の他の実施の形態のブロック図を示
す。図１の係数回路１３１〜１３ｍはそれぞれ同一構成
で、図３に示す如く、端子３１、３２及び３３より入力
される各信号を乗算する乗算器３４と、比較器３５と、
差分器３７と、差分器３７の出力信号を遅延して差分器
３７にフィードバックするレジスタ３７とよりなる構成
である。乗算器３４は端子３１からの信号と、端子３２
を介して入力される図１の差分器１６からの誤差信号ｅ
（ｋ）と、端子３３を介して入力される図１の遅延器１
２１〜１２ｍのうちｎ番目の遅延器の出力信号ｆ（ｎ，
ｋ）とを乗算する。
明する。図３は本発明になる通信用適応等化フィルタの
要部である係数回路の他の実施の形態のブロック図を示
す。図１の係数回路１３１〜１３ｍはそれぞれ同一構成
で、図３に示す如く、端子３１、３２及び３３より入力
される各信号を乗算する乗算器３４と、比較器３５と、
差分器３７と、差分器３７の出力信号を遅延して差分器
３７にフィードバックするレジスタ３７とよりなる構成
である。乗算器３４は端子３１からの信号と、端子３２
を介して入力される図１の差分器１６からの誤差信号ｅ
（ｋ）と、端子３３を介して入力される図１の遅延器１
２１〜１２ｍのうちｎ番目の遅延器の出力信号ｆ（ｎ，
ｋ）とを乗算する。
【００２５】更に、比較器３５は上記の誤差信号ｅ
（ｋ）と予め設定された参照値との大小比較を行い、得
られた大小比較結果を乗算器３４へ供給する。乗算器３
４の出力信号である乗算結果は、差分器３６に入力さ
れ、ここでレジスタ３７からのデータとの差分がとられ
る。差分器３６の出力差分値は、レジスタ３７に供給さ
れる一方、出力端子３８へ乗算係数ａ（ｎ，ｋ）として
出力される。
（ｋ）と予め設定された参照値との大小比較を行い、得
られた大小比較結果を乗算器３４へ供給する。乗算器３
４の出力信号である乗算結果は、差分器３６に入力さ
れ、ここでレジスタ３７からのデータとの差分がとられ
る。差分器３６の出力差分値は、レジスタ３７に供給さ
れる一方、出力端子３８へ乗算係数ａ（ｎ，ｋ）として
出力される。
【００２６】次に、この実施の形態の動作原理について
説明する。この実施の形態の動作原理は図２のそれと同
様であるが、この実施の形態では、乗算係数の更新精度
が図２のそれと異なる。すなわち、乗算器３４は、比較
器３５の出力結果に応じて、その演算ビット精度幅が可
変される構成であるため、ビット幅の広くて回路の動作
率が高い場合の乗算演算を抑制することができる。例え
ば、比較器３５の出力結果にて、乗算器３４の演算ビッ
ト幅を１ビット減少させて、当該ビットを固定とするこ
とにより、このビットが関わる組み合わせ回路の動作を
減少させることができ、このことから消費電力を低減さ
せることができる。
説明する。この実施の形態の動作原理は図２のそれと同
様であるが、この実施の形態では、乗算係数の更新精度
が図２のそれと異なる。すなわち、乗算器３４は、比較
器３５の出力結果に応じて、その演算ビット精度幅が可
変される構成であるため、ビット幅の広くて回路の動作
率が高い場合の乗算演算を抑制することができる。例え
ば、比較器３５の出力結果にて、乗算器３４の演算ビッ
ト幅を１ビット減少させて、当該ビットを固定とするこ
とにより、このビットが関わる組み合わせ回路の動作を
減少させることができ、このことから消費電力を低減さ
せることができる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
トランスバーサルフィルタにおける各タップ毎の乗算係
数を、誤差信号の大きさに応じた演算ビット精度で生成
することで、通信線路での擾乱及び歪みが少なく、誤差
信号の大きさが十分に小さく、強い等化を必要としない
状態では、許容できる誤差の範囲まで演算ビット精度を
低下させて等化能力を減少させることができるため、誤
差信号の大きさが十分に小さい場合は消費電力が大きく
不必要に精度の高い乗算演算を減少させることができ、
これにより、全体として消費電力を低減できる。
トランスバーサルフィルタにおける各タップ毎の乗算係
数を、誤差信号の大きさに応じた演算ビット精度で生成
することで、通信線路での擾乱及び歪みが少なく、誤差
信号の大きさが十分に小さく、強い等化を必要としない
状態では、許容できる誤差の範囲まで演算ビット精度を
低下させて等化能力を減少させることができるため、誤
差信号の大きさが十分に小さい場合は消費電力が大きく
不必要に精度の高い乗算演算を減少させることができ、
これにより、全体として消費電力を低減できる。
【図１】本発明になる通信用適応等化フィルタの一実施
の形態のブロック図である。
の形態のブロック図である。
【図２】図１の要部の係数回路の一実施の形態のブロッ
ク図である。
ク図である。
【図３】図１の要部の係数回路の他の実施の形態のブロ
ック図である。
ック図である。
【図４】従来の通信用適応等化フィルタの一例のブロッ
ク図である。
ク図である。
【図５】図４の要部の係数回路の一例のブロック図であ
る。
る。
１０ 入力端子 １１ トランスバーサルフィルタ １２1〜１２m 遅延器 １３1〜１３m 係数回路 １４1〜１４m、２４、３４ 乗算器 １５ 加算器 １６ 差分器 １７ 量子化判定器 ２１、３１ ステップサイズ入力端子 ２２、３２ 誤差信号入力端子 ２３、３３ 遅延器出力信号入力端子 ２５、３６ 差分器 ２６、３７ レジスタ ２７、３５ 比較器 ２８ 演算ビット可変制御機構 ２９、３８ 乗算係数出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 3/04 - 3/18 H03H 15/00 H03H 21/00 H04B 7/005
Claims (3)
- 【請求項１】 入力信号を縦続接続された複数の単位時
間遅延器に供給して、それぞれの単位時間遅延器から出
力した各遅延信号を各タップ毎の乗算係数と乗算し、得
られた乗算結果を合成して波形等化した信号を出力する
トランスバーサルフィルタと、 前記トランスバーサルフィルタの出力信号をレベルに応
じた量子化を行ってフィルタリングされた信号を出力す
る量子化判定器と、 前記量子化判定器の出力信号と前記トランスバーサルフ
ィルタの出力信号との差分をとることで誤差信号を生成
し、その誤差信号を前記トランスバーサルフィルタのタ
ップ毎の乗算係数を決める複数の係数回路に供給し、前
記誤差信号の大きさに応じて前記各タップ毎の乗算係数
を該誤差信号が最小になるように可変制御する差分器と
よりなる通信用適応等化フィルタであって、 前記複数の係数回路のそれぞれは、前記誤差信号と前記
複数の単位時間遅延器のうちの対応する一の単位時間遅
延器の出力遅延信号とステップサイズとを乗算し、得ら
れた乗算結果を前記誤差信号の大きさに応じた演算ビッ
ト精度で前記乗算係数として出力することを特徴とする
通信用適応等化フィルタ。 - 【請求項２】 前記複数の係数回路のそれぞれは、前記
誤差信号と前記複数の単位時間遅延器のうちの対応する
一の単位時間遅延器の出力遅延信号とステップサイズと
を乗算する乗算器と、前記誤差信号と予め定められた参
照値とを大小比較する比較器と、前記乗算器の出力信号
と遅延された信号との差分値を得る差分器と、前記差分
器の出力信号を遅延して前記遅延された信号として前記
差分器にフィードバックする遅延回路と、前記差分器の
出力信号を前記比較器の出力比較結果に応じた演算精度
のビット幅で前記乗算係数として出力する演算ビット可
変制御機構とよりなることを特徴とする請求項１記載の
通信用適応等化フィルタ。 - 【請求項３】 前記複数の係数回路のそれぞれは、前記
誤差信号と予め定められた参照値とを大小比較する比較
器と、前記誤差信号と前記複数の単位時間遅延器のうち
の対応する一の単位時間遅延器の出力遅延信号とステッ
プサイズとを、前記比較器の出力比較結果に応じた演算
精度のビット幅で乗算する乗算器と、前記乗算器の出力
信号と遅延された信号との差分値を前記乗算係数として
得る差分器と、前記差分器の出力信号を遅延して前記遅
延された信号として前記差分器にフィードバックする遅
延回路とよりなることを特徴とする請求項１記載の通信
用適応等化フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17391797A JP3185715B2 (ja) | 1997-06-30 | 1997-06-30 | 通信用適応等化フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17391797A JP3185715B2 (ja) | 1997-06-30 | 1997-06-30 | 通信用適応等化フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127182A JPH1127182A (ja) | 1999-01-29 |
| JP3185715B2 true JP3185715B2 (ja) | 2001-07-11 |
Family
ID=15969480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17391797A Expired - Fee Related JP3185715B2 (ja) | 1997-06-30 | 1997-06-30 | 通信用適応等化フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185715B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539248B1 (ko) * | 2004-02-05 | 2005-12-27 | 삼성전자주식회사 | 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법 |
| JP2008085923A (ja) * | 2006-09-28 | 2008-04-10 | Yamaha Corp | デジタルフィルタ |
-
1997
- 1997-06-30 JP JP17391797A patent/JP3185715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1127182A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120193B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| AU646618B2 (en) | Method and apparatus for updating coefficients in a complex adaptive equalizer | |
| US5590154A (en) | Equalizer circuit and a method for equalizing a continuous signal | |
| EP0363551B1 (en) | Adaptive equalization for recording systems using partial-response signaling | |
| US6421378B1 (en) | Signal waveform equalizer apparatus | |
| US5638439A (en) | Adaptive filter and echo canceller | |
| EP0553873A1 (en) | Cross polarization interference compensating device comprising decision feedback cross polarization interference cancellers | |
| EP0216183A2 (en) | Decision feedback equalizer with a pattern detector | |
| US4947362A (en) | Digital filter employing parallel processing | |
| US4633482A (en) | Method of and arrangement for determining the optimum position of the reference tap of an adaptive equalizer | |
| JPH10233652A (ja) | 巡回形ディジタルフィルタ | |
| JPS6349928B2 (ja) | ||
| US6430287B1 (en) | Combined parallel adaptive equalizer/echo canceller | |
| EP0486049A2 (en) | Decision feedback equalizer | |
| EP0114855B1 (en) | Adaptive filter update normalization | |
| US4982428A (en) | Arrangement for canceling interference in transmission systems | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| US5440583A (en) | Decision feedback equalizer with second-order recursive filter controlled with two feedback coefficients | |
| JP3185715B2 (ja) | 通信用適応等化フィルタ | |
| EP0123315B1 (en) | Transversal type equalizing method | |
| US5898731A (en) | Auto-coefficient renewal digital channel equalizer | |
| US6108375A (en) | Equalization circuit for unknown QAM constellation size | |
| US8374232B2 (en) | Equalizer adapting circuit | |
| JP3292165B2 (ja) | 線路等化器及びその等化方法 | |
| JP3132175B2 (ja) | モデム等化器の係数の適応法および適応回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |