JP4728746B2 - マルチモード干渉カプラ、これを用いた光半導体素子およびマルチモード干渉カプラの設計方法 - Google Patents

Description

この発明は、３以上の入力ポートと２つの出力ポートとを有し、各出力ポートからの光出力をほぼ等しくすることができる半導体基板上に形成されたマルチモード干渉カプラ、これを用いた光半導体素子およびマルチモード干渉カプラの設計方法に関するものである。

近年、同一半導体基板上に複数の半導体レーザを集積した光半導体素子が開発され、特に、この１つの光半導体素子に１つの通信波長帯あるいは通信波長帯の一部をカバーする複数のレーザを搭載した広帯域波長可変レーザが開発されている。この広帯域波長可変レーザは、ＷＤＭ通信方式におけるスペア光源として用いられ、多数の半導体レーザの在庫を持たなくて済むという利点を有する。

一方、中長距離光通信に用いられる単一波長の信号光源は、外部変調器を用いて変調しているものが多い。これは、信号光源を直接変調する場合に比して、一層、長距離伝送を可能にするからである。ここで、単一波長の信号光源と変調器とを同一半導体基板上に集積する技術も開発され、現在、ＥＡ変調器集積型ＤＦＢレーザなどが実用化されている。

今後、上述した広帯域波長可変レーザも中長距離光通信の信号光源として、外部変調器を用いた変調が求められるものと考えられる。しかし、現在多用されている外部変調器であるＬＮ変調器は、波長依存性が少ないものの、同一基板上に半導体レーザとＬＮ変調器とを集積することができないため、広帯域波長可変レーザとＬＮ変調器とを用いた素子は大型化することが必至であるとともに、偏波依存性をも考慮する必要がある。

一方、外部変調器としてのＥＡ変調器は、広帯域波長可変レーザと集積することができ、素子の小型化および偏波依存性の解消を実現することができるが、電界吸収効果を用いた変調であるため、動作波長範囲が狭く、広帯域可変波長レーザの全波長範囲をカバーすることが困難である。

すなわち、現在多用されているＬＮ変調器やＥＡ変調器などの外部変調器は、波長依存性の低減と、半導体レーザとの集積による小型化および偏波依存性の解消との双方を満足することができない。

特開平５−２１９５号公報

ところで、半導体マッハツェンダ（ＭＺ）干渉型光変調器は、波長依存性が少なく、しかも半導体レーザとの集積による素子の小型化および集積による偏波依存性の解消を実現することが可能である。

図９は、半導体基板上に形成されたレーザアレイ型の広帯域波長可変レーザの構成を示す平面図である。図９に示すように、この広帯域波長可変レーザ１００は、半導体基板１０１上に６つの半導体レーザ１１１〜１１６を幅方向にアレイ配置し、６入力１出力（６×１）のＭＭＩ（マルチモード干渉）カプラ１２１の入力ポートＰ１〜Ｐ６にそれぞれ接続され、ＭＭＩカプラ１２１の１つの出力ポートＰ１１から光出力するようにしている。ＭＭＩカプラ１２１は、入力ポートＰ１〜Ｐ６に入力される光入力が同じである場合、入力ポートＰ１〜Ｐ６の位置にかかわらず、出力ポートＰ１１から同じ出力が得られるようにしている。このＭＭＩカプラ１２１は、入力ポートＰ１〜Ｐ６から入力された光は、ＭＭＩカプラ１２１内で複雑な反射パターンを形成し、出力ポート側近傍では、複雑な干渉パターンが形成され、入力光出力が分割される。このため、出力ポートＰ１１に結合されない光は、損失となり、出力ポートＰ１１からの光出力は、入力ポートＰ１〜Ｐ６の数「６」の逆数「１／６」となってしまう。たとえば、入力ポート数が１２である１２×１のＭＭＩカプラの場合、中央の入力ポートから入力された光は、図１０に示すような干渉パターンを形成し、端の入力ポートから入力された光は、図１１に示すような干渉パターンを形成し、いずれも出力ポートＰ２１からの出力は、−１０．９ｄＢとなる。このため、出力ポート側には、ＳＯＡなどの光増幅器が集積配置されることになる。したがって、半導体レーザの数が多くなるにしたがって大きな光出力を得ることができなくなるとともに、光増幅器などの追加構成によって広帯域波長可変レーザ素子の小型化が困難になるという問題点があった。

また、図１２は、図９に示した広帯域波長可変レーザ１００に半導体ＭＺ型干渉器型光変調器２００を同一基板に集積した光半導体素子の構成を示す図である。半導体ＭＺ型干渉器型光変調器２００は、広帯域波長可変レーザ１００から出力された光を１×２のＭＭＩカプラ２０１によって光を等分岐し、各アーム２０２，２０３によって位相変化を受け、２×１のＭＭＩカプラ２０４によって光を合波して出力する。この場合も、１つの半導体レーザと１つの半導体ＭＺ型干渉器型光変調器とを集積した光半導体素子に比して、ＭＭＩカプラ１２１は、半導体レーザの数、すなわち入力ポート数の逆数分の光出力に減少してしまい、光増幅器などの追加構成よって光半導体素子の小型化を阻害するという問題点があった。

この発明は、上記に鑑みてなされたものであって、光損失を抑えて素子の小型化を実現することができるマルチモード干渉カプラ、これを用いた光半導体素子およびマルチモード干渉カプラの設計方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、この発明にかかるマルチモード干渉カプラは、３以上の入力ポートと２つの出力ポートとを有し、各出力ポートからの光出力をほぼ等しくすることができる半導体基板上に形成されたマルチモード干渉カプラであって、前記２つの出力ポートは、当該マルチモード干渉カプラの出力側端面の中心に対して対称であって該中心を除いた該中心近傍の位置に設けたことを特徴とする。

また、この発明にかかるマルチモード干渉カプラは、上記の発明において、入力ポート数がＮ（Ｎは３以上の自然数）のとき、当該マルチモード干渉カプラの入力側端面の中央から発した光の干渉によって生じる光集束点の幅方向の数がＮ＋１となる長手方向位置に前記２つの出力ポートを設けることを特徴とする。

また、この発明にかかるマルチモード干渉カプラは、上記の発明において、前記３以上の入力ポートは、入力ポート数がＮ（Ｎは３以上の自然数）のとき２Ｎ＋１個の仮入力ポートを設定し、この仮入力ポートを当該マルチモード干渉カプラの入力側に入力導波路幅以上の幅で等間隔に仮配置するとともに、中央の入力ポートのポート番号を０に設定し、この中央の入力ポートから外側に離れるに従って順次１つずつ増加する自然数のポート番号を割り振り、Ｎ＋１の値が４ｎ（ｎは自然数）のとき、２（ｎ−１）以下の偶数値をもつ仮入力ポートと２ｎ＋１以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、Ｎ＋１の値が４ｎ＋２のとき、２ｎ以下の偶数値をもつ仮入力ポートと２ｎ＋３以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、Ｎ＋１の値が４ｎ＋１または４ｎ＋３のとき、２ｎ＋２以上の偶数値をもつ仮入力ポートと２ｎ−１以下の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定することを特徴とする。

また、この発明にかかる光半導体素子は、上記の発明において、上述したいずれかのマルチモード干渉カプラと、前記マルチモード干渉カプラの入力ポートに接続される３以上の半導体レーザと、前記マルチモード干渉カプラの２つの出力ポートに接続されるマッハツェンダ干渉型光干渉器と、を前記半導体基板上にモノリシック集積したことを特徴とする。

また、この発明にかかるマルチモード干渉カプラの設計方法は、３以上の入力ポートと２つの出力ポートとを有し、各出力ポートからの光出力をほぼ等しくすることができる半導体基板上に形成されたマルチモード干渉カプラの設計方法であって、入力ポート数がＮ（Ｎは３以上の自然数）のとき２Ｎ＋１個の仮入力ポートを設定し、この仮入力ポートを当該マルチモード干渉カプラの入力側に入力導波路幅以上の幅で等間隔に仮配置し、当該マルチモードカプラの幅を設定する幅設定ステップと、仮配置された中央の入力ポートのポート番号を０に設定し、この中央の入力ポートから外側に離れるに従って順次１つずつ増加する自然数のポート番号を割り振り、Ｎ＋１の値が４ｎ（ｎは自然数）のとき、２（ｎ−１）以下の偶数値をもつ仮入力ポートと２ｎ＋１以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、Ｎ＋１の値が４ｎ＋２のとき、２ｎ以下の偶数値をもつ仮入力ポートと２ｎ＋３以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、Ｎ＋１の値が４ｎ＋１または４ｎ＋３のとき、２ｎ＋２以上の偶数値をもつ仮入力ポートと２ｎ−１以下の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定する入力ポート設定ステップと、当該マルチモード干渉カプラの入力側端面の中央から発した光の干渉によって生じる光集束点の幅方向の数がＮ＋１となる位置を長手方向位置に設定する長さ設定ステップと、Ｎ＋１個の光集束点と該光集束点間の中間に位置するＮ個の中間点とからなる仮出力ポート位置点のうち、中央の仮出力ポート位置点に隣接する２つの中間点を前記２つの出力ポートの位置に設定する出力ポート設定ステップと、を含むことを特徴とする。

この発明にかかるマルチモード干渉カプラ、これを用いた光半導体素子およびマルチモード干渉カプラの設計方法では、３以上の入力ポートと２つの出力ポートとを有し、各出力ポートからの光出力をほぼ等しくすることができる半導体基板上に形成されたマルチモード干渉カプラの前記２つの出力ポートを、前記マルチモード干渉カプラの出力側端面の中心に対して対称であって該中心を除いた該中心近傍の位置に設けるようにし、これによって各出力ポートから光出力がほぼ等出力になるとともに、光損失を抑え、光半導体素子の小型化を実現することができるという効果を奏する。

以下、この発明を実施するための最良の形態であるマルチモード干渉カプラ、これを用いた光半導体素子およびマルチモード干渉カプラの設計方法について図面を参照して説明する。

（実施の形態）
図１は、この発明の実施の形態であるマルチモード干渉カプラを用いた光半導体素子の概要構成を示す平面図である。図１に示した光半導体素子は、半導体基板上に形成されたものであり、図１２に示したＭＭＩカプラ１２１とＭＭＩカプラ２０１とを、２つの出力ポートＰ２１，Ｐ２２を有する１つの６×２のＭＭＩカプラ１としている。このＭＭＩカプラ１は、入力ポートＰ１〜Ｐ６の位置にかかわらず、各入力ポートＰ１〜Ｐ６から入力された光を各出力ポートＰ２１，Ｐ２２からほぼ等しい光出力で出力することができる。６つの各半導体レーザ１１１〜１１６は、それぞれ隣接した発振波長をもち、電極パッド１１〜１６への電流のオンオフによって選択的に発振させることによって、広帯域波長可変レーザを実現している。各半導体レーザ１１１〜１１６から出射された光は、それぞれの入力導波路を介して入力ポートＰ１〜Ｐ６に達し、マルチモード導波路１０を介して２つの出力ポートＰ２１，Ｐ２２からほぼ等しい光出力として出力される。この分岐された各光出力はそれぞれ導波路を介して半導体ＭＺ型干渉器型光変調器に入力され、それぞれのアーム２０２，２０３によって位相変調を受け、ＭＭＩカプラ２０４によって合波されて光出力される。

ここで、ＭＭＩカプラ１は、２つの出力ポートＰ２１，Ｐ２２からの光出力をそのまま各アーム２０２，２０３に入力しているため、ＭＭＩカプラ２０４からの光出力は、図１２に示したＭＭＩカプラ２０４からの光出力に比してほぼ２倍の光出力として出力することができる。したがって、大きな光変調出力を得ることができる。また、ＭＭＩカプラ１２１およびＭＭＩカプラ２０１間の導波路を設けなくてもよく、さらには後述するようにＭＭＩカプラ１０の長手方向の長さも、ＭＭＩカプラ１２１とＭＭＩカプラ２０１との長手方向の加算長さに比して小さくすることができ、光半導体素子の小型化を実現することができる。

ところで、このような多数の入力ポートと２つの出力ポートとを有するＭＭＩカプラ１における各出力ポートＰ２１，Ｐ２２から各入力ポートの位置にかかわらず常にほぼ等しい光出力を得るのは困難であり、特に入力ポート数が増大するにしたがって光干渉パターンが複雑になって困難性を増すことになる。この結果、さらに光損失を増大させることになる。そこで、入力ポート数が増大しても、光損失を少なくして各出力ポートからの光出力を得ることができるＭＭＩカプラの設計方法について説明する。

図２は、この発明の実施の形態であるマルチモード干渉カプラの設計方法を説明する図である。また、図３は、マルチモード干渉カプラの設計時における光干渉パターンを示す図である。さらに、図４は、マルチモード干渉カプラの設計手順を示すフローチャートである。図２〜図４において、Ｎ個の入力ポートと２つの出力ポートとを有するＭＭＩカプラ１を設計する場合、まず、入力ポート数Ｎおよび入力導波路の幅Ｗinを設定する（ステップＳ１０１）。ここで、Ｎは、３以上の自然数であり、図２に示すように、仮の入力ポート数は、２Ｎ＋１個設定される。これによって、マルチモード導波路１０の幅Ｗmは、Ｗm＝（２Ｎ＋１）Ｗin として決定される（ステップＳ１０２）。さらに、次段で説明するように、２Ｎ＋１個の仮入力ポートと、設計するＮ個の実入力ポートとの対応付けを行う（ステップＳ１０３）。なお、２Ｎ＋１個の仮入力ポートは、まず、マルチモード導波路１０の入力側中央に１つの仮入力ポート（０番）を配置し、その０番の仮入力ポートから外側に向けて、入力導波路の幅Ｗin以上の間隔で等間隔にＮ個の仮入力ポートを配置し、外側に向けて順次１番〜Ｎ番の番号が割り付けられる。これによって、２Ｎ＋１個の仮入力ポートがマルチモード導波路１０の入力側に配置される。なお、仮入力ポートは、奇数個であって、０番の仮入力ポートに対して対称であるため、この０番の仮入力ポートと、この０番の仮入力ポートの位置から外側に向けて設定された一方の１番〜Ｎ番までの仮入力ポートのみに対して対応付けを行えばよい。

この対応付けは、つぎのようにして行う。まず、Ｎ＋１＝４ｎ（ｎは自然数）である場合、２（ｎ−１）以下の偶数仮入力ポートと（２ｎ＋１）以上の奇数仮入力ポートとが実入力ポートとして対応付けられる。また、Ｎ＋１＝４ｎ＋２である場合、２ｎ以下の偶数仮入力ポートと（２ｎ＋３）以上の奇数仮入力ポートとが実入力ポートとして対応付けられる。さらに、Ｎ＋１＝４ｎ＋１またはＮ＋１＝４ｎ＋３である場合、（２ｎ＋２）以上の偶数仮入力ポートと（２ｎ−１）以下の奇数仮入力ポートとが実入力ポートとして対応付けられる。これらの場合分けによって設定された実入力ポート数は、いずれもＮ個である。

たとえば、Ｎ＝７の場合、Ｎ＋１＝８＝４×２であるため、Ｎ＋１＝４ｎの場合に相当し、ｎ＝２と決定される。したがって、２（ｎ−１）以下の偶数仮入力ポートは、０番と２番であり、（２ｎ＋１）以上の奇数仮入力ポートは、５番と７番である。この結果、０番と、２つの２番、５番、７番とで合計７つの実入力ポートの位置が決定される。また、Ｎ＝９の場合、Ｎ＋１＝１０＝４×２＋２であるため、Ｎ＋１＝４ｎ＋２の場合に相当し、ｎ＝２と決定される。したがって、２ｎ以下の偶数仮入力ポートは、０番と２番と４番とであり、（２ｎ＋３）以上の奇数仮入力ポートは、７番と９番とである。この結果、０番と、２つの２番、４番、７番、９番とで合計９つの実入力ポートの位置が決定される。さらに、Ｎ＝８の場合、Ｎ＋１＝９＝４×２＋１であるため、Ｎ＋１＝４ｎ＋１の場合に相当し、ｎ＝２と決定される。したがって、（２ｎ＋２）以上の偶数仮入力ポートは、６番と８番であり、（２ｎ―１）以下の奇数仮入力ポートは、１番と３番である。この結果、２つの１番、３番、６番、８番によって合計８つの実入力ポートの位置が決定される。

その後、図３に示すように、中央に位置する０番の仮入力ポートから入力された光の干渉パターンを生成する光伝搬シミュレーションを行う（ステップＳ１０４）。０番の仮入力ポートから入力された光は、図３に示すように、０番の仮入力ポート点から長手方向に広がり、屈折を繰り返し、干渉しつつ伝搬する。その結果、幅方向には干渉による光の強弱パターンが形成される。この光の強弱パターンは、長手方向に向かって離散的に形成され、かつその強弱数が減少していく。

この光伝搬シミュレーション結果から、幅方向の光集束点が（Ｎ＋１）個に分割するまでの長手方向の長さＬmを、マルチモード導波路１０の長さに決定する（ステップＳ１０５）。図３では、Ｎ＝８の場合を示しており、９個の光集束点ＰＡ１〜ＰＡ９が存在するＡ点までの長手方向の距離を長さＬmとして決定している。したがって、Ｎ＝９の場合には、１０個の光集束点が存在するＢ点までの距離が長さＬmとして決定され、Ｎ＝７の場合には、８個の光集束点が存在するＣ点までの距離が長さＬmとして決定される。

その後、（Ｎ＋１）個の光集束点およびこの光集束点間の中間に位置するＮ個の暗点である中間点からなる（２Ｎ＋１）の仮出力ポート位置点のうち、中央の仮出力ポート位置点に隣接する２つの仮出力ポート位置点を実出力ポート位置点として決定し（ステップＳ１０６）、本処理を終了する。

たとえば、図３では、Ｎ＝８の場合を示し、Ｎ個の中間点ＰＢ１〜ＰＢ８が存在する。したがって、仮出力ポート位置点としては、９個の光集束点ＰＡ１〜ＰＡ９と中間点ＰＢ１〜ＰＢ８とが存在する。ここで、マルチモード導波路１０の出力端の中央に位置する仮出力ポート位置点ＰＡ５に隣接する２つの仮出力ポート位置点ＰＢ４，ＰＢ５を実出力ポート位置点として決定する。この実出力ポート位置点は、長手方向の中央線（線対称軸）に対して対称の位置に存在する。しかも、実出力ポート位置点は中央近傍に位置する。実出力ポート位置点が中央近傍に配置されると、異なった入力ポートから光入力された場合であっても、光集束点の位置変化が少ないからである。

図５〜図８は、Ｎ＝７すなわち入力ポート数が７である場合における異なる入力ポートから光入力されたときの光伝搬シミュレーション結果を示す図である。図５は、仮入力ポート０番から光入力した場合を示し、図６は、仮入力ポート２番（上部）から光入力した場合を示し、図７は、仮入力ポート５番（上部）から光入力した場合を示し、図８は、仮入力ポート７番（上部）から光入力した場合を示している。図５〜図８に示すように、異なる入力ポートから光入力された場合であっても、上述した設計手順によって決定された２つの出力ポートには常に等しい光出力の光集束点が形成され、常にほぼ等しい光出力を各出力ポートから出力することができる。

上述したように出力ポートからの光出力は、ほぼ（Ｎ＋１）の逆数となるが、このＭＭＩカプラ１を用いると、２つの出力ポートを有し、各出力ポートから出力された光が半導体ＭＺ型干渉器型光変調器によって合波される。したがって、複数の半導体レーザと、ＭＭＩカプラと、半導体ＭＺ型干渉器型光変調器とを組み合わせた光半導体素子では、ＭＭＩカプラ１を用いることによって、光出力は、２／（Ｎ＋１）となり、ＭＭＩカプラ１を用いない場合に比べて、ほぼ２倍の光出力を得ることができる。

また、１２個の半導体レーザと半導体ＭＺ型干渉器型光変調器とを図１２に示すようなＭＭＩカプラ１２１，２０１とを用いた光半導体素子に対して、このＭＭＩカプラ１２１，２０１に替えてＭＭＩカプラ１を設けた場合、ＭＭＩカプラ１２１の長さは、６３０μｍであり、ＭＭＩカプラ２０１の長さは１００μｍであり、総合計長は７３０μｍであるのに対し、ＭＭＩカプラ１の長さは、６８０μｍである。したがって、ＭＭＩカプラ１を用いることによって光半導体素子の長さを５０μｍ、小型化することができる。

さらに、ＭＭＩカプラ１には多数の入力ポートが形成され、この入力ポートの位置の違いによって、出力ポートから出力される光の位相が異なる。たとえば、外側に近い入力ポートほど、出力ポート間の光の位相差はπに近づく。このため、外側に近い入力ポートから光入力する場合、半導体ＭＺ型干渉器型光変調器における変調時の電力消費を抑えることができる。なお、入力ポート間での消費電力の差が生じることが好ましくない場合、２つの出力ポートに分岐された後に、位相差を調整する手段を設けるようにすればよい。

なお、上述したＭＭＩカプラの設計方法では、導波路の屈折率分布には依存しない。これは、ＭＭＩカプラの設計では、導波路の屈折率分布を仮定しなければならないが、このＭＭＩカプラの設計による入力ポートと出力ポートとの決定方法には、導波路の屈折率分布が関係ないからである。したがって、このＭＭＩカプラの設計方法では、ローメサ構造、ハイメサ構造のどちらにも適用することができる。また、このＭＭＩカプラの設計方法は、半導体のＭＭＩカプラを前提として述べたが、これに限らず、誘電体、空気、その他、ＭＭＩカプラが設計できる材料であればどのような材料であっても適用することができる。

この発明の実施の形態であるマルチモード干渉カプラを用いた光半導体素子の概要構成を示す平面図である。 この発明の実施の形態であるマルチモード干渉カプラの設計方法を説明する図である。 マルチモード干渉カプラの設計時における光干渉パターンを示す図である。 マルチモード干渉カプラの設計手順を示すフローチャートである。 Ｎ＝７すなわち入力ポート数が７である場合であって仮入力ポート０番から光入力されたときの光伝搬シミュレーション結果を示す図である。 Ｎ＝７すなわち入力ポート数が７である場合であって仮入力ポート２番（上部）から光入力されたときの光伝搬シミュレーション結果を示す図である。 Ｎ＝７すなわち入力ポート数が７である場合であって仮入力ポート５番（上部）から光入力されたときの光伝搬シミュレーション結果を示す図である。 Ｎ＝７すなわち入力ポート数が７である場合であって仮入力ポート７番（上部）から光入力されたときの光伝搬シミュレーション結果を示す図である。 半導体基板上に形成されたレーザアレイ型の広帯域波長可変レーザの構成を示す平面図である。 入力ポート数が１２である１２×１のＭＭＩカプラのであって中央の入力ポートから入力された光の干渉パターンを示す図である。 入力ポート数が１２である１２×１のＭＭＩカプラのであって端の入力ポートから入力された光の干渉パターンを示す図である。 図９に示した広帯域波長可変レーザに半導体ＭＺ型干渉器型光変調器を同一基板に集積した光半導体素子の構成を示す図である。

符号の説明

１，１２１，２０１，２０４ ＭＭＩカプラ
１０ マルチモード導波路
１１〜１６ 電極
１１１〜１１６ 半導体レーザ
２０２，２０３ アーム
Ｐ１〜Ｐ６ 入力ポート
Ｐ２１，Ｐ２２ 出力ポート
ＰＡ１〜ＰＡ９ 光集束点
ＰＢ１〜ＰＢ８ 中間点

Claims (3)

1. ３以上の入力ポートと２つの出力ポートとを有し、各出力ポートからの光出力をほぼ等しくすることができる半導体基板上に形成されたマルチモード干渉カプラであって、
   前記３以上の入力ポートは、
   入力ポート数がＮ（Ｎは３以上の自然数）のとき２Ｎ＋１個の仮入力ポートを設定し、この仮入力ポートを当該マルチモード干渉カプラの入力側に入力導波路幅以上の幅で等間隔に仮配置するとともに、中央の入力ポートのポート番号を０に設定し、この中央の入力ポートから外側に離れるに従って順次１つずつ増加する自然数のポート番号を割り振り、
   Ｎ＋１の値が４ｎ（ｎは自然数）のとき、２（ｎ−１）以下の偶数値をもつ仮入力ポートと２ｎ＋１以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、
   Ｎ＋１の値が４ｎ＋２のとき、２ｎ以下の偶数値をもつ仮入力ポートと２ｎ＋３以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、
   Ｎ＋１の値が４ｎ＋１または４ｎ＋３のとき、２ｎ＋２以上の偶数値をもつ仮入力ポートと２ｎ−１以下の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、
   前記２つの出力ポートは、
   当該マルチモード干渉カプラの入力側端面の中央から発した光の干渉によって生じる光集束点の幅方向の数がＮ＋１となる長手方向位置であって、該光集束点と該光集束点間の中間に位置するＮ個の中間点とからなる２Ｎ＋１の仮出力ポート位置点のうちの中央の仮出力ポート位置点に隣接する２つの仮出力ポート位置点に設けられることを特徴とするマルチモード干渉カプラ。
2. 請求項１に記載のマルチモード干渉カプラと、
   前記マルチモード干渉カプラの入力ポートに接続される３以上の半導体レーザと、
   前記マルチモード干渉カプラの２つの出力ポートに接続されるマッハツェンダ干渉型光干渉器と、
   を前記半導体基板上にモノリシック集積したことを特徴とする光半導体素子。
3. ３以上の入力ポートと２つの出力ポートとを有し、各出力ポートからの光出力をほぼ等しくすることができる半導体基板上に形成されたマルチモード干渉カプラの設計方法であって、
   入力ポート数がＮ（Ｎは３以上の自然数）のとき２Ｎ＋１個の仮入力ポートを設定し、この仮入力ポートを当該マルチモード干渉カプラの入力側に入力導波路幅以上の幅で等間隔に仮配置し、当該マルチモードカプラの幅を設定する幅設定ステップと、
   仮配置された中央の入力ポートのポート番号を０に設定し、この中央の入力ポートから外側に離れるに従って順次１つずつ増加する自然数のポート番号を割り振り、Ｎ＋１の値が４ｎ（ｎは自然数）のとき、２（ｎ−１）以下の偶数値をもつ仮入力ポートと２ｎ＋１以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、Ｎ＋１の値が４ｎ＋２のとき、２ｎ以下の偶数値をもつ仮入力ポートと２ｎ＋３以上の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定し、Ｎ＋１の値が４ｎ＋１または４ｎ＋３のとき、２ｎ＋２以上の偶数値をもつ仮入力ポートと２ｎ−１以下の奇数値をもつ仮入力ポートとをＮ個の入力ポートとして設定する入力ポート設定ステップと、
   当該マルチモード干渉カプラの入力側端面の中央から発した光の干渉によって生じる光集束点の幅方向の数がＮ＋１となる位置を長手方向位置に設定する長さ設定ステップと、
   Ｎ＋１個の光集束点と該光集束点間の中間に位置するＮ個の中間点とからなる仮出力ポート位置点のうち、中央の仮出力ポート位置点に隣接する２つの中間点を前記２つの出力ポートの位置に設定する出力ポート設定ステップと、
   を含むことを特徴とするマルチモード干渉カプラの設計方法。

Images