JP4723235B2

JP4723235B2 - 相順表示装置

Info

Publication number: JP4723235B2
Application number: JP2004378603A
Authority: JP
Inventors: 真喜男北沢
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2004-12-28
Filing date: 2004-12-28
Publication date: 2011-07-13
Anticipated expiration: 2024-12-28
Also published as: JP2006184140A

Description

本発明は、商用の三相交流の相順を検出して表示する相順表示装置に関するものである。

この種の相順表示装置として、特開平８−１５３５６号公報に開示された相回転計が知られている。この相回転計では、課電状態にある商用の三相交流電路の絶縁被膜で被覆された３本の電線に３つの電極板をそれぞれ接近させたときに、静電誘導によって各電極板に電圧が発生し、位相判別回路が、この発生した電圧に基づいて商用の三相交流の電圧位相順番（相順）を判別し、表示部が、この判別結果を表示する。したがって、この相回転計によれば、電線の絶縁皮膜で被覆されていない部分（導通線材）に位相判別回路を直接接触させることなく、電線の絶縁皮膜で被覆された部分から電圧を検出して商用の三相交流の相順を判別することが可能なため、感電の危険性を回避することが可能となっている。この場合、導通線材に非接触で商用の三相交流の相順を判定する相回転計は、一般的に、商用交流電源からＡＣアダプタを介して出力される電力や内蔵電池の電力を利用して作動するように構成されている。
特開平８−１５３５６号公報（第２頁）

ところが、従来の相回転計（相順表示装置）には、以下の問題点がある。すなわち、従来の相順表示装置は、商用交流電源からＡＣアダプタを介して出力される電力や内蔵電池の電力によって作動している。したがって、商用交流電源を用いるタイプの従来の相順表示装置には、商用交流電源のない場所で使用することができないため、測定場所が制約されるという問題点がある。一方、内蔵電池の電力を用いるタイプの相順表示装置では、測定場所が制約されないものの、相順表示装置の作動時間に応じて内蔵電池の残容量が少なくなり、電力不足に起因する意図しない作動停止を招くおそれがある。このため、内蔵電池として一次電池を用いるときには、早めの電池交換作業が必要で、充電式電池を用いるときには、早めの充電作業が必要になる。したがって、従来の相順表示装置には、この交換作業や充電作業が煩雑であるという問題点も存在する。なお、電線の導通線材に相順表示装置を直接接触させることにより、導通線材に課電されている商用の三相交流を電源として用いる構成が考えられる。ところが、この構成を採用した場合、感電の危険性が問題となる。

本発明は、かかる課題に鑑みてなされたものであり、感電の危険性を回避しつつ、測定場所が制約されずに、電池交換作業や充電作業を不要とし得る相順表示装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載の相順表示装置は、商用の三相交流における三相の各相から静電誘導によって第１、第２および第３の検出電圧をそれぞれ検出する第１、第２および第３の検出子と、前記三相のうちの接地されている１つの相から検出された第１の検出電圧に対して前記第３の検出電圧が正電圧および負電圧のいずれかの極性のときにその極性となる第１のパルス信号を生成する第１のパルス信号生成部と、前記第１の検出電圧に対して前記第２の検出電圧が前記いずれかの極性のときにその極性となる第２のパルス信号を生成する第２のパルス信号生成部と、前記第１の検出電圧を基準電位とし、かつ前記いずれかの極性の電圧となる期間の前記第１のパルス信号を電源として作動すると共に作動中において前記第２のパルス信号の前記いずれかの極性への移行に同期して前記基準電位に対して当該いずれかの極性に移行する第１の駆動信号を出力する第１のフリップフロップ回路と、前記第１の検出電圧を基準電位とし、かつ前記いずれかの極性の電圧となる期間の前記第２のパルス信号を電源として作動すると共に作動中において前記第１のパルス信号の前記いずれかの極性への移行に同期して前記基準電位に対して当該いずれかの極性に移行する第２の駆動信号を出力する第２のフリップフロップ回路と、前記第１の駆動信号によって駆動されて正相表示画像を表示すると共に前記第２の駆動信号によって駆動されて逆相表示画像を表示する表示部とを備えている。

請求項１記載の相順表示装置によれば、第１のフリップフロップ回路が、第１の検出電圧を基準電位とし、かついずれかの極性の電圧（例えば正電圧とする）となる期間の第１のパルス信号を電源として作動すると共に作動中において第２のパルス信号の正電圧への移行に同期して基準電位に対してその正電圧に移行する第１の駆動信号を出力し、第２のフリップフロップ回路が、第１の検出電圧を基準電位とし、かつ正電圧となる期間の第２のパルス信号を電源として作動すると共に作動中において第１のパルス信号の正電圧への移行に同期して基準電位に対してその正電圧に移行する第２の駆動信号を出力し、かつ表示部が、第１の駆動信号によって駆動されて正相表示画像を表示すると共に第２の駆動信号によって駆動されて逆相表示画像を表示することにより、商用の三相交流電路の絶縁被膜の上から各相の電力を作動用電力として利用することができるため、感電の危険性を回避しつつ、測定場所が制約されずに、しかも電池交換作業や充電作業を不要にできる相順表示装置を実現することができる。

以下、添付図面を参照して、本発明に係る相順表示装置の最良の形態について説明する。

まず、相順検査装置１の構成について図面を参照して説明する。

相順検査装置１は、本発明における相順表示装置の一例であって、図１に示すように、３つの検出子２，３，４、検相部５および表示部６を備えて構成されて、Ｓ相が接地された状態の三相交流電源５０から出力される商用の三相交流（以下、単に「三相交流」ともいう）の相順を検査する。

検出子２は、本発明における第２の検出子に相当し、電極板３１を備えると共に、一例として、線材を挟み込み可能なクリップ状（図示せず）に形成されている。検出子３は、本発明における第１の検出子に相当し、電極板３２を備えると共に検出子２と同様にクリップ状（図示せず）に形成されている。検出子４は、本発明における第３の検出子に相当し、電極板３３を備えると共に検出子２と同様にクリップ状（図示せず）に形成されている。また、各検出子２〜４は、互いに区別可能に例えば色分けされている。また、各検出子２〜４は、三相交流電路の３本の電線をそれぞれ挟み込むことで、各電極板３１，３２，３３に各電線に供給されている電圧に応じた電圧Ｖ１，Ｖ２，Ｖ３（それぞれ本発明における第２，第１，第３の検出電圧）を静電誘導によって検出して検相部５に出力する。この場合、各検出子２，３，４は、静電誘導によって電圧Ｖ１，Ｖ２，Ｖ３を検出する。したがって、各電極板３１，３２，３３を各電線の導通線材に直接接触させることなく導通線材を被覆する絶縁被膜の上から導通線材に近づける（電線を挟み込む）だけで、三相交流の各相の電圧に応じた電圧Ｖ１，Ｖ２，Ｖ３が検出される。この場合、検出子３は、三相のうちの接地されているＳ相の電圧を検出する。また、この相順検査装置１では、検出子３によって検出された電圧Ｖ２を基準電位として作動する。

検相部５は、６つのダイオード１１〜１３，２１〜２３および２つのフリップフロップ回路１４，２４を備えて構成されている。ダイオード１１〜１３は、本発明における第１のパルス信号生成部に相当する。この場合、ダイオード１１，１２は、ダイオード１１のカソードとダイオード１２のアノードとが接続されることによって直列接続されている。また、検出子３とダイオード１３のアノードとダイオード１２のカソードとが接続され、検出子４とダイオード１３のカソードとダイオード１１のアノードとが接続されている。また、ダイオード１１〜１３は、検出子３から出力される電圧Ｖ２と検出子４から出力される電圧Ｖ３との間の電圧Ｖ３２（電圧Ｖ２を基準電位（０Ｖ）としたときの電圧Ｖ３の電圧）が所定の正電圧（本発明における正電圧および負電圧のいずれかの極性の一例。例えば＋１．２Ｖ）以上のときに、直列接続されているダイオード１１，１２が導通して正の所定電圧に電圧制限し、負の所定電圧（例えば−０．６Ｖ）以下のときに、ダイオード１３が導通して負の所定電圧に電圧制限する。したがって、ダイオード１１〜１３は、交流の電圧Ｖ３２が入力されたときに、電圧Ｖ３２の正の半周期の期間に同期してハイレベル（本発明におけるいずれかの極性のときのその極性の一例。例えば＋１．２Ｖ）を維持し、電圧Ｖ３２の負の半周期の期間に同期してローレベル（−０．６Ｖ）を維持するディジタル信号Ｓ３２（本発明における第１のパルス信号）を生成する。

この場合、ダイオード１１，１２が電圧制限する正の所定電圧としては、フリップフロップ回路１４のＶｃｃ端子／ＧＮＤ端子間およびフリップフロップ回路１４，２４の入力端子（Ｄ端子およびＣＫ端子）／ＧＮＤ端子間に印加したときに、フリップフロップ回路１４，２４を破壊させることなく、フリップフロップ回路１４が電源電圧として作動可能な電圧値であって、かつ、表示部６のＮＯＲ端子／ＣＯＭ端子間に印加したときに、表示部６が作動して正相表示画像４１を表示可能な電圧値に規定する。したがって、直列接続するダイオードの数は、ダイオード１１，１２のように２つに限らず１つ以上の数に適宜変更することができる。また、ダイオード１３が電圧制限する負の所定電圧としては、フリップフロップ回路１４のＶｃｃ端子／ＧＮＤ端子間およびフリップフロップ回路１４，２４の入力端子／ＧＮＤ端子間にこの負の所定電圧を印加したときに、フリップフロップ回路１４，２４を破壊させることのない電圧値に規定する。したがって、負の所定電圧は、０Ｖに近いのが望ましい。

ダイオード２１〜２３は、本発明における第２のパルス信号生成部に相当する。この場合、ダイオード２１，２２は、ダイオード２１のカソードとダイオード２２のアノードとが接続されることによって直列接続されている。また、検出子３とダイオード２３のアノードとダイオード２２のカソードとが接続され、検出子２とダイオード２３のカソードとダイオード２１のアノードとが接続されている。また、ダイオード２１〜２３は、検出子３から出力される電圧Ｖ２と検出子２から出力される電圧Ｖ１との間の電圧Ｖ１２（電圧Ｖ２を基準電位（０Ｖ）としたときの電圧Ｖ１の電圧）が所定の正電圧（本発明における正電圧および負電圧のいずれかの極性の一例。例えば＋１．２Ｖ）以上のときに、直列接続されているダイオード２１，２２が導通して正の所定電圧に電圧制限し、負の所定電圧（例えば−０．６Ｖ）以下のときに、ダイオード２３が導通して負の所定電圧に電圧制限する。したがって、ダイオード２１〜２３は、交流の電圧Ｖ１２が入力されたときに、電圧Ｖ１２の正の半周期の期間に同期してハイレベル（本発明におけるいずれかの極性のときのその極性の一例。例えば＋１．２Ｖ）を維持し、電圧Ｖ１２の負の半周期の期間に同期してローレベル（−０．６Ｖ）を維持するディジタル信号Ｓ１２（本発明における第２のパルス信号）を生成する。

この場合、ダイオード２１，２２が電圧制限する正の所定電圧としては、フリップフロップ回路２４のＶｃｃ端子／ＧＮＤ端子間およびフリップフロップ回路１４，２４の入力端子（Ｄ端子およびＣＫ端子）／ＧＮＤ端子間に印加したときに、フリップフロップ回路１４，２４を破壊させることなく、フリップフロップ回路２４が電源電圧として作動可能な電圧値であって、かつ、表示部６のＲＥＶ端子／ＣＯＭ端子間に印加したときに、表示部６が作動して逆相表示画像４２を表示可能な電圧値に規定する。したがって、直列接続するダイオードの数は、ダイオード２１，２２のように２つに限らず１つ以上の数に適宜変更することができる。また、ダイオード２３が電圧制限する負の所定電圧としては、フリップフロップ回路２４のＶｃｃ端子／ＧＮＤ端子間およびフリップフロップ回路１４，２４の入力端子／ＧＮＤ端子間にこの負の所定電圧を印加したときに、フリップフロップ回路１４，２４を破壊させることのない電圧値に規定する。したがって、負の所定電圧は、０Ｖに近いのが望ましい。

フリップフロップ回路１４は、本発明における第１のフリップフロップ回路に相当し、一例として、低消費電力タイプであって１．２Ｖの電源電圧で動作するＤ−フリップフロップ回路で構成されて、グランド端子（ＧＮＤ端子）が検出子３に接続されて電圧Ｖ２をグランド電圧として作動する。また、フリップフロップ回路１４では、電源端子（Ｖｃｃ端子）および信号入力端子（Ｄ端子）にディジタル信号Ｓ３２が入力され、クロック入力端子（ＣＫ端子）にディジタル信号Ｓ１２が入力される。この構成により、フリップフロップ回路１４は、三相交流電圧に基づく電力を作動用電力として利用して作動する。具体的には、フリップフロップ回路１４は、ハイレベルの電圧となる期間のディジタル信号Ｓ３２を電源として作動する。また、フリップフロップ回路１４は、作動中にはＤ端子にハイレベルのディジタル信号Ｓ３２が入力されているため、ローレベルからハイレベルに移行する（立ち上がる）ディジタル信号Ｓ１２を作動中にＣＫ端子に入力したときには、このディジタル信号Ｓ１２の立ち上がりに同期して（本発明におけるいずれかの極性への移行に同期して）ローレベル（基準電位）に対してハイレベルに移行するディジタル信号Ｓｎ（本発明における第１の駆動信号）を出力端子（Ｑ端子）から出力する。

フリップフロップ回路２４は、本発明における第２のフリップフロップ回路に相当し、一例として、フリップフロップ回路１４と同じタイプのＤ−フリップフロップ回路で構成されて、グランド端子（ＧＮＤ端子）が検出子３に接続されて電圧Ｖ２をグランド電圧として作動する。また、フリップフロップ回路２４では、電源端子（Ｖｃｃ端子）および信号入力端子（Ｄ端子）にディジタル信号Ｓ１２が入力され、クロック入力端子（ＣＫ端子）にディジタル信号Ｓ３２が入力される。この構成により、フリップフロップ回路２４は、三相交流電圧に基づく電力を作動用電力として利用して作動する。具体的には、フリップフロップ回路２４は、ハイレベルの電圧となる期間のディジタル信号Ｓ１２を電源として作動する。また、フリップフロップ回路２４は、作動中にはＤ端子にハイレベルのディジタル信号Ｓ１２が入力されているため、ローレベルからハイレベルに移行する（立ち上がる）ディジタル信号Ｓ３２を作動中にＣＫ端子に入力したときには、このディジタル信号Ｓ３２の立ち上がりに同期して（本発明におけるいずれかの極性への移行に同期して）ローレベル（基準電位）に対してハイレベルに移行するディジタル信号Ｓｒ（本発明における第２の駆動信号）を出力端子（Ｑ端子）から出力する。

表示部６は、一例として液晶パネルで構成された液晶表示部であって、検出子３から出力される電圧Ｖ２を基準電位端子（ＣＯＭ端子）に入力して電圧Ｖ２を基準電位として作動すると共に、正相表示端子（ＮＯＲ端子）にディジタル信号Ｓｎを入力し、逆相表示端子（ＲＥＶ端子）にディジタル信号Ｓｒを入力する。また、表示部６は、ＣＯＭ端子とＮＯＲ端子との間に例えば１．２Ｖと０Ｖとを所定周期で交互に繰り返すディジタル信号Ｓｎを入力したときに、このディジタル信号Ｓｎを作動用電源として液晶パネルが駆動されて、三相交流が正相である旨を示す正相表示画像４１を液晶パネルに表示する。一方、表示部６は、ＣＯＭ端子とＲＥＶ端子との間に例えば１．２Ｖと０Ｖとを所定周期で交互に繰り返すディジタル信号Ｓｒを入力したときに、このディジタル信号Ｓｒを作動用電源として液晶パネルが駆動されて逆相表示画像４２を液晶パネルに表示する。つまり、表示部６は、三相交流電圧に基づく電力を作動用電力として利用して作動する。なお、液晶パネルは、電圧駆動素子のため、一般的には、電力を殆ど消費しない。したがって、表示部６は、フリップフロップ回路１４，２４の各Ｑ端子から出力されるディジタル信号Ｓｎ，Ｓｒによって駆動されて正相表示画像４１および逆相表示画像４２を表示可能となっている。

次に、相順検査装置１の動作について、各図を参照して説明する。

この相順検査装置１を用いて三相交流の相順を検査する場合、まず、図１に示すように、三相交流の接地されているＳ相の電線５２の絶縁皮膜の上に検出子３をセットする（挟み込む）。この場合、例えば、電線５２の絶縁皮膜の色が白色で、他の電線５１，５３の絶縁皮膜の色が黒色というように電線５２の色と電線５１，５３の色を異ならしめることにより、接地されているＳ相を容易に特定することができる。次いで、電線５１，５３に検出子２，４をセットする。この場合、検出子２，４をいずれの電線５１，５３にセットすることも可能であって、その接続状態が正相であるか逆相であるかをこの相順検査装置１によって検査する。最初に、図１に示すように、Ｒ相の電線５１に検出子２をセットし、Ｔ相の電線５３に検出子４をセットしたものとして、以下説明する。

まず、検出子２〜４が、各電線５１〜５３の三相交流電圧に応じた電圧Ｖ１〜Ｖ３をそれぞれ検出して出力する。この場合、図２に示すように、検相部５に入力される電圧Ｖ３２（Ｓ相の電圧を基準としたＴ相の相対的な電圧である電圧Ｖｔｓ）は、電圧Ｖ１２（Ｓ相の電圧を基準としたＲ相の相対的な電圧である電圧Ｖｒｓ）に対して位相が３００°遅れている（言い替えれば位相が６０°進んでいる）。次いで、検相部５のダイオード１１〜１３が、交流の電圧Ｖ３２における正の半周期の期間にハイレベルを維持し、負の半周期の期間にローレベルを維持するディジタル信号Ｓ３２（図２参照）を生成する。また、検相部５のダイオード２１〜２３が、交流の電圧Ｖ１２における正の半周期の期間にハイレベルを維持し、負の半周期の期間にローレベルを維持するディジタル信号Ｓ１２（同図参照）を生成する。この場合、同図に示すように、ディジタル信号Ｓ３２は、ディジタル信号Ｓ１２がローレベルからハイレベルに移行してから３００°遅れてローレベルからハイレベルに移行する。また、ディジタル信号Ｓ１２は、ディジタル信号Ｓ３２がローレベルからハイレベルに移行してから６０°遅れてローレベルからハイレベルに移行する。また、ディジタル信号Ｓ３２は、ディジタル信号Ｓ１２がローレベルからハイレベルに移行してから１２０°遅れてハイレベルからローレベルに移行する。さらに、ディジタル信号Ｓ１２は、ディジタル信号Ｓ３２がハイレベルからローレベルに移行してから６０°遅れてハイレベルからローレベルに移行する。

続いて、フリップフロップ回路１４が、ダイオード１１〜１３によって生成されたディジタル信号Ｓ３２をＶｃｃ端子およびＤ端子に入力する。図２では、Ｖｃｃ端子に入力されるディジタル信号Ｓ３２の信号波形をＤＦＦ１４−Ｖｃｃとして、Ｄ端子に入力されるディジタル信号Ｓ３２の信号波形をＤＦＦ１４−Ｄとして示す。この場合、フリップフロップ回路１４は、ハイレベルとなる期間のディジタル信号Ｓ３２を作動用電源として、そのハイレベルの期間だけ作動する。続いて、フリップフロップ回路１４は、ディジタル信号Ｓ３２のローレベルからハイレベルへの移行から６０°遅れてローレベルからハイレベルに移行するディジタル信号Ｓ１２をＣＫ端子に入力する（同図におけるＤＦＦ１４−ＣＫ参照）。この際に、フリップフロップ回路１４は、ハイレベルのディジタル信号Ｓ３２をＤ端子に入力しているため、ＣＫ端子に入力したディジタル信号Ｓ３２へのローレベルからハイレベルへの移行に同期して、ローレベルからハイレベルに移行するディジタル信号ＳｎをＱ端子から出力すると共にそのディジタル信号Ｓｎをハイレベルに維持する（同図におけるＤＦＦ１４−Ｑ参照）。続いて、フリップフロップ回路１４は、ディジタル信号Ｓ３２のハイレベルからローレベルへの移行に同期して作動用電源の電圧低下によって作動を停止する。したがって、このフリップフロップ回路１４の作動停止に同期して、Ｑ端子から出力されていたディジタル信号Ｓｎがローレベルに移行する（同図におけるＤＦＦ１４−Ｑ参照）。

この場合、図２に示すように、ディジタル信号Ｓ１２，Ｓ３２が周期的にフリップフロップ回路１４に入力するため、フリップフロップ回路１４は、ディジタル信号Ｓ１２のローレベルからハイレベルへの移行に同期してローレベルからハイレベルに移行し、かつディジタル信号Ｓ３２のハイレベルからローレベルへの移行に同期してハイレベルからローレベルに移行する周期的なディジタル信号ＳｎをＱ端子から出力する。

一方、表示部６は、フリップフロップ回路１４から出力された周期的にハイレベルとローレベルとを交互に繰り返すディジタル信号ＳｎをＮＯＲ端子に入力し、このディジタル信号Ｓｎによって駆動されて正相表示画像４１を液晶パネルに表示する。したがって、この正相表示画像４１が表示されることにより、検出子２，３，４をそれぞれセットした電線５１，５２，５３がこの順にＲ相、Ｓ相およびＴ相であること、つまり正相であることが検査される。

また、フリップフロップ回路２４は、ダイオード２１〜２３によって生成されたディジタル信号Ｓ１２をＶｃｃ端子およびＤ端子に入力する。図２では、Ｖｃｃ端子に入力されるディジタル信号Ｓ１２の信号波形をＤＦＦ２４−Ｖｃｃとして、Ｄ端子に入力されるディジタル信号Ｓ１２の信号波形をＤＦＦ２４−Ｄとして示す。この場合、フリップフロップ回路２４は、ハイレベルとなる期間のディジタル信号Ｓ１２を作動用電源として、そのハイレベルの期間だけ作動する。この際に、ディジタル信号Ｓ１２は、ディジタル信号Ｓ３２がローレベルからハイレベルに移行してから６０°遅れてローレベルからハイレベルに移行する。このため、ＣＫ端子に入力されるディジタル信号Ｓ３２（同図のＤＦＦ２４−ＣＫ参照）は、フリップフロップ回路２４の作動期間中では、ローレベルからハイレベルに移行しない。したがって、フリップフロップ回路２４は、ローレベルに維持したディジタル信号ＳｒをＱ端子から出力する。このため、表示部６は、ローレベルに維持されたディジタル信号ＳｒをＲＥＶ端子に入力するため、逆相表示画像４２を表示しない。この結果、この際には、表示部６は、正相表示画像４１のみを表示する。

次に、上記した検出子２，４の電線５１，５３へのセットとは逆に、Ｒ相の電線５１に検出子４をセットし、三相交流のＴ相の電線５３に検出子２をセットしたものとして、相順検査装置１の動作について説明する。

この例では、上記した電圧Ｖ１２（Ｖｒｓ）が電圧Ｖ３２（Ｓ相の電圧を基準としたＲ相の相対的な電圧である電圧Ｖｒｓ）に相当し、上記した電圧Ｖ３２（Ｖｔｓ）が電圧Ｖ１２（Ｓ相の電圧を基準としたＴ相の相対的な電圧である電圧Ｖｔｓ）に相当し、上記したディジタル信号Ｓ１２（Ｖｒｓ）がディジタル信号Ｓ３２（Ｖｒｓ）に相当し、上記したディジタル信号Ｓ３２（Ｖｔｓ）がディジタル信号Ｓ１２（Ｖｔｓ）に相当する。また、検相部５のダイオード１１〜１３およびフリップフロップ回路１４の接続とダイオード２１〜２３およびフリップフロップ回路２４の接続とが対称に接続されているため、ダイオード２１〜２３およびフリップフロップ回路２４が、上記したダイオード１１〜１３およびフリップフロップ回路１４と同様にして動作し、ダイオード１１〜１３およびフリップフロップ回路１４が、上記したダイオード２１〜２３およびフリップフロップ回路２４と同様にして動作する。したがって、電線５１〜５３が正相のときの動作と比較して、フリップフロップ回路１４，２４の動作が逆となる動作を実行するため、重複した説明を省略する。この例では、図３に示すように、フリップフロップ回路１４は、ローレベルに維持されたディジタル信号Ｓｎを出力する。また、同図に示すように、フリップフロップ回路２４は、ディジタル信号Ｓ３２のローレベルからハイレベルへの移行に同期してローレベルからハイレベルに移行し、かつディジタル信号Ｓ１２のハイレベルからローレベルへの移行に同期してハイレベルからローレベルに移行する周期的なディジタル信号ＳｒをＱ端子から出力する。

次いで、表示部６が、フリップフロップ回路２４から出力された周期的にハイレベルとローレベルとを交互に繰り返すディジタル信号ＳｒをＲＥＶ端子に入力し、このディジタル信号Ｓｒによって駆動されて逆相表示画像４２を液晶パネルに表示する。また、表示部６は、フリップフロップ回路１４から出力されたディジタル信号ＳｎをＮＯＲ端子に入力する。この場合、表示部６は、ディジタル信号Ｓｎがローレベルに維持されることから、正相表示画像４１を表示することなく、逆相表示画像４２のみを表示する。したがって、この逆相表示画像４２が表示されることにより、検出子２，３，４をそれぞれセットした電線５１，５２，５３がこの順にＴ相、Ｓ相およびＲ相であること、つまり逆相であることが検査される。

このように、この相順検査装置１によれば、フリップフロップ回路１４が、電圧Ｖ２を基準電位とし、かつ正電圧となる期間のディジタル信号Ｓ３２を作動用電源として作動すると共に作動中においてディジタル信号Ｓ１２のハイレベルへの移行に同期して基準電位に対してハイレベルに移行するディジタル信号Ｓｎを出力し、フリップフロップ回路２４が、電圧Ｖ２を基準電位とし、かつ正電圧となる期間のディジタル信号Ｓ１２を作動用電源として作動すると共に作動中においてディジタル信号Ｓ３２のハイレベルへの移行に同期して基準電位に対してハイレベルに移行するディジタル信号Ｓｒを出力し、表示部６がディジタル信号Ｓｎによって駆動されて正相表示画像４１を表示すると共にディジタル信号Ｓｒによって駆動されて逆相表示画像４２を表示することにより、三相交流電路の絶縁被膜の上から各相の電力を作動用電力として利用することができるため、感電の危険性を回避しつつ、測定場所が制約されずに、しかも電池交換作業や充電作業を不要にできる相順検査装置１を実現することができる。

なお、本発明は、上記の構成に限定されない。例えば、上記の構成では、２つのダイオード１１，１２および２つのダイオード２１，２２によって正の所定電圧（１．２Ｖ）にそれぞれ電圧制限する構成について説明したが、このダイオード１１，１２およびダイオード２１，２２に代えて、２つの定電圧回路を備えて正の所定電圧に電圧制限する構成を採用することもできる。また、本例では、各フリップフロップ回路１４，２４をＤ−フリップフロップ回路で構成しているが、ＪＫ−フリップフロップ回路やＲＳ−フリップフロップ回路などの各種タイプのフリップフロップ回路で構成することもできる。さらに、フリップフロップ回路１４，２４の作動用電源として正電圧を用いる構成について説明したが、フリップフロップ回路１４，２４のＶｃｃ端子、Ｄ端子およびＣＫ端子に入力する作動用電源の電源電圧を０Ｖ（基準電位）とし、かつＧＮＤ端子にマイナス電圧を入力させる構成、つまりいわゆるマイナス電源を用いる構成を採用することもできる。この構成では、例えば、電圧Ｖ２を各フリップフロップ回路１４，２４のＶｃｃ端子およびＤ端子に入力し、各ダイオード１１〜１３，２１〜２４を上記の構成とは逆向き状態で接続し、かつフリップフロップ回路１４のＧＮＤ端子を検出子４に接続すると共にフリップフロップ回路２４のＧＮＤ端子を検出子２に接続する。また、液晶パネルを用いて表示部６を構成する例について上記したが、静電誘導によって得られる電流で駆動可能な他の低消費電流タイプの表示器（ＬＥＤなど）を用いて表示部６を構成することもできる。

相順検査装置１の構成を示す回路図である。三相交流線路についての正相状態における相順検査装置１の動作を説明するためのタイミングチャートである。三相交流線路についての逆相状態における相順検査装置１の動作を説明するためのタイミングチャートである。

符号の説明

１相順検査装置
２〜４検出子
５検相部
６表示部
１１〜１３，２１〜２３ダイオード
１４，２４フリップフロップ回路
４１正相表示画像
４２逆相表示画像
５１〜５３電線
Ｖ１〜Ｖ３，Ｖ１２，Ｖ３２電圧
Ｓ１２，Ｓ３２，Ｓｎ，Ｓｒディジタル信号

Claims

商用の三相交流における三相の各相から静電誘導によって第１、第２および第３の検出電圧をそれぞれ検出する第１、第２および第３の検出子と、
前記三相のうちの接地されている１つの相から検出された第１の検出電圧に対して前記第３の検出電圧が正電圧および負電圧のいずれかの極性のときにその極性となる第１のパルス信号を生成する第１のパルス信号生成部と、
前記第１の検出電圧に対して前記第２の検出電圧が前記いずれかの極性のときにその極性となる第２のパルス信号を生成する第２のパルス信号生成部と、
前記第１の検出電圧を基準電位とし、かつ前記いずれかの極性の電圧となる期間の前記第１のパルス信号を電源として作動すると共に作動中において前記第２のパルス信号の前記いずれかの極性への移行に同期して前記基準電位に対して当該いずれかの極性に移行する第１の駆動信号を出力する第１のフリップフロップ回路と、
前記第１の検出電圧を基準電位とし、かつ前記いずれかの極性の電圧となる期間の前記第２のパルス信号を電源として作動すると共に作動中において前記第１のパルス信号の前記いずれかの極性への移行に同期して前記基準電位に対して当該いずれかの極性に移行する第２の駆動信号を出力する第２のフリップフロップ回路と、
前記第１の駆動信号によって駆動されて正相表示画像を表示すると共に前記第２の駆動信号によって駆動されて逆相表示画像を表示する表示部とを備えている相順表示装置。