JP4689313B2 - Wiring sheet manufacturing method - Google Patents

Wiring sheet manufacturing method Download PDF

Info

Publication number
JP4689313B2
JP4689313B2 JP2005085111A JP2005085111A JP4689313B2 JP 4689313 B2 JP4689313 B2 JP 4689313B2 JP 2005085111 A JP2005085111 A JP 2005085111A JP 2005085111 A JP2005085111 A JP 2005085111A JP 4689313 B2 JP4689313 B2 JP 4689313B2
Authority
JP
Japan
Prior art keywords
wiring
wiring sheet
metal foil
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005085111A
Other languages
Japanese (ja)
Other versions
JP2006269701A5 (en
JP2006269701A (en
Inventor
一平 沢山
正幸 草苅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005085111A priority Critical patent/JP4689313B2/en
Publication of JP2006269701A publication Critical patent/JP2006269701A/en
Publication of JP2006269701A5 publication Critical patent/JP2006269701A5/ja
Application granted granted Critical
Publication of JP4689313B2 publication Critical patent/JP4689313B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、多数の配線を必要とし、特に大画面のフラットパネルディスプレイに好適に用いられる配線基板に用いられる配線シートの製造方法に関する。 The present invention requires a large number of wires, a method of manufacturing a wiring sheet to be used in particular to a wiring board suitably used for a flat panel display having a large screen.

プラズマディスプレイ(PDP)、平面電極型電子放出素子を用いてなるディスプレイや、薄膜トランジスタ(TFT)を用いてなるアクティブマトリクス型液晶ディスプレイなどのフラットパネルディスプレイにおいて、基板上に配置される配線の形成方法としては、基板上に導電性材料と絶縁性材料とを所定のパターン形状に印刷して形成する方法、感光性材料を混入した導電性材料を基板上に全面に塗布し、パターン露光、現像によりパターニングして形成する方法、銅やアルミニウムなどの低抵抗の金属材料をスパッタリングなどの真空プロセスにより基板上に堆積させて金属薄膜を形成し、フォトリソグラフィによりパターニングして形成する方法、などが一般的である。   In a flat panel display such as a plasma display (PDP), a display using a planar electrode type electron-emitting device, or an active matrix liquid crystal display using a thin film transistor (TFT), as a method of forming wirings arranged on a substrate Is a method in which a conductive material and an insulating material are printed on a substrate in a predetermined pattern shape, and a conductive material mixed with a photosensitive material is applied to the entire surface of the substrate and patterned by pattern exposure and development. In general, a low resistance metal material such as copper or aluminum is deposited on a substrate by a vacuum process such as sputtering, a metal thin film is formed, and patterning is performed by photolithography. is there.

例えば、特許文献1には、互いに交差する配線間の絶縁層として、下側の配線表面を陽極酸化して絶縁化した多層配線構造が開示されている。   For example, Patent Document 1 discloses a multilayer wiring structure in which a lower wiring surface is anodized and insulated as an insulating layer between mutually intersecting wirings.

特開平10−133231号公報Japanese Patent Laid-Open No. 10-133231

ディスプレイの画面サイズが大きくなり、且つ、高精細パターン、即ち画素数が増加すると、基板上での配線パターンの形成工程は煩雑化し、要求される精度も高くなる。そのため、導電層や絶縁層の形成時の品質保証が困難となり、各層形成時の歩留まりが低下するために、総合的な歩留まりが低下するという問題があった。また、一般的には、各層の形成は高温加熱プロセスを伴い、基板は繰り返し加熱されるため、基板変形や層形成材料への熱的ダメージが大きな問題であった。さらに、画面の大型化に伴って、配線長が長くなると、配線抵抗によって、画面の中心部で電圧降下を生じ、画面の明るさにバラツキを生じたり、応答が遅くなって動画に追従しなくなるといった問題があった。   As the screen size of the display increases and the number of high-definition patterns, that is, the number of pixels increases, the wiring pattern formation process on the substrate becomes complicated and the required accuracy increases. Therefore, it is difficult to guarantee the quality when forming the conductive layer and the insulating layer, and the yield at the time of forming each layer is lowered, so that there is a problem that the overall yield is lowered. In general, formation of each layer involves a high-temperature heating process, and the substrate is repeatedly heated. Therefore, substrate deformation and thermal damage to the layer forming material are serious problems. In addition, when the wiring length becomes longer as the screen becomes larger, the wiring resistance causes a voltage drop at the center of the screen, causing variations in the brightness of the screen, slowing down the response and not following the video There was a problem.

そこで、配線抵抗を低減するために、配線材料として電気抵抗の小さい材料を使用したり、配線の断面積を大きくするという対策がとられているが、現状の技術では満足するものが得られていない。   Therefore, in order to reduce the wiring resistance, measures such as using a material with low electrical resistance as the wiring material or increasing the cross-sectional area of the wiring are taken, but the current technology is satisfactory. Absent.

導電性材料を導電ペーストとして直接スクリーン印刷で付与する方法や、感光性材料と導電性材料を混合した導電ペーストを基板上に塗布した後、パターニングする方法では、導電ペーストの抵抗が導電性材料の2倍以上に大きくなってしまう。例えば、導電性材料が銀の場合、抵抗値は1.6×10-8Ω・cm程度であるが、導電ペーストとした場合には、5×10-8〜8×10-8Ω・cm程度になってしまう。また、配線の断面積を大きくするために、導電ペーストの印刷を何回も重ねて行うと、精度が低下すると同時に、製造コストが増加するという問題を生じ、さらに、厚膜の配線はパネルの平坦性の点においても問題がある。 In a method in which a conductive material is directly applied as a conductive paste by screen printing or a method in which a conductive paste in which a photosensitive material and a conductive material are mixed is applied on a substrate and then patterned, the resistance of the conductive paste is reduced by the conductive material. It will be twice as large. For example, when the conductive material is silver, the resistance value is about 1.6 × 10 −8 Ω · cm. When the conductive material is a conductive paste, 5 × 10 −8 to 8 × 10 −8 Ω · cm. It will be about. In addition, if the conductive paste is repeatedly printed to increase the cross-sectional area of the wiring, the accuracy is lowered and the manufacturing cost is increased. There is also a problem in terms of flatness.

また、導電性材料をスパッタなどの真空プロセスで薄膜形成し、マスク露光、エッチングによりパターニングする方法では、スパッタで堆積しうる膜厚が0.1〜0.2μm程度しか確保できない。   In addition, in a method in which a conductive material is formed into a thin film by a vacuum process such as sputtering, and patterning is performed by mask exposure and etching, a film thickness that can be deposited by sputtering can be secured only about 0.1 to 0.2 μm.

本発明の課題は、上記問題点を解決し、フラットパネルディスプレイの高精細、大画面化に対応した低抵抗の配線を、低温プロセスで精度よく形成する技術を提供し、信頼性の高い配線シート及び配線基板を提供することにある。   The object of the present invention is to solve the above problems and provide a technique for accurately forming a low-resistance wiring corresponding to high definition and large screen of a flat panel display by a low temperature process, and a highly reliable wiring sheet. And providing a wiring board.

本発明の第1は、配線シートの製造方法であって、所定のパターン形状に加工された金属箔を無機質フィラーの懸濁液中で陽極酸化して表面に凹凸形状を有する第1のセラミック被膜を、次いで、ゾル・ゲル法にて第2のセラミック被膜を形成して基材とし、該基材の少なくとも一方の面に、所定のパターン形状の導電層からなる配線を形成することを特徴とする。   1st of this invention is a manufacturing method of a wiring sheet, Comprising: The 1st ceramic film which has an uneven | corrugated shape on the surface by anodizing the metal foil processed into the predetermined pattern shape in the suspension of an inorganic filler Next, a second ceramic film is formed by a sol-gel method as a base material, and a wiring composed of a conductive layer having a predetermined pattern shape is formed on at least one surface of the base material. To do.

上記製造方法においては、下記の構成を好ましい態様として含む。即ち、上記金属箔が、アルミニウム、チタニウム、タンタル、及びこれらの合金のいずれかであること、上記無機質フィラーがTiO2、SiO2のいずれかであること、上記金属箔の加工がフォトリソ法とエッチング法によること、上記導電層をメッキ法により基材上に形成することであるIn the said manufacturing method, the following structure is included as a preferable aspect. That is, the metal foil is any one of aluminum, titanium, tantalum, and alloys thereof , the inorganic filler is any one of TiO 2 and SiO 2 , and the metal foil is processed by photolithography and etching. be by law, it is to form on the substrate by plating the conductive layer.

本発明の配線シートの製造方法においては、配線をメッキ法により形成し得るため、導電性材料本来の低抵抗を有し、厚膜の配線を形成することができる。具体的には、銅や銀を用いて、厚さ10〜100μmの配線を低抵抗で形成することができる。さらに、本発明で製造した配線シートを用いた配線基板においては、絶縁性基板側の配線の表面が良好な絶縁性と高い耐熱性を示すセラミック被膜を有する基材で覆われるため、放電による回路の損傷が防止され、また、高温工程にも十分に耐えうる。よって、本発明によれば、信頼性の高い大画面、高精細のディスプレイを構成することが可能となる。 In the method for manufacturing a wiring sheet of the present invention, since the wiring can be formed by a plating method, it is possible to form a thick film wiring having the inherent low resistance of the conductive material. Specifically, a wiring having a thickness of 10 to 100 μm can be formed with low resistance using copper or silver. Further, in the wiring substrate using the wiring sheet produced by the present invention, since the surface of the wiring of the insulating substrate side is covered with a substrate having a ceramic coating having good insulation and high heat resistance, due to the discharge Circuit damage is prevented, and it can sufficiently withstand high temperature processes. Therefore, according to the present invention, it is possible to configure a highly reliable large-screen and high-definition display.

本発明は、金属箔を無機質フィラーの懸濁液中で陽極酸化して表面に第1のセラミック被膜を設け、次いでゾル・ゲル法により第2のセラミック被膜を設け、さらに、該被膜上に配線を形成する配線シートの製造方法である。 This onset Ming, a metal foil of the first ceramic coating provided on the surface by anodic oxidation in a suspension of the inorganic filler, then a second ceramic coating is provided by a sol-gel method, further, on the coating film Ru manufacturing method der wiring sheet forming the wiring.

以下に図面を用いて本発明を詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the drawings.

図2は、本発明の配線シートの製造方法の好ましい実施形態の工程を示す断面模式図であり、図中、1は金属箔、2は感光性レジストフィルム、3はフォトマスク、4はレジスト、5はスルーホール、6aは陽極酸化法による第1のセラミック被膜、6bはゾル・ゲル法による第2のセラミック被膜、7は金属箔1とセラミック被膜6a,6bからなる基材、8は感光性レジストフィルム、9a、9bはフォトマスク、10a、10bはレジスト、12a、12bは配線、13は配線シートである。尚、図2においては、便宜上、断面のみを示す。 Figure 2 is a preferred cross-sectional view schematically showing a step of embodiments view of a manufacturing method of the present onset Ming wiring sheet, in the figure, 1 is a metal foil, 2 a photosensitive resist film, 3 is a photomask, the resist 4 5 is a through hole, 6a is a first ceramic coating by an anodic oxidation method, 6b is a second ceramic coating by a sol-gel method, 7 is a substrate made of the metal foil 1 and ceramic coatings 6a and 6b, and 8 is photosensitive. 10a, 9b are resists, 12a, 12b are wiring, and 13 is a wiring sheet. In FIG. 2, only a cross section is shown for convenience.

本発明の配線シートの製造方法においては、先ず、所定のパターン形状に加工された金属箔1を用意する。当該加工により、かかる配線シートを用いて配線基板、さらには、該配線基板を用いてディスプレイ等装置を構成する際に必要な電気的接続をとるためのスルーホール5等を形成する。   In the method for manufacturing a wiring sheet of the present invention, first, a metal foil 1 processed into a predetermined pattern shape is prepared. By the processing, a wiring board is formed using the wiring sheet, and further, a through hole 5 for making an electrical connection required when a device such as a display is configured using the wiring board is formed.

本発明において用いられる金属箔1は、アルミニウム、チタニウム、タンタルなどが好ましく用いられ、これら金属単体、或いは、これらから選択される2種以上の合金が良好に用いられる。また、該金属箔1の厚さとしては、5μm以上が好ましく、取り扱い性を考慮すると30μm以上が好ましい。また、上限としては500μm以下が好ましい。上記金属箔1の加工方法としては特に限定されず、プレス法等も用いられるが、精度上の観点から、フォトリソ法とエッチング法による方法が好ましく、図にその工程を示す。即ち、金属箔1の両面に感光性レジストフィルム2をラミネートし、同一のフォトマスク3を介して露光し〔図(a)〕、現像して所定のパターンのレジスト4を得る〔図(b)〕。次いで、該レジスト4をマスクとして金属箔1をエッチングし、所定のパターン(例えばスルーホール5)を形成する〔図(c)〕。 As the metal foil 1 used in the present invention, aluminum, titanium, tantalum or the like is preferably used, and these metals alone or two or more alloys selected from these metals are preferably used. Moreover, as thickness of this metal foil 1, 5 micrometers or more are preferable and 30 micrometers or more are preferable when handling property is considered. Moreover, as an upper limit, 500 micrometers or less are preferable. Is not particularly restricted but includes the processing method of the metal foil 1, a press method, etc. are also used, but from the viewpoint of accuracy, it is preferred the method according to photolithography method and an etching method, showing the step in FIG. That is, a photosensitive resist film 2 on both sides of the metal foil 1 was laminated, exposed to light through the same photomask 3 [FIGS. 2 (a)], a resist 4 of a predetermined pattern and developed [2 ( b)]. Next, the metal foil 1 is etched using the resist 4 as a mask to form a predetermined pattern (for example, a through hole 5) [FIG. 2 (c)].

加工を終えた金属箔1は陽極酸化して表面に第1のセラミック被膜6aを形成する。   The processed metal foil 1 is anodized to form a first ceramic film 6a on the surface.

本発明において、金属箔1の陽極酸化は、無機質フィラーの懸濁液中で行う。これにより、懸濁液に含まれる無機質フィラーが金属箔1の表面に多孔質形状の第1のセラミック被膜6aを形成する。本発明において用いられる無機質フィラーは、TiO2やSiO2が好ましく用いられ、フィラー径が10μm以下のものが好ましく、さらに好ましくは1μm以下である。また、形状は粒状または片状が好ましい。また、該無機質フィラーを懸濁する液体としては、ケイ酸塩または硫酸塩の水溶液などが好ましく用いられ、これら無機質フィラーは懸濁液中に10〜200g/Lの割合で用いられる。また、懸濁液としては市販のものも好ましく用いられ、例えば、ディップソール社製の「セラメッキSI−001」(商品名;SiO2濃度=180g/L)が挙げられ、当該懸濁液を用いた陽極酸化の条件としては、0.5A/dm2、250V、10分間で厚さ25μmのSiO2被膜が得られる。本発明にかかる第1のセラミック被膜6aの厚さは、好ましくは10μm以上であり、陽極酸化の電圧と時間により調整することができる。 In the present invention, the anodic oxidation of the metal foil 1 is performed in an inorganic filler suspension. Thereby, the inorganic filler contained in the suspension forms the porous first ceramic coating 6 a on the surface of the metal foil 1. The inorganic filler used in the present invention is preferably TiO 2 or SiO 2 and preferably has a filler diameter of 10 μm or less, more preferably 1 μm or less. The shape is preferably granular or piece-like. As the liquid for suspending the inorganic filler, an aqueous solution of silicate or sulfate is preferably used, and these inorganic fillers are used in the suspension at a rate of 10 to 200 g / L. A commercially available suspension is also preferably used. For example, “Ceraplating SI-001” (trade name; SiO 2 concentration = 180 g / L) manufactured by Dipsol is used. As an anodic oxidation condition, a SiO 2 film having a thickness of 25 μm can be obtained in 0.5 A / dm 2 , 250 V for 10 minutes. The thickness of the first ceramic coating 6a according to the present invention is preferably 10 μm or more, and can be adjusted by the voltage and time of anodization.

次いで表面にゾル・ゲル法にて第2のセラミック被膜6bを形成する。   Next, a second ceramic coating 6b is formed on the surface by a sol-gel method.

本発明においてゾル・ゲル法によるセラミック被膜の形成は、金属カチオンを含む溶液に上記第1のセラミック被膜6aを形成した金属箔1を浸漬し、その後250℃前後で予備加熱することで溶媒を除去し、ついで400℃前後で焼成することで、均質で優れた絶縁性と脱ガス特性を有し、導体形成上必要な凹凸形状を有するセラミック被膜を形成する。当該方法では数回の塗布・焼成により2〜3μmの膜厚が得られる。ゾル・ゲル液としては、例えば触媒化成工業社製の「セラメートCIP」が挙げられる。   In the present invention, the formation of the ceramic coating by the sol-gel method is performed by immersing the metal foil 1 on which the first ceramic coating 6a is formed in a solution containing a metal cation, and then preheating at around 250 ° C. to remove the solvent. Then, by firing at around 400 ° C., a ceramic film having a uniform and excellent insulating property and degassing property and having a concavo-convex shape necessary for conductor formation is formed. In this method, a film thickness of 2 to 3 μm is obtained by several times of application and baking. Examples of the sol-gel liquid include “Ceramate CIP” manufactured by Catalyst Kasei Kogyo Co., Ltd.

以上の工程により表面に2層のセラミック被膜を形成した金属箔1を、本発明にかかる基材7とする〔図(d)〕。 The metal foil 1 having a two-layer ceramic film formed on the surface by the above steps is used as the base material 7 according to the present invention [FIG. 2 (d)].

本発明においては、上記工程で得られた所定のパターン形状を有する基材7の少なくとも一面に配線を形成する。図では、両面にそれぞれ所定の配線を形成する工程を示す。 In the present invention, the wiring is formed on at least one surface of the base material 7 having the predetermined pattern shape obtained in the above process. FIG. 2 shows a process of forming predetermined wirings on both sides.

基材7の両面に感光性レジストフィルム8をラミネートし、それぞれに形成する配線パターンに対応するフォトマスク9a、9bを介して露光し〔図(e)〕、所定のパターンのレジスト10a、10bを得る〔図(f)〕。次いで、スルーホールメッキ法により配線12a、12bを形成した後〔図(g)〕、レジスト10a、10bを除去すると、基材7上に所定のパターン形状の配線12a、12bが配置された本発明の配線シート13が得られる〔図(h)〕。 Photosensitive resist films 8 are laminated on both surfaces of the base material 7, and exposed through photomasks 9a and 9b corresponding to the wiring patterns to be formed respectively (FIG. 2 (e)), and resists 10a and 10b having predetermined patterns. [FIG. 2 (f)]. Next, after the wirings 12a and 12b are formed by the through-hole plating method [FIG. 2 (g)], the resists 10a and 10b are removed and the wirings 12a and 12b having a predetermined pattern shape are arranged on the substrate 7. The wiring sheet 13 of the invention is obtained [FIG. 2 (h)].

本発明において、配線12a、12bの形成方法としては、ペースト法や蒸着法、金属箔ラミネート法なども用いることができ、必要に応じてフォトリソ法なども利用されるが、図1に示したスルーホールメッキ法によれば、金属本来の固有抵抗が配線抵抗として得られるため、蒸着法やペーストを用いた印刷法などに比較して、低抵抗の配線を基材7の両面に自由に形成することができ、好ましい。   In the present invention, as a method for forming the wirings 12a and 12b, a paste method, a vapor deposition method, a metal foil laminating method, or the like can be used, and a photolithography method or the like is also used if necessary. According to the hole plating method, the inherent resistivity of the metal can be obtained as the wiring resistance. Therefore, the low resistance wiring can be freely formed on both surfaces of the substrate 7 as compared with the vapor deposition method or the printing method using the paste. Can be preferred.

本発明において、上記メッキ法に適用される金属種としては、比抵抗との関係で、ニッケル(比抵抗=6.9×10-8Ω・m)や、銅(比抵抗=1.7×10-8Ω・m)、金(比抵抗=2.6×10-8Ω・m)、銀(比抵抗=1.6×10-8Ω・m)等が好ましく用いられる。 In the present invention, as a metal species applied to the plating method, nickel (specific resistance = 6.9 × 10 −8 Ω · m) or copper (specific resistance = 1.7 ×) in relation to the specific resistance. 10 −8 Ω · m), gold (specific resistance = 2.6 × 10 −8 Ω · m), silver (specific resistance = 1.6 × 10 −8 Ω · m) and the like are preferably used.

尚、メッキ法においては、基材7の表面が絶縁性であるため、一旦導電化処理が必要であり、例えば、メルテック社製の「メルトプレートアクチベータ331液」にて浸漬処理を行うことで、基材7の第2のセラミック被膜6b表面にPd膜が形成される。次いで、Pd膜の形成された基材7を、メルテックス社製「メルプレートNi−802液」に浸漬することで、無電界メッキによりNi層を形成することができる。   In the plating method, since the surface of the base material 7 is insulative, a conductive treatment is required once. For example, by performing an immersion treatment with a “melt plate activator 331 solution” manufactured by Meltec, A Pd film is formed on the surface of the second ceramic coating 6 b of the substrate 7. Next, the Ni layer can be formed by electroless plating by immersing the base material 7 on which the Pd film is formed in “Melplate Ni-802 solution” manufactured by Meltex.

本発明において、メッキ法以外で配線12a、12bを形成する方法として具体的には、例えば、図(d)の基材7の少なくとも一方の面に全面に金属箔を真空ラミネートして導電層を形成し、該導電層上に感光性レジストフィルムをラミネートしてフォトマスクを介して露光、現像し、所定のパターンのレジストを得、該レジストをマスクとしてエッチングして配線形状とすることもできる。 In the present invention, specifically as a method of forming the wiring 12a, 12b other than the plating method, for example, conductive layer by vacuum laminating a whole surface metal foil on at least one surface of a substrate 7 shown in FIG. 2 (d) It is also possible to laminate a photosensitive resist film on the conductive layer, expose and develop through a photomask, obtain a resist with a predetermined pattern, and etch the resist as a mask to form a wiring shape. .

また、図においては、配線12a、12bは互いに基材13を介して絶縁されているが、レジスト10a、10bのパターンにより、スルーホール5を介して電気的に接続することも可能である。 In FIG. 2 , the wirings 12 a and 12 b are insulated from each other through the base material 13, but can be electrically connected through the through hole 5 by the pattern of the resists 10 a and 10 b.

本発明の配線基板は、上記のようにして製造された本発明の配線シートを、電極や配線等必要な導電部材を作り込んだ所定のパターン形状の導電層を有する絶縁性基板上に重ね、配線シートの配線と、絶縁性基板上の導電層とを電気的に接続して構成される。また、必要に応じて、絶縁性基板表面と配線とを接合する。   The wiring board of the present invention is obtained by superimposing the wiring sheet of the present invention manufactured as described above on an insulating substrate having a conductive layer having a predetermined pattern shape in which necessary conductive members such as electrodes and wiring are formed. It is configured by electrically connecting the wiring of the wiring sheet and the conductive layer on the insulating substrate. Further, the surface of the insulating substrate and the wiring are bonded as necessary.

本発明の配線基板に用いられる絶縁性基板は、通常の配線基板に用いられる絶縁性基板であり、ガラス基板やプラスチック基板が好ましく用いられる。また、該絶縁性基板上に形成される導電層は、素子電極等の導電性部材であり、従来の配線基板において用いられていた導電性材料、製造方法により設けられた部材である。   The insulating substrate used for the wiring substrate of the present invention is an insulating substrate used for a normal wiring substrate, and a glass substrate or a plastic substrate is preferably used. The conductive layer formed on the insulating substrate is a conductive member such as an element electrode, and is a member provided by a conductive material and a manufacturing method that are used in a conventional wiring substrate.

本発明において、配線シートの配線と、絶縁性基板上の導電層との電気的接続及び絶縁性基板表面と配線との接合方法としては、接着剤が好ましく用いられる。接着剤としては、後工程の加熱処理において劣化しないこと、十分な電気伝導性があること、かかる配線基板を用いた最終形態のディスプレイ等装置において該装置の性能に悪影響を与えるガスを発生しないことが求められ、例えば、焼成タイプの銀ペースト材料などが好ましく用いられる。また、接着剤と絶縁性基板1との熱膨張係数の差が大きい場合には、後工程の加熱処理によって絶縁性基板1が反ってしまったり、接着剤が剥がれるなどの問題を生じるため、接着剤と絶縁性基板1の熱膨張係数の差はできるだけ小さい方が望ましい。   In the present invention, an adhesive is preferably used as the electrical connection between the wiring of the wiring sheet and the conductive layer on the insulating substrate and the method of joining the insulating substrate surface and the wiring. Adhesives shall not deteriorate during heat treatment in the subsequent process, have sufficient electrical conductivity, and do not generate gas that adversely affects the performance of the device in the final form display device using such a wiring board. For example, a baked type silver paste material is preferably used. Further, when the difference in thermal expansion coefficient between the adhesive and the insulating substrate 1 is large, the insulating substrate 1 may be warped or the adhesive may be peeled off by the heat treatment in the subsequent process. It is desirable that the difference in thermal expansion coefficient between the agent and the insulating substrate 1 is as small as possible.

接着剤は、配線の接続、接合箇所に対応してライン状、またはドット状にディスペンサー、インクジェット法、スクリーン印刷など、既存の方法で絶縁性基板上に塗布し、その上に配線シートを配置して、焼成し、接着剤を固化する。また、配線シートを絶縁性基板上に重ねた後、配線シートのスルーホールに接着剤を付与して接続、接合を行っても良い。また、複数の方法を併用してもかまわない。   Adhesive is applied to the insulating substrate using a dispenser, ink-jet method, screen printing, etc., in a line or dot form corresponding to the connection or joining location of the wiring, and a wiring sheet is placed on it. Baked to solidify the adhesive. Further, after the wiring sheet is overlaid on the insulating substrate, an adhesive may be applied to the through hole of the wiring sheet to perform connection and bonding. A plurality of methods may be used in combination.

に、スルーホール5を介して接続する場合の、工程の断面模式図を示す。図中、14は絶縁性基板、15は導電層、16は導電性接着剤、17はコンタクト部である。本発明の配線シートを、配線12bを基板14側に向けて重ね〔図(a)〕、スルーホール5を介してインクジェット法により、接着剤16を付与し〔図(b)〕、焼成して固化し、コンタクト部17を形成して配線12bと導電層15を電気的に接続する〔図(c)〕。この場合、予め導電層15表面に接着剤を塗布しておき、導電層15と配線12とを接触面において直接接続しても良い。 FIG. 1 shows a schematic cross-sectional view of the process when connecting through the through hole 5. In the figure, 14 is an insulating substrate, 15 is a conductive layer, 16 is a conductive adhesive, and 17 is a contact portion. The wiring sheet of the present invention is overlaid with the wiring 12b facing the substrate 14 side (FIG. 1 (a)), and an adhesive 16 is applied by the ink jet method through the through hole 5 (FIG. 1 (b)) and fired. As a result, the contact portion 17 is formed to electrically connect the wiring 12b and the conductive layer 15 [FIG. 1 (c)]. In this case, an adhesive may be applied to the surface of the conductive layer 15 in advance, and the conductive layer 15 and the wiring 12 may be directly connected at the contact surface.

尚、本発明においては、配線シート13のスルーホール5を介して、配線シート13の表側の配線12aと絶縁性基板14上の導電層15との電気的な接続を図ることも可能である。   In the present invention, it is also possible to electrically connect the wiring 12 a on the front side of the wiring sheet 13 and the conductive layer 15 on the insulating substrate 14 through the through hole 5 of the wiring sheet 13.

(実施例1)
図1、図2の工程に従って、配線シート及び配線基板を作製した。
Example 1
A wiring sheet and a wiring board were produced according to the steps of FIGS.

厚さ50μmのアルミニウム箔の両面に厚さ30μmの感光性ドライフィルム(レジストフィルム)をラミネートし、表裏同一のフォトマスクにより露光し、潜像を作製した。次いで、5%炭酸ナトリウム液により現像してレジストを得た後、10%塩酸によりアルミニウム箔をエッチングしてスルーホールを形成し、レジストを苛性ソーダにより剥離した。所定のパターン形状に加工された上記アルミニウム箔をSiO2の懸濁液(ディップソール社製「セラメッキSI−001」)にて陽極酸化し、表面に厚さ5μmの第1のセラミック被膜を形成し、次いでゾル・ゲル法でSiO2膜(触媒化成セラメートCIPシリーズ)を浸漬法にて成膜し250℃にて予備加熱工程を5回繰り返し、400℃にて焼成することで、厚さ0.2μmのSiO2膜を形成して第2のセラミック被膜とし、絶縁基材を得た。 A photosensitive dry film (resist film) having a thickness of 30 μm was laminated on both sides of an aluminum foil having a thickness of 50 μm, and exposed with the same photomask on both sides, thereby producing a latent image. Next, after developing with 5% sodium carbonate solution to obtain a resist, the aluminum foil was etched with 10% hydrochloric acid to form through holes, and the resist was peeled off with caustic soda. The aluminum foil processed into a predetermined pattern shape is anodized with a suspension of SiO 2 (“Cera-plated SI-001” manufactured by Dipsol) to form a first ceramic film having a thickness of 5 μm on the surface. Then, a SiO 2 film (catalyst-formed ceramate CIP series) is formed by a sol-gel method by an immersion method, a preheating step is repeated 5 times at 250 ° C., and baked at 400 ° C. A 2 μm SiO 2 film was formed as a second ceramic coating to obtain an insulating substrate.

上記基材をメルテックス社製「メルプレートNi−802液」に浸漬してパラジウム触媒処理の後、厚さ30μmの感光性ドライフィルムを両面にラミネートし、表裏で異なるフォトマスクを介して露光し、潜像を作製した。次いで、5%炭酸ナトリウムで現像し、レジストを得た後、無電界銅メッキにより、スルーホール内を含めて厚さ5μmの銅メッキ膜を形成した。苛性ソーダによりドライフィルムを除去し、本発明の配線シートを得た。   The substrate is immersed in Meltex Ni-802 solution made by Meltex, treated with palladium catalyst, and then a 30 μm thick photosensitive dry film is laminated on both sides and exposed through different photomasks on the front and back. A latent image was produced. Next, after developing with 5% sodium carbonate to obtain a resist, a copper plating film having a thickness of 5 μm including the through hole was formed by electroless copper plating. The dry film was removed with caustic soda to obtain the wiring sheet of the present invention.

絶縁性基板としてガラス基板を用い、該ガラス基板上に所定の素子電極を形成した。この素子電極に、上記配線シートの配線が接続されるようにアライメントを行い、配線シートとガラス基板を仮接合し、次いで、インクジェット法により接合用銀ペーストをスルーホールに付与して配線シートの配線と素子電極とを接続し、本発明の配線基板を得た。得られた配線基板において、ガラス基板と基材に挟まれた配線は、高い導電性を示し、また、絶縁性の基材に覆われることで、放電による損傷や、基材を介して交差する反対側の配線との短絡が良好に防止された。   A glass substrate was used as the insulating substrate, and predetermined element electrodes were formed on the glass substrate. Alignment is performed so that the wiring of the wiring sheet is connected to the element electrode, the wiring sheet and the glass substrate are temporarily bonded, and then a silver paste for bonding is applied to the through hole by an ink jet method to wire the wiring sheet. And the device electrode were connected to obtain a wiring board of the present invention. In the obtained wiring board, the wiring sandwiched between the glass substrate and the base material exhibits high conductivity, and is covered with an insulating base material, so that it is damaged by electric discharge and intersects via the base material. Short-circuiting with the wiring on the opposite side was well prevented.

(実施例2)
配線の形成工程として、基材の両面に厚さ30μmの銅箔を真空ラミネートし、次いで、感光性ドライフィルムをラミネートし、フォトマスクを介して露光、現像してレジストを形成し、塩化第2鉄溶液にて上記銅箔をエッチングし、所望のパターン形状にパターニングした以外は、実施例1と同様にして配線シート、配線基板を作製し、同様の効果が得られた。
(Example 2)
As a wiring forming process, a copper foil with a thickness of 30 μm is vacuum-laminated on both surfaces of a base material, and then a photosensitive dry film is laminated, exposed and developed through a photomask to form a resist, and second chloride A wiring sheet and a wiring board were produced in the same manner as in Example 1 except that the copper foil was etched with an iron solution and patterned into a desired pattern shape, and similar effects were obtained.

(実施例3)
実施例1においてセラミック被膜と導電層を種々変えて、セラミック被膜の絶縁性を比較した。測定系の概略構成を図3に示す。図中、31は金属箔、32はセラミック被膜、33は導電層、34は絶縁テスターである。結果を表1に示す。尚、評価判定基準は、以下の通りである。
◎:MΩ以上
△:kΩ〜MΩ
×:リーク(表示=0Ω)
(Example 3)
In Example 1, the ceramic coating and the conductive layer were variously changed to compare the insulating properties of the ceramic coating. A schematic configuration of the measurement system is shown in FIG. In the figure, 31 is a metal foil, 32 is a ceramic coating, 33 is a conductive layer, and 34 is an insulation tester. The results are shown in Table 1. The evaluation criteria are as follows.
A: MΩ or more Δ: kΩ to MΩ
×: Leakage (display = 0Ω)

Figure 0004689313
Figure 0004689313

本発明の配線基板の製造方法の一例の工程図である。It is process drawing of an example of the manufacturing method of the wiring board of this invention. 本発明の配線シートの製造方法の一実施形態の工程図である。It is process drawing of one Embodiment of the manufacturing method of the wiring sheet of this invention. 本発明の実施例においてセラミック被膜の絶縁性を測定する系を示す概略図である。It is the schematic which shows the system which measures the insulation of a ceramic film in the Example of this invention.

本発明の配線シートの製造方法の一実施形態の工程図である。It is process drawing of one Embodiment of the manufacturing method of the wiring sheet of this invention. 本発明の配線基板の製造方法の一例の工程図である。It is process drawing of an example of the manufacturing method of the wiring board of this invention. 本発明の実施例においてセラミック被膜の絶縁性を測定する系を示す概略図である。It is the schematic which shows the system which measures the insulation of a ceramic film in the Example of this invention.

符号の説明Explanation of symbols

1 金属箔
2 感光性レジストフィルム
3 フォトマスク
4 レジスト
5 スルーホール
6a,6b セラミック被膜
7 基材
8 感光性レジストフィルム
9a,9b フォトマスク
10a,10b レジスト
12a,12b 配線
13 配線シート
14 絶縁性基板
15 導電層
16 接着剤
17 コンタクト部
31 金属箔
32 セラミック被膜
33 導電層
34 絶縁テスター
DESCRIPTION OF SYMBOLS 1 Metal foil 2 Photosensitive resist film 3 Photomask 4 Resist 5 Through hole 6a, 6b Ceramic coating 7 Base material 8 Photosensitive resist film 9a, 9b Photomask 10a, 10b Resist 12a, 12b Wiring 13 Wiring sheet 14 Insulating substrate 15 Conductive layer 16 Adhesive 17 Contact portion 31 Metal foil 32 Ceramic coating 33 Conductive layer 34 Insulation tester

Claims (5)

配線シートの製造方法であって、所定のパターン形状に加工された金属箔を無機質フィラーの懸濁液中で陽極酸化して表面に凹凸形状を有する第1のセラミック被膜を、次いで、ゾル・ゲル法にて第2のセラミック被膜を形成して基材とし、該基材の少なくとも一方の面に、所定のパターン形状の導電層からなる配線を形成することを特徴とする配線シートの製造方法。   A method for producing a wiring sheet, in which a metal foil processed into a predetermined pattern shape is anodized in a suspension of an inorganic filler to form a first ceramic film having a concavo-convex shape on a surface, and then a sol-gel A method for producing a wiring sheet, comprising: forming a second ceramic film by a method as a base material; and forming a wiring made of a conductive layer having a predetermined pattern shape on at least one surface of the base material. 上記金属箔が、アルミニウム、チタニウム、タンタル、及びこれらの合金のいずれかである請求項1に記載の配線シートの製造方法。   The method for producing a wiring sheet according to claim 1, wherein the metal foil is any one of aluminum, titanium, tantalum, and alloys thereof. 上記無機質フィラーがTiO2、SiO2のいずれかである請求項1または2に記載の配線シートの製造方法。 The method for manufacturing a wiring sheet according to claim 1, wherein the inorganic filler is any one of TiO 2 and SiO 2 . 上記金属箔の加工がフォトリソ法とエッチング法による請求項1〜3のいずれか一項に記載の配線シートの製造方法。 The manufacturing method of the wiring sheet as described in any one of Claims 1-3 by the process of the said metal foil by the photolitho method and an etching method. 上記導電層をメッキ法により基材上に形成する請求項1〜4のいずれか一項に記載の配線シートの製造方法。 The manufacturing method of the wiring sheet as described in any one of Claims 1-4 which forms the said conductive layer on a base material by the plating method.
JP2005085111A 2005-03-24 2005-03-24 Wiring sheet manufacturing method Expired - Fee Related JP4689313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085111A JP4689313B2 (en) 2005-03-24 2005-03-24 Wiring sheet manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005085111A JP4689313B2 (en) 2005-03-24 2005-03-24 Wiring sheet manufacturing method

Publications (3)

Publication Number Publication Date
JP2006269701A JP2006269701A (en) 2006-10-05
JP2006269701A5 JP2006269701A5 (en) 2008-05-01
JP4689313B2 true JP4689313B2 (en) 2011-05-25

Family

ID=37205349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085111A Expired - Fee Related JP4689313B2 (en) 2005-03-24 2005-03-24 Wiring sheet manufacturing method

Country Status (1)

Country Link
JP (1) JP4689313B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148226B1 (en) * 2010-05-24 2012-05-22 삼성전기주식회사 Printed circuit board and the method of manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630791A (en) * 1979-08-22 1981-03-27 Fujitsu Ltd Multilayer printed board
JPS59123297A (en) * 1982-12-27 1984-07-17 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Method of forming substrate for printed circuit board
JPS60170287A (en) * 1984-02-14 1985-09-03 信越化学工業株式会社 Copper-lined laminated board
JP2004060044A (en) * 2002-07-30 2004-02-26 Koyo Kinzoku Boshoku:Kk Surface treatment method for aluminum and aluminum material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630791A (en) * 1979-08-22 1981-03-27 Fujitsu Ltd Multilayer printed board
JPS59123297A (en) * 1982-12-27 1984-07-17 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Method of forming substrate for printed circuit board
JPS60170287A (en) * 1984-02-14 1985-09-03 信越化学工業株式会社 Copper-lined laminated board
JP2004060044A (en) * 2002-07-30 2004-02-26 Koyo Kinzoku Boshoku:Kk Surface treatment method for aluminum and aluminum material

Also Published As

Publication number Publication date
JP2006269701A (en) 2006-10-05

Similar Documents

Publication Publication Date Title
US20030151067A1 (en) Wiring circuit substrate and manufacturing method therefor
JP2001210956A (en) Multilayer laminate
KR19990023513A (en) Display electrode and manufacturing method thereof
JP2006524750A (en) Substrate having a plurality of conductive layers and method for producing and using the same
JP4984855B2 (en) Thin film chip resistor, thin film chip capacitor, and thin film chip inductor manufacturing method
JP4689313B2 (en) Wiring sheet manufacturing method
JP2005093499A (en) Interconnect line sheet, its manufacturing method, and wiring board using the same
JP2001111201A (en) Method of manufacturing wiring board and wiring board using the same
JP2003331736A (en) Plasma display device and its manufacturing method
KR100740179B1 (en) Forming method of stacking structure and manufacturing method of electron source and image display apparatus using such method
JP7182856B2 (en) Wiring board and its manufacturing method
JPH11251722A (en) Heat-resistant wiring board
CN103929898B (en) A kind of preparation method of the printed circuit board (PCB) of super thick layers of copper
JP4354730B2 (en) Method for forming front electrode for plasma display panel
KR100559539B1 (en) Method of manufacturing member pattern, method of manufacturing wiring structure, method of manufacturing electron source, and method of manufacturing image display device
JP4385434B2 (en) Thick film circuit board and manufacturing method thereof
TWI788010B (en) Circuit board and manufacturing method thereof
JPH08293259A (en) Method for forming gas-discharge display panel and its electrode
JPH0563340A (en) Manufacture of wiring board provided with functional element
JP4701853B2 (en) Multi-layer wiring board with built-in resistance element and resistance value adjustment method for the resistance element
CN216752200U (en) Circuit board
JP4328134B2 (en) Method for manufacturing printed wiring board
JP2009071066A (en) Chip on film (cof) wiring substrate and manufacturing method of the same
JP3135972B2 (en) Electrode repair method for display panel and electrode substrate used therefor
WO2020073157A1 (en) Manufacturing method for second electrode circuit layer

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees