JP4385434B2 - Thick film circuit board and manufacturing method thereof - Google Patents
Thick film circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4385434B2 JP4385434B2 JP10528799A JP10528799A JP4385434B2 JP 4385434 B2 JP4385434 B2 JP 4385434B2 JP 10528799 A JP10528799 A JP 10528799A JP 10528799 A JP10528799 A JP 10528799A JP 4385434 B2 JP4385434 B2 JP 4385434B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- plating
- substrate
- film resistor
- connection end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、セラミック基板等の基板の導体上にめっき電極を設け、そのめっき電極の接続端部の上面に接続するように厚膜抵抗体を設けるようにした厚膜回路基板及びその製造方法に関する。
【0002】
【発明が解決しようとする課題】
例えばハイブリッドIC等に用いられる厚膜回路基板においては、回路規模が大きなものや高集積化が必要なものでは、積層基板が用いられている。なかでも、銅めっきを電極として形成したアルミナ積層基板は、低コストとなると共に、厚膜抵抗体の形成性やはんだとの接合性に優れる特長を有している。このようなアルミナ積層基板上に厚膜抵抗体を形成する構造としては、特開昭63−107087号公報に示されたものがある。
【0003】
この構造では、アルミナ積層基板の表面に、タングステン又はモリブデンを主成分とした導体パターンが形成され、その導体パターン上に銅めっきが施されて銅めっき電極が形成され、その銅めっき電極を覆うように銅の厚膜導体が形成され、その厚膜導体に接続されるように厚膜抵抗体が形成されるようになっている。この構成では、厚膜抵抗体と導体パターンとの間に厚膜導体を介在させているので、接触抵抗や接合強度の面で優れたものとなる。ところが、厚膜導体は厚膜抵抗体との接続のためにのみ形成されるので、印刷や焼成の工程が増えてコストがかかる傾向にあった。
【0004】
そこで、別の従来例として、特開昭56−146201号公報や特開平4−30199号公報に示されたものがある。このものは、図7に示すように、アルミナ積層基板1の表面に導体パターン2を設け(a)、その導体パターン2の上に銅めっき電極3を形成し(b)、その銅めっき電極3に直接的に接続するように厚膜抵抗体4を形成する(c)ようになっている。尚、この場合、配線抵抗値を小さくするため、銅めっき(銅めっき電極3)はある程度大きな膜厚で形成されている。
【0005】
しかしながら、上記図7に示す構造では、コスト的に有利となるものの、次のような欠点を有していた。即ち、銅めっき電極3の縁部は、基板1表面から比較的大きな角度で急峻に立上がって比較的大きな段差を呈する形態とされ、厚膜抵抗体4の端部がその段差に倣うように盛上がった(上方に大きく折曲がった)如き形態に形成されることになる。
【0006】
このため、厚膜抵抗体4に熱サイクルが繰返し加えられることにより、図7でAで示す部分に応力が集中し、ひいては経時的にクラックの発生等を招く虞がある。また、銅めっき電極3は、導体パターン2の縁部から外側にはみ出した形態で形成されるようになり、この銅めっき電極3の縁部と下地(基板1)との接合が極めて弱くなり、熱サイクルにより図7にBで示す部分の変形が生ずる虞もある。このように、厚膜抵抗体4に経時的にクラックや変形が生ずると、抵抗値が不安定になるなど、信頼性に劣るものとなる。
【0007】
本発明は上記事情に鑑みてなされたもので、その目的は、基板上に厚膜抵抗体を設けるものにあって、厚膜抵抗体における応力集中を極力防止することができ、耐久性,信頼性を向上させることができる厚膜回路基板及びその製造方法を提供するにある。
【0008】
【課題を解決するための手段】
本発明者は、厚膜抵抗体の抵抗値が経時的に不安定になる要因は、めっき電極の接続端部が基板の表面から比較的大きな角度で急峻に立上がるため、厚膜抵抗体の界面に生ずる応力集中にあることに着目し、めっき電極の接続端部の縁部の基板からの立上がり角を小さくすれば、厚膜抵抗体の応力集中を低減することができることを確認し、本発明を成し遂げたのである。
【0009】
即ち、本発明の請求項1の厚膜回路基板は、めっき電極のめっき厚みを、厚膜抵抗体が接続される接続端部が他の部分に比べて薄くなるように構成したところに特徴を有する。これによれば、めっき電極の接続端部を薄膜化したことにより、その電極の接続端部の縁部の基板からの立上がり角を小さく抑えることができ、形成される厚膜抵抗体を平坦に近い形状とすることができる。また、めっき電極の接続端部以外の他の部分では、所要のめっき厚みとすることができ、例えば所望の配線抵抗値を確保することができる。
【0010】
この結果、請求項1の発明によれば、厚膜抵抗体の応力集中を低減し経時的にクラックや変形が生ずることを抑制することができ、ひいては耐久性,信頼性を向上させることができるものである。また、この場合、本発明者の研究によれば、前記接続端部のめっき厚みを、8μm以下とすることがより一層好ましく(請求項2の発明)、これにより、厚膜抵抗体の応力集中の防止効果に極めて優れたものとすることができる。
【0011】
そして、上記した厚膜回路基板を製造する方法としては、以下の工程を含むものとすることができる。即ち、基板の導体上のうち接続端部に対応する部分にマスクを形成した状態でめっきを形成する第1のめっき工程と、前記マスクを除去した状態で引続きめっきを形成する第2のめっき工程と、基板上に厚膜抵抗体を形成する工程とを含むものとすることができる(請求項3の発明)。
【0012】
あるいは、基板の導体上に薄い膜厚でめっきを形成する第1のめっき工程と、この第1のめっき工程で形成されためっきのうち接続端部に対応する部分にマスクを形成した状態で引続きめっきを形成する第2のめっき工程と、前記マスクを除去した上で基板上に厚膜抵抗体を形成する工程とを含むものとすることもできる(請求項4の発明)。
【0013】
これらによれば、2回に分けてめっきの工程が行なわれることにより、めっき電極の所望のめっき厚みが得られるのであるが、そのうちどちらか1回のめっき工程については、接続端部に対応する部分にマスクを形成した状態でめっきが行なわれるので、接続端部のめっき厚みを他の部分に比べて薄くすることができる。この結果、上記した厚膜抵抗体における応力集中を極力防止することができ、耐久性,信頼性を向上させることができる厚膜回路基板を、比較的簡単な工程で容易に製造することができる。
【0014】
また、基板の導体上にめっきを形成する工程と、このめっき工程で形成されためっきのうち接続端部に対応する部分をエッチングにより薄膜化する工程と、基板上に厚膜抵抗体を形成する工程とを含むものとすることもできる(請求項5の発明)。これによっても、接続端部のめっき厚みを他の部分に比べて薄くすることができ、厚膜抵抗体における応力集中を極力防止することができ、耐久性,信頼性を向上させることができる厚膜回路基板を、比較的簡単な工程で容易に製造することができる。
【0015】
さらには、基板上に、接続端部に対応する部分が他の部分よりもガラス成分が多く含まれるように導体を形成する工程と、この導体上にめっきを形成する工程と、基板上に厚膜抵抗体を形成する工程とを含むものとすることができる(請求項6の発明)。これによれば、導体のうち、ガラス成分が多く含まれる部分については、めっきが形成されにくい(金属が析出されにくい)ため、接続端部のめっき厚みを他の部分に比べて薄くすることができ、厚膜抵抗体における応力集中を極力防止することができ、耐久性,信頼性を向上させることができる厚膜回路基板を、比較的簡単な工程で容易に製造することができる。
【0016】
【発明の実施の形態】
以下、本発明を具体化したいくつかの実施例について、図1ないし図6を参照しながら説明する。
(1)第1の実施例
まず、図1ないし図3を参照して、本発明の第1の実施例(請求項1,2,3に対応)について述べる。
【0017】
図1(f)及び図3は、本実施例に係る厚膜回路基板の要部(厚膜抵抗体の形成部分)の構成を示している。ここで、セラミック基板であるアルミナ積層基板11は、アルミナ材料から多層状に構成され、その表面部には、部品接続用のランドやそれらをつなぐ配線等からなる導体パターン12が形成されている。この場合、図2(e)に示すように、アルミナ積層基板11は、例えば3層の絶縁基材層13を有し、表面及び層間に導体パターン12を有すると共にそれらの一部がスルーホール11aを介して接続された形態に構成されている。尚、前記導体パターン12は、例えばタングステン又はモリブデン等の高融点金属材料を主成分として構成されている。
【0018】
そして、このアルミナ積層基板11の表面の導体パターン12上には、その表面全体を覆うように例えば銅めっきが施され、銅めっき電極14とされるようになっている。さらに、アルミナ積層基板11の表面部には、厚膜抵抗体15が設けられる。この厚膜抵抗体15は、例えばLaB6 抵抗体からなり、その両端部が、一対の銅めっき電極14の端部(接続端部14a)の上面に夫々重なって接続されるように設けられている。
【0019】
このとき、前記銅めっき電極14のめっき厚みは、前記厚膜抵抗体15が接続される接続端部14aが、他の部分に比べて薄い薄膜状に設けられている。また、この接続端部14aは、厚膜抵抗体15の接続部よりも平面的にやや大きく形成されている。ちなみに、この接続端部14aのめっき厚み寸法は、8μm以下とされている。尚、アルミナ積層基板11の表面部には、前記銅めっき電極14及び厚膜抵抗体15の全体を覆うように、保護用のオーバーコートガラス16(図3に想像線で示す)が形成されるようになっている。また、図示はしないが、他の銅めっき電極14には、例えばチップ部品や半導体ベアチップ等が接続されるようになっている。
【0020】
次に、上記構成の厚膜回路基板を製造する手順について、図2も参照して述べる。図2は、アルミナ積層基板11の形成の工程を概略的に示しており、また、図1は、厚膜回路基板の製造工程における要部(厚膜抵抗体15の形成部分)の様子を示している。ここで、図2に示すように、アルミナ積層基板11を形成するにあたっては、絶縁基材層13の材料として、図2(a)に示すように、例えば厚み0.05〜0.5mm程度の3枚の周知のアルミナグリーンシート17が用いられ、まず、図2(b)に示すように、これらグリーンシート17の所要位置に、スルーホール11aとなる穴17aが金型プレス等により形成される。
【0021】
次いで、図2(c)に示すように、前記各グリーンシート17の穴17a内が高融点金属ペースト(タングステンペースト)18により埋められると共に、各グリーンシート17の表面に導体パターン12となる高融点金属ペースト19が、例えば10μm程度の厚みでスクリーン印刷により印刷塗布される。そして、図2(d)に示すように、3枚のグリーンシート17が積層、加圧されて一体化された状態で、その積層体が還元雰囲気にて例えば1600℃で焼成される。これにより、図2(e)及び図1(a)に示すように、導体パターン12が形成されたアルミナ積層基板11が得られるのである。
【0022】
さて、このように導体パターン12が形成されたアルミナ積層基板11に対し、導体パターン12の表面に銅めっきを施して銅めっき電極14を形成する工程、及び厚膜抵抗体15を形成する工程が順に実行されるのであるが、本実施例では、図1に示す手順にて、第1及び第2の2回のめっき工程が実行されるようになっている。
【0023】
即ち、図1(a)に示すアルミナ積層基板11に対し、まず、図1(b)に示すように、導体パターン12上のうち前記接続端部14aに対応する部分に、マスク20が形成される。このマスク20の材質としては、銅めっきの工程で剥離や溶解することなく、後に除去可能なものであれば様々なものを使用できるが、アクリルやビニール等の合成樹脂材料を用いることが望ましい。また、マスク20の形成方法としては、液状の樹脂を印刷やディスペンスにより塗布した後、硬化させる方法や、前面にフォトレジスト等を塗布しその後エッチングにより不要部分を除去するといった方法が採用できる。また、マスク20の厚みとしては、10μm〜1mm程度で良い。
【0024】
このようにマスク20が形成されたアルミナ積層基板11に対し、第1のめっき工程が実行される。このめっき工程は、周知の無電解めっき(あるいは電解めっきでも良い)により行なわれ、これにて、図1(c)に示すように、アルミナ積層基板11の表面の導体パターン12の表面に、前記マスク20で覆われた部分を除いて、中間銅めっき層21が形成されるようになる。また、この第1のめっき工程では、中間銅めっき層21は、必要なめっき厚みから、接続端部14aのめっき厚み(例えば8μm)分だけ不足した厚み(2回のめっき工程により所望のめっき厚が得られる厚み)まで形成される。
【0025】
次に、図1(d)に示すように、アルミナ積層基板11の表面から前記マスク20を除去することが行なわれる。このマスク20を除去するにあたっては、有機溶剤を使用する化学的な方法や、機械的に引剥がす方法等を採用することができる。これにて、導体パターン12の表面のうち、接続端部14aに対応した部分が露出するようになる。次いで、アルミナ積層基板11に対する第2のめっき工程が実行される。この第2のめっき工程も、上記第1のめっき工程と同様の方法が用いられ、例えば8μmの厚みで銅めっきが形成される。
【0026】
これにて、図1(e)に示すように、前記中間銅めっき層21の表面に更に銅めっきが堆積状に形成されると共に、導体パターン12の表面のうち接続端部14aに対応した部分に銅めっきが形成され、銅めっき電極14が形成されるのである。この銅めっき電極14は、上述のように、厚膜抵抗体15が接続される接続端部14aについて、厚みが例えば8μmの薄膜状に形成され、その他の部分については、例えば配線抵抗値を十分小さくできるような所要の厚みとされている。
【0027】
この後、図1(f)に示すように、アルミナ積層基板11の表面に厚膜抵抗体15を形成する工程が実行される。この厚膜抵抗体15の形成工程は、アルミナ積層基板11の表面に、抵抗体ペーストを例えばスクリーン印刷により所定形状に塗布し、乾燥後、窒素雰囲気にて例えば900℃で焼成することにより行なわれる。これにて、端部が銅めっき電極14の接続端部14aに接続された厚膜抵抗体15が得られるのである。しかる後、アルミナ積層基板11の表面に、オーバーコートガラス16が形成される。
【0028】
このようにして形成される厚膜回路基板においては、銅めっき電極14のめっき厚みを、厚膜抵抗体15が接続される接続端部14aについては他の部分に比べて薄くなるように形成したので、接続端部14aの縁部のアルミナ積層基板11表面からの立上がり角を小さく抑えることができ、図7(c)に示した従来のものと比べて、厚膜抵抗体15を平坦に近い形状に形成することができた。また、接続端部14aが、導体パターン12の縁部から大きくはみ出すこともないので、アルミナ積層基板11との接合性も良好となる。銅めっき電極14の接続端部14a以外の他の部分では、所要のめっき厚みとすることができるので、例えば所望の配線抵抗値を得ることができることは勿論である。
【0029】
従って、本実施例によれば、厚膜抵抗体15に熱サイクルが繰返し作用しても、局所的に応力が集中することを防止することができ、ひいてはクラックや変形の発生等を効果的に抑制することができる。この結果、経時的に抵抗値が不安定になることを未然に防止することができ、耐久性,信頼性を向上させることができるという優れた効果を得ることができる。この場合、接続端部14aのめっき厚みを8μm以下としたことにより、厚膜抵抗体15の応力集中の防止効果に極めて優れたものとなる。
【0030】
また、本実施例の製造方法によれば、マスク20の形成及び除去の工程が必要となると共に、めっきの工程を2回に分けるものの、焼成の工程が1回増えるといった場合と比べて、さほど手間や時間が増加することもないので、上記したような厚膜抵抗体15における応力集中を極力防止することができ、耐久性,信頼性を向上させることができる厚膜回路基板を、比較的簡単な工程で容易に製造することができるものである。
【0031】
(2)第2の実施例
次に、図4を参照して本発明の第2の実施例(請求項4に対応)について述べる。尚、以下に述べる第2〜第4の実施例は、上記した第1の実施例の厚膜回路基板と同様の厚膜回路基板を製造するための別の方法を示す実施例であるため、厚膜回路基板の構成など上記した第1の実施例と共通する部分については、新たな図示や詳しい説明を省略すると共に、符号も共通して使用し、以下異なる点を中心に述べることとする。
【0032】
この実施例では、図4(a)に示すアルミナ積層基板11に対し、まず、その導体パターン12上に、周知の無電解めっきにより薄い膜厚(8μm以下)でめっきを形成する第1のめっき工程が実行される。これにより、図4(b)に示すように、アルミナ積層基板11の表面の導体パターン12上全体に、中間銅めっき層22が均一厚みで形成される。そして、図4(c)に示すように、形成された中間銅めっき層22のうち接続端部14aに対応する部分に、上記第1の実施例と同様な方法でマスク23が形成される。
【0033】
次いで、マスク23が形成されたアルミナ積層基板11に対し、同様に第2のめっき工程が実行される。これにて、図4(d)に示すように、アルミナ積層基板11の表面の中間銅めっき層22の表面に、前記マスク23で覆われた部分を除いて更に銅めっきが形成されるようになる。この第2のめっき工程では、接続端部14a以外の部分が所要のめっき厚みとなるまでめっきが形成され、その後、図4(e)に示すように、アルミナ積層基板11の表面から前記マスク23が除去されることにより、銅めっき電極14が形成されるのである。
【0034】
この銅めっき電極14は、上述のように、厚膜抵抗体15が接続される接続端部14aについて、厚みが例えば8μmの薄膜状に形成され、その他の部分については、例えば配線抵抗値を十分小さくできるような所要の厚みとされている。この後、図4(f)に示すように、上記第1の実施例と同様の方法で、アルミナ積層基板11の表面に厚膜抵抗体15を形成する工程が実行される。
【0035】
このような実施例によっても、上記第1の実施例と同様に、銅めっき電極14のめっき厚みを、厚膜抵抗体15が接続される接続端部14aについては他の部分に比べて薄くなるように形成することができ、厚膜抵抗体15を平坦に近い形状に形成することができる。従って、厚膜抵抗体15に熱サイクルが繰返し作用しても、局所的に応力が集中することを防止することができ、ひいては経時的に抵抗値が不安定になることを未然に防止して耐久性,信頼性を向上させることができる厚膜回路基板を、比較的簡単な工程で容易に製造することができるものである。
【0036】
(3)第3の実施例
図5は、本発明の第3の実施例(請求項5に対応)を示している。この実施例では、図5(a)に示すアルミナ積層基板11に対し、まず、その導体パターン12上に、例えば銅めっきを形成するめっき工程が実行される。これにより、図5(b)に示すように、アルミナ積層基板11の表面の導体パターン12上全体に、銅めっき層24が所要の厚み(所要の配線抵抗値を得ることができる厚み)で形成される。
【0037】
次に、図5(c)に示すように、アルミナ積層基板11の表面に、銅めっき層24の接続端部14aに対応する部分を除いてマスク25が形成される。このマスク25の材質としては、次のエッチングの工程において溶解したり剥離したりすることのない、例えばアクリルやビニール等の合成樹脂材料を用いることができる。
【0038】
そして、このマスク25を形成した状態で、前記銅めっき層24のうち接続端部14aに対応する部分をエッチングにより薄膜化する工程が実行される。このエッチングの工程は、例えば硝酸や過硫酸アンモニウム水溶液等を用いた化学エッチングを用いることができ、これにて、図5(d)に示すように、銅めっき層24のうち接続端部14aに対応する部分のみが、例えば厚み8μm以下に薄膜化されるのである。次いで、アルミナ積層基板11の表面から前記マスク25が除去されることにより、図5(e)に示すように、接続端部14aが薄膜化した銅めっき電極14が形成される。この後、図5(f)に示すように、アルミナ積層基板11の表面に厚膜抵抗体15を形成する工程が実行される。
【0039】
このような実施例においても、銅めっき電極14のめっき厚みを、厚膜抵抗体15が接続される接続端部14aについては他の部分に比べて薄くなるように形成することができ、従って、厚膜抵抗体15における応力集中を極力防止することができ、ひいては経時的に抵抗値が不安定になることを未然に防止して耐久性,信頼性を向上させることができる厚膜回路基板を、比較的簡単な工程で容易に製造することができるものである。
【0040】
(4)第4の実施例
図6は、本発明の第4の実施例(請求項6に対応)を示している。この実施例では、アルミナ積層基板11の形成工程において、その表面の導体パターン26を2種類の異なる材料(高融点金属ペースト)を用いて形成するようにしている。即ち、上記第1の実施例で述べたように、アルミナ積層基板11の材料として、図6(a)に示すアルミナグリーンシート17が用いられ、このグリーンシート17に対してスルーホール11aとなる穴加工が行なわれる。
【0041】
次いで、前記各グリーンシート17の穴17a内が高融点金属ペースト(タングステンペースト)18により埋められると共に、グリーンシート17の表面に、導体パターン26となる高融点金属ペーストが、例えばスクリーン印刷により印刷塗布されるのであるが、ここでは、高融点金属ペーストの印刷塗布の工程が2回に分けて行なわれる。1回目の工程では、図6(b)に示すように、高融点金属ペースト27が、アルミナ積層基板11の銅めっき電極14の接続端部14aの下地となる部分を除いて印刷塗布される。
【0042】
このとき、この高融点金属ペースト27は、例えばタングステン又はモリブデン等の高融点金属の粉末を主成分とし、それに接合性を高めるためのガラス成分(ガラスフリット)を添加し、さらにバインダや有機溶剤を加えて混合し、ペースト状としたものであり、前記ガラス成分は0〜20%の割合で配合されている。尚、前記バインダや有機溶剤は、後の焼成の工程において、分解,蒸発されるようになっている。
【0043】
引続き、2回目の工程では、図6(c)に示すように、高融点金属ペースト28が、銅めっき電極14の接続端部14aの下地となる部分に、前記高融点金属ペースト27に連続するように印刷塗布される。このとき、この高融点金属ペースト28として、前記高融点金属ペースト27に比べてガラス成分を多く(例えば3〜30%)したものが用いられる。
【0044】
そして、グリーンシート17が積層、加圧されて一体化された状態で、その積層体が還元雰囲気にて例えば1600℃で焼成されることにより、アルミナ積層基板11が形成されるのであるが、このとき、図6(d)に示すように、アルミナ積層基板11の表面に形成される導体パターン26は、接続端部14aに対応する接続部26aが他の部分よりもガラス成分が多く含まれるものとなるのである。
【0045】
次に、上記アルミナ積層基板11に対し、その導体パターン26上に、銅めっきを形成するめっき工程が実行される。このめっき工程では、導体パターン26中の金属がいわば核となる様な形で銅が析出(電着)されるのであるが、導体パターン26のうち接続部26aでは、ガラス成分が多く(金属成分が少なく)、めっきが形成されにくい(銅が析出されにくい)ので、図6(e)に示すように、形成される銅めっき(銅めっき電極14)は、接続端部14aのめっき厚みが他の部分に比べて薄くなるのである。この後、図6(f)に示すように、アルミナ積層基板11の表面に厚膜抵抗体15を形成する工程が実行される。
【0046】
このような実施例においても、銅めっきの下地となる導体パターン26の材料の工夫によって、銅めっき電極14のめっき厚みを制御でき、厚膜抵抗体15が接続される接続端部14aについては他の部分に比べて薄くなるように形成することができた。従って、厚膜抵抗体15における応力集中を極力防止することができ、ひいては経時的に抵抗値が不安定になることを未然に防止して耐久性,信頼性を向上させることができる厚膜回路基板を、比較的簡単な工程で容易に製造することができるものである。
【0047】
尚、本発明は上記した各実施例に限定されるものではなく、例えば基板としてはアルミナ積層基板に限らず、他のセラミック基板やガラス基板、ガラスセラミック基板等であっても良く、また、めっきの材質やマスクの材質、さらには厚膜抵抗体の材質や形状などについても種々の変形が可能である等、要旨を逸脱しない範囲内で適宜変更して実施し得るものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すもので、厚膜回路基板の製造工程における厚膜抵抗体の形成部分の概略的な様子を順に示す縦断面図
【図2】アルミナ積層基板の形成の工程を概略的に示す図
【図3】厚膜回路基板の厚膜抵抗体形成部分の平面図
【図4】本発明の第2の実施例を示す図1相当図
【図5】本発明の第3の実施例を示す図1相当図
【図6】本発明の第4の実施例を示す図1相当図
【図7】従来例を示す図1相当図
【符号の説明】
図面中、11はアルミナ積層基板(基板)、12は導体パターン(導体)、14は銅めっき電極(めっき電極)、14aは接続端部、15は厚膜抵抗体、17はアルミナグリーンシート、20,23,25はマスク、21,22は中間銅めっき層、24は銅めっき層、26は導体パターン(導体)、26aは接続部、27,28は高融点金属ペーストを示す。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thick film circuit board in which a plating electrode is provided on a conductor of a substrate such as a ceramic substrate and a thick film resistor is provided so as to be connected to an upper surface of a connection end of the plating electrode, and a method for manufacturing the same. .
[0002]
[Problems to be solved by the invention]
For example, in a thick film circuit board used for a hybrid IC or the like, a laminated board is used for a circuit with a large circuit scale or a high integration requirement. Among these, an alumina laminated substrate formed by using copper plating as an electrode has advantages that it is low in cost and excellent in formability of a thick film resistor and bondability with solder. As a structure for forming a thick film resistor on such an alumina laminated substrate, there is one disclosed in JP-A 63-107087.
[0003]
In this structure, a conductor pattern mainly composed of tungsten or molybdenum is formed on the surface of the alumina laminated substrate, and a copper plating electrode is formed on the conductor pattern so as to cover the copper plating electrode. A thick film conductor of copper is formed on the thick film conductor, and a thick film resistor is formed so as to be connected to the thick film conductor. In this configuration, since the thick film conductor is interposed between the thick film resistor and the conductor pattern, the contact resistance and the bonding strength are excellent. However, since the thick film conductor is formed only for connection with the thick film resistor, there has been a tendency to increase the number of printing and baking processes and increase the cost.
[0004]
Therefore, as another conventional example, there are those shown in Japanese Patent Laid-Open Nos. 56-146201 and 4-30199. As shown in FIG. 7, a
[0005]
However, although the structure shown in FIG. 7 is advantageous in terms of cost, it has the following drawbacks. That is, the edge of the
[0006]
For this reason, when the thermal cycle is repeatedly applied to the
[0007]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a thick film resistor on a substrate, which can prevent stress concentration in the thick film resistor as much as possible, and is durable and reliable. It is in providing the thick film circuit board which can improve a property, and its manufacturing method.
[0008]
[Means for Solving the Problems]
The inventor has found that the reason why the resistance value of the thick film resistor becomes unstable with time is that the connection end of the plating electrode rises steeply at a relatively large angle from the surface of the substrate. Focusing on the stress concentration occurring at the interface, we confirmed that the stress concentration of the thick film resistor can be reduced by reducing the rising angle of the edge of the connection end of the plating electrode from the substrate. The invention was accomplished.
[0009]
That is, the thick film circuit board according to
[0010]
As a result, according to the invention of
[0011]
And as a method of manufacturing the above-mentioned thick film circuit board, the following processes can be included. That is, a first plating step in which plating is performed in a state where a mask is formed on a portion corresponding to a connection end portion on a conductor of a substrate, and a second plating step in which plating is subsequently formed in a state where the mask is removed. And a step of forming a thick film resistor on the substrate (invention of claim 3).
[0012]
Alternatively, the first plating step of forming a thin film on the conductor of the substrate and the mask formed in the portion corresponding to the connection end portion of the plating formed in the first plating step. A second plating step for forming plating and a step of forming a thick film resistor on the substrate after removing the mask may be included (invention of claim 4).
[0013]
According to these, by performing the plating process in two steps, a desired plating thickness of the plating electrode can be obtained, and one of the plating processes corresponds to the connection end. Since plating is performed in a state where a mask is formed on the part, the plating thickness at the connection end can be made thinner than other parts. As a result, a thick film circuit board capable of preventing stress concentration in the thick film resistor described above as much as possible and improving durability and reliability can be easily manufactured in a relatively simple process. .
[0014]
Also, a step of forming plating on the conductor of the substrate, a step of thinning a portion corresponding to the connecting end portion of the plating formed in this plating step by etching, and forming a thick film resistor on the substrate It is also possible to include a process (invention of claim 5). This also makes it possible to reduce the plating thickness at the connection end compared to other parts, prevent stress concentration in the thick film resistor as much as possible, and improve durability and reliability. The membrane circuit board can be easily manufactured by a relatively simple process.
[0015]
Furthermore, a step of forming a conductor on the substrate so that the portion corresponding to the connection end portion contains more glass components than the other portion, a step of forming plating on this conductor, and a thickness on the substrate A step of forming a film resistor (invention of claim 6). According to this, in the portion of the conductor containing a large amount of the glass component, plating is difficult to be formed (metal is not easily deposited), so the plating thickness of the connection end can be made thinner than other portions. Thus, a thick film circuit board capable of preventing stress concentration in the thick film resistor as much as possible and improving durability and reliability can be easily manufactured by a relatively simple process.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, several embodiments embodying the present invention will be described with reference to FIGS.
(1) First embodiment
First, a first embodiment of the present invention (corresponding to
[0017]
FIG. 1F and FIG. 3 show the configuration of the main part (the part where the thick film resistor is formed) of the thick film circuit board according to this example. Here, the alumina laminated
[0018]
Then, on the
[0019]
At this time, the plating thickness of the
[0020]
Next, a procedure for manufacturing the thick film circuit board having the above configuration will be described with reference to FIG. FIG. 2 schematically shows a process of forming the alumina laminated
[0021]
Next, as shown in FIG. 2 (c), the
[0022]
Now, with respect to the alumina laminated
[0023]
That is, with respect to the alumina laminated
[0024]
A first plating step is performed on the alumina laminated
[0025]
Next, as shown in FIG. 1 (d), the
[0026]
Thus, as shown in FIG. 1 (e), copper plating is further formed on the surface of the intermediate
[0027]
Thereafter, as shown in FIG. 1F, a step of forming the
[0028]
In the thick film circuit board formed in this way, the plating thickness of the
[0029]
Therefore, according to this embodiment, even if the thermal cycle repeatedly acts on the
[0030]
Further, according to the manufacturing method of the present embodiment, the process of forming and removing the
[0031]
(2) Second embodiment
Next, a second embodiment of the present invention (corresponding to claim 4) will be described with reference to FIG. In addition, since the 2nd-4th Example described below is an Example which shows another method for manufacturing the thick film circuit board similar to the thick film circuit board of the above-mentioned 1st Example, For the parts common to the first embodiment described above, such as the structure of the thick film circuit board, new illustrations and detailed explanations are omitted, the reference numerals are also used in common, and the differences will be mainly described below. .
[0032]
In this embodiment, a first plating for forming a thin film (less than 8 μm) on the
[0033]
Next, the second plating step is similarly performed on the alumina laminated
[0034]
As described above, the
[0035]
Also in such an embodiment, as in the first embodiment, the plating thickness of the
[0036]
(3) Third embodiment
FIG. 5 shows a third embodiment (corresponding to claim 5) of the present invention. In this embodiment, a plating process for forming, for example, copper plating on the
[0037]
Next, as shown in FIG. 5C, a
[0038]
Then, in a state where the
[0039]
Also in such an embodiment, the plating thickness of the
[0040]
(4) Fourth embodiment
FIG. 6 shows a fourth embodiment of the present invention (corresponding to claim 6). In this embodiment, in the step of forming the alumina laminated
[0041]
Next, the
[0042]
At this time, the
[0043]
Subsequently, in the second step, as shown in FIG. 6C, the
[0044]
Then, in a state where the
[0045]
Next, a plating process for forming copper plating on the
[0046]
Also in such an embodiment, the plating thickness of the
[0047]
The present invention is not limited to the above-described embodiments. For example, the substrate is not limited to an alumina laminated substrate, and may be another ceramic substrate, a glass substrate, a glass ceramic substrate, or the like. The material of the mask, the material of the mask, the material and the shape of the thick film resistor, and the like can be variously modified without departing from the spirit of the invention.
[Brief description of the drawings]
FIG. 1 shows a first embodiment of the present invention, and is a longitudinal sectional view sequentially showing a schematic state of a thick film resistor forming portion in a manufacturing process of a thick film circuit board
FIG. 2 is a diagram schematically showing a process for forming an alumina laminated substrate.
FIG. 3 is a plan view of a thick film resistor forming portion of a thick film circuit board.
FIG. 4 is a view corresponding to FIG. 1 showing a second embodiment of the present invention.
FIG. 5 is a view corresponding to FIG. 1 showing a third embodiment of the present invention.
FIG. 6 is a view corresponding to FIG. 1 showing a fourth embodiment of the present invention.
7 is a view corresponding to FIG. 1 showing a conventional example.
[Explanation of symbols]
In the drawing, 11 is an alumina laminated substrate (substrate), 12 is a conductor pattern (conductor), 14 is a copper plating electrode (plating electrode), 14a is a connection end, 15 is a thick film resistor, 17 is an alumina green sheet, 20 , 23 and 25 are masks, 21 and 22 are intermediate copper plating layers, 24 is a copper plating layer, 26 is a conductor pattern (conductor), 26a is a connection portion, and 27 and 28 are refractory metal pastes.
Claims (6)
前記めっき電極のめっき厚みは、前記厚膜抵抗体が接続される接続端部が他の部分に比べて薄い薄膜状に設けられていることを特徴とする厚膜回路基板。A plating electrode is formed on a conductor of a substrate such as a ceramic substrate so as to cover the entire surface of the conductor, and both ends overlap each other on the upper surfaces of the connection ends of the pair of plating electrodes on the substrate. It is formed by forming a thick film resistor,
Plating thickness, a thick film circuit board, wherein the connecting end portion to which the thick film resistor is connected is provided in a thin film has a thin compared to other portions of the plated electrode.
前記基板の導体上のうち前記接続端部に対応する部分にマスクを形成した状態でめっきを形成する第1のめっき工程と、
前記マスクを除去した状態で引続きめっきを形成する第2のめっき工程と、
前記基板上に厚膜抵抗体を形成する工程とを含むことを特徴とする厚膜回路基板の製造方法。This is a method for manufacturing a thick film circuit board in which a plating electrode is provided on a conductor of a substrate such as a ceramic substrate and a thick film resistor is provided so as to be connected to the upper surface of the connection end of the plating electrode. And
A first plating step of forming plating in a state where a mask is formed on a portion corresponding to the connection end portion on the conductor of the substrate;
A second plating step of continuously forming a plating with the mask removed;
Forming a thick film resistor on the substrate. A method for manufacturing a thick film circuit substrate.
前記基板の導体上に薄い膜厚でめっきを形成する第1のめっき工程と、
この第1のめっき工程で形成されためっきのうち前記接続端部に対応する部分にマスクを形成した状態で引続きめっきを形成する第2のめっき工程と、
前記マスクを除去した上で前記基板上に厚膜抵抗体を形成する工程とを含むことを特徴とする厚膜回路基板の製造方法。This is a method for manufacturing a thick film circuit board in which a plating electrode is provided on a conductor of a substrate such as a ceramic substrate and a thick film resistor is provided so as to be connected to the upper surface of the connection end of the plating electrode. And
A first plating step of forming a thin film on the conductor of the substrate;
A second plating step of continuously forming plating in a state where a mask is formed in a portion corresponding to the connection end portion of the plating formed in the first plating step;
And a step of forming a thick film resistor on the substrate after removing the mask.
前記基板の導体上にめっきを形成する工程と、
このめっき工程で形成されためっきのうち前記接続端部に対応する部分をエッチングにより薄膜化する工程と、
前記基板上に厚膜抵抗体を形成する工程とを含むことを特徴とする厚膜回路基板の製造方法。This is a method for manufacturing a thick film circuit board in which a plating electrode is provided on a conductor of a substrate such as a ceramic substrate and a thick film resistor is provided so as to be connected to the upper surface of the connection end of the plating electrode. And
Forming a plating on a conductor of the substrate;
Of the plating formed in this plating step, the step of thinning the portion corresponding to the connection end by etching,
Forming a thick film resistor on the substrate. A method for manufacturing a thick film circuit substrate.
前記基板上に、前記接続端部に対応する部分が他の部分よりもガラス成分が多く含まれるように導体を形成する工程と、
この導体上にめっきを形成する工程と、
前記基板上に厚膜抵抗体を形成する工程とを含むことを特徴とする厚膜回路基板の製造方法。This is a method for manufacturing a thick film circuit board in which a plating electrode is provided on a conductor of a substrate such as a ceramic substrate and a thick film resistor is provided so as to be connected to the upper surface of the connection end of the plating electrode. And
Forming a conductor on the substrate such that a portion corresponding to the connection end includes a glass component more than other portions; and
Forming a plating on the conductor;
Forming a thick film resistor on the substrate. A method for manufacturing a thick film circuit substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10528799A JP4385434B2 (en) | 1999-04-13 | 1999-04-13 | Thick film circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10528799A JP4385434B2 (en) | 1999-04-13 | 1999-04-13 | Thick film circuit board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000299202A JP2000299202A (en) | 2000-10-24 |
JP4385434B2 true JP4385434B2 (en) | 2009-12-16 |
Family
ID=14403475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10528799A Expired - Fee Related JP4385434B2 (en) | 1999-04-13 | 1999-04-13 | Thick film circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4385434B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5391981B2 (en) * | 2009-02-02 | 2014-01-15 | 富士通株式会社 | Circuit board, manufacturing method thereof, and resistance element |
US11395405B2 (en) | 2018-08-28 | 2022-07-19 | Kyocera Corporation | Wiring substrate and electronic device |
CN111816567B (en) * | 2020-07-17 | 2021-12-28 | 绍兴同芯成集成电路有限公司 | Manufacturing method of double-sided thick-film copper electroplating heat dissipation structure |
-
1999
- 1999-04-13 JP JP10528799A patent/JP4385434B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000299202A (en) | 2000-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5309629A (en) | Method of manufacturing a multilayer circuit board | |
JPH0714105B2 (en) | Hybrid integrated circuit board and manufacturing method thereof | |
JP2001111189A (en) | Wiring circuit board and manufacturing method thereof | |
US20150173202A1 (en) | Method for producing conductive tracks | |
JP4385434B2 (en) | Thick film circuit board and manufacturing method thereof | |
JP4335843B2 (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
JP4520665B2 (en) | Printed wiring board, manufacturing method thereof, and component mounting structure | |
US5024734A (en) | Solder pad/circuit trace interface and a method for generating the same | |
JP2788656B2 (en) | Manufacturing method of package for integrated circuit | |
US8413321B2 (en) | Module substrate and production method | |
JPH0736468B2 (en) | Conductive transfer member | |
JP2006173222A (en) | Wiring board | |
JP2005217249A (en) | Substrate equipped with land, and its manufacturing method | |
JP4006860B2 (en) | Wiring board and manufacturing method thereof | |
JPH10139559A (en) | Glass-ceramic substrate and its manufacture | |
JP4006870B2 (en) | Circuit board | |
JP3105994B2 (en) | Manufacturing method of TAB | |
JP3857219B2 (en) | Wiring board and manufacturing method thereof | |
JP2001318617A (en) | Wiring forming method and substrate for display device | |
JP5166890B2 (en) | Wiring board and manufacturing method thereof | |
JPH0888138A (en) | Ceramic electronic part | |
JP2000174433A (en) | Manufacture of wiring substrate | |
JPH06140465A (en) | Intermediate substrate for mounting circuit component and its manufacture | |
JPH10261874A (en) | Multilayer printed circuit board | |
JPH01214150A (en) | Manufacture of ceramic package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090921 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |