JP4687135B2 - Mobile communication terminal and clock control method thereof - Google Patents

Mobile communication terminal and clock control method thereof Download PDF

Info

Publication number
JP4687135B2
JP4687135B2 JP2005040672A JP2005040672A JP4687135B2 JP 4687135 B2 JP4687135 B2 JP 4687135B2 JP 2005040672 A JP2005040672 A JP 2005040672A JP 2005040672 A JP2005040672 A JP 2005040672A JP 4687135 B2 JP4687135 B2 JP 4687135B2
Authority
JP
Japan
Prior art keywords
clock
reception
timer
synchronization
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005040672A
Other languages
Japanese (ja)
Other versions
JP2006229580A (en
Inventor
健一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005040672A priority Critical patent/JP4687135B2/en
Publication of JP2006229580A publication Critical patent/JP2006229580A/en
Application granted granted Critical
Publication of JP4687135B2 publication Critical patent/JP4687135B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Description

本発明は携帯通信端末及びそのクロック制御方法に係り、特にタイマを用いて間欠受信動作を行う携帯電話機等の携帯通信端末及びそのクロック制御方法に関する。   The present invention relates to a mobile communication terminal and a clock control method thereof, and more particularly to a mobile communication terminal such as a mobile phone that performs an intermittent reception operation using a timer and a clock control method thereof.

図2は従来の携帯通信端末の要部の一例のブロック図を示す。同図において、携帯電話機のチップセット200は、送受話部、入力部、表示部などを除いた、大規模半導体集積回路(LSI)を組み合わせた電気回路部であり、送受信部101、無線同期用クロック発生器103、メモリ104、低速クロック発生器105、変復調部201及び中央処理装置(CPU)210から構成されている。   FIG. 2 is a block diagram showing an example of a main part of a conventional mobile communication terminal. In the figure, a chip set 200 of a cellular phone is an electric circuit unit combined with a large-scale semiconductor integrated circuit (LSI), excluding a transmitter / receiver unit, an input unit, a display unit, and the like. It comprises a clock generator 103, a memory 104, a low-speed clock generator 105, a modem unit 201, and a central processing unit (CPU) 210.

送受話部101は無線同期用クロック発生器103からの無線同期用クロックに基づいて、最寄りの基地局(図示せず)との間で無線信号を送受信する回路部である。変復調部201は、無線同期用クロック発生器103からの無線同期用クロックを無線同期用逓倍回路202で所定周波数に逓倍したクロックを用いて、送受信部101で受信して得られたアナログ信号のI信号とQ信号をデータに復調してCPU210へ供給し、CPU210から入力されたデータは変調してアナログ信号のI信号とQ信号に変換して送受信部101へ供給する。   The transmitter / receiver unit 101 is a circuit unit that transmits and receives radio signals to and from the nearest base station (not shown) based on the radio synchronization clock from the radio synchronization clock generator 103. The modulation / demodulation unit 201 uses the clock obtained by multiplying the radio synchronization clock from the radio synchronization clock generator 103 to a predetermined frequency by the radio synchronization multiplication circuit 202, and the analog signal I received by the transmission / reception unit 101. The signal and the Q signal are demodulated into data and supplied to the CPU 210, and the data input from the CPU 210 is modulated and converted into an analog I signal and Q signal and supplied to the transmitting / receiving unit 101.

CPU210は、メモリ104に記憶されているプログラムに従って動作するプロセッサ211と、高速なクロックを必要とする高速周辺回路212と、低速なクロックを必要とし、またタイマ214を含む低速周辺回路213と、低速クロック発生器105からの低速クロックを周波数逓倍してプロセッサ211及び高速周辺回路212へ出力する逓倍回路215を含む構成とされている。この従来の携帯通信端末では、タイマ214からの信号に基づいて、間欠動作を行う。   The CPU 210 includes a processor 211 that operates according to a program stored in the memory 104, a high-speed peripheral circuit 212 that requires a high-speed clock, a low-speed peripheral circuit 213 that requires a low-speed clock and includes a timer 214, and a low-speed A frequency multiplier 215 that multiplies the low-speed clock from the clock generator 105 and outputs it to the processor 211 and the high-speed peripheral circuit 212 is included. In this conventional mobile communication terminal, intermittent operation is performed based on a signal from the timer 214.

また、交信信号を間欠受信するため、タイマの起動信号によって起動され、シンセサイザが起動され周波数と位相とが確定し、同期確立を行った後データ受信を開始するようにした携帯通信端末も従来から知られている(例えば、特許文献1参照)。この特許文献1記載の従来の携帯通信端末では、基地局への送信を極力抑え、間欠受信も最低限にすることで消費電力を低減することを目的としている。   In addition, since a communication signal is intermittently received, a portable communication terminal that is activated by a timer activation signal, activates a synthesizer, determines a frequency and phase, establishes synchronization, and starts data reception from the past. It is known (see, for example, Patent Document 1). The conventional portable communication terminal described in Patent Document 1 aims to reduce power consumption by minimizing transmission to a base station and minimizing intermittent reception.

更に、基地局の同期用無線チャネルを探索するためのセルサーチ開始の時刻になった時に、タイマが無線部に起動開始を指示し、クロック動作の開始を指示することで、端末全体の動作の起動と停止の制御をタイマにより行う携帯通信端末も従来から知られている(例えば、特許文献2参照)。   Furthermore, when it is time to start a cell search for searching for a synchronization radio channel of the base station, the timer instructs the radio unit to start activation, and instructs the start of clock operation. A portable communication terminal that performs start and stop control using a timer is also known (see, for example, Patent Document 2).

特開2002−344375号公報(第4−5頁)JP 2002-344375 A (page 4-5) 特開2004−221671号公報(第8頁、図1)Japanese Patent Laying-Open No. 2004-221671 (page 8, FIG. 1)

しかしながら、図2に示した従来の携帯通信端末は、無線同期用に使用されるクロック系統とCPU210で使用されるクロック系統とが異なるため、逓倍回路215は間欠受信時に常に動作する必要があるため、省電力のために逓倍回路215を停止することができず、電力を無駄に消費するという問題がある。   However, in the conventional mobile communication terminal shown in FIG. 2, the clock system used for wireless synchronization and the clock system used by the CPU 210 are different, and therefore the multiplier circuit 215 must always operate during intermittent reception. In order to save power, the multiplier circuit 215 cannot be stopped, and there is a problem that power is consumed wastefully.

また、特許文献1に記載された従来の携帯通信端末は、端末と基地局間の送受のタイミングの同期をとって間欠受信を実現するようにしており、端末内部で不要なクロックの発生を停止することで消費電力を低減するものではない。更に、特許文献2に記載された従来の携帯通信端末は、待ち受け中の基地局の回線品質を示すレベルが所定の閾値以上であるときには、自身が静止状態であり、かつ、周囲の回線状況が良好な状態であると判断して、タイマによる新規検出セルサーチの実行周期を長く設定することにより、次の新規検出セルサーチのタイミングまで無線部とクロック制御部の動作を停止することで消費電力を低減する構成であるが、待ち受け中の基地局の回線品質を示すレベルが所定の閾値未満であるときには、消費電力を低減することができない。   Also, the conventional mobile communication terminal described in Patent Document 1 realizes intermittent reception by synchronizing the timing of transmission and reception between the terminal and the base station, and stops generating unnecessary clocks inside the terminal. Doing so does not reduce power consumption. Furthermore, the conventional mobile communication terminal described in Patent Document 2 is stationary when the level indicating the channel quality of the base station on standby is equal to or higher than a predetermined threshold, and the surrounding channel status is Power consumption is determined by stopping the operation of the radio unit and clock control unit until the timing of the next newly detected cell search by setting the execution cycle of the newly detected cell search by the timer to be long by judging that it is in a good state However, when the level indicating the channel quality of the base station in standby is less than a predetermined threshold, the power consumption cannot be reduced.

本発明は以上の点に鑑みなされたもので、セルサーチに関係なく間欠受信時に端末内部で不要なクロックの発生を停止することで消費電力を低減し得る携帯通信端末及びそのクロック制御方法を提供することを目的とする。   The present invention has been made in view of the above points, and provides a portable communication terminal capable of reducing power consumption by stopping generation of an unnecessary clock inside the terminal during intermittent reception regardless of cell search, and a clock control method thereof. The purpose is to do.

上記の目的を達成するため、本発明は、タイマの設定時間で間欠受信を行う携帯通信端末において、低速クロックを発生する低速クロック発生手段と、基地局との間で無線同期用クロックに同期して無線通信すると共に、送信信号及び受信信号を第1のクロックに基づいて変復調する送受信手段と、第2のクロックに同期して動作し、端末各部を統括的に制御する演算処理手段と、低速クロックを逓倍して第2のクロック及び端末内部で用いる第3のクロックを生成すると共に、タイマからの制御信号により電源が供給又は遮断される逓倍手段とを有し、タイマは間欠受信の受信期間中は逓倍手段への電源を供給停止し、間欠受信の非受信期間中は逓倍手段への電源を供給するように制御することを特徴とする。この発明では、間欠受信の受信期間中は、逓倍手段への電源の供給を停止することで、逓倍手段の電力消費をゼロにすることができる。 In order to achieve the above object, the present invention provides a mobile communication terminal that performs intermittent reception at a set time of a timer, and synchronizes a low-speed clock generating means that generates a low-speed clock with a radio synchronization clock between the base station and the base station. Transmitting / receiving means for modulating / demodulating a transmission signal and a reception signal based on a first clock, an arithmetic processing means operating in synchronism with the second clock, and controlling each part of the terminal in an integrated manner, A second clock and a third clock to be used inside the terminal by multiplying the clock, and a frequency multiplier that supplies or shuts off power by a control signal from the timer, and the timer has a reception period for intermittent reception. The power supply to the multiplication unit is stopped during the period, and the power supply to the multiplication unit is controlled during the non-reception period of intermittent reception. In the present invention, the power consumption of the multiplication means can be reduced to zero by stopping the supply of power to the multiplication means during the reception period of intermittent reception.

また、上記の目的を達成するため、本発明は、タイマの設定時間で間欠受信を行う携帯通信端末において、無線同期用クロックを発生する無線同期用クロック発生手段と、低速クロックを発生する低速クロック発生手段と、基地局との間で無線同期用クロックに同期して無線通信すると共に、送信信号及び受信信号を第1のクロックに基づいて変復調する送受信手段と、第2のクロックに同期して動作し、端末各部を統括的に制御する演算処理手段と、無線同期用クロックを逓倍して第1のクロックと第2のクロックとを生成する第1の逓倍手段と、低速クロックを逓倍して第2のクロック及び端末内部で用いる第3のクロックを生成すると共に、タイマからの制御信号により電源が供給又は遮断される第2の逓倍手段と、タイマからの制御信号に基づき、間欠受信の受信期間中は第1の逓倍手段で得られた第1のクロックを送受信手段に供給すると共に、第1の逓倍手段で得られた第2のクロックを演算処理手段に供給し、間欠受信の非受信期間中は第2の逓倍手段で得られた第2のクロックを演算処理手段に供給するクロック制御手段とを有し、タイマは間欠受信の受信期間中は第2の逓倍手段への電源を供給停止し、間欠受信の非受信期間中は第2の逓倍手段への電源を供給するように制御することを特徴とする。   In order to achieve the above object, the present invention provides a wireless synchronization clock generating means for generating a wireless synchronization clock and a low speed clock for generating a low speed clock in a portable communication terminal that performs intermittent reception at a set time of a timer. Radio communication between the generating means and the base station in synchronism with the clock for radio synchronization, transmission / reception means for modulating / demodulating the transmission signal and the reception signal based on the first clock, and synchronizing with the second clock An arithmetic processing unit that operates and controls each part of the terminal in an integrated manner, a first multiplying unit that generates a first clock and a second clock by multiplying a radio synchronization clock, and a low-speed clock that is multiplied A second multiplying unit that generates a second clock and a third clock used inside the terminal, and that is supplied or cut off by a control signal from the timer; and a control from the timer The first clock obtained by the first multiplying means is supplied to the transmitting / receiving means during the reception period of the intermittent reception based on the signal, and the second clock obtained by the first multiplying means is used as the arithmetic processing means. And a clock control means for supplying the second clock obtained by the second multiplying means to the arithmetic processing means during the non-reception period of intermittent reception, and the timer is second during the reception period of intermittent reception. The power supply to the frequency multiplication means is stopped, and control is performed so that the power supply to the second frequency multiplication means is supplied during the non-reception period of intermittent reception.

この発明では、間欠受信の受信期間中は、無線同期用クロックを逓倍して得られた第1及び第2のクロックをそれぞれ送受信手段と演算処理手段に用いることができると共に、間欠受信の受信期間中は、逓倍手段への電源の供給を停止することで、逓倍手段の電力消費をゼロにすることができる。ここで、上記のタイマは、低速クロックに同期して動作することを特徴とする。   In the present invention, during the reception period of intermittent reception, the first and second clocks obtained by multiplying the clock for radio synchronization can be used for the transmission / reception means and the arithmetic processing means, respectively, and the reception period of intermittent reception is also possible. In the middle, the power consumption of the multiplication means can be made zero by stopping the supply of power to the multiplication means. Here, the timer operates in synchronization with a low-speed clock.

上記の目的を達成するため、本発明は、基地局との間で無線同期用クロックに同期して無線通信すると共に、送信信号及び受信信号を第1のクロックに基づいて変復調する送受信手段と、第2のクロックに同期して動作し、端末各部を統括的に制御する演算処理手段とを備え、演算処理手段による制御の下にタイマの設定時間で間欠受信を行う携帯通信端末のクロック制御方法であって、無線同期用クロックを逓倍して第1のクロックと第2のクロックとを生成する第1のステップと、タイマからの制御信号に基づき、間欠受信の受信期間中は第1のステップで得られた第1のクロックを送受信手段に供給すると共に、第1のステップで得られた第2のクロックを演算処理手段に供給する第2のステップと、タイマからの制御信号に基づき、間欠受信の非受信期間中はタイマに供給される低速クロックを逓倍して得た第2のクロック及び端末内部で用いる第3のクロックを生成して演算処理手段に供給する第3のステップとを含み、タイマは間欠受信の受信期間中は第3のステップによる低速クロックの逓倍動作を休止するように制御することを特徴とする。
In order to achieve the above-mentioned object, the present invention comprises a transmitting / receiving means for performing wireless communication with a base station in synchronization with a wireless synchronization clock, and modulating / demodulating a transmission signal and a reception signal based on a first clock; A clock control method for a mobile communication terminal, comprising: arithmetic processing means that operates in synchronization with the second clock and that controls each part of the terminal in an integrated manner, and that performs intermittent reception at a set time of a timer under control of the arithmetic processing means A first step of generating a first clock and a second clock by multiplying a clock for radio synchronization, and a first step during a reception period of intermittent reception based on a control signal from a timer. Based on the control signal from the timer, the second step of supplying the second clock obtained in the first step to the arithmetic processing means, A third step of generating a second clock obtained by multiplying the low-speed clock supplied to the timer and a third clock used inside the terminal during the non-reception period of the missing reception and supplying the third clock to the arithmetic processing means; And the timer is controlled to pause the low-speed clock multiplication operation in the third step during the intermittent reception period.

この発明では、間欠受信の受信期間中は、無線同期用クロックを逓倍して得られた第1及び第2のクロックをそれぞれ送受信手段と演算処理手段に用いることができると共に、間欠受信の受信期間中は、逓倍手段への電源の供給を停止することで、逓倍手段の電力消費をゼロにすることができる。   In the present invention, during the reception period of intermittent reception, the first and second clocks obtained by multiplying the clock for radio synchronization can be used for the transmission / reception means and the arithmetic processing means, respectively, and the reception period of intermittent reception is also possible. In the middle, the power consumption of the multiplication means can be made zero by stopping the supply of power to the multiplication means.

本発明によれば、タイマによる設定時間に同期した間欠受信の受信期間中は、無線同期用クロックを逓倍して得られた第1及び第2のクロックをそれぞれ送受信手段と演算処理手段に用いることにより、無線同期用クロックを共通に使用することができるため、省電力を実現でき、更には、逓倍手段への電源の供給を停止することで、逓倍手段の電力消費をゼロにするようにしたため、受信期間中の消費電力を従来に比べて大幅に低減することができる。   According to the present invention, the first and second clocks obtained by multiplying the clock for radio synchronization are used for the transmission / reception means and the arithmetic processing means, respectively, during the reception period of intermittent reception synchronized with the set time by the timer. Because the clock for radio synchronization can be used in common, power saving can be realized, and furthermore, the power consumption of the multiplier is made zero by stopping the supply of power to the multiplier Thus, power consumption during the reception period can be significantly reduced as compared with the conventional case.

次に、発明を実施するための最良の形態について図面と共に説明する。図1は本発明になる携帯通信端末の要部の一実施の形態のブロック図を示す。同図中、図2と同一構成部分には同一符号を付してある。図1において、携帯通信端末の一実施の形態である携帯電話機のチップセット100は、送受話部、入力部、表示部などを除いた、大規模半導体集積回路(LSI)を組み合わせた電気回路部であり、送受信部101、変復調部102、無線同期用クロック発生器103、メモリ104、低速クロック発生器105及び中央処理装置(CPU)110から構成されている。   Next, the best mode for carrying out the invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a main part of a portable communication terminal according to the present invention. In the figure, the same components as those in FIG. In FIG. 1, a chip set 100 of a mobile phone which is an embodiment of a mobile communication terminal includes an electric circuit unit combined with a large-scale semiconductor integrated circuit (LSI), excluding a transmitter / receiver unit, an input unit, a display unit, and the like. The transmission / reception unit 101, the modulation / demodulation unit 102, the wireless synchronization clock generator 103, the memory 104, the low-speed clock generator 105, and the central processing unit (CPU) 110.

送受話部101は無線同期用クロック発生器103からの無線同期用クロックに基づいて、最寄りの基地局(図示せず)との間で無線信号を送受信する回路部であり、基地局から受信した無線信号は受信処理を行ってアナログ信号のI信号とQ信号を得て変復調部102へ出力し、変復調部102からの送信用のI信号とQ信号は所定の無線周波数帯(RF信号帯)に周波数変換して基地局へ送信する。   The transmitter / receiver unit 101 is a circuit unit that transmits / receives a radio signal to / from the nearest base station (not shown) based on the radio synchronization clock from the radio synchronization clock generator 103, and is received from the base station. The radio signal is subjected to reception processing to obtain an analog I signal and Q signal and output to the modem unit 102. The I signal and Q signal for transmission from the modem unit 102 are in a predetermined radio frequency band (RF signal band). The frequency is converted to and transmitted to the base station.

変復調部102は、従来の変復調部201とは異なり、無線同期用クロック発生器103からの無線同期用クロックをCPU110内の無線同期用逓倍回路116で所定周波数に逓倍したクロックを用いて、送受信部101で受信して得られたアナログ信号のI信号とQ信号をデータに復調してCPU110へ供給し、CPU110から入力された送信用のデータは変調してアナログ信号のI信号とQ信号に変換して送受信部101へ供給する。   Unlike the conventional modulation / demodulation unit 201, the modulation / demodulation unit 102 uses a clock obtained by multiplying the radio synchronization clock from the radio synchronization clock generator 103 to a predetermined frequency by the radio synchronization multiplication circuit 116 in the CPU 110. The analog signal I and Q signals obtained by receiving at 101 are demodulated into data and supplied to the CPU 110, and the data for transmission input from the CPU 110 is modulated and converted into analog signals I and Q signals. To the transceiver 101.

CPU110は、メモリ104に格納されたプログラムに従って、この実施の形態の携帯電話機全体の動作を統括的に制御するためのプロセッサ111と、高速なクロックを必要とする周辺回路の集合である高速周辺回路112と、タイマ114をはじめとする低速なクロックを必要とする周辺回路の集合である低速周辺回路113と、低速クロック発生器105からの低速クロックを周波数逓倍する逓倍回路115と、無線同期用逓倍回路116からの無線同期用クロックと逓倍回路115からのクロックの一方を選択してプロセッサ111及び高速周辺回路112へ供給するためのクロック制御回路117とを含む構成とされている。   The CPU 110 is a high-speed peripheral circuit that is a set of peripheral circuits that require a high-speed clock and a processor 111 for comprehensively controlling the operation of the entire mobile phone according to this embodiment in accordance with a program stored in the memory 104 112, a low-speed peripheral circuit 113 that is a set of peripheral circuits that require a low-speed clock such as a timer 114, a multiplier circuit 115 that multiplies the low-speed clock from the low-speed clock generator 105, and a radio synchronization multiplier. A clock control circuit 117 for selecting one of the clock for wireless synchronization from the circuit 116 and the clock from the multiplication circuit 115 and supplying the clock to the processor 111 and the high-speed peripheral circuit 112 is included.

高速周辺回路112は、変復調部102とのデータのフロー、メモリ104とのデータのフローを調整する機能等を有する。チップセット100から外部への通信等を実施する場合は、通信に必要な回路を高速周辺回路112、低速周辺回路113のどちらかに含ませる。タイマ114は間欠受信時に使用され、受信に必要なタイミングでCPU110を起動させるトリガーになる。また、タイマ114はクロック制御回路117を制御し、クロックをプロセッサ111及び高速周辺回路112へ供給する。同時に、タイマ114は逓倍回路115の制御用の信号を出力する。   The high-speed peripheral circuit 112 has a function of adjusting the data flow with the modem 102 and the data flow with the memory 104. When communication from the chipset 100 to the outside is performed, a circuit necessary for communication is included in either the high-speed peripheral circuit 112 or the low-speed peripheral circuit 113. The timer 114 is used during intermittent reception and serves as a trigger for starting the CPU 110 at a timing necessary for reception. The timer 114 controls the clock control circuit 117 and supplies a clock to the processor 111 and the high-speed peripheral circuit 112. At the same time, the timer 114 outputs a control signal for the multiplier circuit 115.

無線同期用逓倍回路116は、無線同期用クロック発生器103からのクロックを変復調部102やプロセッサ111、高速周辺回路112で使用できる高速クロックの周波数(例えば、122MHz)まで逓倍する。クロック制御回路117は、無線同期用逓倍回路116からの高速クロックを使用するか、逓倍回路115からのクロックを使用するかを制御する。逓倍回路115は、低速クロック発生器105からの低速クロック(例えば、32kHz)をプロセッサ111、高速周辺回路112で使用できる高速クロックの周波数まで逓倍する。   The wireless synchronization multiplication circuit 116 multiplies the clock from the wireless synchronization clock generator 103 to a high-speed clock frequency (for example, 122 MHz) that can be used by the modem unit 102, the processor 111, and the high-speed peripheral circuit 112. The clock control circuit 117 controls whether to use the high-speed clock from the radio synchronization multiplier circuit 116 or the clock from the multiplier circuit 115. The multiplier circuit 115 multiplies the low-speed clock (for example, 32 kHz) from the low-speed clock generator 105 to the frequency of the high-speed clock that can be used by the processor 111 and the high-speed peripheral circuit 112.

メモリ104は、プロセッサ111で使用するプログラムを予め格納しており、また、プロセッサ111が処理するデータが書き込まれ、また必要に応じて読み出される。無線同期用クロック発生器103は、送受信部101の基準となるクロックで低速クロック発生器105よりも高速なクロックを出力する。低速クロック発生器105は無線同期用クロック発生器103よりも低速で電力消費の少ないクロックを出力する。   The memory 104 stores a program used by the processor 111 in advance, and data to be processed by the processor 111 is written and read out as necessary. The wireless synchronization clock generator 103 outputs a clock faster than the low-speed clock generator 105 as a reference clock for the transmission / reception unit 101. The low-speed clock generator 105 outputs a clock that is slower and consumes less power than the wireless synchronization clock generator 103.

次に、本実施の形態の携帯電話機の間欠受信時の動作について説明する。可搬性のために電池(バッテリ)を動作電源とする携帯電話機では、電池をできるだけ長寿命とすることを目的として省電力を行う観点から従来から間欠受信動作を行っている。本実施の形態の携帯電話機がこの間欠受信動作を行う場合、プロセッサ111はタイマ114へ次の受信開始時刻までの必要時間分のタイマを設定して省電力状態に移行する。この省電力状態では、タイマ114からの制御信号によりクロック制御回路117が制御されて逓倍回路115からのクロックがプロセッサ111及び高速周辺回路112に供給され、また、携帯電話機は非受信動作状態にある。   Next, the operation at the time of intermittent reception of the mobile phone according to the present embodiment will be described. In a portable telephone using a battery as an operating power source for portability, an intermittent reception operation has been conventionally performed from the viewpoint of saving power for the purpose of making the battery as long as possible. When the cellular phone according to the present embodiment performs the intermittent reception operation, the processor 111 sets a timer for a necessary time until the next reception start time in the timer 114 and shifts to the power saving state. In this power saving state, the clock control circuit 117 is controlled by the control signal from the timer 114, the clock from the multiplier circuit 115 is supplied to the processor 111 and the high-speed peripheral circuit 112, and the mobile phone is in a non-receiving operation state. .

タイマ114によるタイマ設定時間が満了すると、携帯電話機はそれまでの非受信動作状態から受信動作状態に移行する。この時、タイマ114は制御信号によりクロック制御回路117を制御し、無線同期用逓倍回路116から出力されたクロックを選択させてプロセッサ111及び高速周辺回路112に供給させると同時に、タイマ114は制御信号により逓倍回路115への電源供給を停止する。   When the timer set time by the timer 114 expires, the mobile phone shifts from the previous non-reception operation state to the reception operation state. At this time, the timer 114 controls the clock control circuit 117 by the control signal, selects the clock output from the radio synchronization multiplier 116 and supplies it to the processor 111 and the high-speed peripheral circuit 112, and at the same time, the timer 114 controls the control signal. Thus, the power supply to the multiplier circuit 115 is stopped.

これにより、受信動作期間では、逓倍回路115が非動作状態とされて、その電力消費をゼロとすると共に、無線同期用逓倍回路116から変復調部102へ供給されるクロックを、プロセッサ111及び高速周辺回路112にも同時に供給することで、クロックの共通化による省電力を実現できる。受信動作期間が所定時間継続すると、プロセッサ111は再びタイマ114を設定して非受信動作期間の省電力状態に移行する。   As a result, during the reception operation period, the multiplier circuit 115 is deactivated to reduce its power consumption to zero, and the clock supplied from the wireless synchronization multiplier circuit 116 to the modem unit 102 is sent to the processor 111 and the high-speed peripheral circuit. By supplying to the circuit 112 at the same time, it is possible to realize power saving by sharing a clock. When the reception operation period continues for a predetermined time, the processor 111 sets the timer 114 again and shifts to the power saving state of the non-reception operation period.

次に、本実施の形態の携帯電話機の間欠受信時以外の動作について説明する。メモリ104に格納してあるデータの参照等で無線同期用クロック発生器103からのクロックを使用しない処理の場合、クロック制御回路117は逓倍回路115からのクロックを供給する。この部分の動作については従来の割り込み処理等と同様の処理で実施される。   Next, operations other than the intermittent reception of the mobile phone according to the present embodiment will be described. In the case of processing that does not use the clock from the wireless synchronization clock generator 103, such as referring to data stored in the memory 104, the clock control circuit 117 supplies the clock from the multiplication circuit 115. The operation of this part is performed by the same processing as conventional interrupt processing.

なお、本発明は上記の実施の形態に限定されるものではなく、例えば、携帯電話機の基本的構成は図1の通りであるが、図1とは異なり変復調部102とCPU110とを一体化してもよい。また、上記の実施の形態では、タイマ114からの制御信号により逓倍回路115の電源を制御しているが、外部に電源供給用のLSIが存在していれば、電源供給用のLSIへの制御を行う制御信号を用意して、同様の制御としてもよい。更に、本発明は携帯電話機に限らず、簡易型携帯電話機(PHS)、簡易型情報機器(PDA)その他の携帯通信端末に広く適用可能である。   The present invention is not limited to the above embodiment. For example, the basic configuration of a mobile phone is as shown in FIG. 1, but unlike FIG. 1, the modem unit 102 and the CPU 110 are integrated. Also good. In the above embodiment, the power supply of the multiplier circuit 115 is controlled by the control signal from the timer 114. However, if there is an external power supply LSI, control to the power supply LSI is performed. It is possible to prepare a control signal for performing the same control. Furthermore, the present invention is not limited to a mobile phone, and can be widely applied to a simple mobile phone (PHS), a simple information device (PDA), and other mobile communication terminals.

本発明の一実施の形態の要部のブロック図である。It is a block diagram of the principal part of one embodiment of the present invention. 従来の一例の要部のブロック図である。It is a block diagram of the principal part of an example of the past.

符号の説明Explanation of symbols

100 チップセット
101 送受信部
102 変復調部
103 無線同期用クロック発生器
104 メモリ
105 低速クロック発生器
110 中央処理装置(CPU)
111 プロセッサ
112 高速周辺回路
113 低速周辺回路
114 タイマ
115 逓倍回路
116 無線同期用逓倍回路
117 クロック制御回路





DESCRIPTION OF SYMBOLS 100 Chipset 101 Transmission / reception part 102 Modulation / demodulation part 103 Wireless synchronous clock generator 104 Memory 105 Low speed clock generator 110 Central processing unit (CPU)
111 Processor 112 High-Speed Peripheral Circuit 113 Low-Speed Peripheral Circuit 114 Timer 115 Multiplier Circuit 116 Multiplier Circuit for Radio Synchronization 117 Clock Control Circuit





Claims (4)

タイマの設定時間で間欠受信を行う携帯通信端末において、
低速クロックを発生する低速クロック発生手段と、
基地局との間で無線同期用クロックに同期して無線通信すると共に、送信信号及び受信信号を第1のクロックに基づいて変復調する送受信手段と、
第2のクロックに同期して動作し、端末各部を統括的に制御する演算処理手段と、
前記低速クロックを逓倍して前記第2のクロック及び端末内部で用いる第3のクロックを生成すると共に、前記タイマからの制御信号により電源が供給又は遮断される逓倍手段と
を有し、前記タイマは間欠受信の受信期間中は前記逓倍手段への電源を供給停止し、間欠受信の非受信期間中は前記逓倍手段への電源を供給するように制御することを特徴とする携帯通信端末。
In a mobile communication terminal that performs intermittent reception at the set time of the timer,
A low-speed clock generating means for generating a low-speed clock;
Radio transmission / reception means for performing radio communication with a base station in synchronization with a radio synchronization clock, and modulating / demodulating a transmission signal and a reception signal based on a first clock;
Arithmetic processing means that operates in synchronization with the second clock and controls each part of the terminal comprehensively;
A multiplier that multiplies the low-speed clock to generate the second clock and a third clock to be used in the terminal, and that supplies or shuts off power according to a control signal from the timer; A portable communication terminal, wherein control is performed so that power supply to the multiplication unit is stopped during a reception period of intermittent reception, and power supply to the multiplication unit is supplied during a non-reception period of intermittent reception.
タイマの設定時間で間欠受信を行う携帯通信端末において、
無線同期用クロックを発生する無線同期用クロック発生手段と、
低速クロックを発生する低速クロック発生手段と、
基地局との間で前記無線同期用クロックに同期して無線通信すると共に、送信信号及び受信信号を第1のクロックに基づいて変復調する送受信手段と、
第2のクロックに同期して動作し、端末各部を統括的に制御する演算処理手段と、
前記無線同期用クロックを逓倍して前記第1のクロックと前記第2のクロックとを生成する第1の逓倍手段と、
前記低速クロックを逓倍して前記第2のクロック及び端末内部で用いる第3のクロックを生成すると共に、前記タイマからの制御信号により電源が供給又は遮断される第2の逓倍手段と、
前記タイマからの制御信号に基づき、間欠受信の受信期間中は前記第1の逓倍手段で得られた前記第1のクロックを前記送受信手段に供給すると共に、前記第1の逓倍手段で得られた前記第2のクロックを前記演算処理手段に供給し、間欠受信の非受信期間中は前記第2の逓倍手段で得られた前記第2のクロックを前記演算処理手段に供給するクロック制御手段と
を有し、前記タイマは間欠受信の受信期間中は前記第2の逓倍手段への電源を供給停止し、間欠受信の非受信期間中は前記第2の逓倍手段への電源を供給するように制御することを特徴とする携帯通信端末。
In a mobile communication terminal that performs intermittent reception at the set time of the timer,
A wireless synchronization clock generating means for generating a wireless synchronization clock;
A low-speed clock generating means for generating a low-speed clock;
Radio transmission / reception means for performing radio communication with a base station in synchronization with the clock for radio synchronization, and modulating / demodulating a transmission signal and a reception signal based on a first clock;
Arithmetic processing means that operates in synchronization with the second clock and controls each part of the terminal comprehensively;
First multiplication means for multiplying the wireless synchronization clock to generate the first clock and the second clock;
A second multiplying means for multiplying the low-speed clock to generate the second clock and a third clock used inside the terminal, and for supplying or shutting off power by a control signal from the timer;
Based on the control signal from the timer, the first clock obtained by the first multiplication means is supplied to the transmission / reception means during the reception period of intermittent reception, and obtained by the first multiplication means. Clock control means for supplying the second clock to the arithmetic processing means and supplying the second clock obtained by the second multiplying means to the arithmetic processing means during a non-reception period of intermittent reception. The timer is controlled to stop supplying power to the second multiplying means during the reception period of intermittent reception and to supply power to the second multiplying means during the non-reception period of intermittent reception. A mobile communication terminal.
前記タイマは、前記低速クロックに同期して動作することを特徴とする請求項1又は2記載の携帯通信端末。 The timer, the mobile communication terminal according to claim 1 or 2, wherein the operating in synchronization with the low-speed clock. 基地局との間で無線同期用クロックに同期して無線通信すると共に、送信信号及び受信信号を第1のクロックに基づいて変復調する送受信手段と、第2のクロックに同期して動作し、端末各部を統括的に制御する演算処理手段とを備え、該演算処理手段による制御の下にタイマの設定時間で間欠受信を行う携帯通信端末のクロック制御方法であって、
前記無線同期用クロックを逓倍して前記第1のクロックと前記第2のクロックとを生成する第1のステップと、
前記タイマからの制御信号に基づき、間欠受信の受信期間中は前記第1のステップで得られた前記第1のクロックを前記送受信手段に供給すると共に、前記第1のステップで得られた前記第2のクロックを前記演算処理手段に供給する第2のステップと、
前記タイマからの制御信号に基づき、間欠受信の非受信期間中は前記タイマに供給される低速クロックを逓倍して得た前記第2のクロック及び端末内部で用いる第3のクロックを生成して前記演算処理手段に供給する第3のステップと
を含み、前記タイマは間欠受信の受信期間中は前記第3のステップによる前記低速クロックの逓倍動作を休止するように制御することを特徴とする携帯通信端末のクロック制御方法。
A terminal that performs radio communication with a base station in synchronization with a clock for radio synchronization, modulates and demodulates a transmission signal and a reception signal based on a first clock, and operates in synchronization with a second clock; A clock control method for a portable communication terminal, comprising: an arithmetic processing unit that comprehensively controls each unit, and performing intermittent reception at a set time of a timer under the control of the arithmetic processing unit,
A first step of multiplying the radio synchronization clock to generate the first clock and the second clock;
Based on the control signal from the timer, the first clock obtained in the first step is supplied to the transmission / reception means during the reception period of intermittent reception, and the first clock obtained in the first step is supplied. A second step of supplying two clocks to the arithmetic processing means;
Based on the control signal from the timer, the second clock obtained by multiplying the low-speed clock supplied to the timer during the non-reception period of intermittent reception and the third clock used inside the terminal are generated, and And a timer for controlling the multiplication of the low-speed clock by the third step during a reception period of intermittent reception. Terminal clock control method.
JP2005040672A 2005-02-17 2005-02-17 Mobile communication terminal and clock control method thereof Expired - Fee Related JP4687135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005040672A JP4687135B2 (en) 2005-02-17 2005-02-17 Mobile communication terminal and clock control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005040672A JP4687135B2 (en) 2005-02-17 2005-02-17 Mobile communication terminal and clock control method thereof

Publications (2)

Publication Number Publication Date
JP2006229580A JP2006229580A (en) 2006-08-31
JP4687135B2 true JP4687135B2 (en) 2011-05-25

Family

ID=36990534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005040672A Expired - Fee Related JP4687135B2 (en) 2005-02-17 2005-02-17 Mobile communication terminal and clock control method thereof

Country Status (1)

Country Link
JP (1) JP4687135B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499735B2 (en) 2010-01-28 2014-05-21 富士通モバイルコミュニケーションズ株式会社 Mobile device
JP5979447B2 (en) * 2013-12-26 2016-08-24 パナソニックIpマネジメント株式会社 Wireless communication device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897741A (en) * 1994-09-26 1996-04-12 Matsushita Electric Ind Co Ltd Digital data receiver
JPH09153854A (en) * 1995-11-28 1997-06-10 Denso Corp Intermittent reception device
JPH1094019A (en) * 1996-09-13 1998-04-10 Matsushita Electric Ind Co Ltd Data receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897741A (en) * 1994-09-26 1996-04-12 Matsushita Electric Ind Co Ltd Digital data receiver
JPH09153854A (en) * 1995-11-28 1997-06-10 Denso Corp Intermittent reception device
JPH1094019A (en) * 1996-09-13 1998-04-10 Matsushita Electric Ind Co Ltd Data receiver

Also Published As

Publication number Publication date
JP2006229580A (en) 2006-08-31

Similar Documents

Publication Publication Date Title
KR100922086B1 (en) Method for reducing power consumption in bluetooth and cdma modes of operation
KR100940467B1 (en) Low frequency sleep clock error correction within a mobile station operating in a slotted paging mode
JP4236577B2 (en) Dual mode Bluetooth / wireless device with power conservation characteristics
KR100663584B1 (en) Apparatus and method for controlling power at sleep mode in mobile terminal
KR100479948B1 (en) Mobile radio telephone set
MX2007011095A (en) Control of sleep modes in a wireless transceiver.
JP2001102997A (en) Mobile communication terminal device
KR100350474B1 (en) The adaptive power saving method for digital wireless communication system during standby mode
US8385985B2 (en) Method for reducing power consumption in a multi-mode device
JP4064150B2 (en) Wireless communication apparatus and wireless communication apparatus control method
JP4687135B2 (en) Mobile communication terminal and clock control method thereof
CN113473578A (en) Communication method and related equipment
JP4225706B2 (en) Discontinuous reception method in mobile communication terminal
JP2001332994A (en) Radio equipment
JPH05191375A (en) Spectrum diffusion system receiving equipment
JPH10107730A (en) Power consumption control system for tdma portable radio equipment
JP2009111818A (en) Intermittent data receiving device
KR100374036B1 (en) Apparatus and method for controlling pll to receive quick paging message in mobile communication terminal
JP2021145267A (en) Radio device and reception method thereof
JP2004336446A (en) Radio communication equipment
JPH08223063A (en) Intermittent reception equipment
JP2001268219A (en) Mobile terminal, and control method for the mobile terminal
JPH10178385A (en) Portable terminal
JPH1168601A (en) Receiver
JP2004349819A (en) Radio communication card

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees