JPH09153854A - Intermittent reception device - Google Patents
Intermittent reception deviceInfo
- Publication number
- JPH09153854A JPH09153854A JP7309571A JP30957195A JPH09153854A JP H09153854 A JPH09153854 A JP H09153854A JP 7309571 A JP7309571 A JP 7309571A JP 30957195 A JP30957195 A JP 30957195A JP H09153854 A JPH09153854 A JP H09153854A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- low
- speed clock
- intermittent
- transmission data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Transceivers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は基地局から一定時間
毎に送信されてくる送信データから自局に関係がある送
信データのみを間欠受信する間欠受信装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an intermittent receiving apparatus for intermittently receiving only transmission data related to the own station from transmission data transmitted from a base station at regular intervals.
【0002】[0002]
【従来の技術】従来より、基地局と複数の子局との間で
無線通信を行う際に、基地局から各子局に対して時分割
にてデータ送信を行い、子局側では自局に対して送信さ
れたデータのみを受信・復調するように構成した時分割
無線通信システムが知られている。2. Description of the Related Art Conventionally, when wireless communication is performed between a base station and a plurality of slave stations, data is transmitted from the base station to each slave station in a time division manner. There is known a time division wireless communication system configured to receive and demodulate only data transmitted with respect to.
【0003】こうした時分割無線通信システムを構成す
る子局側で基地局から送信されたデータを受信動作する
場合に、次の2通りの受信方法が考えられる。先ず第1
に、基地局からの送信データの待ち受け中、常に電波を
受信できる状態にしてデータの同期、周波数の設定等を
維持し続ける方法と、第2に、自局に関係のある基地局
からの送信データを受信しなければならない時間だけ送
信データを受信した後、一旦、受信動作を停止して、自
局に関係のない送信データは受信しないようにする方法
とがある。When receiving data transmitted from a base station on the slave station side which constitutes such a time division wireless communication system, the following two receiving methods can be considered. First,
First, there is a method of keeping the radio wave in a state of being able to receive radio waves continuously while waiting for transmission data from the base station, and continuing to maintain data synchronization, frequency setting, etc., and second, transmission from the base station related to the local station. There is a method in which, after receiving the transmission data only for the time required to receive the data, the reception operation is temporarily stopped so that the transmission data unrelated to the own station is not received.
【0004】この場合、第1の方法においては、常に、
送信データと同期がとれているため、自局に関係のある
基地局からの送信データを確実に受信することができ
る。しかしながら、子局の電源が常にオン状態となって
いるため、特に携帯電話や自動車電話のように、子局が
バッテリ駆動されるシステムでは、バッテリの電力消費
量が増加して、バッテリ電力を有効に利用することがで
きないという問題がある。In this case, in the first method,
Since it is synchronized with the transmission data, it is possible to reliably receive the transmission data from the base station related to the own station. However, since the power of the slave station is always on, the battery power consumption increases and the battery power becomes effective in a system in which the slave station is driven by a battery, such as a mobile phone or a car phone. There is a problem that it cannot be used for.
【0005】また、第2方法においては、自局に関係の
ある基地局からの送信データを受信しなければならない
時間だけ子局の電源をオン状態とするため、第1の場合
よりバッテリの電力消費量が低減して、バッテリ電力を
有効に利用できるようになる。ここで、上述の第1の方
法と第2の方法により消費電力を試算した一例を示すと
以下の表1のようになる。なお、表1の各データは次の
条件によるものとする。即ち、受信しなければならない
時間率は10%、高周波受信回路の消費電力は150m
W、制御回路の消費電力は120mW、高周波数発振回
路の消費電力は15mWとする。Further, in the second method, since the power of the slave station is turned on only during the time when the transmission data from the base station related to the own station has to be received, the power consumption of the battery is higher than that in the first case. The consumption is reduced, and the battery power can be effectively used. Here, an example of trial calculation of power consumption by the above-mentioned first method and second method is shown in Table 1 below. In addition, each data of Table 1 shall be based on the following conditions. That is, the time rate that must be received is 10%, and the power consumption of the high frequency receiving circuit is 150 m.
W, the power consumption of the control circuit is 120 mW, and the power consumption of the high frequency oscillation circuit is 15 mW.
【0006】[0006]
【表1】 [Table 1]
【0007】なお、第2の方法による動作時間率は、1
0%の時間受信するのに必要な再同期時間を10%、再
同期に先立ち高周波受信回路、高周波数発振回路の安定
に必要な時間を10%として算出した。この表1より明
らかなように、第2の方法によると、第1の方法の約2
8%(73.5/285)となる低消費電力が実現でき
るようになる。The operating time ratio by the second method is 1
The resynchronization time required for 0% time reception was 10%, and the time required for stabilizing the high-frequency receiving circuit and the high-frequency oscillation circuit prior to resynchronization was 10%. As is clear from Table 1, according to the second method, about 2 times the first method is used.
A low power consumption of 8% (73.5 / 285) can be realized.
【0008】一方、データキャリアシステムにおけるデ
ータキャリアの主制御部を、常時は、データキャリアが
低速クロックで動作して信号電波の待ち受け状態にし、
アンテナユニットからの電波の到来があれば、クロック
を高速に切替えるように制御して、不要の電力消費を少
なくし、バッテリの動作時間を延ばすようにすることが
特開平5−242311号公報において提案されてい
る。On the other hand, the main control unit of the data carrier in the data carrier system is always in a standby state for signal radio waves by operating the data carrier at a low speed clock,
Japanese Patent Laid-Open No. 5-242311 proposes to control the clock to be switched at high speed when radio waves arrive from the antenna unit to reduce unnecessary power consumption and prolong battery operation time. Has been done.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、上述の
第2の方法による間欠受信においては、一旦、受信動作
を停止させ、受信すべき時間に先立って受信周波数の設
定および再同期を行わなければならないため、10%の
時間だけ受信動作するにも関わらず、全動作時の28%
の消費電力が必要になる。そのため、約18%(28%
−10%)の消費電力の無駄を生じて、低消費電力の妨
げになるという問題がある。However, in the intermittent reception by the above-mentioned second method, the receiving operation must be stopped once, and the receiving frequency must be set and resynchronized before the time to receive. As a result, 28% of all operations are performed despite receiving operation for 10% of the time.
Power consumption is required. Therefore, about 18% (28%
There is a problem in that power consumption is wasted by -10%), which hinders low power consumption.
【0010】また、特開平5−242311号公報にお
いて提案されている方法においては、クロックを高速に
切替えると、アンテナユニットから到来した電波の入力
レベルを検出して、正しいデータであるか否かの判定動
作を行い、この判定動作のために高速クロックを使用す
るため、上述の第2の方法による間欠受信と同様に消費
電力の無駄を生じるという問題がある。そこで、本発明
は上記問題点に鑑みてなされたものであり、待ち受け状
態時の動作時間率を低減するとともに、待ち受け状態時
は低速クロックにて動作させて電力消費を低減すること
にある。In the method proposed in Japanese Unexamined Patent Publication No. H5-242311, when the clock is switched at high speed, the input level of the radio wave coming from the antenna unit is detected to determine whether the data is correct or not. Since the determination operation is performed and the high-speed clock is used for this determination operation, there is a problem that power consumption is wasted as in the intermittent reception by the second method described above. Therefore, the present invention has been made in view of the above problems, and it is to reduce the operating time ratio in the standby state and to reduce the power consumption by operating with a low-speed clock in the standby state.
【0011】[0011]
【課題を解決するための手段】本発明は上記課題を解決
するために、間欠受信終了時点から次の間欠受信開始ま
での予め設定された所定のTW時間を計時するととも
に、所定のTW時間が経過すると次の間欠受信を開始さ
せるので、受信が必要になる前の再同期処理が不要とな
り、待ち受け中の動作時間率を低減できる。したがっ
て、平均消費電力も低減できるようになる。また、再同
期を行う必要がないので、待ち受け受信の失敗も防止で
きるようになる。In order to solve the above problems, the present invention measures a predetermined TW time which is set in advance from the time when the intermittent reception ends to the start of the next intermittent reception, and the predetermined TW time. When the time elapses, the next intermittent reception is started, so that the re-synchronization process before the reception is required becomes unnecessary, and the operating time ratio during standby can be reduced. Therefore, the average power consumption can be reduced. Further, since it is not necessary to perform resynchronization, it becomes possible to prevent a failure in standby reception.
【0012】また、低周波数発振手段37より発生され
た低速クロック信号に基づいて計時するタイマ手段32
を設けるだけで上述の予め設定された所定のTW時間を
計時するので、この種の間欠受信装置の構成が簡単とな
る。さらに、高周波数発振手段38の電源をオン・オフ
制御する電源制御手段35を設け、常時は低周波数発振
手段37より発生された低速クロック信号に基づいてデ
ータ処理手段31を動作させ、自局に関係がある送信デ
ータを受信すると電源制御手段35により高周波数発振
手段38の電源をオンにして高速クロック信号に切替え
てデータ処理手段31を高速クロック信号により動作さ
せて、受信データのデータ処理を行うようにしているの
で、待ち受け時の消費電力を低減できるようになる。Further, timer means 32 for counting time based on the low-speed clock signal generated by the low-frequency oscillating means 37.
Since the predetermined TW time set in advance is measured only by providing the above, the structure of this kind of intermittent receiving device becomes simple. Further, a power supply control means 35 for controlling ON / OFF of the power supply of the high frequency oscillating means 38 is provided, and the data processing means 31 is normally operated on the basis of the low speed clock signal generated by the low frequency oscillating means 37, so that the own station can operate. When the related transmission data is received, the power supply control means 35 turns on the power supply of the high frequency oscillating means 38 to switch to the high speed clock signal, and the data processing means 31 is operated by the high speed clock signal to perform the data processing of the reception data. Therefore, the power consumption during standby can be reduced.
【0013】[0013]
【発明の実施の形態】以下に、図に基づいて本発明の一
実施の形態を説明する。図1は本発明の間欠受信装置を
携帯型電話装置(携帯電話)に適用した携帯電話の全体
構成を示すブロック図である。なお、携帯電話は複数の
子局をグループ分けしたグループ毎に所定のデータを時
分割して送信する基地局からの送信データを受信し、必
要に応じて、基地局および基地局に接続された電話回路
網を介して他の電話装置との間で通話用のデータを送受
信する周知のものである。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of a mobile phone in which the intermittent receiving device of the present invention is applied to a mobile phone device (mobile phone). The mobile phone receives the transmission data from the base station, which transmits time-divided predetermined data for each group in which a plurality of slave stations are grouped, and is connected to the base station and the base station as necessary. It is well known to transmit / receive data for a call to / from another telephone device via a telephone network.
【0014】図1において、携帯電話は通話装置10と
通信装置20と制御装置30とから構成される。通話装
置10は、音声入力用のマイクロフォン11と、受信音
声再生用のスピーカ12と、マイクロフォン11から入
力されたアナログ音声信号をディジタル音声信号に変換
するとともに通話先より送信されてきたディジタル音声
信号をアナログ音声信号に変換してスピーカ12に出力
するコーデック13とから構成される。In FIG. 1, the mobile phone comprises a communication device 10, a communication device 20, and a control device 30. The communication device 10 converts a voice signal input microphone 11, a received voice reproduction speaker 12, and an analog voice signal input from the microphone 11 into a digital voice signal and a digital voice signal transmitted from a callee. It is composed of a codec 13 which is converted into an analog audio signal and output to the speaker 12.
【0015】通信装置20は、基地局との間で無線通信
を行うための通信用アンテナ21と、通信用アンテナ2
1にて受信した受信信号を増幅して所定の中間周波信号
に変換する受信高周波部22と、受信高周波部22にて
中間周波信号に変換された受信信号を復調する復調部2
3と、送信用データを所定の送信信号に変調する変調部
24と、変調部24にて変調された送信信号を通信用の
高周波信号に変換して増幅する送信高周波部25と、通
信用アンテナ21からの受信信号を受信高周波部22に
出力するとともに送信高周波部25からの高周波信号を
通信用アンテナ21に出力する送受分配器26とから構
成している。The communication device 20 includes a communication antenna 21 for performing wireless communication with a base station, and a communication antenna 2
1. A reception high frequency unit 22 that amplifies the reception signal received at 1 and converts it into a predetermined intermediate frequency signal, and a demodulation unit 2 that demodulates the reception signal converted at the reception high frequency unit 22 into an intermediate frequency signal.
3, a modulator 24 that modulates the transmission data into a predetermined transmission signal, a transmission high-frequency unit 25 that converts the transmission signal modulated by the modulator 24 into a communication high-frequency signal and amplifies it, and a communication antenna. The transmission / reception distributor 26 outputs the reception signal from the reception high frequency unit 22 to the reception high frequency unit 22 and outputs the high frequency signal from the transmission high frequency unit 25 to the communication antenna 21.
【0016】制御装置30は、通話装置10との間で通
話用の音声データのやり取りを行うとともに通信装置2
0の受信および送信動作を制御して、携帯電話としての
機能を実現するために、下記の〜にて例示する各種
の制御を実行するものである。こうした各種制御を実行
するために、CPU31を中心に構成した制御部30a
(図2参照)と、基地局でのデータ1ビット当たりの送
信周期よりも短い周期で発振し、その発振周期に対応し
た高速クロックを出力する高周波数発振器37と、同じ
く基地局側の送信周期よりも長い周期で発振し、その発
振周期に対応した低速クロックを出力する低周波数発振
器38とを備えている。The control device 30 exchanges voice data for communication with the communication device 10 and the communication device 2
In order to control the reception and transmission operation of 0 and realize the function as a mobile phone, various controls exemplified in the following (1) to (4) are executed. In order to execute such various controls, a control unit 30a mainly composed of a CPU 31
(See FIG. 2), a high-frequency oscillator 37 that oscillates at a cycle shorter than the transmission cycle per bit of data at the base station, and outputs a high-speed clock corresponding to the oscillation cycle, and a transmission cycle at the base station side as well. A low-frequency oscillator 38 that oscillates in a longer cycle and outputs a low-speed clock corresponding to the oscillation cycle.
【0017】 復調部23にて基地局からの送信デー
タを復調するために、基地局側での1ビット当たりのデ
ータ送信周期に同期した受信タイミング信号を生成し
て、復調部23に出力する受信タイミング制御。In order to demodulate the transmission data from the base station in the demodulation section 23, a reception timing signal synchronized with the data transmission cycle per bit on the base station side is generated and output to the demodulation section 23. Timing control.
【0018】 基地局が当該携帯電話に対するデータ
送信を行う送信期間中にのみ受信タイミング信号の生成
および生成した受信タイミング信号の出力を実行させ、
それ以外の期間中の受信タイミング信号の生成および出
力を停止することにより、通信装置20側での受信動作
を間欠的に実行させる間欠受信制御。The base station executes the generation of the reception timing signal and the output of the generated reception timing signal only during the transmission period in which the base station transmits data to the mobile phone.
Intermittent reception control for intermittently executing the reception operation on the communication device 20 side by stopping the generation and output of the reception timing signal during the other period.
【0019】 復調部23にて復調された受信データ
の中から当該携帯電話に対する呼出信号を検出して、基
地局側に応答信号を送信するための送信データを変調部
24に出力したり、図示しない操作部から入力された電
話番号に対応して基地局側に他の電話装置を呼び出すた
めの呼出信号を送信するための送信データを変調部23
に出力することにより、基地局および電話回線網に設け
られた交換器等を介して他の電話装置との電話回線を接
続させる回線接続制御。A call signal for the mobile phone is detected from the received data demodulated by the demodulation unit 23, and the transmission data for transmitting a response signal to the base station side is output to the modulation unit 24 or illustrated. The transmission data for transmitting a calling signal for calling another telephone device to the base station side corresponding to the telephone number input from the operation unit is modulated by the modulation unit 23.
The line connection control for connecting the telephone line with another telephone device via the switch provided in the base station and the telephone line network by outputting to.
【0020】 電話回線接続後、復調部23からの受
信データの中から通話先のディジタル音声信号を抽出し
て、コーデック13を介して入力される送話用のディジ
タル音声信号に所定のデータを付与して変調部24に出
力することにより、当該携帯電話と他の電話装置との間
の通話を実現させる音声入出力制御。After the telephone line is connected, the digital voice signal of the call destination is extracted from the received data from the demodulation unit 23, and predetermined data is added to the digital voice signal for transmission input via the codec 13. And output to the modulation unit 24 to realize voice communication between the mobile phone and another telephone device.
【0021】ここで、発振器の消費電力は発振周波数に
応じて増大するものであり、本実施の形態において使用
する高周波数発振器37の発振周波数は5〜6MHzで
あって、その消費電力は約15mWである。また、本実
施の形態において使用する低周波数発振器38の発振周
波数は数10KHzであって、その消費電力は約60μ
Wである。したがって、高周波数発振器37の消費電力
は低周波数発振器38の消費電力の250倍も消費電力
が大きい。Here, the power consumption of the oscillator increases in accordance with the oscillation frequency, and the oscillation frequency of the high frequency oscillator 37 used in this embodiment is 5 to 6 MHz, and the power consumption is about 15 mW. Is. The oscillation frequency of the low-frequency oscillator 38 used in this embodiment is several tens of KHz, and its power consumption is about 60 μ.
W. Therefore, the power consumption of the high frequency oscillator 37 is 250 times as large as that of the low frequency oscillator 38.
【0022】また、高周波数発振器37から出力される
高速クロックは、主として、CPU31(図2参照)の
受信データ処理動作等に使用され、低周波数発振器38
から出力される低速クロックは、主として、間欠受信の
実行によりCPU31および通信装置20が受信動作を
停止しているときの受信待ち時間の計時および後述する
間欠タイマ32の計時動作等に使用される。The high-speed clock output from the high-frequency oscillator 37 is mainly used for the received data processing operation of the CPU 31 (see FIG. 2) and the low-frequency oscillator 38.
The low-speed clock output from is mainly used for measuring the reception waiting time when the CPU 31 and the communication device 20 stop the reception operation due to the execution of the intermittent reception, the timing operation of the intermittent timer 32 described later, and the like.
【0023】次に、上述の間欠受信を実行する制御部3
0aについて、図2に示すブロック図に基づいて説明す
る。図2において、制御部30aは、受信データ処理お
よび各種演算処理を実行するCPU31と、低周波数発
振器37から出力される低速クロックにより動作して所
定の時間を計時する間欠タイマ32と、高周波数発振器
38から出力される高速クロックと低周波数発振器37
から出力される低速クロックとを選択的に切替えてCP
U31に動作クロックを送出するクロック切替え回路3
3と、受信したシリアルデータから受信周波数を設定す
るPLL設定回路34と、高周波数発振器38および受
信高周波部22の電源をオン/オフ制御する電源制御回
路35とから構成している。Next, the control unit 3 which executes the above-mentioned intermittent reception.
0a will be described based on the block diagram shown in FIG. In FIG. 2, the control unit 30a includes a CPU 31 that executes received data processing and various arithmetic processing, an intermittent timer 32 that operates by a low-speed clock output from a low-frequency oscillator 37 to measure a predetermined time, and a high-frequency oscillator. High-speed clock output from 38 and low-frequency oscillator 37
The low-speed clock output from the
Clock switching circuit 3 for sending operation clock to U31
3, a PLL setting circuit 34 that sets a reception frequency from the received serial data, and a power supply control circuit 35 that controls on / off of the power supplies of the high frequency oscillator 38 and the reception high frequency unit 22.
【0024】なお、間欠タイマ32は、タイマ起動時か
ら予め設定した所定の割り込み時間TIの計時と、タイ
マ起動時から予め設定した所定の復調器起動時間TWの
計時とを行い、各時間TIおよびTWの経過時に、それ
ぞれ割り込みタイミング信号および復調器起動タイミン
グ信号を送出する。The intermittent timer 32 measures a predetermined interrupt time TI set in advance from the time when the timer is started and a predetermined demodulator start time TW set in advance from the time when the timer is started, and each time TI and When the TW elapses, the interrupt timing signal and the demodulator activation timing signal are transmitted respectively.
【0025】ついで、上述の間欠受信を実行する制御部
30aの動作を図3および図4に基づいて説明する。図
3は図2の制御部30aの動作を示すフローチャートで
あり、図4は図2の制御部30aの動作を示すタイミン
グチャートである。低周波数発振器37から出力される
低速クロックにより動作する間欠タイマ32がタイマ起
動時から予め設定した所定の割り込み時間TIの経過に
より送出した割り込みタイミング信号がCPU31に入
力(図4のA点参照)されることにより、CPU31は
ステップ50にて間欠受信立ち上げ動作を開始する。Next, the operation of the control unit 30a which executes the above-mentioned intermittent reception will be described with reference to FIGS. 3 is a flowchart showing the operation of the control unit 30a of FIG. 2, and FIG. 4 is a timing chart showing the operation of the control unit 30a of FIG. The interrupt timing signal transmitted from the intermittent timer 32, which operates by the low-speed clock output from the low-frequency oscillator 37, when the preset interrupt time TI has elapsed since the timer was started is input to the CPU 31 (see point A in FIG. 4). As a result, the CPU 31 starts the intermittent reception start-up operation in step 50.
【0026】間欠受信立ち上げ動作を開始すると、ステ
ップ52にて、CPU31は電源制御回路35に電源オ
ン信号を送出する。すると、電源制御回路35は高周波
数発振器38の電源をオンにして高周波数発振器38を
動作(図4のB点参照)させるとともに、受信高周波部
22の電源をオンにして受信高周波部22を動作(図4
のB点参照)させる。ついで、ステップ54にて、CP
U31は内蔵タイマを起動させ、受信高周波部22およ
び高周波数発振器38の動作が安定する所定のT1時間
(例えば5msec)が経過したか否かの判定を行う。
ここで、所定のT1時間(例えば5msec)が経過す
ると、ステップ54にて「YES」と判定して、内蔵タ
イマをリセットする。When the intermittent reception start-up operation is started, the CPU 31 sends a power-on signal to the power supply control circuit 35 in step 52. Then, the power supply control circuit 35 turns on the power of the high frequency oscillator 38 to operate the high frequency oscillator 38 (see point B in FIG. 4), and also turns on the power of the reception high frequency unit 22 to operate the reception high frequency unit 22. (Fig. 4
Point B)). Then, at step 54, the CP
U31 activates a built-in timer and determines whether or not a predetermined T 1 time (for example, 5 msec) at which the operations of the receiving high-frequency unit 22 and the high-frequency oscillator 38 are stabilized has elapsed.
Here, when a predetermined time T 1 (for example, 5 msec) has elapsed, it is determined to be “YES” in step 54 and the built-in timer is reset.
【0027】ついで、ステップ56にて、CPU31は
クロック切替え回路33にクロック切替え信号を送出す
る。すると、クロック切替え回路33は、低周波数発振
器37から出力される低速クロックを高周波数発振器3
8から出力される高速クロックに切替え(図4のC点参
照)、高速クロックをCPU31に出力して、CPU3
1を高速動作させる。高周波数発振器38から出力され
る高速クロックにてCPU31が高速動作すると、CP
U31はステップ58にて、予め記憶しておいたデータ
をPLL設定回路34に送出するとともに、内蔵するカ
ウンタを起動させる。すると、PLL設定回路34は受
信高周波部22(図1参照)のPLL回路(図示せず)
を受信周波数(受信チャンネル)に設定(図4のD点参
照)する。Next, at step 56, the CPU 31 sends a clock switching signal to the clock switching circuit 33. Then, the clock switching circuit 33 outputs the low-speed clock output from the low-frequency oscillator 37 to the high-frequency oscillator 3.
8 is switched to the high-speed clock output (see point C in FIG. 4), the high-speed clock is output to the CPU 31, and the CPU 3
1 is operated at high speed. When the CPU 31 operates at high speed with the high-speed clock output from the high-frequency oscillator 38, CP
In step 58, the U 31 sends the prestored data to the PLL setting circuit 34 and activates the built-in counter. Then, the PLL setting circuit 34 causes the PLL circuit (not shown) of the reception high frequency section 22 (see FIG. 1).
To the reception frequency (reception channel) (see point D in FIG. 4).
【0028】ついで、低周波数発振器37から出力され
る低速クロックにより動作する間欠タイマ32がタイマ
起動時から予め設定した所定の復調器起動時間TWの経
過に伴い送出した復調器起動タイミング信号がステップ
60にて復調器23に入力されると、復調器23は起動
(図4のE点参照)し、受信高周波部22が受信した受
信データの復調動作を開始する。このとき、復調器23
のビットリカバ(あるいはビット同期もしくはデータ同
期ともいう)用のディジタルPLLのサンプリングタイ
ミングが受信信号のアイパターンの1番開く点(図6の
矢印参照)になるように復調器起動時間TWにより設定
されているので、復調器23の受信開始時の再同期が不
要になる。なお、間欠タイマ32は復調器起動タイミン
グ信号を送出すると、タイマ時間をリセットする。Then, the demodulator activation timing signal sent by the intermittent timer 32 operating by the low-speed clock output from the low frequency oscillator 37 when the preset demodulator activation time TW has elapsed since the timer was activated is step 60. When the signal is input to the demodulator 23 at, the demodulator 23 is activated (see point E in FIG. 4) and starts the demodulation operation of the reception data received by the reception high frequency section 22. At this time, the demodulator 23
Is set by the demodulator start time TW so that the sampling timing of the digital PLL for the bit recover (or also referred to as bit synchronization or data synchronization) is the first point (see the arrow in FIG. 6) of the eye pattern of the received signal. Therefore, resynchronization at the start of reception of the demodulator 23 becomes unnecessary. The intermittent timer 32 resets the timer time when it sends the demodulator activation timing signal.
【0029】ここで、再同期が不要な理由を説明する。
図5は、基地局が複数の子局に対して所定の送信周期で
3ビットのデータを順次時分割送信し、子局側の受信装
置が自局に対して送信されてきた3ビットのデータを間
欠受信する場合を表している。1ビットのディジタル変
調波を受信する場合、図6に示すように、受信信号のア
イパターンの最も開く点(図6の矢印参照)をサンプリ
ングして誤り率の低い受信を行うのが一般的である。通
常、受信信号のアイパターンの最も開く点はディジタル
PLL等の素子を用いてサンプリングのタイミングを捕
捉する。しかしながら、受信開始時には受信信号のアイ
パターンの開く点は分かっていないので、時間をかけて
この点を探す必要がある。この動作を再同期または同期
捕捉と呼ばれる。Here, the reason why resynchronization is unnecessary will be described.
In FIG. 5, the base station sequentially time-divisionally transmits 3-bit data to a plurality of slave stations at a predetermined transmission cycle, and the receiver on the slave station side transmits 3-bit data to itself. Represents the case of receiving intermittently. When receiving a 1-bit digital modulated wave, as shown in FIG. 6, it is common to sample the most open point of the eye pattern of the received signal (see the arrow in FIG. 6) to perform reception with a low error rate. is there. Usually, at the point where the eye pattern of the received signal is the most open, an element such as a digital PLL is used to capture the sampling timing. However, since the point at which the eye pattern of the received signal opens at the start of reception is not known, it is necessary to take time to find this point. This operation is called resynchronization or synchronization acquisition.
【0030】本発明においては、図6に示すように、間
欠タイマ32は受信終了の時点(F点)からの所定のT
W時間(このTW時間は当該子局において予め分かって
おり、このTW時間は間欠タイマ32に予め設定されて
いる)を低周波数発振器37より発生される低速クロッ
クを使って間欠タイマ32がカウントし、次の受信開始
点(E点)で復調器23が再びアイパターンの最も開く
点でサンプリングできるように起動がかけられるように
なされているので、再同期が不要となる。In the present invention, as shown in FIG. 6, the intermittent timer 32 has a predetermined T after the end of reception (point F).
The intermittent timer 32 counts W time (this TW time is known in advance in the slave station and this TW time is preset in the intermittent timer 32) using the low-speed clock generated by the low frequency oscillator 37. Since the demodulator 23 is activated at the next reception start point (point E) so that sampling can be performed again at the most open point of the eye pattern, resynchronization is unnecessary.
【0031】ステップ60にて復調器23が起動する
と、ステップ62にて、復調器23は受信高周波部22
が受信した自局に関係のある受信データの復調動作を行
う。復調動作が終了すると、ステップ64にて、復調器
23は間欠タイマ32にタイマ起動タイミング信号を送
出する。すると、間欠タイマ32は、上述の復調器起動
タイミング信号の送出に伴いリセットしたタイマ時間T
Wを再度セット(図4のF点参照)する。When the demodulator 23 is activated in step 60, the demodulator 23 operates in step 62 in the reception high frequency section 22.
Demodulates the received data that is related to the local station. When the demodulation operation is completed, in step 64, the demodulator 23 sends a timer start timing signal to the intermittent timer 32. Then, the intermittent timer 32 resets the timer time T with the transmission of the demodulator activation timing signal.
W is set again (see point F in FIG. 4).
【0032】ついで、ステップ58にて動作させた内蔵
カウンタが予め設定した所定カウント値となると、CP
U31はステップ66にて、クロック切替え回路33に
低速クロック切替え信号を送出する。すると、クロック
切替え回路33は、高周波数発振器38から出力される
高速クロックを低周波数発振器37から出力される低速
クロックに切替えて、低速クロックをCPU31に出力
し、CPU31を低速動作(図4のG点参照)させる。
CPU31を低速動作させことにより、CPU31の消
費電力が低減されることとなる。Then, when the built-in counter operated in step 58 reaches a preset predetermined count value, CP
In step 66, the U 31 sends a low speed clock switching signal to the clock switching circuit 33. Then, the clock switching circuit 33 switches the high-speed clock output from the high-frequency oscillator 38 to the low-speed clock output from the low-frequency oscillator 37, outputs the low-speed clock to the CPU 31, and operates the CPU 31 at low-speed (see G in FIG. 4). Point).
By operating the CPU 31 at a low speed, the power consumption of the CPU 31 is reduced.
【0033】また、CPU31がクロック切替え回路3
3に低速クロック切替え信号を送出すると同時に、CP
U31はステップ68にて、電源制御回路35に電源オ
フ信号を送出する。すると、電源制御回路35は電源オ
フ信号に基づいて、高周波数発振器38および受信高周
波部22の電源をオフ動作(図4のG点参照)させる。
このように、受信待ちの状態において、高周波数発振器
38および受信高周波部22の電源をオフ動作させるこ
とにより、高周波数発振器38および受信高周波部22
の消費電力が低減されることとなる。ステップ68に
て、CPU31が電源制御回路35に電源オフ信号を送
出すると上述のステップ50に戻り、上述のステップ5
0からステップ68までの処理を所定の時間(例えば、
本実施の形態においては720msec)毎に繰り返し
て実行する。Further, the CPU 31 uses the clock switching circuit 3
At the same time as sending the low-speed clock switching signal to 3,
In step 68, the U 31 sends a power off signal to the power control circuit 35. Then, the power supply control circuit 35 turns off the power supplies of the high-frequency oscillator 38 and the reception high-frequency unit 22 (see point G in FIG. 4) based on the power-off signal.
In this way, by turning off the power sources of the high frequency oscillator 38 and the reception high frequency unit 22 in the waiting state for reception, the high frequency oscillator 38 and the reception high frequency unit 22 are turned off.
Power consumption is reduced. In step 68, when the CPU 31 sends a power-off signal to the power supply control circuit 35, the process returns to step 50, and step 5 described above.
The process from 0 to step 68 is performed for a predetermined time (for example,
In the present embodiment, it is repeatedly executed every 720 msec.
【0034】なお、高周波数発振回路37および受信高
周波部22が上述のステップ52にて送出される電源オ
ン信号に基づいて動作して、ステップ68にて送出され
る電源オフ信号に基づいて停止するまでの時間は、例え
ば20〜60msecである。また、上述のステップ5
6にてクロック切替え回路33に送出されるクロック切
替え信号に基づいて高周波数発振回路37からの高速ク
ロックによりCPU31が高速動作し、ステップ66に
て送出されるクロック切替え信号に基づいて低周波数発
振回路38からの低速クロックによりCPU31が低速
動作するまでの時間は、例えば15〜55msecであ
る。The high frequency oscillating circuit 37 and the receiving high frequency section 22 operate based on the power-on signal sent in step 52, and stop based on the power-off signal sent in step 68. The time until is, for example, 20 to 60 msec. Also, the above step 5
The CPU 31 operates at high speed by the high-speed clock from the high-frequency oscillation circuit 37 based on the clock switching signal sent to the clock switching circuit 33 at 6, and the low-frequency oscillation circuit based on the clock switching signal sent at step 66. The time until the CPU 31 operates at a low speed by the low speed clock from 38 is, for example, 15 to 55 msec.
【0035】一方、高周波数発振回路37および受信高
周波部22が上述のステップ68にて送出される電源オ
フ信号に基づいて停止して、ステップ52にて再度送出
される電源オン信号に基づいて再動作するまでの時間
は、例えば700〜660msecである。また、上述
のステップ66にて送出されるクロック切替え信号に基
づいて低周波数発振回路38からの低速クロックにより
CPU31が低速動作して、ステップ56にて再度クロ
ック切替え回路33に送出されるクロック切替え信号に
基づいて高周波数発振回路37からの高速クロックによ
りCPU31が再度高速動作するまでの時間は、例えば
705〜665msecである。On the other hand, the high frequency oscillating circuit 37 and the receiving high frequency section 22 are stopped based on the power-off signal transmitted in the above step 68, and restarted based on the power-on signal transmitted again in the step 52. The time until it operates is 700 to 660 msec, for example. Further, the CPU 31 operates at a low speed with the low-speed clock from the low-frequency oscillation circuit 38 based on the clock switching signal transmitted in the above step 66, and the clock switching signal transmitted to the clock switching circuit 33 again in step 56. Based on the above, the time until the CPU 31 operates again at high speed by the high-speed clock from the high-frequency oscillation circuit 37 is, for example, 705 to 665 msec.
【0036】したがって、CPU31が高周波数発振回
路37からの高速クロックにより高速動作する時間は、
低周波数発振回路38からの低速クロックにより低速動
作するまでの時間の約10%以内の時間であり、一方、
高周波数発振回路37および受信高周波部22が動作す
る時間も約10%以内の時間であるので、待ち受け中の
動作時間率を格段に低減できるとともに、平均消費電力
も格段に低減できるようになる。Therefore, the time during which the CPU 31 operates at high speed by the high speed clock from the high frequency oscillator 37 is
It is a time within about 10% of the time until the low speed operation is performed by the low speed clock from the low frequency oscillation circuit 38.
Since the operating time of the high frequency oscillating circuit 37 and the receiving high frequency unit 22 is within about 10%, the operating time ratio during standby can be remarkably reduced and the average power consumption can be remarkably reduced.
【0037】また、間欠受信終了時点から次の間欠受信
開始までの予め設定された所定のTW時間を計時して、
このTW時間が経過すると次の間欠受信を開始させるの
で、受信が必要になる前の再同期処理が不要となり、待
ち受け中の動作時間率を低減できる。したがって、平均
消費電力も低減できるようになる。また、再同期を行う
必要がないので、待ち受け受信の失敗も防止できるよう
になる。In addition, a predetermined TW time set in advance from the time when the intermittent reception ends to the time when the next intermittent reception starts is measured,
When the TW time elapses, the next intermittent reception is started, so that the re-synchronization process before the reception is required becomes unnecessary, and the operating time ratio during standby can be reduced. Therefore, the average power consumption can be reduced. Further, since it is not necessary to perform resynchronization, it becomes possible to prevent a failure in standby reception.
【0038】なお、本発明は上述の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲にお
いて様々な形態で実施することができる。例えば、上述
の実施の形態においては、携帯電話に適用する例につい
て説明したが、携帯電話に限らず、基地局から定期的に
送信されてくる送信データを間欠受信する装置であれば
どのような装置であっても適用できる。The present invention is not limited to the above-described embodiments, but can be implemented in various forms without departing from the gist of the present invention. For example, in the above-described embodiment, the example applied to the mobile phone has been described, but not limited to the mobile phone, any device that intermittently receives the transmission data regularly transmitted from the base station can be used. It can be applied to a device.
【図1】 本発明の間欠受信装置を携帯電話に適用した
携帯電話の全体構成を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration of a mobile phone in which the intermittent reception device of the present invention is applied to the mobile phone.
【図2】 図1の制御部の詳細を示すブロック図であ
る。FIG. 2 is a block diagram showing details of a control unit in FIG.
【図3】 図2の制御部の動作を示すフローチャートで
ある。FIG. 3 is a flowchart showing the operation of the control unit in FIG.
【図4】 図2の制御部の動作を示すタイミングチャー
トである。FIG. 4 is a timing chart showing the operation of the control unit shown in FIG.
【図5】 送信データおよび間欠受信の一例を示す図で
ある。FIG. 5 is a diagram showing an example of transmission data and intermittent reception.
【図6】 受信信号のアイパターンを示す図である。FIG. 6 is a diagram showing an eye pattern of a received signal.
10…通話装置、20…通信装置、21…アンテナ、2
2…受信高周波部、23…復調部、24…変調部、25
…送信高周波部、30…制御装置、30a…制御部、3
1…CPU(データ処理手段)、32…間欠タイマ(タ
イマ手段)、33…クロック切替え回路(クロック切替
え手段)、34…PLL設定回路、35…電源制御回路
(電源制御手段)、37…低周波数発振器(低周波数発
振手段)、38…高周波数発振器(高周波数発振手段)10 ... communication device, 20 ... communication device, 21 ... antenna, 2
2 ... Reception high frequency section, 23 ... Demodulation section, 24 ... Modulation section, 25
... transmission high frequency section, 30 ... control device, 30a ... control section, 3
1 ... CPU (data processing means), 32 ... Intermittent timer (timer means), 33 ... Clock switching circuit (clock switching means), 34 ... PLL setting circuit, 35 ... Power supply control circuit (power supply control means), 37 ... Low frequency Oscillator (low frequency oscillation means), 38 ... High frequency oscillator (high frequency oscillation means)
Claims (3)
送信データから自局に関係がある送信データのみを間欠
受信する間欠受信装置であって、 前記間欠受信終了時点から次の間欠受信開始までの予め
設定された所定の時間を計時するとともに、前記所定の
時間が経過すると次の間欠受信を開始させるようにした
ことを特徴とする間欠受信装置。1. A discontinuous reception device that discontinuously receives only transmission data related to the local station from transmission data transmitted from a base station at regular intervals, and starts the next discontinuous reception after the end of the intermittent reception. The intermittent receiving apparatus is characterized in that the following intermittent reception is started when a predetermined time set up to is counted and when the predetermined time elapses.
送信データから自局に関係がある送信データのみを間欠
受信する間欠受信装置であって、 前記自局に関係がある送信データをデータ処理するデー
タ処理手段と、 前記自局に関係がある送信データの受信時のみ動作して
該送信データのデータ1ビット毎の送信周期よりも短い
周期で発振して高速クロック信号を発生する高周波数発
振手段と、 前記送信周期よりも長い周期で発振して低速クロック信
号を発生する低周波数発振手段と、 前記低周波数発振手段より発生された低速クロック信号
に基づいて予め設定された所定の時間を計時するタイマ
手段と、 前記タイマ手段に連動して受信した前記送信信号を復調
する復調手段とを備え、 前記タイマ手段は所定の時間の計時終了時に前記復調手
段に起動タイミング信号を送出するとともに、前記復調
手段は受信を終了すると前記タイマ手段に計時開始タイ
ミング信号を送出するようにしたことを特徴とする間欠
受信装置。2. An intermittent receiving device for intermittently receiving only transmission data related to the local station from transmission data transmitted from the base station at regular intervals, wherein the transmission data related to the local station is data. Data processing means for processing, and a high frequency that operates only when receiving transmission data related to the local station and oscillates at a cycle shorter than the transmission cycle of each 1-bit data of the transmission data to generate a high-speed clock signal. Oscillating means, low-frequency oscillating means for oscillating at a cycle longer than the transmission cycle to generate a low-speed clock signal, and a predetermined time preset based on the low-speed clock signal generated by the low-frequency oscillating means. A timer unit for counting time; and a demodulating unit for demodulating the transmission signal received in association with the timer unit, wherein the timer unit demodulates at the end of counting a predetermined time. The intermittent receiving apparatus is characterized in that the demodulating means sends a start timing signal to the means, and when the demodulating means finishes the reception, sends a timing start timing signal to the timer means.
て、 前記高周波数発振手段の電源をオン・オフ制御する電源
制御手段と、 前記高周波数発振手段により発生された高速クロック信
号と前記低周波数発振手段により発生された低速クロッ
ク信号とを選択的に切替えるクロック切替え手段とを備
え、 前記自局に関係がある送信データを受信すると前記電源
制御手段により前記前記高周波数発振手段の電源をオン
にするとともに、前記クロック切替え手段により高速ク
ロック信号に切替えて、前記データ処理手段を当該高速
クロック信号により動作させるようにしたことを特徴と
する間欠受信装置。3. The intermittent receiving device according to claim 2, wherein the power supply control means controls ON / OFF of the power supply of the high frequency oscillating means, the high speed clock signal generated by the high frequency oscillating means, and the low frequency. Clock switching means for selectively switching between the low-speed clock signal generated by the oscillating means, and when the transmission data related to the own station is received, the power supply control means turns on the power supply of the high frequency oscillating means. In addition, the intermittent receiving device is characterized in that the clock switching means switches to a high-speed clock signal so that the data processing means is operated by the high-speed clock signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7309571A JPH09153854A (en) | 1995-11-28 | 1995-11-28 | Intermittent reception device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7309571A JPH09153854A (en) | 1995-11-28 | 1995-11-28 | Intermittent reception device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09153854A true JPH09153854A (en) | 1997-06-10 |
Family
ID=17994639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7309571A Pending JPH09153854A (en) | 1995-11-28 | 1995-11-28 | Intermittent reception device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09153854A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000057565A1 (en) * | 1999-03-24 | 2000-09-28 | Kabushiki Kaisha Toshiba | Mobile radio terminal device and receiving circuit |
US6704379B1 (en) | 1999-04-20 | 2004-03-09 | Nec Corporation | Intermittent receiving system |
US6986070B2 (en) | 2000-12-28 | 2006-01-10 | Denso Corporation | Microcomputer that cooperates with an external apparatus to be driven by a drive signal |
JP2006229580A (en) * | 2005-02-17 | 2006-08-31 | Nec Corp | Mobile communication terminal and its clock control method |
JP2008136223A (en) * | 2007-12-17 | 2008-06-12 | Hitachi Ltd | Mobile communication terminal |
JP2011103676A (en) * | 2010-12-24 | 2011-05-26 | Hitachi Ltd | Mobile communication terminal |
US8130816B2 (en) | 1998-03-31 | 2012-03-06 | Samsung Electronics Co., Ltd. | Receiver for receiving a spectrum dispersion signal |
-
1995
- 1995-11-28 JP JP7309571A patent/JPH09153854A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8130816B2 (en) | 1998-03-31 | 2012-03-06 | Samsung Electronics Co., Ltd. | Receiver for receiving a spectrum dispersion signal |
WO2000057565A1 (en) * | 1999-03-24 | 2000-09-28 | Kabushiki Kaisha Toshiba | Mobile radio terminal device and receiving circuit |
US6704379B1 (en) | 1999-04-20 | 2004-03-09 | Nec Corporation | Intermittent receiving system |
US6986070B2 (en) | 2000-12-28 | 2006-01-10 | Denso Corporation | Microcomputer that cooperates with an external apparatus to be driven by a drive signal |
JP2006229580A (en) * | 2005-02-17 | 2006-08-31 | Nec Corp | Mobile communication terminal and its clock control method |
JP4687135B2 (en) * | 2005-02-17 | 2011-05-25 | 日本電気株式会社 | Mobile communication terminal and clock control method thereof |
JP2008136223A (en) * | 2007-12-17 | 2008-06-12 | Hitachi Ltd | Mobile communication terminal |
JP4730376B2 (en) * | 2007-12-17 | 2011-07-20 | 株式会社日立製作所 | Mobile communication terminal |
JP2011103676A (en) * | 2010-12-24 | 2011-05-26 | Hitachi Ltd | Mobile communication terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3555252B2 (en) | Intermittent reception control device | |
JP3130049B2 (en) | Power consumption control method and apparatus for a communication system subscriber unit | |
EP0243899B1 (en) | Battery-saving method for a cordless telephone system | |
JPH0819041A (en) | Communication method between slave sets in digital cordless telephone system and digital cordless telephone set | |
JPH08265400A (en) | Adaptive electric power cycling for cordless phone | |
JPH0374858B2 (en) | ||
GB2409378A (en) | Synchronisation in standby mode for frequency hopped radio communication between base and portable unit | |
WO1995006393A1 (en) | Mobile communication method and mobile receiver | |
JPH09153854A (en) | Intermittent reception device | |
CN100490581C (en) | A method for utilizing DSP micro dormancy mechanism to save power for terminal | |
JP3205244B2 (en) | Digital cordless telephone and location registration method thereof | |
JP2680349B2 (en) | Radio paging receiver | |
JP3495886B2 (en) | Portable information terminal | |
JP2005012491A (en) | Mobile communication device | |
JP3241865B2 (en) | Multi-channel access wireless communication system and intermittent communication method thereof | |
JPH11215043A (en) | Communication terminal device | |
JPH10107697A (en) | Radio communication system | |
JPH0466139B2 (en) | ||
JPH08194022A (en) | Wireless automatic meter inspection system | |
JP3438061B2 (en) | Mobile terminal | |
JPS6096039A (en) | Intermittent reception system of radio communication device | |
JP2003143057A (en) | Radio communication apparatus, method of controlling operation of the radio communication apparatus, storage medium and program therefor | |
JPH08223063A (en) | Intermittent reception equipment | |
JPH07123045A (en) | Cordless telephone | |
JP2004266520A (en) | Wireless terminal |