JPH1094019A - Data receiver - Google Patents
Data receiverInfo
- Publication number
- JPH1094019A JPH1094019A JP8263803A JP26380396A JPH1094019A JP H1094019 A JPH1094019 A JP H1094019A JP 8263803 A JP8263803 A JP 8263803A JP 26380396 A JP26380396 A JP 26380396A JP H1094019 A JPH1094019 A JP H1094019A
- Authority
- JP
- Japan
- Prior art keywords
- data receiving
- speed clock
- reception
- low
- receiving apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 40
- 230000001360 synchronised effect Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000001174 ascending effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
- Power Sources (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル移動通
信等に使用するデータ受信装置に関し、特に、間欠受信
時において低消費電力化を図ったデータ受信装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data receiving apparatus used for digital mobile communication and the like, and more particularly, to a data receiving apparatus for reducing power consumption during intermittent reception.
【０００２】[0002]
【従来の技術】従来のデータ受信装置について説明す
る。大まかなデータ受信装置の機能ブロック図を図１０
に示す。図１０においてデータ受信装置は、データ受信
部１０−２が動作する高速な動作クロックを供給する高
速クロック１０−１と、受信信号の復調処理を行なうデ
ータ受信部１０−２とから構成されている。2. Description of the Related Art A conventional data receiving apparatus will be described. FIG. 10 is a functional block diagram of a rough data receiving apparatus.
Shown in In FIG. 10, the data receiving device includes a high-speed clock 10-1 for supplying a high-speed operation clock for operating the data receiving unit 10-2, and a data receiving unit 10-2 for performing demodulation of a received signal. .
【０００３】次に前記従来例の動作について説明する。
従来例においては、通常動作（音声受信やデータ受信）
時や間欠受信時に関係なく、高速な動作クロックを常に
動作させておき、データ受信部１０−２に供給し、デー
タを復調している。Next, the operation of the conventional example will be described.
In the conventional example, normal operation (voice reception and data reception)
Regardless of time or intermittent reception, a high-speed operation clock is always operated and supplied to the data receiving unit 10-2 to demodulate data.
【０００４】このように、前記従来のデータ受信装置に
おいて、特に、間欠受信時において、スリープ状態から
ページングチャネルを受けるためにアクティブ状態に移
行しても精度良く同期を合って、データの受信処理を行
なうことができる。As described above, in the conventional data receiving apparatus, especially during intermittent reception, even if the state shifts from the sleep state to the active state in order to receive the paging channel, the synchronization is accurately performed and the data reception processing is performed. Can do it.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
データ受信装置において、間欠受信という殆どがスリー
プ状態である場合にも関わらず常に高速のクロックが動
作しているため待ち受け時の消費電力が大きいという問
題点があった。However, in the conventional data receiving apparatus, the power consumption during standby is large because the high-speed clock is always operating despite the fact that most of the intermittent reception is in the sleep state. There was a problem.
【０００６】本発明は、こうした従来の問題を解決する
ものであり、特に間欠受信時のスリープ状態においては
低速クロックで動作させることで低消費電力化を図った
データ受信装置を提供することを目的としている。An object of the present invention is to solve such a conventional problem. In particular, it is an object of the present invention to provide a data receiving apparatus which operates with a low-speed clock in a sleep state at the time of intermittent reception to reduce power consumption. And
【０００７】[0007]
【課題を解決するための手段】本発明は前記目的を達成
するために、受信モード（通常受信または間欠受信）に
よって、供給するクロックを制御するようにすることを
特徴とする。このようにすることによって、低消費電力
化を図ることができる。In order to achieve the above object, the present invention is characterized in that a supplied clock is controlled according to a reception mode (normal reception or intermittent reception). By doing so, low power consumption can be achieved.
【０００８】[0008]
【発明の実施の形態】本発明の請求項１記載の発明は、
低速クロック発振器と、逓倍回路を設け、通常受信（音
声受信やデータ受信）時には低速クロックを逓倍した高
速クロックで動作をし、間欠受信時には逓倍回路をオフ
して低速クロックで動作するようにしたことを特徴とす
るデータ受信装置としたものであって、音声／データ受
信状態かスリープ状態かに応じて、データ受信部に供給
するクロックを制御することで、低消費電力化が図れる
という作用を有する。BEST MODE FOR CARRYING OUT THE INVENTION
A low-speed clock oscillator and a multiplying circuit are provided so that it operates with the high-speed clock that is a multiple of the low-speed clock during normal reception (voice reception or data reception), and turns off the multiplication circuit during intermittent reception to operate with the low-speed clock. The data receiving apparatus is characterized in that the clock supplied to the data receiving unit is controlled in accordance with the voice / data receiving state or the sleep state, thereby reducing power consumption. .
【０００９】また本発明の請求項２記載の発明は、前記
請求項１に加え、間欠受信時に動作する必要のないブロ
ックには、低速クロックの供給もオフするようにしたこ
とを特徴とするデータ受信装置としたものであって、デ
ータ受信部を構成するブロックのうち条件によっては動
作しなくても良いブロック（機能）にはクロックの供給
を止めて、更なる低消費電力化が図れるという作用を有
する。According to a second aspect of the present invention, in addition to the first aspect, the supply of the low-speed clock is turned off to blocks that do not need to operate at the time of intermittent reception. An operation in which a clock is stopped for a block (function) that does not need to operate depending on conditions among the blocks constituting the data receiving unit, and the power consumption can be further reduced. Having.
【００１０】また本発明の請求項３記載の発明は、低速
クロック発振器と、複数の逓倍回路を設け、各機能で動
作するのに必要最小限のクロックを供給するようにした
ことを特徴とするデータ受信装置としたものであって、
データ受信部の各ブロック毎に動作するのに必要な最小
限のクロックで動作させることで、音声受信やデータ受
信時においても低消費電力化が図れるという作用を有す
る。The invention according to claim 3 of the present invention is characterized in that a low-speed clock oscillator and a plurality of multiplying circuits are provided so as to supply a minimum necessary clock for operating each function. A data receiving device,
By operating with the minimum clock necessary for operating each block of the data receiving unit, there is an effect that power consumption can be reduced even during voice reception and data reception.
【００１１】また本発明の請求項４記載の発明は、前記
請求項３に加え、間欠受信時には逓倍回路をオフして低
速クロックで動作するようにしたことを特徴とするデー
タ受信装置としたものであって、スリープ時には低速ク
ロックのみでデータ受信部を動作させるので更に低消費
電力化が図れるという作用を有する。According to a fourth aspect of the present invention, in addition to the third aspect, there is provided a data receiving apparatus characterized in that the multiplying circuit is turned off at the time of intermittent reception to operate with a low-speed clock. In the sleep mode, the data receiving unit is operated only by the low-speed clock, so that power consumption can be further reduced.
【００１２】また本発明の請求項５記載の発明は、前記
請求項４に加え、間欠受信時に動作する必要のないブロ
ックには、低速クロックの供給もオフするようにしたこ
とを特徴とするデータ受信装置としたものであって、動
作する必要のない場合にはクロックの供給を止めるた
め、更なる低消費電力化が図れるという作用を有する。According to a fifth aspect of the present invention, in addition to the fourth aspect, the supply of the low-speed clock is turned off to blocks that do not need to operate at the time of intermittent reception. This is a receiving device, and has the effect of further reducing power consumption because the clock supply is stopped when it is not necessary to operate.
【００１３】また本発明の請求項６記載の発明は、間欠
受信時において、ページングチャネルの受信には、低速
クロックで動作することによる誤差を吸収するだけの復
調範囲を設けるようにしたことを特徴とするデータ受信
装置としたものであって、間欠受信時も通常受信時の動
作クロックにまで引き上げなくても復調範囲を広げるだ
けでデータが復調でき、更なる低消費電力化が図れると
いう作用を有する。According to a sixth aspect of the present invention, at the time of intermittent reception, a demodulation range sufficient to absorb an error caused by operating with a low-speed clock is provided for reception of a paging channel. The data receiving device can be used to perform data demodulation simply by expanding the demodulation range without raising the clock to the operation clock during normal reception even during intermittent reception, which has the effect of further reducing power consumption. Have.
【００１４】また本発明の請求項７記載の発明は、前記
請求項６に加え、同期位置を既知信号（ユニークワー
ド）との相関パワーを使って決定する場合、相関パワー
の大きい順に２つを選び、その差がある値ｘ以上である
場合には、大きい方が同期位置を示すと判断し、ページ
ングチャネルを復号するようにしたことを特徴とするデ
ータ受信装置としたものであって、間欠受信時における
同期位置の誤検出の確率を減少させることができるとい
う作用を有する。According to a seventh aspect of the present invention, in addition to the sixth aspect, when the synchronization position is determined by using the correlation power with a known signal (unique word), two are determined in ascending order of the correlation power. If the difference is greater than or equal to a certain value x, it is determined that the larger one indicates the synchronization position, and the paging channel is decoded. This has the effect that the probability of erroneous detection of the synchronization position during reception can be reduced.
【００１５】また本発明の請求項８記載の発明は、前記
請求項７に加え、その差がｘ未満である場合には、更
に、既知信号（ユニークワード）以外の既知情報（スチ
ールフラグ、パイロットシンボル等）を使って、両者の
相関パワーを求め、大きい方が同期位置を示すと判断
し、ページングチャネルを復号するようにしたことを特
徴とするデータ受信装置としたものであって、間欠受信
時における同期位置の誤検出の確率をさらに減少させる
ことができるという作用を有する。According to an eighth aspect of the present invention, in addition to the seventh aspect, when the difference is smaller than x, known information (steal flag, pilot) other than a known signal (unique word) is further added. Symbol and the like, the correlation power between the two is obtained, the larger one is determined to indicate the synchronization position, and the paging channel is decoded. This has the effect that the probability of erroneous detection of the synchronization position in time can be further reduced.
【００１６】また本発明の請求項９記載の発明は、高速
クロックと分周回路を設け、通常受信（音声受信やデー
タ受信）時にはバッファを高速クロック側に接続し、間
欠受信時には分周回路を通した低速クロック側に接続し
て動作するようにしたことを特徴とするデータ受信装置
としたものであって、音声／データ受信状態かスリープ
状態かに応じて、クロックそのものの消費電力と並んで
高い消費電力を示すクロックのバッファに供給するクロ
ックを制御することで、低消費電力化が図れ、更に前記
請求項１記載の発明と比較して、分周回路の位相を制御
することで、スリープ状態から音声受信状態に移る際に
同期を精度良く合わせることができるという作用を有す
る。According to a ninth aspect of the present invention, a high-speed clock and a frequency dividing circuit are provided, a buffer is connected to the high-speed clock during normal reception (voice reception or data reception), and the frequency dividing circuit is connected during intermittent reception. A data receiving apparatus characterized in that it operates by connecting to a low-speed clock side through which the clock itself passes along with the power consumption of the clock itself according to the voice / data receiving state or the sleep state. By controlling a clock supplied to a buffer of a clock showing high power consumption, low power consumption can be achieved. Further, as compared with the invention according to the first aspect, by controlling the phase of the frequency dividing circuit, the sleep state can be reduced. This has an effect that the synchronization can be accurately adjusted when the state is shifted from the state to the voice receiving state.
【００１７】（第１の実施の形態）図１は、本発明の第
１の実施の形態のデータ受信装置の構成を示すものであ
る。図１においてデータ受信装置は、スイッチに接続さ
れる低速クロック１−１と、スイッチがつながった場合
には低速クロック１−１とデータ受信部１−４とに接続
される逓倍回路１−２と、データ受信部１−４とから構
成されている。なお、データ受信装置は、スイッチを制
御し、スイッチを逓倍回路１−２に接続するかしないか
を切り替える制御端子１−３を備えている。(First Embodiment) FIG. 1 shows a configuration of a data receiving apparatus according to a first embodiment of the present invention. In FIG. 1, a data receiving device includes a low-speed clock 1-1 connected to a switch, and a multiplying circuit 1-2 connected to the low-speed clock 1-1 and the data receiving unit 1-4 when the switch is connected. , And a data receiving unit 1-4. The data receiving apparatus includes a control terminal 1-3 that controls a switch and switches whether or not the switch is connected to the multiplying circuit 1-2.
【００１８】次に前記第１の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック１−１
は常に動作をし、制御端子１−３は音声受信やデータ受
信時にはスイッチを逓倍回路１−２に切り替えるよう
に、スリープ時にはスイッチを低速クロック１−１がそ
のまま供給されるように切り替える制御をし、動作クロ
ックをデータ受信部１−４に出力する。Next, the operation of the data receiving apparatus according to the first embodiment will be described. First, the low-speed clock 1-1
Always operates, and the control terminal 1-3 controls the switch so that the switch is switched to the multiplying circuit 1-2 at the time of voice reception or data reception, and the switch is switched during sleep so that the low-speed clock 1-1 is supplied as it is. , And outputs the operation clock to the data receiving section 1-4.
【００１９】このように、前記第１の実施の形態のデー
タ受信装置によれば、音声／データ受信状態かスリープ
状態かに応じて、データ受信部に供給するクロックを制
御することで、低消費電力化が図れるという利点を有す
る。As described above, according to the data receiving apparatus of the first embodiment, the clock supplied to the data receiving unit is controlled in accordance with the voice / data receiving state or the sleep state, thereby achieving low power consumption. This has the advantage that power can be achieved.
【００２０】（第２の実施の形態）図２は、本発明の第
２の実施の形態のデータ受信装置の構成を示すものであ
る。図２においてデータ受信装置は、スイッチに接続さ
れる低速クロック２−１と、スイッチがつながった場合
には低速クロック２−１とデータ受信部の選択部２−４
とに接続される逓倍回路２−２と、スイッチおよびブロ
ック１〜ｎに接続され、各ブロック毎に動作クロックを
供給するか否かを選択する選択部２−４および、選択部
２−４に接続され、データ受信部における各機能の実現
の役割を担うブロック１（２−５−１）〜ブロックｎ
（２−５−ｎ）から成るデータ受信部とから構成されて
いる。なお、データ受信装置は、スイッチを制御し、ス
イッチを逓倍回路２−２に接続するかしないかを切り替
える制御端子２−３を備えている。(Second Embodiment) FIG. 2 shows a configuration of a data receiving apparatus according to a second embodiment of the present invention. In FIG. 2, the data receiving device includes a low-speed clock 2-1 connected to the switch, a low-speed clock 2-1 when the switch is connected, and a selecting unit 2-4 of the data receiving unit.
And a selector 2-4, which is connected to switches and blocks 1 to n and selects whether or not to supply an operation clock for each block. Block 1 (2-5-1) to block n which are connected and play a role of realizing each function in the data receiving unit
(2-5-n). The data receiving apparatus includes a control terminal 2-3 that controls the switch and switches whether the switch is connected to the multiplying circuit 2-2 or not.
【００２１】次に前記第２の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック２−１
は常に動作をし、制御端子２−３は音声受信やデータ受
信時にはスイッチを逓倍回路２−２に切り替えるよう
に、スリープ時にはスイッチを低速クロック２−１がそ
のまま供給されるように切り替える制御をし、動作クロ
ックをデータ受信部の選択部２−４に出力する。選択部
２−４は、データ受信部の各ブロック毎に動作クロック
を供給するかどうかを選択し、動作クロックが供給され
たブロック１（２−５−１）〜ブロックｎ（２−５−
ｎ）のいずれかはデータ受信処理を行なう。Next, the operation of the data receiving apparatus according to the second embodiment will be described. First, the low-speed clock 2-1
Always operates, and the control terminal 2-3 controls the switch so that the switch is switched to the multiplying circuit 2-2 at the time of voice reception or data reception, and the switch is switched at sleep so that the low-speed clock 2-1 is supplied as it is. , And outputs the operation clock to the selection unit 2-4 of the data reception unit. The selection unit 2-4 selects whether to supply an operation clock for each block of the data reception unit, and selects the block 1 (2-5-1) to the block n (2-5) to which the operation clock is supplied.
Any of n) performs a data reception process.
【００２２】このように、前記第２の実施の形態のデー
タ受信装置によれば、音声／データ受信状態かスリープ
状態かに応じて、データ受信部に供給するクロックを制
御することで、低消費電力化が図れ、前記第１の実施の
形態のデータ受信装置と比較して、データ受信部を構成
するブロックのうち条件によっては動作しなくても良い
ブロック（機能）にはクロックの供給を止めて、更なる
低消費電力化が図れるという利点を有する。As described above, according to the data receiving apparatus of the second embodiment, the clock supplied to the data receiving section is controlled according to the voice / data receiving state or the sleep state, thereby achieving low power consumption. As compared with the data receiving apparatus of the first embodiment, the power supply can be achieved, and the supply of the clock is stopped to the blocks (functions) which do not need to operate depending on the conditions among the blocks constituting the data receiving unit. Therefore, there is an advantage that power consumption can be further reduced.
【００２３】（第３の実施の形態）図３は、本発明の第
３の実施の形態のデータ受信装置の構成を示すものであ
る。図３においてデータ受信装置は、低速クロック３−
１と、逓倍回路１（３−２−１）〜逓倍回路ｍ（３−２
−ｍ）と、逓倍回路１（３−２−１）〜逓倍回路ｍ（３
−２−ｍ）とデータ受信部のブロック１（３−４−１）
〜ブロックｎ（３−４−ｎ）とを接続する分配部３−３
と、分配部３−３に接続され、データ受信部における各
機能の実現の役割を担うブロック１（３−４−１）〜ブ
ロックｎ（３−４−ｎ）から成るデータ受信部とから構
成されている。(Third Embodiment) FIG. 3 shows a configuration of a data receiving apparatus according to a third embodiment of the present invention. In FIG. 3, the data receiving device is a low-speed clock 3-
1 and multiplying circuits 1 (3-2-1) to m (3-2
-M) and the multiplying circuits 1 (3-2-1) to m (3
-2-m) and data receiving unit block 1 (3-4-1)
To the block n (3-4-n)
And a data receiving unit connected to the distributing unit 3-3 and composed of block 1 (3-4-1) to block n (3-4-n) playing a role of realizing each function in the data receiving unit. Have been.
【００２４】次に前記第３の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック３−１
は常に動作をし、逓倍回路１（３−２−１）〜逓倍回路
ｍ（３−２−ｍ）はデータ受信部の各ブロック１（３−
４−１）〜ブロックｎ（３−４−ｎ）が動作するのに必
要な最小限のクロックを発生し、分配部３−３はどのブ
ロックにどのクロックを供給するかを制御し、動作クロ
ックが供給されたブロック１（３−４−１）〜ブロック
ｎ（３−４−ｎ）はデータ受信処理を行なう。Next, the operation of the data receiving apparatus according to the third embodiment will be described. First, the low-speed clock 3-1
Always operates, and the multiplying circuits 1 (3-2-1) to m (3-2-m) operate in each block 1 (3-2-1) of the data receiving unit.
4-1) to block n (3-4-n) generate a minimum clock necessary for operation, the distribution unit 3-3 controls which clock is supplied to which block, and operates the operation clock. Block 1 (3-4-1) to block n (3-4-n) to which data is supplied perform data reception processing.
【００２５】このように、前記第３の実施の形態のデー
タ受信装置によれば、データ受信部に供給するクロック
を制御することで、低消費電力化が図れ、前記第２の実
施の形態のデータ受信装置と比較して、データ受信部の
各ブロック毎に動作するのに必要な最小限のクロックで
動作させることで、音声受信やデータ受信時においても
低消費電力化が図れるという利点を有する。As described above, according to the data receiving apparatus of the third embodiment, by controlling the clock supplied to the data receiving section, low power consumption can be achieved, and the data receiving apparatus of the second embodiment can be realized. Compared with the data receiving device, the operation with the minimum clock required to operate each block of the data receiving unit has an advantage that power consumption can be reduced even during voice reception and data reception. .
【００２６】（第４の実施の形態）図４は、本発明の第
４の実施の形態のデータ受信装置の構成を示すものであ
る。図４においてデータ受信装置は、低速クロック４−
１と、逓倍回路１（４−２−１）〜逓倍回路ｍ（４−２
−ｍ）と、逓倍回路１（４−２−１）〜逓倍回路ｍ（４
−２−ｍ）とデータ受信部のブロック１（４−５−１）
〜ブロックｎ（４−５−ｎ）とを接続する分配部４−４
と、分配部４−４に接続され、データ受信部における各
機能の実現の役割を担うブロック１（４−５−１）〜ブ
ロックｎ（４−５−ｎ）から成るデータ受信部とから構
成されている。なお、データ受信装置は、分配部４−４
に接続される制御端子４−３を備えている。(Fourth Embodiment) FIG. 4 shows the configuration of a data receiving apparatus according to a fourth embodiment of the present invention. In FIG. 4, the data receiving apparatus operates at a low speed clock 4-
1 and the multiplying circuits 1 (4-2-1) to m (4-2
-M) and the multiplication circuits 1 (4-2-1) to m (4
-2-m) and block 1 of the data receiving unit (4-5-1)
To the block n (4-5-n)
And a data receiving unit connected to the distributing unit 4-4 and composed of block 1 (4-5-1) to block n (4-5-n) playing a role of realizing each function in the data receiving unit. Have been. In addition, the data receiving device includes a distribution unit 4-4.
Is provided with a control terminal 4-3 connected to.
【００２７】次に前記第４の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック４−１
は常に動作をし、逓倍回路１（４−２−１）〜逓倍回路
ｍ（４−２−ｍ）はデータ受信部の各ブロック１（４−
５−１）〜ブロックｎ（４−５−ｎ）が動作するのに必
要な最小限のクロックをつくり、制御端子４−３は音声
受信やデータ受信時にはそのまま各逓倍回路１（４−２
−１）〜逓倍回路ｍ（４−２−ｍ）または低速クロック
４−１の出力そのままを分配部４−４に出力し、スリー
プ時には低速クロック４−１の出力をそのまま分配部４
-４に出力する。分配部４−４はどのブロックにどのク
ロックを供給するかを制御し、動作クロックが供給され
たブロック１（４−５−１）〜ブロックｎ（４−５−
ｎ）はデータ受信処理を行なう。Next, the operation of the data receiving apparatus according to the fourth embodiment will be described. First, the low-speed clock 4-1
Always operates, and the multiplying circuits 1 (4-2-1) to m (4-2-m) operate in the respective blocks 1 (4-2-1) of the data receiving section.
5-1) to create the minimum clock necessary for the operation of the block n (4-5-n), and the control terminal 4-3 keeps the respective multiplication circuits 1 (4-2) as they are when receiving voice or data.
-1) to output the output of the multiplying circuit m (4-2-m) or the low-speed clock 4-1 as it is to the distributor 4-4, and output the output of the low-speed clock 4-1 as it is in sleep mode.
Output to -4. The distribution unit 4-4 controls which clock is supplied to which block, and the block 1 (4-5-1) to the block n (4-5-5) to which the operation clock is supplied.
n) performs a data reception process.
【００２８】このように、前記第４の実施の形態のデー
タ受信装置によれば、データ受信部に供給するクロック
を制御することで、低消費電力化が図れ、前記第３の実
施の形態のデータ受信装置と比較して、スリープ時には
低速クロックのみでデータ受信部を動作させるので更に
低消費電力化が図れるという利点を有する。As described above, according to the data receiving apparatus of the fourth embodiment, the power consumption can be reduced by controlling the clock supplied to the data receiving unit. Compared with the data receiving device, the data receiving unit is operated only by the low-speed clock at the time of sleep, so that there is an advantage that power consumption can be further reduced.
【００２９】（第５の実施の形態）図５は、本発明の第
５の実施の形態のデータ受信装置の構成を示すものであ
る。図５においてデータ受信装置は、低速クロック５−
１と、逓倍回路１（５−２−１）〜逓倍回路ｍ（５−２
−ｍ）と、逓倍回路１（５−２−１）〜逓倍回路ｍ（５
−２−ｍ）と選択部５−５とを接続する分配部５−４
と、分配部５−４とデータ受信部のブロック１（５−６
−１）〜ブロックｎ（５−６−ｎ）とを接続する選択部
５−５と、選択部５−５に接続され、データ受信部にお
ける各機能の実現の役割を担うブロック１（５−６−
１）〜ブロックｎ（５−６−ｎ）から成るデータ受信部
とから構成されている。なお、データ受信装置は、分配
部５−４と選択部５−５とに接続される制御端子５−３
を備えている。(Fifth Embodiment) FIG. 5 shows the configuration of a data receiving apparatus according to a fifth embodiment of the present invention. In FIG. 5, the data receiving device operates at a low speed clock 5-.
1 and the multiplication circuits 1 (5-2-1) to m (5-2
-M) and the multiplication circuits 1 (5-2-1) to m (5
-2-m) and a distributor 5-4 for connecting the selector 5-5.
And the distribution unit 5-4 and the block 1 (5-6) of the data reception unit.
-1) to a block n (5-6-n), and a block 5 (5-6-n) connected to the selection unit 5-5 and serving to realize each function in the data reception unit. 6-
1) to a data receiving unit including block n (5-6-n). Note that the data receiving device has a control terminal 5-3 connected to the distribution unit 5-4 and the selection unit 5-5.
It has.
【００３０】次に前記第５の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック５−１
は常に動作をし、逓倍回路１（５−２−１）〜逓倍回路
ｍ（５−２−ｍ）はデータ受信部の各ブロック１（５−
６−１）〜ブロックｎ（５−６−ｎ）が動作するのに必
要な最小限のクロックをつくり、制御端子５−３は音声
受信やデータ受信時にはそのまま各逓倍回路１（５−２
−１）〜逓倍回路ｍ（５−２−ｍ）または低速クロック
５−１の出力そのままを分配部５−４に出力し、スリー
プ時には低速クロック５−１の出力をそのまま分配部５
-４に出力する。分配部５−４はどのブロックにどのク
ロックを供給するかを制御し、選択部５−５はデータ受
信部の各ブロック毎に分配部５−４で分配された各動作
クロックを供給するかどうかを選択し、動作クロックが
供給されたブロック１（５−６−１）〜ブロックｎ（５
−６−ｎ）のいずれかはデータ受信処理を行なう。Next, the operation of the data receiving apparatus according to the fifth embodiment will be described. First, the low-speed clock 5-1
Always operates, and the multiplying circuits 1 (5-2-1) to m (5-2-m) operate in the respective blocks 1 (5-2-1) of the data receiving section.
6-1) to create the minimum clock necessary for the operation of the block n (5-6-n), and the control terminal 5-3 keeps the respective multiplication circuits 1 (5-2) as they are when receiving voice or data.
-1) to the output of the multiplying circuit m (5-2-m) or the low-speed clock 5-1 as it is, and outputs the output of the low-speed clock 5-1 during sleep to the distribution unit 5 as it is.
Output to -4. The distribution unit 5-4 controls which clock is supplied to which block, and the selection unit 5-5 determines whether to supply each operation clock distributed by the distribution unit 5-4 for each block of the data reception unit. , And block 1 (5-6-1) to block n (5) to which the operation clock is supplied.
-6-n) performs data reception processing.
【００３１】このように、前記第５の実施の形態のデー
タ受信装置によれば、データ受信部に供給するクロック
を制御することで、低消費電力化が図れ、前記第４の実
施の形態のデータ受信装置と比較して、動作する必要の
ない場合にはクロックの供給を止めるため、更なる低消
費電力化が図れるという利点を有する。As described above, according to the data receiving apparatus of the fifth embodiment, the power consumption can be reduced by controlling the clock supplied to the data receiving unit. As compared with the data receiving apparatus, the supply of the clock is stopped when it is not necessary to operate, so that there is an advantage that the power consumption can be further reduced.
【００３２】（第６の実施の形態）図６は、本発明の第
６の実施の形態のデータ受信装置の構成を示すものであ
る。図６においてデータ受信装置は、スイッチに接続さ
れる低速クロック６−１と、スイッチがつながった場合
には低速クロック６−１と同期位置検出範囲設定部６−
４とに接続される逓倍回路６−２と、同期位置検出範囲
設定部６−４に接続され、受信データを復調するデータ
復調部６−５とから成るデータ受信部とから構成されて
いる。なお、データ受信装置は、スイッチと同期位置検
出範囲設定部６−４とに接続され、スイッチを逓倍回路
６−２に接続するかしないか、また通常受信時か間欠受
信時かで同期位置検出範囲を設定する制御端子６−３を
備えている。(Sixth Embodiment) FIG. 6 shows a configuration of a data receiving apparatus according to a sixth embodiment of the present invention. In FIG. 6, the data receiving apparatus includes a low-speed clock 6-1 connected to the switch, and a low-speed clock 6-1 when the switch is connected.
4 and a data receiving section connected to the synchronous position detection range setting section 6-4 and comprising a data demodulating section 6-5 for demodulating received data. The data receiving device is connected to the switch and the synchronous position detection range setting section 6-4, and detects whether the switch is connected to the multiplication circuit 6-2 or not, and determines whether the synchronous position is detected during normal reception or intermittent reception. A control terminal 6-3 for setting a range is provided.
【００３３】次に前記第６の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック６−１
は常に動作をし、逓倍回路６−２は低速クロックを通常
受信（音声連続受信やデータ連続受信）時にデータ受信
部が動作するクロックにまで引き上げ、制御端子６−３
は通常受信（音声連続受信やデータ連続受信）時にはス
イッチを逓倍回路６−２に切り替えるように、間欠受信
時にはスイッチを低速クロック６−１がそのまま供給さ
れるように切り替える制御をし、さらに同期位置検出範
囲設定部６−４に、通常受信時か間欠受信時かを指示
し、同期位置検出範囲設定部６−４では、制御端子６−
３の制御により、間欠受信時には同期位置検出範囲を広
げて、低速クロックで動作させることによる同期ずれを
吸収できるようにし、データ復調部６−５で受信データ
が復調される。Next, the operation of the data receiving apparatus according to the sixth embodiment will be described. First, the low-speed clock 6-1
Always operates, and the multiplying circuit 6-2 raises the low-speed clock to the clock at which the data receiving section operates at the time of normal reception (continuous voice reception or continuous data reception).
Is controlled to switch the switch to the multiplication circuit 6-2 during normal reception (continuous voice reception or continuous data reception), and to switch the switch so that the low-speed clock 6-1 is supplied as it is during intermittent reception. It instructs the detection range setting section 6-4 whether it is normal reception or intermittent reception, and the synchronous position detection range setting section 6-4 provides control terminals 6-6.
By the control of 3, the synchronous position detection range is widened at the time of intermittent reception, so that the synchronization deviation caused by operating with a low-speed clock can be absorbed, and the received data is demodulated by the data demodulating unit 6-5.
【００３４】このように、前記第６の実施の形態のデー
タ受信装置によれば、データ受信部に供給するクロック
を制御することで、低消費電力化が図れ、前記第５の実
施の形態のデータ受信装置と比較して、間欠受信時も通
常受信時の動作クロックにまで引き上げなくても復調範
囲を広げるだけでデータが復調でき、更なる低消費電力
化が図れるという利点を有する。As described above, according to the data receiving apparatus of the sixth embodiment, by controlling the clock supplied to the data receiving section, low power consumption can be achieved, and the data receiving apparatus of the fifth embodiment can be realized. Compared with the data receiving apparatus, there is an advantage that the data can be demodulated only by expanding the demodulation range without increasing the operation clock to the normal reception even during the intermittent reception, thereby further reducing the power consumption.
【００３５】（第７の実施の形態）図７は、本発明の第
７の実施の形態のデータ受信装置の構成を示すものであ
る。図７においてデータ受信装置は、スイッチに接続さ
れる低速クロック７−１と、スイッチがつながった場合
には低速クロック７−１と同期位置検出範囲設定部７−
４とに接続される逓倍回路７−２と、スイッチと制御端
子７−３と同期位置検出部７−５に接続される同期位置
検出範囲設定部７−４、制御端子７−３と同期位置検出
範囲設定部７−４とデータ復調部７−６に接続され、同
期位置検出を行なう同期位置検出部７−５及び同期位置
検出部７−５に接続され、受信データを復調するデータ
復調部７−６とから成るデータ受信部とから構成されて
いる。なお、データ受信装置は、スイッチと同期位置検
出範囲設定部７−４と同期位置検出部７−５とに接続さ
れ、スイッチを逓倍回路７−２に接続するかしないか、
また通常受信時か間欠受信時かで同期位置検出範囲を設
定する制御端子７−３を備えている。(Seventh Embodiment) FIG. 7 shows the configuration of a data receiving apparatus according to a seventh embodiment of the present invention. In FIG. 7, the data receiving apparatus includes a low-speed clock 7-1 connected to a switch, a low-speed clock 7-1 when the switch is connected, and a synchronous position detection range setting unit 7-.
, A synchronous position detection range setting unit 7-4 connected to a switch, a control terminal 7-3, and a synchronous position detector 7-5, a control terminal 7-3 and a synchronous position. A synchronous position detecting unit 7-5, which is connected to the detection range setting unit 7-4 and the data demodulating unit 7-6, and performs synchronous position detection, and is connected to the synchronous position detecting unit 7-5, and demodulates received data. 7-6. The data receiving device is connected to the switch, the synchronous position detection range setting unit 7-4 and the synchronous position detection unit 7-5, and determines whether or not to connect the switch to the multiplication circuit 7-2.
In addition, a control terminal 7-3 for setting a synchronous position detection range depending on whether normal reception or intermittent reception is provided.
【００３６】次に前記第７の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック７−１
は常に動作をし、逓倍回路７−２は低速クロックを通常
受信（音声連続受信やデータ連続受信）時にデータ受信
部が動作するクロックにまで引き上げ、制御端子７−３
は通常受信（音声連続受信やデータ連続受信）時にはス
イッチを逓倍回路７−２に切り替えるように、間欠受信
時にはスイッチを低速クロックがそのまま供給されるよ
うに切り替える制御をし、さらに同期位置検出範囲設定
部７−４と同期位置検出部７−５に、通常受信時か間欠
受信時かを指示し、同期位置検出範囲設定部７−４で
は、制御端子７−３の制御により、間欠受信時には同期
位置検出範囲を広げて、低速クロックで動作することに
よる同期ずれを吸収し、同期位置検出部７−５では、制
御端子７−３によって間欠受信時であると指示された場
合には、検出範囲が広く設定されるため、希望する既知
信号区間以外に間違って同期位置が検出される確率を減
少させるために、もっともらしい位置の上位２個所を選
び、その区間での相関パワーが両者である値ｘ以上の差
があれば、大きいパワーの方が同期位置であると判断す
る。検出された同期位置で、データ復調部７−６では受
信データが復調される。ここで、ある値ｘの決め方につ
いて説明すると、例えば選択された２個所の同期位置で
の相関パワーの差がいくつであれば確率的にほぼ正しく
同期が獲れるかを予め実験的に求めることにより、その
値ｘを定めるようにすればよい。Next, the operation of the data receiving apparatus according to the seventh embodiment will be described. First, the low-speed clock 7-1
Always operates, the multiplying circuit 7-2 raises the low-speed clock to the clock at which the data receiving section operates at the time of normal reception (continuous voice reception or continuous data reception), and controls the control terminal 7-3.
Controls the switch so that the switch is switched to the multiplying circuit 7-2 during normal reception (continuous voice reception or continuous data reception), and controls the switch so that the low-speed clock is supplied as it is during intermittent reception. The unit 7-4 and the synchronous position detecting unit 7-5 are instructed to perform normal reception or intermittent reception. The synchronous position detection range setting unit 7-4 controls the control terminal 7-3 to synchronize during intermittent reception. The position detection range is expanded to absorb the synchronization deviation due to the operation with the low-speed clock, and the synchronization position detection unit 7-5 detects the detection range when the control terminal 7-3 indicates that it is at the time of intermittent reception. Is set widely, in order to reduce the probability that a synchronization position is erroneously detected in a section other than the desired known signal section, the top two locations of the most likely positions are selected, and the phase in that section is selected. If there is a difference of more than the value x is a power both towards the high power is determined to be synchronous position. At the detected synchronization position, the data demodulation unit 7-6 demodulates the received data. Here, a method of determining a certain value x will be described. For example, it is possible to experimentally determine in advance what kind of difference in correlation power at two selected synchronization positions can be obtained stochastically almost correctly. , Its value x may be determined.
【００３７】このように、前記第７の実施の形態のデー
タ受信装置によれば、データ受信部に供給するクロック
を制御することで、低消費電力化が図れ、前記第６の実
施の形態のデータ受信装置と比較して、間欠受信時にお
ける同期位置の誤検出の確率を減少させることができる
という利点を有する。As described above, according to the data receiving apparatus of the seventh embodiment, the power consumption can be reduced by controlling the clock supplied to the data receiving unit. Compared with the data receiving apparatus, there is an advantage that the probability of erroneous detection of the synchronization position at the time of intermittent reception can be reduced.
【００３８】（第８の実施の形態）図８は、本発明の第
８の実施の形態のデータ受信装置の構成を示すものであ
る。図８においてデータ受信装置は、スイッチに接続さ
れる低速クロック８−１と、スイッチがつながった場合
には低速クロック８−１と同期位置検出範囲設定部８−
４とに接続される逓倍回路７−２と、スイッチと制御端
子８−３と第１の同期位置検出部８−５に接続される同
期位置検出範囲設定部８−４、制御端子８−３と同期位
置検出範囲設定部８−４と第２の同期位置検出部８−６
に接続され、同期位置検出を行なう第１の同期位置検出
部８−５、制御端子８−３と第１の同期位置検出部８−
５とデータ復調部８−７に接続され、同期位置検出を行
なう第２の同期位置検出部８−６及び第２の同期位置検
出部８−６に接続され、受信データを復調するデータ復
調部８−７とから成るデータ受信部とから構成されてい
る。なお、データ受信装置は、スイッチと同期位置検出
範囲設定部８−４と第１の同期位置検出部８−５と第２
の同期位置検出部８−６とに接続され、スイッチを逓倍
回路８−２に接続するかしないか、また通常受信時か間
欠受信時かで同期位置検出範囲を設定する制御端子８−
３を備えている。(Eighth Embodiment) FIG. 8 shows a configuration of a data receiving apparatus according to an eighth embodiment of the present invention. In FIG. 8, the data receiving apparatus includes a low-speed clock 8-1 connected to a switch, a low-speed clock 8-1 when the switch is connected, and a synchronous position detection range setting unit 8-
4, a switch and control terminal 8-3, a synchronous position detection range setting unit 8-4 connected to the first synchronous position detector 8-5, and a control terminal 8-3. And a synchronous position detection range setting section 8-4 and a second synchronous position detection section 8-6.
And a control terminal 8-3 and a first synchronous position detecting section 8--5, which are connected to each other and perform synchronous position detection.
5 and a data demodulation unit 8-7 connected to a data demodulation unit 8-7 for detecting a synchronization position and connected to a second synchronization position detection unit 8-6 and a second synchronization position detection unit 8-6 for demodulating received data. 8-7. The data receiving device includes a switch, a synchronous position detection range setting unit 8-4, a first synchronous position detection unit 8-5, and a second synchronous position detection unit 8-5.
The control terminal 8--6 is connected to the synchronous position detecting section 8-6, and determines whether or not the switch is connected to the multiplying circuit 8-2, and sets a synchronous position detection range depending on whether normal reception or intermittent reception is performed.
3 is provided.
【００３９】次に前記第８の実施の形態のデータ受信装
置の動作について説明する。まず、低速クロック８−１
は常に動作をし、逓倍回路８−２は低速クロックを通常
受信（音声連続受信やデータ連続受信）時にデータ受信
部が動作するクロックにまで引き上げ、制御端子８−３
は通常受信（音声連続受信やデータ連続受信）時にはス
イッチを逓倍回路８−２に切り替えるように、間欠受信
時にはスイッチを低速クロックがそのまま供給されるよ
うに切り替える制御をし、さらに同期位置検出範囲設定
部８−４、第１の同期位置検出部８−５、第２の同期位
置検出部８−６に、通常受信時か間欠受信時かを指示
し、同期位置検出範囲設定部８−４では、制御端子８−
３の制御により、間欠受信時には同期位置検出範囲を広
げて低速クロックで動作することによる同期ずれを吸収
し、第１の同期位置検出部８−５では、制御端子８−３
によって間欠受信時であると指示された場合には、検出
範囲が広く設定されるため、希望する既知信号区間以外
に間違って同期位置が検出される確率を減少させるため
に、もっともらしい位置の上位２個所を選び、その区間
での相関パワーが両者である値ｘ以上の差があれば、大
きいパワーの方が同期位置であると判断する。また、両
者の差がある値ｘ以内であれば、その両者の区間で、第
２の同期位置検出部８−６において既知信号区間以外の
既知信号（スチールフラグなど）を使って相関パワーを
取り直し、得られた両者の相関パワーのうち大きい方を
同期位置として決定する。検出された同期位置で、デー
タ復調部８−７では受信データが復調される。なお、値
ｘの決め方については、前記第７の実施の形態で説明し
たようにして定める。Next, the operation of the data receiving apparatus according to the eighth embodiment will be described. First, the low-speed clock 8-1
Always operates, and the multiplying circuit 8-2 raises the low-speed clock to the clock at which the data receiving section operates during normal reception (continuous voice reception or continuous data reception), and controls the control terminal 8-3.
Controls the switch so that the switch is switched to the multiplying circuit 8-2 during normal reception (continuous voice reception or continuous data reception), and controls the switch so that the low-speed clock is supplied as it is during intermittent reception. The synchronization position detection range setting unit 8-4 instructs the unit 8-4, the first synchronization position detection unit 8-5, and the second synchronization position detection unit 8-6 to perform normal reception or intermittent reception. , Control terminal 8-
In the intermittent reception, the control of the control terminal 8-3 is performed by widening the synchronous position detection range and absorbing the synchronization deviation caused by the operation with the low-speed clock.
If it is instructed that intermittent reception is performed, the detection range is set wide, and in order to reduce the probability that a synchronization position is erroneously detected in a section other than the desired known signal section, a higher-ranking position is assumed. Two locations are selected, and if there is a difference between the correlation powers in that section that is equal to or greater than the value x, it is determined that the larger power is the synchronous position. If the difference between the two is within a certain value x, the correlation power is re-acquired in the second synchronous position detecting section 8-6 using a known signal (such as a steal flag) other than the known signal section in both sections. , The greater of the obtained correlation powers is determined as the synchronization position. At the detected synchronization position, the data demodulation unit 8-7 demodulates the received data. The method of determining the value x is determined as described in the seventh embodiment.
【００４０】このように、前記第８の実施の形態のデー
タ受信装置によれば、データ受信部に供給するクロック
を制御することで、低消費電力化が図れ、前記第７の実
施の形態のデータ受信装置と比較して、間欠受信時にお
ける同期位置の誤検出の確率を減少させることができる
という利点を有する。As described above, according to the data receiving apparatus of the eighth embodiment, the power consumption can be reduced by controlling the clock supplied to the data receiving unit. Compared with the data receiving apparatus, there is an advantage that the probability of erroneous detection of the synchronization position at the time of intermittent reception can be reduced.
【００４１】（第９の実施の形態）図９は、本発明の第
９の実施の形態のデータ受信装置の構成を示すものであ
る。図９においてデータ受信装置は、スイッチに接続さ
れる高速クロック９−１と、スイッチがつながった場合
には高速クロック９−１とバッファ９−４に接続する分
周回路９−２と、スイッチとデータ受信部９−５に接続
するバッファ９−４と、バッファ９−４に接続するデー
タ受信部９−５とから構成されている。なお、データ受
信装置は、スイッチに接続され、スイッチを分周回路９
−２に接続するかしないかを切り替える制御端子９−３
を備えている。(Ninth Embodiment) FIG. 9 shows a configuration of a data receiving apparatus according to a ninth embodiment of the present invention. In FIG. 9, the data receiving device includes a high-speed clock 9-1 connected to the switch, a frequency divider 9-2 connected to the high-speed clock 9-1 and the buffer 9-4 when the switch is connected, It comprises a buffer 9-4 connected to the data receiving unit 9-5 and a data receiving unit 9-5 connected to the buffer 9-4. The data receiving device is connected to a switch, and the switch is connected to a frequency divider 9.
-2 control terminal 9-3 for switching between connection and non-connection
It has.
【００４２】次に前記第９の実施の形態のデータ受信装
置の動作について説明する。まず、高速クロック９−１
は常に動作をし、制御端子９−３はスリープ時にはスイ
ッチを分周回路９−２に切り替えるように、音声やデー
タ受信時にはスイッチを高速クロック９−１がそのまま
供給されるように切り替える制御をし、動作クロックを
バッファ９−４に出力し、そのクロックでデータ受信部
９−５は動作する。Next, the operation of the data receiving apparatus according to the ninth embodiment will be described. First, the high-speed clock 9-1
Always operates, and the control terminal 9-3 controls the switch so that the switch is switched to the frequency dividing circuit 9-2 at the time of sleep, and the switch is switched so that the high-speed clock 9-1 is supplied as it is at the time of receiving voice or data. , An operation clock is output to the buffer 9-4, and the data receiver 9-5 operates with the clock.
【００４３】スリープ時にはスイッチを分周回路９−２
に切り替えるようにし、また音声やデータ受信時にはス
イッチを高速クロック９−１がそのまま供給されるよう
に切り替えるようにする理由の一つは、データ受信部で
の処理内容に応じて分周比すなわち処理タイミングを決
定できるので、スリープ状態から音声受信状態に移る際
に前記第１の実施の形態に比べて細かいタイミング設定
をすることができるようになるからである。In the sleep mode, the switch is set to a frequency dividing circuit 9-2.
One of the reasons why the switch is switched so that the high-speed clock 9-1 is supplied as it is when voice or data is received is that the frequency division ratio, that is, the processing is performed in accordance with the processing contents in the data receiving unit. This is because the timing can be determined, so that it is possible to make finer timing settings than in the first embodiment when shifting from the sleep state to the voice receiving state.
【００４４】このように、前記第９の実施の形態のデー
タ受信装置によれば、音声／データ受信状態かスリープ
状態かに応じて、クロックそのものの消費電力と並んで
高い消費電力を示すクロックのバッファに供給するクロ
ックを制御することで、低消費電力化が図れ、更に前記
第１の実施の形態のデータ受信装置と比較して、分周回
路９−２の位相を制御することで、スリープ状態から音
声受信状態に移る際に同期を精度良く合わせることがで
きるという利点を有する。As described above, according to the data receiving apparatus of the ninth embodiment, the clock having a high power consumption is displayed along with the power consumption of the clock itself according to the voice / data receiving state or the sleep state. By controlling the clock supplied to the buffer, low power consumption can be achieved, and by controlling the phase of the frequency dividing circuit 9-2 as compared with the data receiving apparatus of the first embodiment, the sleep mode can be reduced. This has the advantage that the synchronization can be adjusted with high accuracy when transitioning from the state to the voice receiving state.
【００４５】[0045]
【発明の効果】本発明は前記実施の形態の説明から明ら
かなように、スリープ状態など様々な機能が動作しなく
て良い、または低速で動作すれば良いという状況におい
て、供給するクロックを供給停止あるいは低速化させる
ことで低消費電力化が図れるという効果を有する。According to the present invention, as apparent from the description of the above embodiment, the supply of the clock to be supplied is stopped in the situation that various functions such as the sleep state do not need to operate or the operation only needs to be performed at a low speed. Alternatively, there is an effect that power consumption can be reduced by reducing the speed.
【図１】本発明の第１の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 1 is a block diagram showing a configuration of a data receiving device according to a first embodiment of the present invention;
【図２】本発明の第２の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 2 is a block diagram showing a configuration of a data receiving device according to a second embodiment of the present invention;
【図３】本発明の第３の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 3 is a block diagram showing a configuration of a data receiving device according to a third embodiment of the present invention;
【図４】本発明の第４の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 4 is a block diagram showing a configuration of a data receiving device according to a fourth embodiment of the present invention;
【図５】本発明の第５の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 5 is a block diagram illustrating a configuration of a data receiving device according to a fifth embodiment of the present invention;
【図６】本発明の第６の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 6 is a block diagram showing a configuration of a data receiving device according to a sixth embodiment of the present invention;
【図７】本発明の第７の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 7 is a block diagram showing a configuration of a data receiving device according to a seventh embodiment of the present invention;
【図８】本発明の第８の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 8 is a block diagram showing a configuration of a data receiving device according to an eighth embodiment of the present invention;
【図９】本発明の第９の実施の形態のデータ受信装置の
構成を示すブロック図、FIG. 9 is a block diagram showing a configuration of a data receiving device according to a ninth embodiment of the present invention;
【図１０】従来のデータ受信装置の一構成例を示すブロ
ック図である。FIG. 10 is a block diagram illustrating a configuration example of a conventional data receiving device.
１−１、２−１、３−１、４−１、５−１ 低速クロッ
ク ６−１、７−１、８−１ 低速クロック １−２、２−２、６−２、７−２、８−２ 逓倍回路 １−３、２−３、４−３、５−３、６−３ 制御端子 ７−３、８−３、９−３ 制御端子 １−４、９−５、１０−２ データ受信部 ２−４、５−５ 選択部 ２−５−１〜２−５−ｎ、３−４−１〜３−４−ｎ ブ
ロック１〜ｎ ４−５−１〜４−５−ｎ、５−６−１〜５−６−ｎ ブ
ロック１〜ｎ ３−２−１〜３−２−ｍ、４−２−１〜４−２−ｍ 逓
倍回路１〜ｍ ５−２−１〜５−２−ｍ 逓倍回路１〜ｍ ３−３、４−４、５−４ 分配部 ６−４、７−４、８−４ 同期位置検出範囲設定部 ６−５、７−６、８−７ データ復調部 ７−５ 同期位置検出部 ８−５ 同期位置検出部１ ８−６ 同期位置検出部２ ９−１、１０−１ 高速クロック ９−２ 分周回路 ９−４ バッファ1-1, 2-1 3-1 4-1, 5-1 Low-speed clock 6-1 7-1, 8-1 Low-speed clock 1-2, 2-2, 6-2, 7-2, 8-2 Multiplier circuit 1-3, 2-3, 4-3, 5-3, 6-3 Control terminal 7-3, 8-3, 9-3 Control terminal 1-4, 9-5, 10-2 Data receiving unit 2-4, 5-5 Selection unit 2-5-1 to 2-5-n, 3-4-1 to 3--4-n Block 1 to n 4-5-1 to 4-5-n , 5-6-1 to 5-6-n Blocks 1 to n 3-2-1 to 3-2-m, 4-2-1 to 4-2-m Multiplier circuits 1 to m 5-2-1 5-2-m Multiplying circuits 1 to m 3-3, 4-4, 5-4 Distribution unit 6-4, 7-4, 8-4 Synchronous position detection range setting unit 6-5, 7-6, 8- 7 Data demodulation unit 7-5 Synchronous position detection unit 8-5 Synchronous position detection unit 1 8-6 Synchronous position detection 2 9-1,10-1 speed clock 9-2 divider circuit 9-4 Buffer
Claims (9)
け、通常受信（音声受信やデータ受信）時には低速クロ
ックを逓倍した高速クロックで動作をし、間欠受信時に
は逓倍回路をオフして低速クロックで動作するようにし
たことを特徴とするデータ受信装置。A low-speed clock oscillator and a multiplying circuit are provided, and operate at a high-speed clock obtained by multiplying the low-speed clock during normal reception (voice reception or data reception), and operate at a low-speed clock with the multiplication circuit turned off during intermittent reception. A data receiving apparatus characterized in that:
クには、低速クロックの供給もオフするようにしたこと
を特徴とする請求項１記載のデータ受信装置。2. The data receiving apparatus according to claim 1, wherein the supply of the low-speed clock is turned off to blocks that do not need to operate at the time of intermittent reception.
を設け、各機能で動作するのに必要最小限のクロックを
供給するようにしたことを特徴とするデータ受信装置。3. A data receiving apparatus comprising a low-speed clock oscillator and a plurality of multiplying circuits to supply a minimum necessary clock for operating each function.
クロックで動作するようにしたことを特徴とする請求項
３記載のデータ受信装置。4. The data receiving apparatus according to claim 3, wherein at the time of intermittent reception, the multiplication circuit is turned off to operate with a low-speed clock.
クには、低速クロックの供給もオフする請求項４記載の
データ受信装置。5. The data receiving apparatus according to claim 4, wherein the supply of the low-speed clock is also turned off to blocks that do not need to operate during intermittent reception.
ルの受信には、低速クロックで動作することによる誤差
を吸収するだけの復調範囲を設けるようにしたことを特
徴とするデータ受信装置。6. The data receiving apparatus according to claim 1, wherein at the time of intermittent reception, a demodulation range for absorbing an error caused by operating at a low speed clock is provided for reception of a paging channel.
との相関パワーを使って決定する場合、相関パワーの大
きい順に２つを選び、その差がある値ｘ以上である場合
には、大きい方が同期位置を示すと判断し、ページング
チャネルを復号するようにしたことを特徴とする請求項
６記載のデータ受信装置。7. A signal whose synchronization position is known (unique word)
If the difference is larger than a certain value x, it is determined that the larger one indicates the synchronization position, and the paging channel is decoded. 7. The data receiving apparatus according to claim 6, wherein:
既知信号（ユニークワード）以外の既知情報（スチール
フラグ、パイロットシンボル等）を使って、両者の相関
パワーを求め、大きい方が同期位置を示すと判断し、ペ
ージングチャネルを復号するようにしたことを特徴とす
る請求項７記載のデータ受信装置。8. If the difference is less than x, then:
Using known information (steal flag, pilot symbol, etc.) other than a known signal (unique word), the correlation power between the two is obtained, and it is determined that the larger one indicates the synchronization position, and the paging channel is decoded. The data receiving device according to claim 7, wherein
信（音声受信やデータ受信）時にはバッファを高速クロ
ック側に接続し、間欠受信時には分周回路を通した低速
クロック側に接続して動作するようにしたことを特徴と
するデータ受信装置。9. A high-speed clock and a frequency dividing circuit are provided, and a buffer is connected to the high-speed clock during normal reception (voice reception or data reception), and connected to a low-speed clock through the frequency dividing circuit during intermittent reception. A data receiving apparatus characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263803A JPH1094019A (en) | 1996-09-13 | 1996-09-13 | Data receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8263803A JPH1094019A (en) | 1996-09-13 | 1996-09-13 | Data receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1094019A true JPH1094019A (en) | 1998-04-10 |
Family
ID=17394475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8263803A Pending JPH1094019A (en) | 1996-09-13 | 1996-09-13 | Data receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1094019A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001285971A (en) * | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US6542727B1 (en) | 1999-02-19 | 2003-04-01 | Fujitsu Limited | Receiving control apparatus and method thereof |
| JP2003519993A (en) * | 1999-12-30 | 2003-06-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Reduction of power consumption by increasing standby time in wireless communication devices |
| US6950673B2 (en) * | 2001-09-05 | 2005-09-27 | Nec Corporation | Cellular phone terminal and intermittent reception control method to be used in a cellular phone terminal |
| JP2006229580A (en) * | 2005-02-17 | 2006-08-31 | Nec Corp | Mobile communication terminal and its clock control method |
| JP2010523022A (en) * | 2007-03-23 | 2010-07-08 | シリコン イメージ，インコーポレイテッド | Power-saving clocking technology |
| US8723576B2 (en) | 2011-03-28 | 2014-05-13 | Renesas Electronics Corporation | Clock generation circuit, processor system using same, and clock frequency control method |
| EP2869160A1 (en) * | 2013-10-30 | 2015-05-06 | EM Microelectronic-Marin SA | Electronic circuit with a sleep mode |
-
1996
- 1996-09-13 JP JP8263803A patent/JPH1094019A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542727B1 (en) | 1999-02-19 | 2003-04-01 | Fujitsu Limited | Receiving control apparatus and method thereof |
| JP2003519993A (en) * | 1999-12-30 | 2003-06-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Reduction of power consumption by increasing standby time in wireless communication devices |
| JP2001285971A (en) * | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US6950673B2 (en) * | 2001-09-05 | 2005-09-27 | Nec Corporation | Cellular phone terminal and intermittent reception control method to be used in a cellular phone terminal |
| JP2006229580A (en) * | 2005-02-17 | 2006-08-31 | Nec Corp | Mobile communication terminal and its clock control method |
| JP4687135B2 (en) * | 2005-02-17 | 2011-05-25 | 日本電気株式会社 | Mobile communication terminal and clock control method thereof |
| JP2010523022A (en) * | 2007-03-23 | 2010-07-08 | シリコン イメージ，インコーポレイテッド | Power-saving clocking technology |
| JP2014032681A (en) * | 2007-03-23 | 2014-02-20 | Silicon Image Inc | Power-saving clocking technique |
| US8723576B2 (en) | 2011-03-28 | 2014-05-13 | Renesas Electronics Corporation | Clock generation circuit, processor system using same, and clock frequency control method |
| US9252752B2 (en) | 2011-03-28 | 2016-02-02 | Renesas Electronics Corporation | Clock generation circuit, processor system using same, and clock frequency control method |
| EP2869160A1 (en) * | 2013-10-30 | 2015-05-06 | EM Microelectronic-Marin SA | Electronic circuit with a sleep mode |
| US9477256B2 (en) | 2013-10-30 | 2016-10-25 | Em Microelectronic-Marin Sa | Electronic circuit with a sleep mode and a bypass connection for conveying a slow clock signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199039B2 (en) | Power consumption reduction circuit, wireless communication device using the same, and power consumption reduction method in wireless communication device | |
| CA2001775C (en) | Mobile telephone system with intermittent control of receiver components in standby state | |
| US6084922A (en) | Waiting circuit | |
| KR860000638B1 (en) | A receiver | |
| JP2002108490A (en) | Clock supply circuit | |
| KR0153351B1 (en) | Radio paging receiver capable of reducing average power consumption | |
| JPH1094019A (en) | Data receiver | |
| JP3308481B2 (en) | Correlation value calculation device | |
| KR960020028A (en) | Receiver of Direct Diffusion Communication System Using Window Filter | |
| US6928293B2 (en) | Apparatus and method for receiving quick paging message in mobile station | |
| JP2001186051A (en) | Data signal discrimination circuit and method | |
| JPH06311087A (en) | Radio selection calling receiver | |
| JP3397238B2 (en) | Mobile station and AFC control method in mobile station | |
| JP3567833B2 (en) | Information terminal | |
| JP3073670B2 (en) | Intermittent reception receiver | |
| JPH07326998A (en) | Intermittent receiver | |
| JP3389140B2 (en) | Intermittent receiver | |
| JP3445186B2 (en) | CDMA receiver | |
| JP2908429B1 (en) | Multiple synthesizer control system for simplified mobile phone and multiple synthesizer control method | |
| KR100374036B1 (en) | Apparatus and method for controlling pll to receive quick paging message in mobile communication terminal | |
| JPH0897741A (en) | Digital data receiver | |
| JP2002064408A (en) | Paging mode control method | |
| KR20000023564A (en) | Semiconductor integrated circuit for communication and battery saving method for the same | |
| JP2003188793A (en) | System lsi and mobile communication terminal | |
| JP3134530B2 (en) | FSK receiver |