JP4676892B2 - チップオンガラス液晶表示器およびそのためのデータ伝送方法 - Google Patents

チップオンガラス液晶表示器およびそのためのデータ伝送方法 Download PDF

Info

Publication number
JP4676892B2
JP4676892B2 JP2006019546A JP2006019546A JP4676892B2 JP 4676892 B2 JP4676892 B2 JP 4676892B2 JP 2006019546 A JP2006019546 A JP 2006019546A JP 2006019546 A JP2006019546 A JP 2006019546A JP 4676892 B2 JP4676892 B2 JP 4676892B2
Authority
JP
Japan
Prior art keywords
source driver
transceiver
source
control
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006019546A
Other languages
English (en)
Other versions
JP2006251776A (ja
Inventor
チェン シェン−ル
チェン ジュン−ゾン
チェン イン−リェ
Original Assignee
ハイマックス テクノロジーズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハイマックス テクノロジーズ リミテッド filed Critical ハイマックス テクノロジーズ リミテッド
Publication of JP2006251776A publication Critical patent/JP2006251776A/ja
Application granted granted Critical
Publication of JP4676892B2 publication Critical patent/JP4676892B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H02J7/04Regulation of charging current or voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/50Reuse, recycling or recovery technologies
    • Y02W30/84Recycling of batteries or fuel cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

関連出願
本出願は、2005年3月11日に出願された台湾特許出願第94107567号の恩恵を主張し、その開示は、全体を参照することにより本明細書に援用される。
開示の分野
[0001]本開示は、一般に液晶表示器に関し、より詳細には、製造複雑性を低減しかつ信号品質を改善するための独特の回路構成を有するチップオンガラス液晶表示器に関する。
開示の背景
[0002]液晶表示器(LCD)は、軽量、平坦性、および低放射のために、コンピュータモニタまたはTVでの使用のためにますます一般的になっている。カラー、コントラスト、および輝度などのLCDの表示品質の改善に加えて、LCD製造業者は、価格および製造時間を低減するために、製造プロセスを改善しようと試みている。
[0003]一般に、LCDは、その液晶パネルを駆動するために、タイミングコントローラ、ソースドライバ、および少なくとも1つのゲートドライバを含む。従来のLCDにおいて、タイミングコントローラは、制御印刷回路ボード上に溶接され、ソースドライバは、Xボード上に溶接され、かつゲートドライバは、Yボード上に溶接される。制御印刷回路ボードは、フレキシブル印刷回路ボード(FPC)を介してXボードに接続し、一方XボードおよびYボードは、それぞれ他のFPCを介して液晶パネルに接続する。したがって、従来のLCDは、パネルに接続する少なくとも3つのボードを必要とし、したがって製造プロセスは複雑である。製造プロセスを簡単にするために、チップオンガラス(COG)LCDが開発された。
[0004]図1は、従来のCOGLCDの図である。COGLCD100は、パネル110、複数のソースドライバ112、少なくとも1つのゲートドライバ114、印刷回路ボード120、および複数のフレキシブル印刷回路ボード130を含む。ソースドライバ112およびゲートドライバ114は、パネル110のガラス基板上に配置され、かつフレキシブル印刷回路ボード130を介して印刷回路ボード120に電気的に接続される。タイミングコントローラ(図1に図示せず)は、印刷回路ボード120上に配置され、ソースドライバ112およびゲートドライバ114に画像データおよび制御信号を出力する。COGLCD100において、3個の代わりにただ1個のボード(PCB120)を、FPC130を介してパネル110に接続する必要がある。したがって、製造プロセスは、チップオンガラス技術を使用して実装されない従来のLCDの製造プロセスと比べて簡単にされている。
[0005]しかしながら、従来のCOGLCDの製造プロセスは、それが多くのフレキシブル印刷回路ボードをまだ必要とするので、まだ複雑である。図1に示されるように、従来のCOGLCDにおけるフレキシブル印刷回路ボードの数は11である。さらに、従来のCOGLCDにおける多くの数のフレキシブル印刷回路ボードは、液晶パネルに接続するための多数の接触点を必要とする。したがって、電気接触障害の可能性は、接触点の数とともに増大する。
[0006]したがって、フレキシブル印刷回路ボードの必要な数をさらに低減するCOGLCDの必要がある。
開示の概要
[0007]本開示は、表示デバイスのガラス基板上に配置された回路およびガラス基板上に配置されない他の回路を接続する、接続点の必要な数を低減する独特の回路構成を有する表示デバイスを提案する。表示デバイスは、画像の表示を制御するためのソースドライバおよび/またはゲートドライバなどの駆動回路を使用する、液晶表示器(LCD)または他のタイプの表示器であり得る。
[0008]例示的な表示器は、ガラス基板、複数の直列接続されたソースドライバ、および少なくとも1つのゲートドライバを含む。ソースドライバおよび少なくとも1つのゲートドライバは、例えばチップオンガラス技術を使用してガラス基板上に配置される。表示器は、さらに、印刷回路ボードなどの少なくとも1つのフレキシブルコネクタを含む。各少なくとも1つのフレキシブルコネクタは、選択された1つのソースドライバに対応する。選択された1つのソースドライバは、対応付けられたフレキシブルコネクタから画像データおよび制御情報を受信し、かつ画像データおよび制御情報を少なくとも1つの隣接するソースドライバに伝えるように構成される。1つの態様において、少なくとも1つのフレキシブルコネクタは、画像データおよび制御情報の遅延およびひずみが、ソースドライバに許容可能であるように配置される。
[0009]一実施形態によれば、画像データおよび制御情報は、ガラス基板上に配置されていないタイミングコントローラなどの制御回路によって提供される。制御回路は、少なくとも1つのフレキシブルコネクタを介して表示器に結合する回路ボード上に配置されることができる。
[0010]本開示による例示的なソースドライバは、両方とも画像データおよび制御情報を受信するように構成される第1の受信器および第2の受信器を含み、第1の送受信器および第2の送受信器は両方とも、少なくとも1つの隣接するソースドライバに結合される。駆動ユニットは、表示器を駆動するために画像データおよび制御情報に基づき駆動電圧を生成するように提供される。バススイッチは、第1の送受信器および第2の送受信器を選択的に結合する。ソースドライバが、二方向送信モードで動作するように設定されるとき、第1の送受信器および第2の送受信器は分離される。第1の送受信器は、第1の受信器から画像データおよび制御情報を受信し、かつ第2の送受信器は、第2の受信器から画像データおよび制御情報を受信する。ソースドライバが、単一方向送信モードで動作するように設定されるとき、第1の送受信器および第2の送受信器は接続される。第1の送受信器によって受信される画像データおよび制御情報は、第2の送受信器に送信される。
[0011]開示の他の目的、特徴、および利点は、好ましいが限定しない実施形態の以下の詳細な記載から明らかになるであろう。以下の記載は、添付の図面を参照して行われる。
開示の詳細な説明
[0024]図2は、本開示による例示的なチップオンガラス(COG)液晶表示器(LCD)のブロック図である。LCD200は、パネル210、複数のソースドライバ(S/D)212(1)−212(10)、少なくとも1つのゲートドライバ214、印刷回路ボード220、およびフレキシブル印刷回路ボード(FPC)230および232を含む。ソースドライバ212およびゲートドライバ214は、チップオンガラス技術を使用してパネル210のガラス基板上に配置される。タイミングコントローラ225は、それぞれフレキシブル印刷回路ボード230および232を介して、ソースドライバ212(3)および212(8)に画像データおよび制御信号を出力するために印刷回路ボード220上に配置される。次に、ガラス基板上のワイヤを使用して、ソースドライバ212(3)は、隣接するソースドライバ212(1)、212(2)、212(4)、および212(5)に画像データおよび制御信号を送信し、かつソースドライバ212(8)は、隣接するソースドライバ212(5)、212(6)、212(7)、212(8)、および212(10)に画像データおよび制御信号を送信する。制御信号に基づいて、ゲートドライバ214に最も近いソースドライバ212(1)などソースドライバの1つは、ゲートドライバ214に対するゲート制御信号Gを生成する。ゲートドライバ214に最も近いソースドライバを選択することは、ソースドライバとゲートドライバ214との間に結合されるワイヤの長さを低減し、これは、ワイヤによって引き起こされるゲート制御信号Gのひずみおよび遅延を低減する。ソースドライバ212(1)以外の全てのソースドライバは、また、ゲート制御信号Gを生成するために使用されることができる。この実施形態において、フレキシブル印刷回路ボードの数は、2個に低減される。
[0025]各ソースドライバ212は、第1の動作モードおよび第2の動作モードの少なくとも1つを有する。ソースドライバ212(3)およびソースドライバ212(8)は、二方向送信を実行するように第1の動作モードに設定される。それぞれソースドライバ212(3)およびソースドライバ212(8)は、タイミングコントローラ225から画像データおよび制御信号を受信し、かつその右側および左側の両方に隣接するソースドライバにそれらを送信する。例えば、ソースドライバ212(3)は、ソースドライバ212(3)の両側に位置する両方の隣接するソースドライバ212(2)および214(4)に、画像データおよび制御信号を同時に送信する。ソースドライバ212(1)、212(2)、212(4)−212(7)、212(9)、および212(10)は、単一方向送信を実行する第2の動作モードに設定され、かつタイミングコントローラ225に直接接続されない。それぞれソースドライバ212(1)、212(2)、212(4)−212(7)、212(9)、および212(10)は、右(または左)側のソースドライバから画像データおよび制御信号を受信し、かつ左(または右)側のソースドライバへそれらを送信する。例えば、ソースドライバ212(2)は、一方側でソースドライバ212(3)から画像データおよび制御信号を受信し、かつ他方側でソースドライバ212(1)にそれらを送信する。実施形態において、LCD200は、10個のソースドライバおよび2個のフレキシブル印刷回路ボード230および232を有する大きなスクリーンモニタである。フレキシブル印刷回路ボードの数は、信号のひずみおよび遅延が許容される限り、2個に制限されない。
[0026]この実施形態において、ソースドライバは、ソースドライバ212(1)−212(5)を含む左側グループと、ソースドライバ212(6)−212(10)を含む右側グループとに分割される。寄生容量および抵抗によって引き起こされる信号のひずみおよび遅延が最小化されるように、フレキシブル印刷回路ボード230は、左側グループの中央ソースドライバ212(3)に接続し、かつフレキシブル印刷回路ボード232は、右側グループの中央ソースドライバ212(8)に接続する。一方、ソースドライバは、3個より多いグループに分割されることもでき、各グループは、信号のひずみおよび遅延が許容される限り、フレキシブル印刷回路ボードを介してタイミングコントローラに直接接続する。
[0027]他の実施形態において、FPC230は、ソースドライバ212(5)に接続され、かつFPC232は、ソースドライバ212(6)に接続される。全てのソースドライバは、単一方向送信を実行するように設定される。動作において、画像データおよび制御信号は、それぞれFPC230および232を介してソースドライバ212(5)および212(6)に伝えられる。ソースドライバ212(5)および212(6)は、次に、同一グループにおける他のソースドライバに画像データおよび制御信号を提供する。
[0028]他の実施形態によれば、ソースドライバ212は、ただ1つのドライバグループを形成する。タイミングコントローラ225は、ただ1つのフレキシブル印刷回路ボードを介して選択されたソースドライバの1つに接続される。選択されたソースドライバは、フレキシブル印刷回路ボードを介してタイミングコントローラ225から画像データおよび制御信号を受信し、かつフレキシブル印刷回路ボードに直接接続されていない他のソースドライバに画像データおよび制御信号を送信する。
[0029]図3は、本開示によるさらに他の実施形態によるCOGLCD250を示す。LCD200とは異なり、LCD250は、さらにパネル210の右側に追加のゲートドライバ216を含む。ゲートドライバ214および216は、ともに2つの側からパネル210を駆動する。LCD250の他の要素は、LCD200の要素と同一であり、再びここでは記載されない。
[0030]図4は、LCDのソースドライバおよびゲートドライバの例示的な制御信号の図である。制御信号は、ゲート制御信号Gおよびソース制御信号Sを含む。ゲート制御信号Gは、フレームの開始を表すゲートドライバ開始信号STV、ゲートラインをイネーブルするゲートクロック信号CPV、およびゲートラインのイネーブルにされた期間を画定するゲートドライバ出力イネーブル信号OEVを含む。ソース制御信号Sは、水平ラインのデータの準備を開始することをソースドライバに通知するソースドライバ開始信号STH、データ受信を開始するデータイネーブル信号DE、データラインに駆動電圧を出力することを開始するロード信号TP、および偏光反転を制御する偏光制御信号POLを含む。
[0031]ソースドライバ開始信号STHがアサートされたとき、ソースドライバ212は、データを受信する準備を開始する。期間td1の後、データイネーブル信号DEは、タイミングコントローラ225がソースドライバ212へ画像データの出力を開始するようにアサートされる。ソースドライバ212は、偏光制御信号POLによって指定された偏光に基づき駆動電圧を生成し、次に負荷信号Tpにしたがってパネル210に駆動電圧を出力する。
[0032]従来のLCD100において、制御信号は、各ソースドライバ112およびゲートドライバ114に直接タイミングコントローラによって出力される。各制御信号は、信号を送信するために少なくとも1つのワイヤを必要とする。したがって多数のワイヤが必要である。増大された数のワイヤの結果として、タイミングコントローラとソースドライバとの間、およびタイミングコントローラとゲートドライバとの間のワイヤの寄生容量および抵抗によって引き起こされるひずみおよび遅延を受ける。
[0033]例示的なLCDにおいて、タイミングコントローラ225は、制御信号を制御ビットストリームCに組み込み、かつワイヤによってソースドライバ212へそれを送信する。例えば、制御信号は、それぞれ制御信号に関連するイベントを表す複数の制御パケットにパックされることができる。タイミングコントローラ225は、ターゲット識別を使用して、制御パケットを受信するための1つのソースドライバ212を指定する。ターゲット識別は、例えば、各ソースドライバを識別するために制御パケットに含まれる。制御パケットを受信した後、ソースドライバ212は、制御信号を生成するために制御パケットを復号する。制限された数のソースドライバだけが、タイミングコントローラに接続するために必要であるので、制御信号を送信するために必要なワイヤの数は、著しく低減される。
[0034]各ソースドライバ212は、制御パケット内のターゲット識別をビルトイン識別と比較することによって、受信された制御パケットが、それ自身に関するものであるかどうかを識別するために、ビルトイン識別コードなどの関連付けられた識別を有する。
[制御ビットストリームの送信プロトコル]
[0035]本開示の例示的なLCDにおいて、タイミングコントローラ225は、ただ1つのワイヤを介して制御ビットストリームCをソースドライバに送信する。制御ビットストリームCは、プルハイイベントまたはプルローイベントなどのそれぞれ対応する制御信号のイベントを表す複数の制御パケットを含む。制御パケットを受信した後、ソースドライバ212は、それに応じてハイに引き上げるまたはローに引き下げることによって、対応する制御信号を生成する。
[0036]図5は、制御パケットの例示的なフォーマット図である。制御パケットは、ヘッダフィールド310と、制御フィールド312およびデータフィールド314を含む制御アイテムとを含む。ヘッダフィールド310は、パケットの開始を識別するための所定のパターンを記録する。例えば所定のパターンは、0×11111として指定される。制御フィールド312は、STHイベント、TPイベント、プルハイイベント、プルローイベント、および初期化イベントなどのイベントのタイプを記録する。データフィールド314は、イベントのパラメータを記録する。
[0037]一実施形態によれば、各制御パケットは16ビットを有する。他の数のデータビットを使用することができる。制御パケットが、デュアルエッジサンプリングによって受信されるなら、それは、1つの制御パケットを読み取るために8クロック必要とする。換言すれば、プルハイイベントおよびプルローイベントによって生成される制御信号は、少なくとも8クロックの持続期間に関してハイレベルのままでなければならない。制御信号POL、CPV、STV、OEVは、それぞれプルハイイベントおよびプルローイベントによって生成されることができる。制御信号STHおよびTPなどの8クロック未満の持続期間を有する制御信号は、それぞれSTHイベントおよびTPイベントによって生成される。STHイベント/TPイベントを受信した後、ソースドライバは、所定の期間td2/tw1に関して制御信号STH/TPをハイに引き上げ、次に制御信号STH/TPをローに引き下げる。制御パケットを受信するためのサンプリング方法は、デュアルエッジサンプリングに限定されない。立ち上がりエッジサンプリングまたは立ち下がりエッジサンプリングなどの他のタイプのサンプリングも、使用されることができる。
[0038]制御パケットが、STHイベントを記録する制御フィールド312を含むなら、対応するデータフィールド314は、ターゲット識別を記録する。ソースドライバ212(1)−212(10)が、それぞれ0×0001−0×1010のビルトイン識別を有すると仮定する。STHイベントを有する制御パケットを受信した後、ソースドライバは、制御パケットのターゲット識別をビルトイン識別と比較する。一致に応答して、ソースドライバは、制御信号STHをハイに引き上げ、次に期間td2の後、制御信号STHをローに引き下げる。
[0039]図4に示されるように、制御信号TPおよびCPVは、同時にハイに引き上げられる。したがって、TPイベントを有する制御パケットを受信した後、制御信号TPおよびCPVは、ハイに引き上げられる。制御信号TPは、次に期間tw1の後でローに引き下げられ、制御信号CPVは、CPVのプルローイベントを有する制御パケットを受信した後でローに引き下げられる。
[0040]制御信号POL、STV、およびOEVは、プルハイイベントおよびプルローイベントによって生成される。プルハイイベントを記録する制御フィールド312を有する制御パケット、そのデータフィールド314は、どの信号がハイに引き上げられるべきかを指定する。プルローイベントを記録する制御フィールド312を有する制御パケット、そのデータフィールド314は、どの信号がローに引き下げられるべきかを指定する。
[0041]制御パックの制御フィールド312は、ソースドライバのファンアウトなどのいくつかの種類の初期化を設定するための初期化イベントを記録することができる。他の種類のイベントは、制御パケットによって表されることもできる。
[0042]実施形態において、ただ1つのワイヤが、制御ビットストリームCを送信することを必要とする。したがって、タイミングコントローラとソースドライバとを接続するワイヤの数は、非常に低減される。その結果、回路のレイアウトは単純化され、安定性は強化される。さらに、制御ビットストリームCは、制御信号の一部だけを統合し、制御信号の他の部分が独立したワイヤで送信されるままにすることができる。制御信号の全てが、制御ビットストリームに統合されるのではないが、ワイヤの数は低減される。
[ソースドライバ]
[0043]図6は、本開示による例示的なソースドライバを示す。ソースドライバ212は、受信器410、412、送受信器413、415、バススイッチ422、波形発生器420、421、および駆動ユニット434を含む。送受信器413は、制御送受信器414およびデータ送受信器424を含み、送受信器415は、制御送受信器416およびデータ送受信器426を含む。
[0044]バススイッチ422は、2つのスイッチSW1およびSW2を含む。ソースドライバ212(3)または212(8)が、第1の動作モードで動作するとき、バススイッチは、制御送受信器416および416が分離され、かつデータ送受信器424および426が互いから分離されるように、スイッチSW1およびSW2をオフにする。したがって、受信器410によって受信された制御ビットストリームC1および画像データD1は、それぞれ制御送受信器414およびデータ送受信器424に送信され、かつ受信器410によって受信された制御ビットストリームC2および画像データD2は、それぞれ制御送受信器416およびデータ送受信器426に送信される。
[0045]212(1)−212(2)、212(4)−212(7)、212(9)、または212(10)などのソースドライバが、第2の動作モードで動作するとき、受信器410および412は、ディスエーブルにされ、バススイッチは、送受信器413および415が互いに接続されるように、スイッチSW1およびSW2をオンにする。したがって、データ送受信器424および426は接続され、かつ制御送受信器414および416は接続される。したがって、ソースドライバは、指定された送信方向に応答して、次の隣接するソースドライバに受信された制御ビットストリームおよび画像データを送信することができる。
[0046]波形発生器420および421は、STH(1)、STH(2)、POL(1)、POL(2)、TP(1)、TP(2)などのソース制御信号S、およびCPV(1)、CPV(2)、STV(1)、STV(2)、OEV(1)、OEV(2)などのゲート制御信号Gを生成するために、それぞれ制御ビットストリームC1およびC2を受信する。制御信号Gは、1つのソースドライバによって生成される。図2に示されるLCD200において、ゲートドライバ214に最も近い212(1)などの1つのソースドライバ212は、ゲート制御信号Gを生成し、一方他のソースドライバ212は生成しない。図3に示されるLCD250において、それぞれゲートドライバ214および216に最も近い212(1)および212(10)などの2つのソースドライバは、ゲートドライバ214および216のためのゲート制御信号Gをそれぞれ生成し、一方他のソースドライバ212は、任意のゲート制御信号を生成しない。
[0047]信号STHを受信するとき、駆動ユニット434は、信号POLに応答してアナログ駆動電圧に変換するために画像データDをラッチすることを始め、次に、負荷信号TPを受信した後、パネル210にアナログ駆動信号を送信する。
[0048]ソースドライバ212(3)などのソースドライバが、第1の動作モードで動作するとき、波形発生器420および421は、両方ともそれぞれ制御ビットストリームC1およびC2を受信するように作動され、ソース制御信号Sおよびゲート制御信号Gを生成する。制御ビットストリームC1およびC2は独立であり、かつ画像データD1およびD2は独立である。他方、ソースドライバ212(2)または212(4)などのソースドライバが、第2の動作モードで動作するように設定されるなら、制御ビットストリームC1は、制御ビットストリームC2であり、画像データD1は、画像データD2である。したがって、ただ1つの波形発生器420および421は、ソース制御信号Sおよびゲート制御信号Gを生成するように作動される。ソースドライバの第2の動作モードにおいて他の波形発生器は、ソース制御信号Sおよびゲート制御信号Gを生成するように、ディスエーブルされ、省略され、またはまだ作動されることができる。
[0049]図7は、図6の波形発生器のブロック図である。各波形発生器420および412は、パーサ451、ID認識器453、信号発生器460、およびイニシエータ470を含む。パーサ451は、制御パケットの制御フィールド312およびデータフィールド314を含む制御アイテムを解析するために制御ビットストリームCを受信し、かつ制御アイテムの内容に応じて、ID認識器453、信号発生器460、およびイニシエータ470に解析された制御アイテムを送り、この実施形態におけるSTHイベントであるアイデンティイベントを有する制御アイテムは、ID認識器453に送られ、プルハイイベントまたはプルローイベントを有する制御アイテムは、信号発生器460に設定され、初期化イベントを有する制御アイテムは、イニシエータ470に送られる。
[0050]図8は、図7におけるID認識器のブロック図である。認識器453は、比較器456を含む。各ソースドライバは、独特なチップ同一性IDpを有する。チップ同一性IDpは、例えば、ガラス基板上のソースドライバのピンを、ハイに引き上げまたはローに引き下げることによって外部的に設定される。チップ同一性IDpの制御パケットから抽出されたターゲット同一性IDtとの比較が一致したとき、比較器456は、信号STHをトリガする。信号STHの持続期間td2は、比較器456で事前設定される。
[0051]信号発生器460は、プルハイイベントを有する制御アイテムを受信した後、対応する信号をハイに引き上げる。信号発生器460が、プルローイベントを有する対応する制御アイテムを受信するまで、プルハイ信号のレベルは、維持される。図9は、制御信号POLの波形図である。プルハイイベントHを有する制御アイテムを受信するとき、信号発生器460は信号PHをハイに引き上げ、かつプルローイベントLを有する制御アイテムを受信するとき、信号発生器460は、信号PLをローに引き下げる。次に、信号PHおよび信号PLの結合は、信号POLである。CPV、STV、OEVなどの他の制御信号は、また上述の手順によって生成される。
[0052]しかしながら、波形発生器は、制御パケットを読み取るために8クロック必要であるので、制御信号TPなどの制御信号のハイレベルの持続期間時間が、8クロック未満であるなら、制御信号は、プルハイイベントまたはプルローイベントによって生成されるのに適していない。図10は、制御信号TPの生成を示す波形図である。制御信号TPのプルハイイベントHを有する制御アイテムを受信したとき、信号発生器460は、信号THをハイに引き上げ、次に所定の期間tw1をカウントし、次に信号TLをローに引き下げる。信号THと信号TLの結合は、制御信号TPである。
[0053]前述のようにプルハイイベントまたはプルローイベントによって生成されることに加えて、ゲート制御信号Gは、STHまたはTPなどのソース制御信号にしたがって生成されることができる。例えば、信号CPVは、制御信号STHにしたがって生成されてもよい。図4に示されるように、ソースドライバ212(1)の制御信号STHがアサートされるとき、そのカウンタが作動され、期間td6が経過した後、信号CPVはハイに引き上げられる。期間tw4が経過した後、信号CPVはローに引き下げられる。他の例によれば、信号STVは、制御信号STHにしたがって生成されてもよい。ソースドライバ212(1)の制御信号STHがアサートされるとき、期間td7が経過した後、信号STVはハイに引き上げられ、期間tw5が経過した後、次にローに引き下げられる。他の例によれば、信号OEVは、制御信号STHにしたがって生成される。ソースドライバ212(1)の制御信号STHがアサートされるとき、期間td8が経過した後、信号OEVはハイに引き上げられ、期間tw6が経過した後、ローに引き下げられる。
[0054]初期化イベントを有する制御アイテムを受信した後、イニシエータ470は、対応するパラメータを設定するためにDC値を出力する。
[0055]ソース制御信号が、タイミングコントローラによってではなくソースドライバ自身によって生成されるので、本開示の例示的なソースドライバは、制御信号崩壊を低減する。
[0056]さらに、ソースドライバは、ゲート制御信号を生成し、かつガラス基板上のワイヤを介してゲートドライバに信号を直接送るので、本開示の例示的なLCDは、タイミングコントローラとゲートドライバとの間のワイヤの数を低減する。したがって、送信ワイヤの長さが低減されるので、ゲート制御信号の品質は改善される。
[電力管理]
[0057]図11は、例えば、図2のソースドライバ212(1)−212(5)において実施される電力節約に関する収束送信方法のフローチャートである。第1に、ステップ610で、タイミングコントローラ225から最も遠いソースドライバ212(1)および212(5)は、ソースドライバを介してタイミングコントローラ225によって送信された画像データを受信し、次に電力節約モードに入る。例えば、ソースドライバ212(1)および212(5)は、データ送受信器424および426に関する電力をオフにする。次に、ステップ612で、タイミングコントローラ225から最も遠い距離を有する能動的なものであるソースドライバ212(2)および212(4)は、画像データを受信し、次にソースドライバ212(2)および212(4)のデータ送受信器424および426に関する電力をオフにするなど、電力節約モードに入る。次に、ステップ614で、ソースドライバ212(3)は、タイミングコントローラ225から画像データを受信し、次に電力節約モードに入る。電力節約モードにおいて、ソースドライバの制御送受信器416および414に関する電力が、オフにされないことに留意されたい。次に、ステップ616で、各ソースドライバ212(1)−212(5)は、負荷信号TPを受信し、パネル210の駆動を開始するために始動される。送信方法は、ソースドライバ212(6)−212(10)に加えることもできる。
[0058]図12は、例えば、図2のソースドライバ212(1)−212(5)において実施される電力節約に関する発散送信方法のフローチャートである。第1に、ソースドライバ212(1)−212(5)は、電力節約モードに入る。次に、ステップ622で、タイミングコントローラ225に最も近いソースドライバ212(3)は、タイミングコントローラ225によって送信された画像データを受信するように始動される。次に、ステップ624で、ソースドライバ212(2)および212(4)は、画像データを受信するために始動される。次に、ステップ626で、ソースドライバ212(1)および212(5)は、画像データを受信するために始動される。送信方法は、ソースドライバ212(6)−212(10)に加えることもできる。
[0059]電力節約モードにおいて、少なくともデータ送受信器および駆動ユニットに関する電力は、オフにされることができる。データ送受信器は、大きな電圧変動および電力消費を増大する高周波数を有する画像データを送信する。したがって、電力節約収束/発散送信方法は、電力を節約するために不必要なデータ送信を低減することができる。ソースドライバの制御送受信器の電力は、ソースドライバが、まだ制御ビットストリームを受信しかつ応答して動作できるように、オフにされるべきである。
[0060]収束送信方法および発散送信方法は、同時に加えられることができる。例えば、ソースドライバ212(1)−212(3)は、収束送信方法を使用することができ、一方ソースドライバ212(4)−212(5)は、発散送信方法を使用し、またはその逆である。他の修正は、本開示により当業者によって実施されることができる。
[0061]開示は、例によってかつ好ましい実施形態に関して記載されたが、本開示がそれに限定されないことが理解されるべきである。反対に、様々な修正および類似する構成ならびに手順を包含することが意図され、したがって、添付の請求項の範囲は、全てのそのような修正および類似する構成ならびに手順を含むように、最も広い解釈を許容されるべきである。
従来のCOGLCDの図である。 本開示による例示的なチップオンガラス(COG)液晶表示器(LCD)のブロック図である。 本開示による他の例示的なCOGLCDの機能ブロック図である。 LCDのソースドライバおよびゲートドライバの制御信号を示す。 制御パケットのフォーマット図である。 本開示の実施形態によるソースドライバのブロック図である。 図6の波形発生器のブロック図である。 図7のID認識器のブロック図である。 制御信号POLの波形図である。 制御信号TPの発生器の波形図である。 電力節約に関する収束送信方法のフローチャートである。 電力節約に関する発散送信方法のフローチャートである。
符号の説明
100、250…COGLCD、110、210…パネル、112、212(1)−212(10)…ソースドライバ、114、214、216…ゲートドライバ、120、220…印刷回路ボード、130、230、232…フレキシブル印刷回路ボード、200…LCD、225…タイミングコントローラ、310…ヘッダフィールド、312…制御フィールド、314…データフィールド、410、412…受信器、413、415…送受信器、420、421…波形発生器、422…バススイッチ、434…駆動ユニット、414、416…制御送受信器、424、426…データ送受信器、451…パーサ、453…ID認識器、460…信号発生器、470…イニシエータ。

Claims (15)

  1. ガラス基板と、
    前記ガラス基板上に配置された、複数の直列接続されたソースドライバおよび少なくとも1つのゲートドライバと、
    選択された1つの前記ソースドライバに対応する少なくとも1つのフレキシブルコネクタと
    を備え、
    前記選択された1つのソースドライバは、前記対応するフレキシブルコネクタから画像データおよび制御情報を受信して、前記選択された1つの前記ソースドライバに接続された二つの隣接するソースドライバへ前記画像データおよび前記制御情報を送信する二方向送信モードに設定され、
    前記ソースドライバの少なくとも1つは、全ての前記ソースドライバが前記画像データおよび前記制御情報を受信するように、相隣接するソースドライバの一方から他方へ前記画像データおよび前記制御情報を送信する単一方向送信モードに設定される、表示器。
  2. 前記少なくとも1つのフレキシブルコネクタは、前記ソースドライバの中央のソースドライバに結合される請求項1に記載の表示器。
  3. 前記少なくとも1つのフレキシブルコネクタは、少なくとも1つのフレキシブル印刷回路ボードを含む請求項1に記載の表示器。
  4. 液晶表示器(LCD)である請求項1に記載の表示器。
  5. 前記画像データおよび前記制御信号は、前記ガラス基板上に配置されていない制御回路によって提供される請求項1に記載の表示器。
  6. 前記複数のソースドライバおよび前記少なくとも1つのゲートドライバは、チップオンガラス技術を使用して前記ガラス基板上に配置される請求項1に記載の表示器。
  7. チップオンガラス液晶表示器に含まれるソースドライバであって、
    両方とも画像データおよび制御情報を受信するように構成される第1の受信器および第2の受信器と、
    両方とも少なくとも1つの隣接するソースドライバに結合される第1の送受信器および第2の送受信器と、
    前記表示器を駆動するために、前記画像データおよび前記制御情報に基づき駆動電圧を生成するように構成される駆動ユニットと、
    前記第1の送受信器および前記第2の送受信器に選択的に結合するように構成されたバススイッチと
    を備え、
    当該ソースドライバが二方向送信モードで動作するように設定されたとき、前記第1の送受信器および前記第2の送受信器は分離され、前記第1の送受信器は、前記第1の受信器から前記画像データおよび前記制御情報を受信し、かつ前記第2の送受信器は、前記第2の受信器から前記画像データおよび前記制御情報を受信し、
    当該ソースドライバが単一方向送信モードで動作するように設定されたとき、前記第1の送受信器および前記第2の送受信器は接続され、前記第1の送受信器によって受信された前記画像データおよび前記制御情報は、前記第2の送受信器に送信されるようになっている、ソースドライバ。
  8. 前記制御情報にしたがってソース制御信号およびゲート制御信号を生成するための、第1の波形発生器および第2の波形発生器をさらに備える請求項7に記載のソースドライバ。
  9. 当該ソースドライバが、単一方向送信モードでの動作に設定されるとき、前記第1の波形発生器はディスエーブルされ、
    前記第2の波形発生器は、前記ソース制御信号および前記ゲート制御信号を生成する請求項8に記載のソースドライバ。
  10. 当該ソースドライバが単一方向送信モードでの動作に設定されるとき、前記第1の受信器および前記第2の受信器は、同時に前記制御を受信する請求項8に記載のソースドライバ。
  11. 前記第1の送受信器は、第1の制御送受信器および第1のデータ送受信器を備え、かつ、
    前記第2の送受信器は、第2の制御送受信器および第2のデータ送受信器を備える請求項7に記載のソースドライバ。
  12. 前記画像データおよび前記制御情報は、タイミングコントローラによって提供される請求項7に記載のソースドライバ。
  13. 複数のソースドライバおよび少なくとも1つのゲートドライバを有するチップオンガラス液晶表示器におけるデータ送信方法であって、
    少なくとも1つのソースドライバを選択するステップと、
    前記選択されたソースドライバへ画像データおよび制御情報を入力するステップと、
    前記選択されたソースドライバに接続された二つの隣接するソースドライバへ前記画像データおよび前記制御情報を二方向送信モードで伝えるステップと、
    相隣接するソースドライバの一方から他方へ前記画像データおよび前記制御情報を単一方向送信モードで送信するステップと、
    を含む方法。
  14. 前記選択されたソースドライバおよび前記隣接するソースドライバは、直列に接続される請求項13に記載の方法。
  15. 前記表示器は、さらに基板を含み、かつ
    前記複数のソースドライバおよび前記少なくとも1つのゲートドライバは、チップオンガラス技術を使用して前記基板上に配置される請求項13に記載の方法。
JP2006019546A 2005-03-11 2006-01-27 チップオンガラス液晶表示器およびそのためのデータ伝送方法 Expired - Fee Related JP4676892B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094107567A TWI292569B (en) 2005-03-11 2005-03-11 Chip-on-glass liquid crystal display and transmission method thereof

Publications (2)

Publication Number Publication Date
JP2006251776A JP2006251776A (ja) 2006-09-21
JP4676892B2 true JP4676892B2 (ja) 2011-04-27

Family

ID=36970289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006019546A Expired - Fee Related JP4676892B2 (ja) 2005-03-11 2006-01-27 チップオンガラス液晶表示器およびそのためのデータ伝送方法

Country Status (4)

Country Link
US (1) US8040312B2 (ja)
JP (1) JP4676892B2 (ja)
KR (1) KR101200909B1 (ja)
TW (1) TWI292569B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI354250B (en) * 2006-07-14 2011-12-11 Au Optronics Corp Display panel module
JP4889457B2 (ja) * 2006-11-30 2012-03-07 株式会社 日立ディスプレイズ 液晶表示装置
TWI374427B (en) * 2007-04-16 2012-10-11 Novatek Microelectronics Corp Panel display apparatus and source driver thereof
JP2009128888A (ja) * 2007-11-28 2009-06-11 Sanyo Electric Co Ltd 液晶駆動回路
CN101527123B (zh) * 2008-03-07 2011-12-14 群康科技(深圳)有限公司 液晶显示装置
KR100986041B1 (ko) * 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
US20120086681A1 (en) * 2010-10-11 2012-04-12 Mc Technology Co., Ltd. Driving apparatus and display divice including the same
KR101992882B1 (ko) * 2011-11-17 2019-06-26 엘지디스플레이 주식회사 영상 표시장치의 구동장치와 그 구동방법
JP5681657B2 (ja) * 2012-02-27 2015-03-11 双葉電子工業株式会社 表示装置、表示装置の駆動回路、および表示装置の駆動方法
TWI466083B (zh) * 2012-07-05 2014-12-21 Novatek Microelectronics Corp 多分支介面平面顯示器
TWI485678B (zh) * 2012-09-17 2015-05-21 Novatek Microelectronics Corp 面板顯示裝置
CN103680374A (zh) * 2012-09-26 2014-03-26 联咏科技股份有限公司 面板显示装置
TWI550573B (zh) * 2013-12-19 2016-09-21 天鈺科技股份有限公司 顯示裝置及嵌入式時鐘資料的傳輸及處理方法
US10216302B2 (en) 2014-07-22 2019-02-26 Synaptics Incorporated Routing for an integrated display and input sensing device
CN105185325A (zh) * 2015-08-12 2015-12-23 深圳市华星光电技术有限公司 一种液晶显示驱动系统及驱动方法
CN113539194B (zh) * 2020-04-22 2023-05-02 咸阳彩虹光电科技有限公司 显示装置
TWI818786B (zh) * 2022-10-28 2023-10-11 友達光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950264A (ja) * 1995-08-09 1997-02-18 Hitachi Ltd 液晶表示モジュール
JP2003167560A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置並びにこれを用いたフラットパネル表示装置及びそのデータドライバ
JP2004145340A (ja) * 2002-10-21 2004-05-20 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US599082A (en) * 1898-02-15 Sebastian walter
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置
WO1994018809A1 (en) 1993-02-11 1994-08-18 Phares Louis A Controlled lighting system
US6388651B1 (en) 1995-10-18 2002-05-14 Kabushiki Kaisha Toshiba Picture control device and flat-panel display device having the picture control device
JP3671237B2 (ja) 1997-12-26 2005-07-13 カシオ計算機株式会社 表示装置
US5990802A (en) 1998-05-18 1999-11-23 Smartlite Communications, Inc. Modular LED messaging sign panel and display system
JP3691318B2 (ja) * 1999-09-30 2005-09-07 シャープ株式会社 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
KR100706742B1 (ko) * 2000-07-18 2007-04-11 삼성전자주식회사 평판 디스플레이 장치
US6985128B1 (en) 2000-07-31 2006-01-10 Sony Corporation Liquid crystal display panel and production method of the same, and liquid crystal display apparatus
KR100350650B1 (ko) * 2000-11-23 2002-08-29 삼성전자 주식회사 액정 표시 장치
US7508479B2 (en) 2001-11-15 2009-03-24 Samsung Electronics Co., Ltd. Liquid crystal display
CN1615500A (zh) 2002-01-18 2005-05-11 皇家飞利浦电子股份有限公司 具有图像解码的显示装置
JP2003295836A (ja) 2002-03-29 2003-10-15 Fujitsu Display Technologies Corp 液晶表示装置及びそのドライバ
JP4390451B2 (ja) 2002-12-26 2009-12-24 Necエレクトロニクス株式会社 表示装置およびデータ側駆動回路
KR20050035970A (ko) * 2003-10-14 2005-04-20 삼성전자주식회사 연성 인쇄회로기판 및 이를 이용한 액정표시장치
KR100604829B1 (ko) * 2004-01-14 2006-07-28 삼성전자주식회사 디스플레이 장치
KR101090248B1 (ko) 2004-05-06 2011-12-06 삼성전자주식회사 칼럼 드라이버 및 이를 갖는 평판 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950264A (ja) * 1995-08-09 1997-02-18 Hitachi Ltd 液晶表示モジュール
JP2003167560A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置並びにこれを用いたフラットパネル表示装置及びそのデータドライバ
JP2004145340A (ja) * 2002-10-21 2004-05-20 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法

Also Published As

Publication number Publication date
TWI292569B (en) 2008-01-11
KR20060099459A (ko) 2006-09-19
KR101200909B1 (ko) 2012-11-13
US8040312B2 (en) 2011-10-18
JP2006251776A (ja) 2006-09-21
TW200632822A (en) 2006-09-16
US20060202936A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4676892B2 (ja) チップオンガラス液晶表示器およびそのためのデータ伝送方法
KR101274561B1 (ko) 액정 디스플레이의 게이트 제어신호를 생성하는 방법 및장치
US7830353B2 (en) Method for transmitting control signal of chip-on-glass liquid crystal display
EP1708166B1 (en) Chip-on-glass liquid crystal display and data transmission method for the same
KR101194326B1 (ko) 칩-온-글래스 액정 디스플레이의 절전 방법
TWI431582B (zh) 顯示裝置與驅動器電路
US20050195141A1 (en) Liquid crystal display device and method for driving the same
KR100751441B1 (ko) 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
KR101200908B1 (ko) 칩-온-글래스 액정 디스플레이의 소스 드라이버의 식별자및 그 식별 방법
EP1708167B1 (en) Method and apparatus for generating gate control signal of liquid crystal display
EP1708168B1 (en) Power saving method of a chip-on-glass liquid crystal display
US7903073B2 (en) Display and method of transmitting image data therein
EP1708154A2 (en) Identifier of source driver of chip-on-glass liquid crystal display and identifying method thereof
CN212624747U (zh) Led显示单元及led显示装置
CN111768736A (zh) Led显示单元及led显示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4676892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees