JP4672168B2 - データ処理システム - Google Patents
データ処理システム Download PDFInfo
- Publication number
- JP4672168B2 JP4672168B2 JP2001104670A JP2001104670A JP4672168B2 JP 4672168 B2 JP4672168 B2 JP 4672168B2 JP 2001104670 A JP2001104670 A JP 2001104670A JP 2001104670 A JP2001104670 A JP 2001104670A JP 4672168 B2 JP4672168 B2 JP 4672168B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- processing
- predetermined number
- subsequences
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、連続的に送られるべき一連の画像データを有する画像データ列を処理または表示するデータ処理システム、第１装置、及びプログラムに関するものであり、たとえば液晶表示システムなどに表示を実行させるためのデータ処理システム、第１装置、及びプログラムに関する。
【０００２】
【従来の技術】
はじめに、図６を参照しながら、従来の表示システムの構成について、液晶表示装置を例として説明する。なお、図６は、従来の表示システムのブロック図である。
【０００３】
この表示システムは信号源装置１０１と表示装置１０２からなる。信号源装置１０１は、信号源１０３とトランスミッタ１０４から構成される。
【０００４】
表示装置１０２はレシーバ１０５とコントローラ１０６とディスプレイ１０７からなる。
【０００５】
信号源装置１０１と表示装置１０２の接続は、トランスミッタ１０４とレシーバ１０５の間を１本の信号ケーブル１０８を介して接続される。
【０００６】
図６でａ部のピクセルクロック周波数をｆ（Ｈｚ）とすると、ｂ部のピクセルクロック周波数はｆ（Ｈｚ）である。
【０００７】
近年、ディスプレイの高解像度化の進展はめざましいものがある。カラーディスプレイが普及しだした頃の解像度はＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）と呼ばれる横６４０画素、縦４８０本という表示であった。これが、ＳＶＧＡ（Ｓｕｐｅｒ ＶＧＡ）と呼ばれる、横８００画素、縦６００本となり、ＸＧＡ（Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｃｈｉｔｅｃｔｕｒｅ）と呼ばれる、横１０２４画素、縦７６８本となり、ＳＸＧＡ（Ｓｕｐｅｒ ＸＧＡ）と呼ばれる、横１２８０画素、縦１０２４本や、ＵＸＧＡ（Ｕｌｔｒａ ＸＧＡ）と呼ばれる、横１６００画素、縦１２００本や、ＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）と呼ばれる、横１９２０画素、縦１０８０本や、さらには、ＱＸＧＡ（Ｑｕａｄｒｕｐｌｅ ＸＧＡ）と呼ばれる、横２０４８画素、縦１５３６本の解像度まで登場している。
【０００８】
図７〜図１０でこれらの解像度の例について示す。図７で、２０１がＶＧＡ、２０２がＳＶＧＡ、２０３がＸＧＡ、２０４がＳＸＧＡ、２０５がＵＸＧＡ、２０６がＵＸＧＡ−Ｗｉｄｅ。さらに高解像度のものや、上記の４対３や５対４の扁平率を１６対９や１６対１０等に幅広化（ワイド化）した解像度、上記の解像度を縦横２倍にすることによる４倍の解像度（ＱＶＧＡ，ＱＳＸＧＡ，ＱＵＸＧＡなど）、各国の放送規格（ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭなど）やコンピュータの規格（インターナショナルビジネスマシーンズ社、サンマイクロシステムズ社、アップルコンピュータ社製などのコンピュータ）に依存した解像度、機構寸法における共用化策により、扁平率５対４のＳＸＧＡを４対３にした上で解像度を高めたＳＸＧＡ＋（ＳＸＧＡ Ｐｌｕｓ）と呼ばれる横１４００画素、縦１０５０本の解像度も存在する。
【０００９】
図８では、４倍解像度の種類の例を示す。（ａ）の２０７がＱＶＧＡ、（ｂ）の２０８がＱＸＧＡ、（ｃ）の２０９がＱＳＸＧＡ、（ｄ）２１０がＱＵＸＧＡ。
【００１０】
図９では、ＳＸＧＡからの展開でＳＸＧＡ＋とＳＸＧＡ−Ｗｉｄｅを示す。２１１がＳＸＧＡ＋、２１２がＳＸＧＡ−Ｗｉｄｅである。
【００１１】
図１０でＨＤＴＶと、ＵＸＧＡ、ＵＸＧＡ−Ｗｉｄｅの関係を示す。２１３がＨＤＴＶである。
【００１２】
【発明が解決しようとする課題】
このような、高解像度化の進展は、高精細化という高性能化の反面、駆動回路のクロック周波数の高周波化という問題を発生させる。
【００１３】
各解像度における総画素数は、
【００１４】
【数１】
ただし、Ｔｏｔａｌ＿Ｐｉｘｅｌは、画素数であり、Ｈｏｒｉｚｏｎｔａｌ＿Ｐｉｘｅｌは、水平画素数であり、Ｖｅｒｔｉｃａｌ＿Ｌｉｎｅは、垂直ライン数である。
【００１５】
数１より、ＶＧＡ（６４０×４８０）では、３０７，２００画素になり、ＳＶＧＡ（８００×６００）では、４８０，０００画素になり、ＸＧＡ（１０２４×７６８）では、７８６，４３２画素になり、ＱＶＧＡ（１２８０×９６０）では、１，２２８，８００画素になる（注：ＱＶＧＡのＱは過去に、ｑｕａｄ（１／４）の意味で３２０×２４０画素を示す際に使われていたが、最近では解像度の拡大に伴い、ｑｕａｄｒｕｐｌｅ（４倍）の意味で使われるようになった。本明細書では、４倍の意味で使用する。なお、ＱＸＧＡ以上の解像度では、当初より４倍の意である。）。
【００１６】
また、ＳＸＧＡ（１２８０×１０２４）では、１，３１０，７２０画素になり、ＳＸＧＡ＋（１４００×１０５０）では、１，４７０，０００画素になり、ＳＸＧＡ−Ｗｉｄｅ（１６００×１０２４）では、１，６３８，４００画素になり、ＵＸＧＡ（１６００×１２００）では、１，９２０，０００画素になり、ＨＤＴＶ（１９２０×１０８０）では、２，０７３，６００画素になり、ＵＸＧＡ−Ｗｉｄｅ（１９２０×１２００）では、２，３０４，０００画素になり、ＱＸＧＡ（２０４８×１５３６）では、３，１４５，７２８画素になり、ＱＳＸＧＡ（２５６０×２０４８）では、５，２４２，８８０画素になり、ＱＵＸＧＡ（３２００×２４００）では、７，６８０，０００画素になるなどである。その他の解像度であっても同様に計算できる。
【００１７】
現状では、液晶ディスプレイにおいても、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイと同様に、ブランク期間を考慮して駆動を行っているものが多いが、ここではまず簡素化のため、ブランク期間を除外して試算を行ってみる。その後に、ブランク期間として、一例として、４０％加算した値を示す。これは、水平ブランク期間として約３０％、垂直ブランク期間として約１０％見込んだものである。以下はすべて、フレーム周波数を６０Ｈｚとしたときのクロック周波数である。
【００１８】
先に例をあげた各解像度に関して、解像度、ブランク期間なしのクロック周波数、ブランク期間つきのクロック周波数を列記すると、
【００１９】
【数２】
【００２０】
【数３】
ただし、Ｆｒｅｑｕｅｎｃｙ＿Ｗｉｔｈｏｕｔ＿Ｂｌａｎｋｉｎｇは、ブランキング期間なしのクロック周波数であり、Ｆｒｅｑｕｅｎｃｙ＿Ｗｉｔｈ＿Ｂｌａｎｋｉｎｇは、ブランキング期間ありのクロック周波数であり、Ｆｒａｍｅは、１秒間あたりのフレーム数であり、Ｂｌａｎｋｉｎｇ＿Ｒａｔｅは、ブランク期間の係数（ここでは、１．４）である。
【００２１】
数２と数３より、
ＶＧＡ（６４０×４８０）では、１８．４ＭＨｚ、２５．８ＭＨｚとなり、ＳＶＧＡ（８００×６００）では、２８．８ＭＨｚ、４０．３ＭＨｚとなり、ＸＧＡ（１０２４×７６８）では、４７．２ＭＨｚ、６６．１ＭＨｚとなり、
ＱＶＧＡ（１２８０×９６０）では、７３．７ＭＨｚ、１０３ＭＨｚとなり、
ＳＸＧＡ（１２８０×１０２４）では、７８．６ＭＨｚ、１１０ＭＨｚとなり、ＳＸＧＡ＋（１４００×１０５０）では、８８．２ＭＨｚ、１２３ＭＨｚとなり、ＳＸＧＡ−Ｗｉｄｅ（１６００×１０２４）では、９８．３ＭＨｚ、１３８ＭＨｚとなり、ＵＸＧＡ（１６００×１２００）では、１１５ＭＨｚ、１６１ＭＨｚとなり、ＨＤＴＶ（１９２０×１０８０）では、１２４ＭＨｚ、１７４ＭＨｚとなり、ＵＸＧＡ−Ｗｉｄｅ（１９２０×１２００）では、１３８ＭＨｚ、１９４ＭＨｚとなり、ＱＸＧＡ（２０４８×１５３６）では、１８９ＭＨｚ、２６４ＭＨｚとなり、ＱＳＸＧＡ（２５６０×２０４８）では、３１５ＭＨｚ、４４０ＭＨｚとなり、ＱＵＸＧＡ（３２００×２４００）では、４６０ＭＨｚ、６４５ＭＨｚとなる。その他の解像度であっても同様に計算できる。
【００２２】
現状、７０ＭＨｚを超えるピクセル・クロックにおいては、ＴＴＬあるいはＣＭＯＳレベルでのデータ伝送は非常に困難であり、技術的には低電圧振幅差動信号伝送方式のシリアル・デジタル・インターフェイス方式に移行している。このシリアル・デジタル・インターフェイス方式には、ＬＶＤＳ(Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ)方式、ＴＭＤＳ(Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ)方式、ＧＶＩＦ(Ｇｉｇａｂｉｔ Ｖｉｄｅｏ ＩｎｔｅｒＦａｃｅ)方式などあるが、これらに対応したシリアル・デジタル・インターフェイスＩＣのクロック周波数は高いものでも１６５ＭＨｚ程度である。
【００２３】
したがって、上述したことから明らかなように、従来の表示装置では、ブランク期間を含むＨＤＴＶ（１７４ＭＨｚ）、ＵＸＧＡ−Ｗｉｄｅ（１９４ＭＨｚ）またはそれ以上の解像度には対応できないことになる。
【００２４】
このように、高解像度化の進展などのために、表示装置に表示を実行させられないことがあるという課題があった。
【００２５】
従来の技術で述べた図６の例の従来の表示システムでは、トランスミッタ１０４または、レシーバ１０５のいずれかのインターフェイスＩＣの動作周波数が信号源のピクセルクロックの周波数に対して不足した場合、正しく表示できないという結果となる。
【００２６】
また、逆に高解像度化が進展した結果、受信側の仕様が低解像度の画像を表示するものあり、送信側の仕様が高解像度の信号を出力する仕様である場合、受信側を送信側に接続して正常に動作させることが出来なくなってしまうという課題がある。
【００２７】
本発明は、上記課題を考慮し、デジタル・インターフェイスのクロック周波数を超えるような高解像度の画像であっても、表示装置に正常に表示させることが出来るデータ処理システム、第１装置、及びプログラムを提供することを目的とするものである。
【００２８】
また、本発明は、上記課題を考慮し、高解像度化が進展した場合にも受信側の仕様に合わせたデータ出力を行うことができるデータ処理システム、第１装置、及びプログラムを提供することを目的とするものである。
【００２９】
【課題を解決するための手段】
上述した課題を解決するために、第１の本発明（請求項１に対応）は、処理能力検知手段と、連続的に送られるべき一連の画像データを有する画像データ列を分割して所定の数の画像データ部分列を生成するデータ分割手段と、それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段とを有する第１装置と、
それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置とを備え、
前記処理能力検知手段は、前記第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定し、
前記データ分割手段は、その決定された前記所定の数の画像データ部分列を生成するデータ処理システムである。
【００３０】
また、第２の本発明（請求項２に対応）は、前記第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定するとは、その検知した結果が、前記第２装置の処理能力が前記第１装置の処理能力より低いことを示す場合、予め決められている分割数よりも少なくなるように前記所定の数を決定することである第１の本発明に記載のデータ処理システムである。
【００３１】
また、第３の本発明（請求項３に対応）は、前記それらの画像データ部分列を処理するとは、それらの画像データ部分列を前記画像データ列として表示することである第１または２の本発明に記載のデータ処理システムである。
【００３２】
また、第４の本発明（請求項４に対応）は、処理能力検知手段と、
連続的に送られるべき一連の画像データを有する画像データ列を分割して所定の数の画像データ部分列を生成するデータ分割手段と、
それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段とを備え、
前記処理能力検知手段は、それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定し、
前記データ分割手段は、その決定された前記所定の数の画像データ部分列を生成する第１装置である。
【００３８】
また、第５の本発明（請求項５に対応）は、データを処理して処理結果を出力するデータ処理手段と、
出力された前記処理結果から、前記処理結果を表示するための連続的に送られるべき一連の画像データ列を生成してモニタに出力する表示データ作成手段とを備え、
前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、
前記モニタは、第４の本発明に記載の第２装置として機能するパーソナルコンピュータ。
【００３９】
また、第６の本発明（請求項６に対応）は、放送されてくる番組データを受信する受信手段と、
その受信した番組データを復調して、連続的に送られるべき一連の画像データ列を生成してテレビに出力する表示データ作成手段とを備え、
前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、
前記テレビは、第４の本発明に記載の第２装置として機能するチューナである。
【００４２】
また、第７の本発明（請求項７に対応）は、第１の本発明に記載のデータ処理システムの、前記第１装置における、第２装置の処理能力を検知し、その検知した結果に応じて所定の数を決定する処理能力検知手段と、連続的に送られるべき一連の画像データを有する画像データ列を分割して前記所定の数の画像データ部分列を生成するデータ分割手段と、それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段と、
前記第２装置における、それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段としてコンピュータを機能させるプログラムである。
【００４３】
また、第８の本発明（請求項８に対応）は、第４の本発明に記載の第１装置の、前記第１装置から送信されたそれらの画像データ部分列を所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定する処理能力検知手段と、
連続的に送られるべき一連の画像データを有する画像データ列を分割して前記所定の数の画像データ部分列を生成するデータ分割手段と、
それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段としてコンピュータを機能させるプログラムである。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について図１〜図５を用いて説明する。
【００４６】
図１は本発明の信号源装置を示すブロック図である。本図に示す通り、本発明の信号源装置は信号源１と、データ分割回路２と、第１のトランスミッタ３と、第２のトランスミッタ４と、第３のトランスミッタ５と、第４のトランスミッタ６と解像度検知手段７からなる。
【００４７】
本実施の形態の信号源装置は、出力先の表示装置の解像度、ここではすなわちピクセルクロック周波数、に合わせて送信回路単位数を選択し、これに合わせた単位数にて信号を出力するものである。
【００４８】
信号源装置は、例えばテレビ放送を受信して映像音声データを出力するチューナや、ＤＶＤやハードディスクなどに記録されている動画像データを出力するパーソナルコンピュータであるとする。
【００４９】
また、表示装置は、例えば、チューナから送られてくる映像音声データを表示するテレビや、パーソナルコンピュータから送られてくる動画像データを表示する液晶モニタなどのモニタであるとする。
【００５０】
いま、トランスミッタ３，４，５，６として、１６５ＭＨｚ（Ｍａｘ．）の動作周波数のＩＣを使用すると、４個使用により、６６０ＭＨｚ（Ｍａｘ．）の動作が可能となる。この結果、数３より、ブランク期間を加えた解像度として、ＱＵＸＧＡまでの対応が可能となる。
【００５１】
ここで、表示装置がＱＵＸＧＡの代わりにＱＳＸＧＡであった場合、動作周波数は、数３より４４０ＭＨｚでよく、１６５ＭＨｚ（Ｍａｘ．）のＩＣならば、３個で伝送可能である。
【００５２】
また、表示装置がＱＸＧＡやＵＸＧＡ−Ｗｉｄｅ、ＨＤＴＶの場合、２個で伝送可能であり、さらに、ＵＸＧＡや、これ以下の解像度であれば、１個で伝送可能となる。
【００５３】
解像度検知手段７はＤＤＣ（ディスプレイ・データ・チャネル）などにより、接続する表示装置の解像度情報を検知し、その情報を元に信号源１に送信回路の分割数情報を知らせる。
【００５４】
たとえば、接続する表示装置がＱＵＸＧＡであるという情報を検知すると、分割数を４として信号源１に知らせる。そうすると、データ分割回路２は、信号源１から入力されてくる一連の画像データから構成される画像データ列である信号を、入力されてくる画像データ毎に４個に分割する。例えば各画像データを表示装置で表示される場合の走査線の方向と平行な領域に分割する。その結果、信号源装置は、トランスミッタ３，４，５，６を使用して信号を伝送する。このとき、信号伝送のためのケーブルは４組必要となる。
【００５５】
この時の接続の様子を図２に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７，１８，１９，２０である。
【００５６】
図２では、表示装置１６には第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０、第４のレシーバ１１の４個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の４個のレシーバに上記の４本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５、第４のトランスミッタ６にそれぞれ接続しておくものとする。
【００５７】
また、接続する表示装置がＱＳＸＧＡであるという情報を検知すると、分割数を３として信号源１に知らせる。その結果、信号源装置１５は、トランスミッタ３，４，５を使用して信号を伝送する。このとき、信号伝送のためのケーブルは３組で済むため、当初のシステムよりも１本節約できる。
【００５８】
この時の接続の様子を図３に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７，１８，１９である。
【００５９】
図３では、表示装置１６には第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０の３個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の３個のレシーバに上記の３本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５にそれぞれ接続しておくものとする。
【００６０】
また、接続する表示装置がＱＸＧＡやＵＸＧＡ−Ｗｉｄｅ、ＨＤＴＶであるという情報を検知すると、分割数を２として信号源１に知らせる。その結果、信号源装置１５は、トランスミッタ３，４を使用して信号を伝送する。このとき、信号伝送のためのケーブルは２組で済むため、当初のシステムよりも２本節約できる。
【００６１】
この時の接続の様子を図４に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７，１８である。
【００６２】
図４では、表示装置１６には第１のレシーバ８、第２のレシーバ９の２個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の２個のレシーバに上記の２本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３、第２のトランスミッタ４にそれぞれ接続しておくものとする。
【００６３】
また、接続する表示装置がＵＸＧＡや、これ以下の解像度であるという情報を検知すると、分割数を１（分割なし）として信号源１に知らせる。その結果、信号源装置１５は、トランスミッタ３のみを使用して信号を伝送する。このとき、信号伝送のためのケーブルは１組のみで済むため、当初のシステムよりも３本節約できる。
【００６４】
この時の接続の様子を図５に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７である。
【００６５】
図５では、表示装置１６には第１のレシーバ８の１個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の１個のレシーバに上記の１本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３に接続しておくものとする。
【００６６】
この例では送信回路の分割のための検知基準を解像度で示したが、周波数を元に、それぞれ６６０ＭＨｚ〜４９５ＭＨｚより大であれば４分割、４９５ＭＨｚ〜３３０ＭＨｚより大であれば３分割、３３０ＭＨｚ〜１６５ＭＨｚより大であれば２分割、１６５ＭＨｚ〜０ＭＨｚであれば分割なしと検知することも同義である。
【００６７】
なお、本実施の形態においては、ＩＣの動作周波数を１６５ＭＨｚ（Ｍａｘ．）としたが、この限りではない。
【００６８】
なお、本実施の形態では最大４分割の例を示したが、２分割、３分割や、他のＮ分割（Ｎは２以上の整数）の場合においても周波数限界の違いはあるが、同様の考え方により、同様の効果が得られることが容易に理解できる。
【００６９】
なお、表示する信号が高解像度のため、コントローラ１２からディスプレイ１３へ信号を伝送しうるピクセルクロックの周波数を超える場合は、上記と同様にコントローラ１２からディスプレイ１３に分割された信号を複数の伝送経路を利用して並行して伝送することもできる。
【００７０】
なお、本実施の形態では、信号源装置１５はチューナやパーソナルコンピュータであり、表示装置がテレビやモニタであるとして説明したが、これに限らない。信号源装置１５と表示装置１６が、テレビやモニタに内蔵されていてもよい。このような例として、信号源装置１５が液晶パネルなどで構成されるディスプレイの表示を制御するコントローラの機能を兼ねており、表示装置１６がテレビやモニタに内蔵されている液晶パネルの機能を兼ねているものでもよい。このように本実施の形態の信号源装置１５と表示装置１６は、所定の機能を実行する装置の入出力関係のある２つの機能要素を兼ねているような構成であってもよい。また、このような場合、表示装置１６は、信号源装置１５から送られてきた信号を表示するものに限らず、信号源装置１５から送られてきた信号をもとの画像データ列の信号に復元して出力するものや、信号源装置１５から送られてきた信号に対して表示処理以外の処理をするものであってもよい。
【００７１】
以上のように、信号源装置は同一でも、接続対象となる表示装置の能力により、送信回路数を切り替え可能とすることにより、表示能力の高い（解像度が大きく、動作周波数の高い）表示装置に対しては送信回路数を多く、また接続ケーブル数を多くし、一方、表示能力の低い（解像度が低く、動作周波数の低い）表示装置に対しては送信回路数を少なく、また接続ケーブル数を少なくすることにより、消費電力の低減、部品点数の削減、システムの低コスト化を図ることが可能となる。
【００７２】
このように、高解像度化に伴った高周波化で肥大する信号源のインターフェイスに対し、受信側としては必要最小限のインターフェイス回路を用意することで対応させる環境を提供することが出来、さらにはケーブル数の削減、受信側インターフェイスの汎用性を実現することが出来る。
【００７３】
なお、本実施の形態の信号源１が出力する信号は本発明の連続的に送られるべき一連の画像データを有する画像データ列の例であり、本実施の形態のデータ分割回路２で分割され第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５、第６のトランスミッタ６などに出力される信号は本発明の画像データ部分列の例であり、本実施の形態のデータ分割回路２は本発明のデータ分割手段の例であり、本実施の形態の第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５、第４のトランスミッタ６は本発明の送信手段の例であり、本実施の形態の図２における第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０、第４のレシーバ１１は本発明の受信手段の例であり、本実施の形態の図３における第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０は本発明の受信手段の例であり、本実施の形態の図４における、第１のレシーバ８、第２のレシーバ９は本発明の受信手段の例であり、本実施の形態の図５における第１のレシーバ８は本発明の受信手段の例であり、本実施の形態のコントローラ１２またはディスプレイ１３は本発明の処理手段の例であり、本実施の形態の信号源装置１５は本発明の第１装置の例であり、本実施の形態の表示装置１６は本発明の第２装置の例である。
【００７４】
さらに、データを処理して処理結果を出力するデータ処理手段と、出力された前記処理結果から、前記処理結果を表示するための連続的に送られるべき一連の画像データ列を生成してモニタに出力する表示データ作成手段とを備え、前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、前記モニタは第４の本発明に記載の第２装置として機能するパーソナルコンピュータも本発明に属する。
【００７５】
さらに、放送されてくる番組データを受信する受信手段と、その受信した番組データを復調して、連続的に送られるべき一連の画像データ列を生成してテレビに出力する表示データ作成手段とを備え、前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、前記テレビは、第４の本発明に記載の第２装置として機能するチューナも本発明に属する。
【００７８】
なお、本発明は、上述した本発明のデータ処理システムまたは第１装置または第２装置の全部または一部の手段（または、装置、素子、回路、部等）の機能をコンピュータにより実行させるためのプログラムであって、コンピュータと協働して動作するプログラムである。
【００７９】
なお、本発明の一部の手段（または、装置、素子、回路、部等）とは、それらの複数の手段の内の、幾つかの手段を意味し、あるいは、一つの手段の内の、一部の機能を意味するものである。
【００８０】
また、本発明のプログラムを記録した、コンピュータに読みとり可能な記録媒体も本発明に含まれる。
【００８１】
また、本発明のプログラムの一利用形態は、コンピュータにより読み取り可能な記録媒体に記録され、コンピュータと協働して動作する態様であっても良い。
【００８２】
また、本発明のプログラムの一利用形態は、伝送媒体中を伝送し、コンピュータにより読みとられ、コンピュータと協働して動作する態様であっても良い。
【００８３】
また、記録媒体としては、ＲＯＭ等が含まれ、伝送媒体としては、インターネット等の伝送媒体、光・電波・音波等が含まれる。
【００８４】
また、上述した本発明のコンピュータは、ＣＰＵ等の純然たるハードウェアーに限らず、ファームウェアーや、ＯＳ、更に周辺機器を含むものであっても良い。
【００８５】
なお、以上説明した様に、本発明の構成は、ソフトウェア的に実現しても良いし、ハードウェア的に実現しても良い。
【００８６】
【発明の効果】
以上説明したところから明らかなように、本発明は、デジタル・インターフェイスのクロック周波数を超えるような高解像度の画像であっても、表示装置に正常に表示させることが出来るデータ処理システム、第１装置、第２装置、及びプログラムを提供することが出来る。
【００８７】
また、本発明は、高解像度化が進展した場合にも受信側の仕様に合わせたデータ出力を行うことができるデータ処理システム、第１装置、第２装置、及びプログラムを提供することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態における表示システムにおける信号源装置のブロック図
【図２】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図３】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図４】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図５】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図６】従来の表示システムのブロック図
【図７】解像度の例を示す図
【図８】解像度の例を示す図
【図９】解像度の例を示す図
【図１０】解像度の例を示す図
【符号の説明】
１ 信号源
２ データ分割回路
３ 第１のトランスミッタ
４ 第２のトランスミッタ
５ 第３のトランスミッタ
６ 第４のトランスミッタ
７ 解像度検知手段
８ 第1のレシーバ
９ 第2のレシーバ
１０ 第3のレシーバ
１１ 第4のレシーバ
１２ コントローラ
１３ ディスプレイ
１４ コネクタ
１５ 信号源装置
１６ 表示装置
１７ 第1の信号ケーブル
１８ 第2の信号ケーブル
１９ 第3の信号ケーブル
２０ 第4の信号ケーブル
１０１ 信号源装置
１０２ 表示装置
１０３ 信号源
１０４ トランスミッタ
１０５ レシーバ
１０６ コントローラ
１０７ ディスプレイ
１０８ 信号ケーブル
【発明の属する技術分野】
本発明は、連続的に送られるべき一連の画像データを有する画像データ列を処理または表示するデータ処理システム、第１装置、及びプログラムに関するものであり、たとえば液晶表示システムなどに表示を実行させるためのデータ処理システム、第１装置、及びプログラムに関する。
【０００２】
【従来の技術】
はじめに、図６を参照しながら、従来の表示システムの構成について、液晶表示装置を例として説明する。なお、図６は、従来の表示システムのブロック図である。
【０００３】
この表示システムは信号源装置１０１と表示装置１０２からなる。信号源装置１０１は、信号源１０３とトランスミッタ１０４から構成される。
【０００４】
表示装置１０２はレシーバ１０５とコントローラ１０６とディスプレイ１０７からなる。
【０００５】
信号源装置１０１と表示装置１０２の接続は、トランスミッタ１０４とレシーバ１０５の間を１本の信号ケーブル１０８を介して接続される。
【０００６】
図６でａ部のピクセルクロック周波数をｆ（Ｈｚ）とすると、ｂ部のピクセルクロック周波数はｆ（Ｈｚ）である。
【０００７】
近年、ディスプレイの高解像度化の進展はめざましいものがある。カラーディスプレイが普及しだした頃の解像度はＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）と呼ばれる横６４０画素、縦４８０本という表示であった。これが、ＳＶＧＡ（Ｓｕｐｅｒ ＶＧＡ）と呼ばれる、横８００画素、縦６００本となり、ＸＧＡ（Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｃｈｉｔｅｃｔｕｒｅ）と呼ばれる、横１０２４画素、縦７６８本となり、ＳＸＧＡ（Ｓｕｐｅｒ ＸＧＡ）と呼ばれる、横１２８０画素、縦１０２４本や、ＵＸＧＡ（Ｕｌｔｒａ ＸＧＡ）と呼ばれる、横１６００画素、縦１２００本や、ＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）と呼ばれる、横１９２０画素、縦１０８０本や、さらには、ＱＸＧＡ（Ｑｕａｄｒｕｐｌｅ ＸＧＡ）と呼ばれる、横２０４８画素、縦１５３６本の解像度まで登場している。
【０００８】
図７〜図１０でこれらの解像度の例について示す。図７で、２０１がＶＧＡ、２０２がＳＶＧＡ、２０３がＸＧＡ、２０４がＳＸＧＡ、２０５がＵＸＧＡ、２０６がＵＸＧＡ−Ｗｉｄｅ。さらに高解像度のものや、上記の４対３や５対４の扁平率を１６対９や１６対１０等に幅広化（ワイド化）した解像度、上記の解像度を縦横２倍にすることによる４倍の解像度（ＱＶＧＡ，ＱＳＸＧＡ，ＱＵＸＧＡなど）、各国の放送規格（ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭなど）やコンピュータの規格（インターナショナルビジネスマシーンズ社、サンマイクロシステムズ社、アップルコンピュータ社製などのコンピュータ）に依存した解像度、機構寸法における共用化策により、扁平率５対４のＳＸＧＡを４対３にした上で解像度を高めたＳＸＧＡ＋（ＳＸＧＡ Ｐｌｕｓ）と呼ばれる横１４００画素、縦１０５０本の解像度も存在する。
【０００９】
図８では、４倍解像度の種類の例を示す。（ａ）の２０７がＱＶＧＡ、（ｂ）の２０８がＱＸＧＡ、（ｃ）の２０９がＱＳＸＧＡ、（ｄ）２１０がＱＵＸＧＡ。
【００１０】
図９では、ＳＸＧＡからの展開でＳＸＧＡ＋とＳＸＧＡ−Ｗｉｄｅを示す。２１１がＳＸＧＡ＋、２１２がＳＸＧＡ−Ｗｉｄｅである。
【００１１】
図１０でＨＤＴＶと、ＵＸＧＡ、ＵＸＧＡ−Ｗｉｄｅの関係を示す。２１３がＨＤＴＶである。
【００１２】
【発明が解決しようとする課題】
このような、高解像度化の進展は、高精細化という高性能化の反面、駆動回路のクロック周波数の高周波化という問題を発生させる。
【００１３】
各解像度における総画素数は、
【００１４】
【数１】
【００１５】
数１より、ＶＧＡ（６４０×４８０）では、３０７，２００画素になり、ＳＶＧＡ（８００×６００）では、４８０，０００画素になり、ＸＧＡ（１０２４×７６８）では、７８６，４３２画素になり、ＱＶＧＡ（１２８０×９６０）では、１，２２８，８００画素になる（注：ＱＶＧＡのＱは過去に、ｑｕａｄ（１／４）の意味で３２０×２４０画素を示す際に使われていたが、最近では解像度の拡大に伴い、ｑｕａｄｒｕｐｌｅ（４倍）の意味で使われるようになった。本明細書では、４倍の意味で使用する。なお、ＱＸＧＡ以上の解像度では、当初より４倍の意である。）。
【００１６】
また、ＳＸＧＡ（１２８０×１０２４）では、１，３１０，７２０画素になり、ＳＸＧＡ＋（１４００×１０５０）では、１，４７０，０００画素になり、ＳＸＧＡ−Ｗｉｄｅ（１６００×１０２４）では、１，６３８，４００画素になり、ＵＸＧＡ（１６００×１２００）では、１，９２０，０００画素になり、ＨＤＴＶ（１９２０×１０８０）では、２，０７３，６００画素になり、ＵＸＧＡ−Ｗｉｄｅ（１９２０×１２００）では、２，３０４，０００画素になり、ＱＸＧＡ（２０４８×１５３６）では、３，１４５，７２８画素になり、ＱＳＸＧＡ（２５６０×２０４８）では、５，２４２，８８０画素になり、ＱＵＸＧＡ（３２００×２４００）では、７，６８０，０００画素になるなどである。その他の解像度であっても同様に計算できる。
【００１７】
現状では、液晶ディスプレイにおいても、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイと同様に、ブランク期間を考慮して駆動を行っているものが多いが、ここではまず簡素化のため、ブランク期間を除外して試算を行ってみる。その後に、ブランク期間として、一例として、４０％加算した値を示す。これは、水平ブランク期間として約３０％、垂直ブランク期間として約１０％見込んだものである。以下はすべて、フレーム周波数を６０Ｈｚとしたときのクロック周波数である。
【００１８】
先に例をあげた各解像度に関して、解像度、ブランク期間なしのクロック周波数、ブランク期間つきのクロック周波数を列記すると、
【００１９】
【数２】
【数３】
【００２１】
数２と数３より、
ＶＧＡ（６４０×４８０）では、１８．４ＭＨｚ、２５．８ＭＨｚとなり、ＳＶＧＡ（８００×６００）では、２８．８ＭＨｚ、４０．３ＭＨｚとなり、ＸＧＡ（１０２４×７６８）では、４７．２ＭＨｚ、６６．１ＭＨｚとなり、
ＱＶＧＡ（１２８０×９６０）では、７３．７ＭＨｚ、１０３ＭＨｚとなり、
ＳＸＧＡ（１２８０×１０２４）では、７８．６ＭＨｚ、１１０ＭＨｚとなり、ＳＸＧＡ＋（１４００×１０５０）では、８８．２ＭＨｚ、１２３ＭＨｚとなり、ＳＸＧＡ−Ｗｉｄｅ（１６００×１０２４）では、９８．３ＭＨｚ、１３８ＭＨｚとなり、ＵＸＧＡ（１６００×１２００）では、１１５ＭＨｚ、１６１ＭＨｚとなり、ＨＤＴＶ（１９２０×１０８０）では、１２４ＭＨｚ、１７４ＭＨｚとなり、ＵＸＧＡ−Ｗｉｄｅ（１９２０×１２００）では、１３８ＭＨｚ、１９４ＭＨｚとなり、ＱＸＧＡ（２０４８×１５３６）では、１８９ＭＨｚ、２６４ＭＨｚとなり、ＱＳＸＧＡ（２５６０×２０４８）では、３１５ＭＨｚ、４４０ＭＨｚとなり、ＱＵＸＧＡ（３２００×２４００）では、４６０ＭＨｚ、６４５ＭＨｚとなる。その他の解像度であっても同様に計算できる。
【００２２】
現状、７０ＭＨｚを超えるピクセル・クロックにおいては、ＴＴＬあるいはＣＭＯＳレベルでのデータ伝送は非常に困難であり、技術的には低電圧振幅差動信号伝送方式のシリアル・デジタル・インターフェイス方式に移行している。このシリアル・デジタル・インターフェイス方式には、ＬＶＤＳ(Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ)方式、ＴＭＤＳ(Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ)方式、ＧＶＩＦ(Ｇｉｇａｂｉｔ Ｖｉｄｅｏ ＩｎｔｅｒＦａｃｅ)方式などあるが、これらに対応したシリアル・デジタル・インターフェイスＩＣのクロック周波数は高いものでも１６５ＭＨｚ程度である。
【００２３】
したがって、上述したことから明らかなように、従来の表示装置では、ブランク期間を含むＨＤＴＶ（１７４ＭＨｚ）、ＵＸＧＡ−Ｗｉｄｅ（１９４ＭＨｚ）またはそれ以上の解像度には対応できないことになる。
【００２４】
このように、高解像度化の進展などのために、表示装置に表示を実行させられないことがあるという課題があった。
【００２５】
従来の技術で述べた図６の例の従来の表示システムでは、トランスミッタ１０４または、レシーバ１０５のいずれかのインターフェイスＩＣの動作周波数が信号源のピクセルクロックの周波数に対して不足した場合、正しく表示できないという結果となる。
【００２６】
また、逆に高解像度化が進展した結果、受信側の仕様が低解像度の画像を表示するものあり、送信側の仕様が高解像度の信号を出力する仕様である場合、受信側を送信側に接続して正常に動作させることが出来なくなってしまうという課題がある。
【００２７】
本発明は、上記課題を考慮し、デジタル・インターフェイスのクロック周波数を超えるような高解像度の画像であっても、表示装置に正常に表示させることが出来るデータ処理システム、第１装置、及びプログラムを提供することを目的とするものである。
【００２８】
また、本発明は、上記課題を考慮し、高解像度化が進展した場合にも受信側の仕様に合わせたデータ出力を行うことができるデータ処理システム、第１装置、及びプログラムを提供することを目的とするものである。
【００２９】
【課題を解決するための手段】
上述した課題を解決するために、第１の本発明（請求項１に対応）は、処理能力検知手段と、連続的に送られるべき一連の画像データを有する画像データ列を分割して所定の数の画像データ部分列を生成するデータ分割手段と、それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段とを有する第１装置と、
それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置とを備え、
前記処理能力検知手段は、前記第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定し、
前記データ分割手段は、その決定された前記所定の数の画像データ部分列を生成するデータ処理システムである。
【００３０】
また、第２の本発明（請求項２に対応）は、前記第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定するとは、その検知した結果が、前記第２装置の処理能力が前記第１装置の処理能力より低いことを示す場合、予め決められている分割数よりも少なくなるように前記所定の数を決定することである第１の本発明に記載のデータ処理システムである。
【００３１】
また、第３の本発明（請求項３に対応）は、前記それらの画像データ部分列を処理するとは、それらの画像データ部分列を前記画像データ列として表示することである第１または２の本発明に記載のデータ処理システムである。
【００３２】
また、第４の本発明（請求項４に対応）は、処理能力検知手段と、
連続的に送られるべき一連の画像データを有する画像データ列を分割して所定の数の画像データ部分列を生成するデータ分割手段と、
それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段とを備え、
前記処理能力検知手段は、それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定し、
前記データ分割手段は、その決定された前記所定の数の画像データ部分列を生成する第１装置である。
【００３８】
また、第５の本発明（請求項５に対応）は、データを処理して処理結果を出力するデータ処理手段と、
出力された前記処理結果から、前記処理結果を表示するための連続的に送られるべき一連の画像データ列を生成してモニタに出力する表示データ作成手段とを備え、
前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、
前記モニタは、第４の本発明に記載の第２装置として機能するパーソナルコンピュータ。
【００３９】
また、第６の本発明（請求項６に対応）は、放送されてくる番組データを受信する受信手段と、
その受信した番組データを復調して、連続的に送られるべき一連の画像データ列を生成してテレビに出力する表示データ作成手段とを備え、
前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、
前記テレビは、第４の本発明に記載の第２装置として機能するチューナである。
【００４２】
また、第７の本発明（請求項７に対応）は、第１の本発明に記載のデータ処理システムの、前記第１装置における、第２装置の処理能力を検知し、その検知した結果に応じて所定の数を決定する処理能力検知手段と、連続的に送られるべき一連の画像データを有する画像データ列を分割して前記所定の数の画像データ部分列を生成するデータ分割手段と、それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段と、
前記第２装置における、それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段としてコンピュータを機能させるプログラムである。
【００４３】
また、第８の本発明（請求項８に対応）は、第４の本発明に記載の第１装置の、前記第１装置から送信されたそれらの画像データ部分列を所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定する処理能力検知手段と、
連続的に送られるべき一連の画像データを有する画像データ列を分割して前記所定の数の画像データ部分列を生成するデータ分割手段と、
それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段としてコンピュータを機能させるプログラムである。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について図１〜図５を用いて説明する。
【００４６】
図１は本発明の信号源装置を示すブロック図である。本図に示す通り、本発明の信号源装置は信号源１と、データ分割回路２と、第１のトランスミッタ３と、第２のトランスミッタ４と、第３のトランスミッタ５と、第４のトランスミッタ６と解像度検知手段７からなる。
【００４７】
本実施の形態の信号源装置は、出力先の表示装置の解像度、ここではすなわちピクセルクロック周波数、に合わせて送信回路単位数を選択し、これに合わせた単位数にて信号を出力するものである。
【００４８】
信号源装置は、例えばテレビ放送を受信して映像音声データを出力するチューナや、ＤＶＤやハードディスクなどに記録されている動画像データを出力するパーソナルコンピュータであるとする。
【００４９】
また、表示装置は、例えば、チューナから送られてくる映像音声データを表示するテレビや、パーソナルコンピュータから送られてくる動画像データを表示する液晶モニタなどのモニタであるとする。
【００５０】
いま、トランスミッタ３，４，５，６として、１６５ＭＨｚ（Ｍａｘ．）の動作周波数のＩＣを使用すると、４個使用により、６６０ＭＨｚ（Ｍａｘ．）の動作が可能となる。この結果、数３より、ブランク期間を加えた解像度として、ＱＵＸＧＡまでの対応が可能となる。
【００５１】
ここで、表示装置がＱＵＸＧＡの代わりにＱＳＸＧＡであった場合、動作周波数は、数３より４４０ＭＨｚでよく、１６５ＭＨｚ（Ｍａｘ．）のＩＣならば、３個で伝送可能である。
【００５２】
また、表示装置がＱＸＧＡやＵＸＧＡ−Ｗｉｄｅ、ＨＤＴＶの場合、２個で伝送可能であり、さらに、ＵＸＧＡや、これ以下の解像度であれば、１個で伝送可能となる。
【００５３】
解像度検知手段７はＤＤＣ（ディスプレイ・データ・チャネル）などにより、接続する表示装置の解像度情報を検知し、その情報を元に信号源１に送信回路の分割数情報を知らせる。
【００５４】
たとえば、接続する表示装置がＱＵＸＧＡであるという情報を検知すると、分割数を４として信号源１に知らせる。そうすると、データ分割回路２は、信号源１から入力されてくる一連の画像データから構成される画像データ列である信号を、入力されてくる画像データ毎に４個に分割する。例えば各画像データを表示装置で表示される場合の走査線の方向と平行な領域に分割する。その結果、信号源装置は、トランスミッタ３，４，５，６を使用して信号を伝送する。このとき、信号伝送のためのケーブルは４組必要となる。
【００５５】
この時の接続の様子を図２に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７，１８，１９，２０である。
【００５６】
図２では、表示装置１６には第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０、第４のレシーバ１１の４個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の４個のレシーバに上記の４本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５、第４のトランスミッタ６にそれぞれ接続しておくものとする。
【００５７】
また、接続する表示装置がＱＳＸＧＡであるという情報を検知すると、分割数を３として信号源１に知らせる。その結果、信号源装置１５は、トランスミッタ３，４，５を使用して信号を伝送する。このとき、信号伝送のためのケーブルは３組で済むため、当初のシステムよりも１本節約できる。
【００５８】
この時の接続の様子を図３に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７，１８，１９である。
【００５９】
図３では、表示装置１６には第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０の３個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の３個のレシーバに上記の３本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５にそれぞれ接続しておくものとする。
【００６０】
また、接続する表示装置がＱＸＧＡやＵＸＧＡ−Ｗｉｄｅ、ＨＤＴＶであるという情報を検知すると、分割数を２として信号源１に知らせる。その結果、信号源装置１５は、トランスミッタ３，４を使用して信号を伝送する。このとき、信号伝送のためのケーブルは２組で済むため、当初のシステムよりも２本節約できる。
【００６１】
この時の接続の様子を図４に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７，１８である。
【００６２】
図４では、表示装置１６には第１のレシーバ８、第２のレシーバ９の２個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の２個のレシーバに上記の２本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３、第２のトランスミッタ４にそれぞれ接続しておくものとする。
【００６３】
また、接続する表示装置がＵＸＧＡや、これ以下の解像度であるという情報を検知すると、分割数を１（分割なし）として信号源１に知らせる。その結果、信号源装置１５は、トランスミッタ３のみを使用して信号を伝送する。このとき、信号伝送のためのケーブルは１組のみで済むため、当初のシステムよりも３本節約できる。
【００６４】
この時の接続の様子を図５に示す。コネクタ１４は表示装置の解像度情報を伝送する経路として便宜上図示しているものであり、データ送受信用の経路と共用化してもよい。信号伝送のためのケーブルは、ケーブル１７である。
【００６５】
図５では、表示装置１６には第１のレシーバ８の１個のレシーバがある。信号源装置１５の信号を表示装置１６に表示する場合には、予めユーザは、表示装置１６の１個のレシーバに上記の１本のケーブルを接続し、そのケーブルの他方を信号源装置１５の第１のトランスミッタ３に接続しておくものとする。
【００６６】
この例では送信回路の分割のための検知基準を解像度で示したが、周波数を元に、それぞれ６６０ＭＨｚ〜４９５ＭＨｚより大であれば４分割、４９５ＭＨｚ〜３３０ＭＨｚより大であれば３分割、３３０ＭＨｚ〜１６５ＭＨｚより大であれば２分割、１６５ＭＨｚ〜０ＭＨｚであれば分割なしと検知することも同義である。
【００６７】
なお、本実施の形態においては、ＩＣの動作周波数を１６５ＭＨｚ（Ｍａｘ．）としたが、この限りではない。
【００６８】
なお、本実施の形態では最大４分割の例を示したが、２分割、３分割や、他のＮ分割（Ｎは２以上の整数）の場合においても周波数限界の違いはあるが、同様の考え方により、同様の効果が得られることが容易に理解できる。
【００６９】
なお、表示する信号が高解像度のため、コントローラ１２からディスプレイ１３へ信号を伝送しうるピクセルクロックの周波数を超える場合は、上記と同様にコントローラ１２からディスプレイ１３に分割された信号を複数の伝送経路を利用して並行して伝送することもできる。
【００７０】
なお、本実施の形態では、信号源装置１５はチューナやパーソナルコンピュータであり、表示装置がテレビやモニタであるとして説明したが、これに限らない。信号源装置１５と表示装置１６が、テレビやモニタに内蔵されていてもよい。このような例として、信号源装置１５が液晶パネルなどで構成されるディスプレイの表示を制御するコントローラの機能を兼ねており、表示装置１６がテレビやモニタに内蔵されている液晶パネルの機能を兼ねているものでもよい。このように本実施の形態の信号源装置１５と表示装置１６は、所定の機能を実行する装置の入出力関係のある２つの機能要素を兼ねているような構成であってもよい。また、このような場合、表示装置１６は、信号源装置１５から送られてきた信号を表示するものに限らず、信号源装置１５から送られてきた信号をもとの画像データ列の信号に復元して出力するものや、信号源装置１５から送られてきた信号に対して表示処理以外の処理をするものであってもよい。
【００７１】
以上のように、信号源装置は同一でも、接続対象となる表示装置の能力により、送信回路数を切り替え可能とすることにより、表示能力の高い（解像度が大きく、動作周波数の高い）表示装置に対しては送信回路数を多く、また接続ケーブル数を多くし、一方、表示能力の低い（解像度が低く、動作周波数の低い）表示装置に対しては送信回路数を少なく、また接続ケーブル数を少なくすることにより、消費電力の低減、部品点数の削減、システムの低コスト化を図ることが可能となる。
【００７２】
このように、高解像度化に伴った高周波化で肥大する信号源のインターフェイスに対し、受信側としては必要最小限のインターフェイス回路を用意することで対応させる環境を提供することが出来、さらにはケーブル数の削減、受信側インターフェイスの汎用性を実現することが出来る。
【００７３】
なお、本実施の形態の信号源１が出力する信号は本発明の連続的に送られるべき一連の画像データを有する画像データ列の例であり、本実施の形態のデータ分割回路２で分割され第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５、第６のトランスミッタ６などに出力される信号は本発明の画像データ部分列の例であり、本実施の形態のデータ分割回路２は本発明のデータ分割手段の例であり、本実施の形態の第１のトランスミッタ３、第２のトランスミッタ４、第３のトランスミッタ５、第４のトランスミッタ６は本発明の送信手段の例であり、本実施の形態の図２における第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０、第４のレシーバ１１は本発明の受信手段の例であり、本実施の形態の図３における第１のレシーバ８、第２のレシーバ９、第３のレシーバ１０は本発明の受信手段の例であり、本実施の形態の図４における、第１のレシーバ８、第２のレシーバ９は本発明の受信手段の例であり、本実施の形態の図５における第１のレシーバ８は本発明の受信手段の例であり、本実施の形態のコントローラ１２またはディスプレイ１３は本発明の処理手段の例であり、本実施の形態の信号源装置１５は本発明の第１装置の例であり、本実施の形態の表示装置１６は本発明の第２装置の例である。
【００７４】
さらに、データを処理して処理結果を出力するデータ処理手段と、出力された前記処理結果から、前記処理結果を表示するための連続的に送られるべき一連の画像データ列を生成してモニタに出力する表示データ作成手段とを備え、前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、前記モニタは第４の本発明に記載の第２装置として機能するパーソナルコンピュータも本発明に属する。
【００７５】
さらに、放送されてくる番組データを受信する受信手段と、その受信した番組データを復調して、連続的に送られるべき一連の画像データ列を生成してテレビに出力する表示データ作成手段とを備え、前記表示データ作成手段は、第４の本発明に記載の第１装置として機能し、前記テレビは、第４の本発明に記載の第２装置として機能するチューナも本発明に属する。
【００７８】
なお、本発明は、上述した本発明のデータ処理システムまたは第１装置または第２装置の全部または一部の手段（または、装置、素子、回路、部等）の機能をコンピュータにより実行させるためのプログラムであって、コンピュータと協働して動作するプログラムである。
【００７９】
なお、本発明の一部の手段（または、装置、素子、回路、部等）とは、それらの複数の手段の内の、幾つかの手段を意味し、あるいは、一つの手段の内の、一部の機能を意味するものである。
【００８０】
また、本発明のプログラムを記録した、コンピュータに読みとり可能な記録媒体も本発明に含まれる。
【００８１】
また、本発明のプログラムの一利用形態は、コンピュータにより読み取り可能な記録媒体に記録され、コンピュータと協働して動作する態様であっても良い。
【００８２】
また、本発明のプログラムの一利用形態は、伝送媒体中を伝送し、コンピュータにより読みとられ、コンピュータと協働して動作する態様であっても良い。
【００８３】
また、記録媒体としては、ＲＯＭ等が含まれ、伝送媒体としては、インターネット等の伝送媒体、光・電波・音波等が含まれる。
【００８４】
また、上述した本発明のコンピュータは、ＣＰＵ等の純然たるハードウェアーに限らず、ファームウェアーや、ＯＳ、更に周辺機器を含むものであっても良い。
【００８５】
なお、以上説明した様に、本発明の構成は、ソフトウェア的に実現しても良いし、ハードウェア的に実現しても良い。
【００８６】
【発明の効果】
以上説明したところから明らかなように、本発明は、デジタル・インターフェイスのクロック周波数を超えるような高解像度の画像であっても、表示装置に正常に表示させることが出来るデータ処理システム、第１装置、第２装置、及びプログラムを提供することが出来る。
【００８７】
また、本発明は、高解像度化が進展した場合にも受信側の仕様に合わせたデータ出力を行うことができるデータ処理システム、第１装置、第２装置、及びプログラムを提供することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態における表示システムにおける信号源装置のブロック図
【図２】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図３】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図４】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図５】本発明の実施の形態における信号源装置と表示装置が接続された場合の表示システムのブロック図
【図６】従来の表示システムのブロック図
【図７】解像度の例を示す図
【図８】解像度の例を示す図
【図９】解像度の例を示す図
【図１０】解像度の例を示す図
【符号の説明】
１ 信号源
２ データ分割回路
３ 第１のトランスミッタ
４ 第２のトランスミッタ
５ 第３のトランスミッタ
６ 第４のトランスミッタ
７ 解像度検知手段
８ 第1のレシーバ
９ 第2のレシーバ
１０ 第3のレシーバ
１１ 第4のレシーバ
１２ コントローラ
１３ ディスプレイ
１４ コネクタ
１５ 信号源装置
１６ 表示装置
１７ 第1の信号ケーブル
１８ 第2の信号ケーブル
１９ 第3の信号ケーブル
２０ 第4の信号ケーブル
１０１ 信号源装置
１０２ 表示装置
１０３ 信号源
１０４ トランスミッタ
１０５ レシーバ
１０６ コントローラ
１０７ ディスプレイ
１０８ 信号ケーブル
Claims (8)
- 処理能力検知手段と、連続的に送られるべき一連の画像データを有する画像データ列を分割して所定の数の画像データ部分列を生成するデータ分割手段と、それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段とを有する第１装置と、
それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置とを備え、
前記処理能力検知手段は、前記第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定し、
前記データ分割手段は、その決定された前記所定の数の画像データ部分列を生成するデータ処理システム。 - 前記第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定するとは、その検知した結果が、前記第２装置の処理能力が前記第１装置の処理能力より低いことを示す場合、予め決められている分割数よりも少なくなるように前記所定の数を決定することである請求項１記載のデータ処理システム。
- 前記それらの画像データ部分列を処理するとは、それらの画像データ部分列を前記画像データ列として表示することである請求項１または２に記載のデータ処理システム。
- 処理能力検知手段と、
連続的に送られるべき一連の画像データを有する画像データ列を分割して所定の数の画像データ部分列を生成するデータ分割手段と、
それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段とを備え、
前記処理能力検知手段は、それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定し、
前記データ分割手段は、その決定された前記所定の数の画像データ部分列を生成する第１装置。 - データを処理して処理結果を出力するデータ処理手段と、
出力された前記処理結果から、前記処理結果を表示するための連続的に送られるべき一連の画像データ列を生成してモニタに出力する表示データ作成手段とを備え、
前記表示データ作成手段は、請求項４記載の第１装置として機能し、
前記モニタは、請求項４記載の第２装置として機能するパーソナルコンピュータ。 - 放送されてくる番組データを受信する受信手段と、
その受信した番組データを復調して、連続的に送られるべき一連の画像データ列を生成してテレビに出力する表示データ作成手段とを備え、
前記表示データ作成手段は、請求項４記載の第１装置として機能し、
前記テレビは、請求項４記載の第２装置として機能するチューナ。 - 請求項１記載のデータ処理システムの、前記第１装置における、第２装置の処理能力を検知し、その検知した結果に応じて所定の数を決定する処理能力検知手段と、連続的に送られるべき一連の画像データを有する画像データ列を分割して前記所定の数の画像データ部分列を生成するデータ分割手段と、それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段と、
前記第２装置における、それらの送信された画像データ部分列を前記所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段としてコンピュータを機能させるプログラム。 - 請求項４記載の第１装置の、前記第１装置から送信されたそれらの画像データ部分列を所定の数の伝送経路から並行して受信する受信手段と、それらの受信された画像データ部分列を前記画像データ列に復元するまたはそれらの画像データ部分列を処理する処理手段とを有する第２装置の処理能力を検知し、その検知した結果に応じて前記所定の数を決定する処理能力検知手段と、
連続的に送られるべき一連の画像データを有する画像データ列を分割して前記所定の数の画像データ部分列を生成するデータ分割手段と、
それらの画像データ部分列を前記所定の数の伝送経路により並行して送信することが出来る送信手段としてコンピュータを機能させるプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104670A JP4672168B2 (ja) | 2001-04-03 | 2001-04-03 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104670A JP4672168B2 (ja) | 2001-04-03 | 2001-04-03 | データ処理システム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002300545A JP2002300545A (ja) | 2002-10-11 |
| JP2002300545A5 JP2002300545A5 (ja) | 2008-05-15 |
| JP4672168B2 true JP4672168B2 (ja) | 2011-04-20 |
Family
ID=18957494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001104670A Expired - Fee Related JP4672168B2 (ja) | 2001-04-03 | 2001-04-03 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4672168B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007163725A (ja) | 2005-12-13 | 2007-06-28 | Seiko Epson Corp | 画像表示システム、画像表示方法、情報処理装置、画像表示装置、制御プログラム、および記録媒体 |
| JP2008058574A (ja) | 2006-08-31 | 2008-03-13 | Seiko Epson Corp | 画像表示システムおよび画像表示装置 |
| JP4594911B2 (ja) * | 2006-09-19 | 2010-12-08 | 株式会社リコー | 読み取り信号処理装置、画像読み取り装置、及び画像形成装置 |
| JP2009141933A (ja) | 2007-11-15 | 2009-06-25 | Sony Corp | 通信装置、通信システム、プログラム、及びデータ選択方法 |
| JP5172405B2 (ja) | 2007-11-15 | 2013-03-27 | ソニー株式会社 | 無線通信装置、無線通信システム、プログラム、および無線通信方法 |
| JP5128323B2 (ja) | 2007-11-15 | 2013-01-23 | ソニー株式会社 | 無線通信装置、情報処理装置、プログラム、無線通信方法、処理方法、および無線通信システム |
| JP4779127B2 (ja) | 2007-11-15 | 2011-09-28 | ソニー株式会社 | 無線通信装置、プログラム、および無線通信方法 |
| JP5095473B2 (ja) | 2007-11-15 | 2012-12-12 | ソニー株式会社 | 無線通信装置、音声データ再生方法、およびプログラム |
| JP5494013B2 (ja) * | 2010-03-01 | 2014-05-14 | セイコーエプソン株式会社 | 画像処理装置、投写型表示装置、映像表示システム、画像処理方法、コンピュータープログラム |
| WO2014077157A1 (ja) * | 2012-11-15 | 2014-05-22 | シャープ株式会社 | 表示装置 |
| CN103929610B (zh) * | 2014-04-23 | 2017-08-08 | 利亚德光电股份有限公司 | 用于led电视的数据处理方法、装置及led电视 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11285015A (ja) * | 1998-03-30 | 1999-10-15 | Canon Inc | 撮像装置及び画像処理方法及び記憶媒体 |
-
2001
- 2001-04-03 JP JP2001104670A patent/JP4672168B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11285015A (ja) * | 1998-03-30 | 1999-10-15 | Canon Inc | 撮像装置及び画像処理方法及び記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002300545A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101320758B1 (ko) | 수 개의 비디오 이미지들의 무결절성 디스플레이 마이그레이션 | |
| US8436863B2 (en) | Switch for graphics processing units | |
| JP5160836B2 (ja) | テレビジョン受像機 | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| JP4672168B2 (ja) | データ処理システム | |
| CN101213834B (zh) | 在视频显示模式之间切换的设备 | |
| JP2002169532A (ja) | デジタル映像表示機器のｄｖｉコネクター検出装置及び方法 | |
| US9489883B2 (en) | Electronic apparatus and method of displaying image thereof | |
| TW200832350A (en) | Method and related device of increasing efficiency of video display | |
| JP2022020709A (ja) | 半導体装置、ディスプレイ装置、車載ディスプレイシステム | |
| US8194065B1 (en) | Hardware system and method for changing a display refresh rate | |
| US20050262444A1 (en) | Information-processing apparatus and display control method | |
| US9087473B1 (en) | System, method, and computer program product for changing a display refresh rate in an active period | |
| KR100471057B1 (ko) | 휴대용 컴퓨터 및 휴대용 컴퓨터의 화면 재생 방법 | |
| JP2001134244A (ja) | 平面表示装置及びその駆動方法 | |
| JPH10340338A (ja) | ディスプレイ・フォーマット変換装置 | |
| US20010009419A1 (en) | Image data displaying system, image drawing apparatus, image drawing method and image drawing program | |
| JP4332312B2 (ja) | 映像信号処理装置、映像表示装置並びに映像信号処理方法 | |
| JP2002156955A (ja) | データ処理装置、データ処理応用機器、媒体、および情報集合体 | |
| JP2005234566A (ja) | 表示システム及び画像処理装置 | |
| JP3717810B2 (ja) | 画像信号伝送システム | |
| KR20010002391A (ko) | 전화면 디스플레이를 위한 해상도 변환 방법 | |
| KR100212271B1 (ko) | 도트식 비월 디스플레이 방법 | |
| US20060284875A1 (en) | Digital video data transmitting apparatus and display apparatus | |
| JPH08181956A (ja) | 映像情報伝送方法および装置ならびに映像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4672168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |