JP4667734B2 - 光半導体素子の実装方法およびこれを用いて光モジュールを製造する方法 - Google Patents

Description

本発明は、光半導体素子の実装方法および光モジュールの製造方法に関するものである。

光ファイバ伝送において光信号の送信／受信を行う光モジュールの製造においては、光部品間の位置決めを正確に行うことが重要である。たとえば、半導体レーザと光ファイバの良好な光結合効率を得るためには、１μｍ以下といった厳しい位置決めの精度が要求される。

従来、半導体レーザと光ファイバとの間の位置決めを行う方法としては、半導体レーザと光ファイバをおおよその位置に合わせた上で、半導体レーザを動作させて光ファイバの出射端から光出力をモニタし、モニタ光の強度が最大になるように光素子とファイバの位置を調芯する、いわゆるアクティブ・アライメントと呼ばれる方法がとられていた。

しかしながら、アクティブ・アライメントは時間がかかり、量産性の上で不利であった。これに対し、位置決め時に半導体レーザの動作を必要としないパッシブ・アライメント技術も用いられている。パッシブ・アライメントにおいては、高精度な実装技術が要求される。パッシブ・アライメントの一形態として、画像認識技術を利用した方法が提案されており、たとえば、特許文献１に示されているように、半導体レーザの表面に形成された電極を視覚センサにより検出する方法などがある。電極パターンは通常、光出射位置に対して一定の位置関係にあるため、このような方法が可能となる。
特開昭５９−１２５６７８号公報

上記のように半導体レーザ表面の電極パターンを検出することにより位置決めを行う方法は、アクティブ・アライメントの場合に比べて簡単な位置決めが可能であるが、以下のような問題点があった。

半導体レーザなどの半導体素子における電極形成には通常リフトオフ法が用いられるが、リフトオフ法により形成した電極パターンにおいては、大きさに数μｍ程度の誤差が生じることが避けられない。加えて、半導体レーザの光出射端面は通常、へき開により形成されるが、このへき開の位置についても±１０μm程度の誤差が生じる。これらの要因により、電極パターンと光出射位置の位置関係は±１０μｍ以上の誤差を含んでいることになる。そのため、パッシブ・アライメントに要求される高精度な実装を実現するには、従来の表面電極パターンを利用した方法では不十分であった。

これに対し、へき開部そのものの位置を画像認識により検出して位置決めを行う方法も考えられる。しかしながら、半導体レーザ表面に絶縁／保護膜として用いられている誘電体膜のほか、レーザ出射／反射端面におけるコーティング膜がレーザ製造中に表面側に回り込むことがあり、これらの膜による干渉や多重反射の影響によって、へき開部の位置の検出は実際には困難であった。

以上のことから、へき開の位置や電極パターン形成の精度によらず、正確に半導体レーザ等の光半導体素子の位置決めを行うことのできる方法が望まれていた。

本発明は、上記の問題を解決すべくなされたものであり、その一つは、端面を有している光半導体素子の実装方法において、前記端面の少なくとも一部に対してその一辺が一致するように形成された金属膜の辺を画像認識手段を用いて検出する工程と、前記画像認識手段を用いて前記光半導体素子の位置決めを行う工程と、前記光半導体素子を所定の部品に実装する工程と、を含むこと特徴とするものである。

ここで、画像認識手段とは、たとえばカメラとそれに接続されたコンピュータにより構成される画像解析装置などを指す。また、所定の部品とは、実装用基板などを指すが、実装用基板に直接光半導体素子を実装するものに限らず、実装用基板に他の部品、たとえばヒートシンクなどを介して光半導体素子を実装するようなものも含まれる。また、光半導体素子は、半導体レーザや発光ダイオードなどの発光素子や、フォトダイオードなどの受光素子などである。前記端面は、好ましくはへき開により形成されるが、へき開以外の形成方法、たとえばドライエッチングなどにより形成されるものであってもよい。

また、他の一つは、上記の実装方法により光半導体素子を前記所定の部品に実装する工程と、前記所定の部品を所定のパッケージ内に実装する工程と、を含むことを特徴とする光モジュールの製造方法である。

本発明の光半導体素子の実装方法においては、光半導体素子に、画像認識手段により識別可能である金属膜を有し、前記金属膜の一つの辺が前記光半導体素子の端面の作るへき開線の少なくとも一部と一致しているため、位置決めの際にへき開線を画像認識手段により容易かつ確実に検出することができる。また、へき開線と発光部との位置関係の信頼性が高いため、光半導体素子の位置決めを精度よく行うことができる。

また、本発明の光モジュールの製造方法は、光半導体素子の実装が容易で、かつ実装精度が高いため、光モジュールの製造を低コストで歩留り良く行うことができる。

本発明の最も好適な実施の形態について、図面を参照しつつ以下に説明する。

[実施の形態１] 実施の形態１として、半導体レーザの位置決めを行って実装基板上に実装する方法について説明する。

図１は、実施の形態１に係る方法を利用して、実装基板上に半導体レーザと光ファイバとが実装された状態を表す斜視図である。実装基板面に垂直な方向にｙ軸、光の導波方向にｚ軸をとり、これらの軸に共に垂直な方向にｘ軸をとって説明する。図１に示すように、シリコン製の実装基板２上に、ｘ方向に沿った矩形溝３が形成されており、また、矩形溝３の一部からｚ方向にＶ溝４が形成されている。矩形溝３およびＶ溝４はエッチングにより形成される。Ｖ溝４には光ファイバ５が、その先端部６を矩形溝３の壁面１１に接するように配置されている。図１からわかるように、矩形溝３は光ファイバ５のｚ方向の位置を定め、Ｖ溝４は光ファイバ５のｘ方向およびｙ方向の位置を定めるものである。その位置精度は溝部形成の精度で決まるため、１μｍ程度と高精度である。

また、実装基板２の表面には、半導体レーザチップ１が半田などにより固定されている。この半導体レーザチップ１は、光ファイバ５に対して所定の光結合が得られるような位置に配置されている。図３に半導体レーザチップ１の斜視図を示す。この半導体レーザチップ１は、ｐ型半導体基板２１上に形成されたエピタキシャル層１２を有しており、基板側の面をチップ裏面、エピタキシャル層１２側の面をチップ表面と呼ぶこととする。チップ表面側には、ｎ側ストライプ電極３３、パッド電極３６、ｚ基準線形成用金属膜３４を有している。また、エピタキシャル層１２中の活性層が、光出射端面４１において発光部９を形成している。この半導体レーザチップ１は、ｘ方向およびｚ方向についての位置決めを行うための基準線Ｒ_ｘ、Ｒ_ｚを備えている。これらの基準線の形成方法については、後に説明する。

半導体レーザチップ１はジャンクション・ダウン、すなわちチップ表面を実装基板２側にして実装されているものとする。図１において符号Ｂを付した面はチップ裏面である。

以下、この半導体レーザチップ１の位置決め方法について説明する。
（実装方法） 図２は、本実施の形態１に係る実装方法を説明する説明図である。位置の固定された素子観察用カメラ７および基板観察用カメラ８に、画像解析を行うソフトウェアが組込まれたコンピュータ（図示せず）が接続されている。このソフトウェアには、半導体レーザチップ１および実装基板２があらかじめ決められた正確な位置にある時の画像が、それぞれ参照パターンとして登録されている。

上記のあらかじめ決められた正確な位置への位置決めを行うために、可動式のステージ（図示せず）上に吸着固定された実装基板２を基板観察用カメラ８の下方に、また、チップハンドリング用のコレット（図示せず）により裏面Ｂを吸着把持された半導体レーザチップ１を素子観察用カメラ７の上方に、それぞれ位置させる。この時、半導体レーザ１のチップ表面が素子観察用カメラ７側に向けられている。

ここで、実装基板２の表面には、位置決めを正確かつ容易にするための基準パターン１０が設けられている。

素子観察用カメラ７により取り込まれた半導体レーザチップ１の表面の画像が、ソフトウェア上で半導体レーザチップ１の参照パターンと比較され、両者を一致させるようにコレットの駆動系に信号が送られる。また、基板観察用カメラ８により取り込まれた実装基板２の画像についても、実装基板２の参照パターンと一致させるようにステージ駆動系に信号が送られる。参照パターンとの比較には、上記の基準線や基準パターンが用いられる。これらにより、半導体レーザチップ１と実装基板２はそれぞれ、あらかじめ決められた正確な位置に調整される。この決められた位置においては、半導体レーザチップ１は、実装基板２上で実装されるべき所定の位置からｘ方向に距離Ｄ_１、ｙ方向に距離Ｄ_２だけ離れている。

この位置決めの後、半導体レーザチップ１をｘ方向に距離Ｄ_１だけ移動させ、更にｙ方向に距離Ｄ_２だけ移動させることにより実装基板２上の所定の位置に位置させたうえで、半田などを用いて固定する。以上のようにして、実装基板２上に半導体レーザチップ１が実装された図１の状態となる。

ところで、位置決めに利用される基準線Ｒ_ｘ、Ｒ_ｚは、発光部９との位置関係が半導体レーザチップの素子ごとに一定であるため、従来の方法、たとえばパッド電極３６などを基準として位置決めを行う場合に比べて、位置決めの精度が格段に向上する。特に、ｚ基準線は、出射端面の位置をそのまま反映しているため、従来のようにへき開位置のばらつきの影響を受けることなく、位置決めを行うことができる。
なお、ｙ方向の位置決めについては、実装基板２に接するチップ表面（チップ裏面Ｂと反対側の面）から発光部９までの距離は、半導体レーザチップの個々の素子の間でほとんどばらつかないため、その距離の値を基にして実装基板２上における光ファイバ５（図１）の実装位置を設定すればよく、ここでは問題とならない。

（レーザチップの作製方法） 以下、これらの基準線Ｒ_ｘ、Ｒ_ｚの形成を含む半導体レーザチップの作製方法について、図４〜９を用いて説明する。
１）図４（ａ）（ｂ）（ｃ）および図５は、作製途中における半導体レーザの断面図である。図４（ａ）に示すように、ウエハ状のｐ型半導体基板２１上に、活性層２２、ｎ型クラッド層２３を順次積層する。なお、図にはウエハの一部領域のみが示されている。次いで、幅１．５μmのストライプ状の誘電体マスク２４ａ、２４ｂをたとえば５０μｍ間隔で成膜し、エッチングによりメサストライプを形成する。これにより、活性層２２は活性層２２ａと活性層２２ｂに分離される。これらの互いに隣接するメサストライプのうち、誘電体マスク２４ａが成膜された一方（すなわち、活性層２２ａを含む一方）は、のちに発光部を形成し、また、誘電体マスク２４ｂが形成された他方（すなわち活性層２２ｂを含む他方）は、図３に示したｘ基準線Ｒ_ｘをのちに形成するものである。
２）次いで、図４（ｂ）に示すように、誘電体マスク２４ａ、２４ｂを選択成長マスクとして、ｐ型埋込み層２５、ｎ型埋込み層２６、ｐ型埋込み層２７を順次積層して、ｐ／ｎ／ｐの埋込み層を形成する。この際、誘電体マスク２４ａ、２４ｂ上には埋込み層は形成されない（図４（ｂ））。

３）誘電体マスク２４ａのみを除去し誘電体マスク２４ｂを残す処理を行うために、図４（ｃ）に示すように、誘電体マスク２４ｂを覆うレジストマスク２８を形成する。
４）次いで、フッ酸などで処理を行うことにより誘電体マスク２４ａが除去される。その後、誘電体マスク２４ｂ上のレジストマスク２８を除去する。
５）次いで、図５に示すように、ｎ型クラッド層２９、ｎ型コンタクト層３０を積層する。この時、ｎ型クラッド層２９およびｎ型コンタクト層３０は、活性層２２ａの上面には積層されるが、活性層２２ｂの上面には、誘電体マスク２４ａの存在のため積層されない。したがって、活性層２２ｂの上面には、開口幅１０μｍのストライプ溝３１が形成される。
６）フォトリソグラフィを用いて、ｎ型コンタクト層３０表面にレジスト（図示せず）をパターニングし、更に真空蒸着法を用いてＡｕＧｅＮｉを蒸着し、リフトオフ法を用いてレジストを除去する。これにより、図６（ａ）の上面図に示すように幅１０μｍのｎ側ストライプ電極３３およびｚ基準線形成用金属膜３４ができる。また、Ａ-Ａ断面図を図６（ｂ）に示す。
７）ｎ型コンタクト層３０およびｎ側ストライプ電極３３の上部にフォトリソグラフィを用いてレジスト（図示せず）をパターニングする。このレジストをマスクとして、少なくともｐ型埋込み層２５よりも下までウェットエッチングを行うことにより、図７に示すようにトレンチ３５を形成する。その後、レジストを有機溶剤等を用いて除去する。

８）トレンチを含むウエハ上面に保護膜となる窒化シリコン（ＳｉＮ_ｘ）などの誘電体膜１５を成膜する。次に、ｎ側ストライプ電極３３の上部における誘電体膜１５を除去し、フォトリソグラフィを用いて、Ｔｉ/Ｐｔ/Ａｕを積層したパッド電極３６を形成する。次に、ｐ型半導体基板２１を研磨して厚さ１００μｍ程度にした後、ｐ型半導体基板２１裏面に裏面電極３７を形成する。このようにして形成された半導体レーザ構造を図８（ａ）（ｂ）に示す。（ａ）は上面図、（ｂ）はＡ−Ａ断面図である。

９） この半導体レーザは、ウエハ上に二次元状に多数形成されており、以下のようにして個別のレーザチップに分離する。まず、ダイヤモンドカッターを用いてウエハの端の部分に周期的に傷を入れる。この周期は、図８におけるＬで示され、半導体レーザの共振器長となる。次に、傷を入れた面の裏側から押して割ることにより、ウエハが結晶面に沿ってへき開され、図９に示すようなバー状となる。この時、ｚ基準線形成用金属膜３４は、図８および図９に示すへき開線ｓに沿って分離される。
１０）へき開により形成された端面３８は半導体レーザの出射／反射端面となるため、端面保護および反射率調整を目的として、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化シリコン（ＳｉＯ_２）または窒化シリコン（ＳｉＮ_ｘ）などによるコーティング膜（図示せず）をスパッタ法などにより形成する。この状態でレーザ発振が可能な状態であり、端面３８の表面観察や、レーザ動作特性チェックなどの検査を適宜行う。続いて、バーを図８および図９における符号ｐで示された線に沿って割り出して個別のチップに分離することにより、図３に示した半導体レーザチップ１が完成する。なお、発光部９は、図４〜８で示した活性層２２ａの端面３８における断面部分に相当する。

図３におけるｘ基準線Ｒ_ｘは、図８および図９で示されたストライプ溝３１を利用している。このストライプ溝３１と活性層２２ａのｘ方向の距離のばらつきはフォトマスクの精度で決まり、その大きさは０．１μｍ以下と小さい。

また、図３におけるｚ基準線Ｒ_ｚは、図８および図９におけるｚ基準線形成用金属膜３４がへき開線ｓに沿って分離されることにより形成されている。言うまでもなく、このへき開線ｓとへき開により形成された端面３８とのｚ方向における距離はゼロであるため、へき開位置にばらつきが生じていても、ｚ基準線Ｒ_ｚは正確に端面３８の位置を反映することになる。ｚ基準線形成用金属膜の大きさは、画像認識を行う観点から、へき開線ｓの方向に十分な幅を持っていることが望ましい。この幅は、画像認識の精度にもよるが、５μｍ以上、より好ましくは２０μｍ以上が適当である。

加えて、ｚ基準線Ｒ_ｚは、ｚ基準線形成用金属膜３４の高い光反射率を利用して、画像解析によって非常に明瞭に検出することが可能である。これは、ｚ基準線形成用金属膜３４を設けずに単にへき開線を画像解析によって検出する場合に比べ、遥かに有利である。また、本実施の形態１のようにｚ基準線形成用金属膜上に誘電体膜を有していても、金属膜自体の反射率が高いため、誘電体膜がへき開線検出の妨げになることはない。

なお、本実施の形態１では、半導体レーザチップを実装基板上にジャンクション・ダウン方式で実装する場合について説明したが、ジャンクション・アップ方式で実装する場合においても適用可能である。この場合、図２において基板観察用カメラ８をチップ上面の観察に兼用するなど、実装方法に適宜変更を加えて実施する。

また、半導体レーザの構造については、本実施の形態１に示したような埋込み型トレンチ構造に限られるものではないし、半導体基板としてｐ型基板を用いるものではなくｎ型基板を用いても良いことは言うまでもない。

また、光半導体素子は、半導体レーザに限られず、へき開により出射端面が形成されるものであれば発光ダイオード、フォトダイオードなどであってもよい。また、光ファイバの代わりに他の導波路構造に対して位置決めがされるものであってもよい。

以上、説明したように、本実施の形態１においては、あらかじめへき開線を跨ぐように金属膜を形成しておき、へき開によって金属膜が分離されてできた線を、ｚ方向すなわち光軸方向の位置決め基準線として利用するため、位置決めをきわめて正確に短時間で行うことが可能となる。

[実施の形態２] 実施の形態２として、半導体レーザモジュールの製造方法を示す。この半導体レーザモジュールにおいては、半導体レーザチップおよびモニタ用フォトディテクタがヒートシンク上に実装されている。モニタ用フォトダイオードチップは、端面受光型とする。半導体レーザチップは、十分な放熱性を得るためにヒートシンク上にジャンクション・ダウン方式で実装されているため、高出力用途に特に有利となる。

図１０は、ヒートシンク上に半導体レーザチップおよびモニタ用フォトダイオードチップが実装された状態を表す斜視図である。ヒートシンクの実装面に垂直な方向にｙ軸、光の導波方向にｚ軸をとり、これらの軸に共に垂直な方向にｘ軸をとって説明する。ヒートシンク３９上に、幅３５０μｍ、共振器長Ｌが約１５００μｍの半導体レーザチップ４０が、その出射端面４１をヒートシンク３９の端部４２に一致させるように実装されている。また、幅２５０μｍ、長さ３００μｍのモニタ用フォトダイオードチップ４３が、その受光端面４４を半導体レーザチップ４０の後方端面（反射端面）（図示せず）にギャップｇ（たとえば３０μｍ）を持って対向するように実装されている。

ここで、半導体レーザチップ４０のチップ表面は、図３に示したｚ基準線形成用金属薄膜３４と同様なパターン（図示せず）を有し、へき開線ｓに沿ってｚ基準線（図示せず）が形成されているものとする。

また、モニタ用フォトダイオードチップの斜視図を図１２に示す。モニタ用フォトダイオードチップ４３は、ｐｎ接合界面４６の下までメサ４７を有し、受光部４８を形成している。チップ表面において、メサ４７上の一部にコンタクト電極４９（図示せず）を有し、パッド電極５０が接続されている。また、半導体レーザチップの場合と同様に、チップ上面にｚ基準線形成用金属膜５１が設けられており、へき開によってｚ基準線Ｒ_ｚを形成している。

図１０において、半導体レーザチップ４０の出射端面４１は、ヒートシンク３９の端部４２に対してきわめて正確に一致するように実装されている。その理由は、出射端面４１が端部４２に比べてわずかでも前方に出ている場合は放熱性が悪くなり、一方、出射端面４１が端部４２よりも後方に引っ込んでいる場合は、出射光がヒートシンク３９の一部により遮られるためである。

また、半導体レーザチップ４０とモニタ用フォトダイオードチップ４３とのギャップｇは、設計値を正確に実現している必要がある。これは、特に高出力用途の半導体レーザにおいては、出射端面と後方端面の反射率が大きな非対称度を持って設計されているため、後方端面からモニタ用フォトダイオードに入射するレーザ光は非常に弱く、ギャップｇが設計値からわずかにずれただけで、モニタ用フォトダイオードの出力が得られなくなるためである。

（ヒートシンク上への半導体レーザチップの実装） 図１１は、実施の形態２における、ヒートシンク上への半導体レーザチップの実装方法を説明する説明図である。位置の固定された素子観察用カメラ７および基板観察用カメラ８に、画像解析を行うソフトウェアが組込まれたコンピュータ（図示せず）が接続されている。このソフトウェアには、半導体レーザチップ４０およびヒートシンク３９があらかじめ決められた正確な位置にある時の画像が、それぞれ参照パターンとして登録されている。

上記のあらかじめ決められた正確な位置への位置決めを行うために、可動式のステージ（図示せず）上に吸着固定されたヒートシンク３９を基板観察用カメラ８の下方に、また、チップハンドリング用のコレット（図示せず）により裏面Ｂを吸着把持された半導体レーザチップ４０を素子観察用カメラ７の上方に、それぞれ位置させる。この時、チップ表面が素子観察用カメラ７側に向けられている。

素子観察用カメラ７により取り込まれた半導体レーザチップ４０の表面の画像が、ソフトウェア上で半導体レーザチップ４０の参照パターンと比較され、両者を一致させるようにコレットの駆動系に信号が送られる。また、基板観察用カメラ８により取り込まれたヒートシンク３９の画像についても、ヒートシンク３９の参照パターンと一致させるようにステージ駆動系に信号が送られる。これらにより、半導体レーザチップ４０とヒートシンク３９はそれぞれ、あらかじめ決められた正確な位置に調整される。この決められた位置においては、半導体レーザチップ４０は、ヒートシンク３９上で実装されるべき所定の位置からｘ方向に距離Ｄ_３、ｙ方向に距離Ｄ_４だけ離れている。

また、この時、素子観察用カメラにより、半導体レーザチップ４０の共振器長Ｌを測定し、たとえばＬ＝１５０１．０μｍなどと測定値を得る。この測定においては、出射端面と反射端面の各々のｚ基準線を利用する。

この位置決めの後、半導体レーザチップ４０をｘ方向に距離Ｄ_３だけ移動させ、更にｙ方向に距離Ｄ_４だけ移動させることによりヒートシンク３９上の所定の位置に位置させ、半田などを用いて固定する。以上のようにして、ヒートシンク３９上に半導体レーザチップ４０が実装される。

（ヒートシンク上へのモニタ用フォトダイオードの実装） 次に、ヒートシンク上にモニタ用フォトダイオードチップを実装する方法について述べる。モニタ用フォトダイオードチップはジャンクション・ダウン方式で実装され、その受光部が、既に実装されている半導体レーザチップ発光部から所定の距離ｇとなるような位置に実装される。

モニタ用フォトダイオードチップの実装方法を図１３を用いて説明する。チップハンドリング用のコレット（図示せず）により裏面Ｂを吸着把持されたモニタ用フォトダイオードチップ４３を素子観察用カメラ７の上方に位置させる。素子観察用カメラ７により取り込まれたモニタ用フォトダイオードチップ４３の表面の画像が、モニタ用フォトダイオードチップ４３の参照パターンと比較され、両者を一致させるようにコレットの駆動系に信号が送られる。この時、参照パターンとの比較にはｚ基準線Ｒ_ｚが用られる。その後、モニタ用フォトダイオードチップ４３をｘ方向に距離Ｄ_３、ｚ方向に距離（Ｌ＋ｇ）、ｙ方向に距離Ｄ_４だけ移動させることにより、ヒートシンク３９上の所定の位置に位置させ、半田等を用いて固定する。

その後、図１４に示すような半導体レーザモジュールの組立てを行う。図１４は、半導体レーザモジュールの導波方向における縦断面図である。半導体レーザモジュール６０の筐体として、銅タングステン合金などによって形成されたパッケージ５９を用い、その内部底面上に温度制御装置としてのペルチェ素子５８を配置する。ペルチェ素子５８上にベース５７を配置し、このベース５７上に、半導体レーザチップ４０およびモニタ用フォトダイオードチップ４３の固定されたヒートシンク３９を配置する。さらにベース５７上に第一レンズ５２およびアイソレータ５３を配置する。また、第二レンズ５４をパッケージ５９におけるレーザ光軸上に配置する。５５は外部接続される光ファイバである。ここで、アイソレータ５３は、他の光学部品などによる反射戻り光が半導体レーザ共振器内に再入射しないように、半導体レーザチップ４０と光ファイバ５５の間に設けられている。

以上のようにして半導体レーザモジュールが完成する。本実施の形態２では、半導体レーザチップにあらかじめへき開線を跨ぐように金属膜を形成しておき、へき開によって金属膜が分離されてできた線を、ｚ方向すなわち光軸方向の位置決め基準線として利用するため、半導体レーザチップの出射端面をヒートシンクの端部に正確に合わせることができ、出射レーザ光の効率良い取り出しと放熱性の確保を両立させた光モジュールを得ることができる。

また、モニタ用フォトダイオードチップについても同様に、へき開によって金属膜が分離されてできた線を、ｚ方向すなわち光軸方向の位置決め基準線として利用するため、半導体レーザチップとの間で正確な位置合わせが可能となり、モニタ光出力の再現性に優れた光モジュールを得ることができる。

したがって、これらのチップを実装した光モジュールを低コストで歩留りよく製造することが可能になる。

なお、本実施の形態２では、光ファイバ増幅器などに用いることのできる高出力の半導体レーザモジュールの製造方法を示したが、他の用途の半導体レーザモジュールにも本発明を適用可能であることは言うまでもない。たとえば、光ファイバ通信における信号光源用モジュールは、半導体レーザの寄生容量を低減させて高速動作を可能とするために、ワイヤボンディング用パッド電極の不要なジャンクション・ダウン方式で実装を行うことが望ましい。そこで、ヒートシンクの端部に半導体レーザチップの出射端面を正確に合わせることが必要となるため、本実施の形態２に示した位置決め方法が効果を奏する。

本発明の実施の形態１に係る方法を利用して、実装基板上に半導体レーザと光ファイバとが実装された状態を表す斜視図である。 本発明の実施の形態１に係る実装方法を説明する説明図である。 本発明の実施の形態１に係る半導体レーザチップの斜視図である。 （ａ）（ｂ）（ｃ）本発明の実施の形態１に係る半導体レーザチップの作製方法を説明する断面図である。 本発明の実施の形態１に係る半導体レーザチップの作製方法を説明する断面図である。 （ａ）（ｂ）本発明の実施の形態１に係る半導体レーザチップの作製方法を説明する上面図および断面図である。 本発明の実施の形態１に係る半導体レーザチップの作製方法を説明する断面図である。 （ａ）（ｂ）本発明の実施の形態１に係る半導体レーザチップの作製方法を説明する上面図および断面図である。 本発明の実施の形態１に係る半導体レーザチップの作製方法を説明する斜視図である（その６）。 本発明の実施の形態２において、ヒートシンク上に半導体レーザチップおよびモニタ用フォトダイオードチップが実装された状態を示す斜視図である。 本発明の実施の形態２における実装方法を説明する説明図である。 本発明の実施の形態２におけるモニタ用フォトダイオードチップを示す斜視図である。 本発明の実施の形態２における実装方法を説明する説明図である。 本発明の実施の形態２に係る半導体レーザモジュールを示す縦断面図である。

符号の説明

１ 半導体レーザチップ
２ 実装基板
３ 矩形溝
４ Ｖ溝
５ 光ファイバ
６ 先端部
７ 素子観察用カメラ
８ 基板観察用カメラ
９ 発光部
１０ 基準パターン
１１ 矩形溝の壁面
１２ エピタキシャル層
１５ 誘電体膜
２１ ｐ型半導体基板
２２、２２ａ、２２ｂ 活性層
２３ ｎ型クラッド層
２４ａ、２４ｂ 誘電体マスク
２５ ｐ型埋込み層
２６ ｎ型埋込み層
２７ ｐ型埋込み層
２８ レジストマスク
２９ ｎ型クラッド層
３０ ｎ型コンタクト層
３１ ストライプ溝
３３ ｎ側ストライプ電極
３４ ｚ基準線形成用金属膜
３５ トレンチ
３６ パッド電極
３７ 裏面電極
３８ 端面
３９ ヒートシンク
４０ 半導体レーザチップ
４１ 出射端面
４２ 端部
４３ モニタ用フォトダイオードチップ
４４ 受光端面
４６ ｐｎ接合界面
４７ メサ
４８ 受光部
４９ コンタクト電極
５０ パッド電極
５１ ｚ基準線形成用金属膜
５２ 第一レンズ
５３ アイソレータ
５４ 第二レンズ
５５ 光ファイバ
５７ ベース
５８ ペルチェ素子
５９ パッケージ
６０ 半導体レーザモジュール
Ｂ チップ裏面
Ｒ_ｘ ｘ基準線
Ｒ_ｚ ｚ基準線
Ｌ 共振器長
ｇ ギャップ

Claims (7)

1. 端面を有している光半導体素子を所定の部品に実装する光半導体素子の実装方法において、
   前記光半導体素子の表面には、前記端面の少なくとも一部の辺と一致して、前記光半導体素子の発光部から出射される光の光軸方向の位置決め用の第１の基準線となる一辺を備え、画像認識するのに十分な幅を持った大きさの金属膜と、前記光半導体素子の発光部を形成する際に用いる誘電体マスクを用いて光軸方向に延びて形成されたストライプ溝とが形成され、前記ストライプ溝に沿って形成される第２の基準線を前記光軸方向と直交する方向の位置決め用とし、
   前記光半導体素子と前記所定の部品とがあらかじめ決められた正確な位置にある時の画像を参照パターンとして登録する第１の工程と、
   前記光半導体素子の表面の画像をカメラにより取り込む第２の工程と、
   取り込まれた前記光半導体素子の画像と前記参照パターンとを、前記第１の基準線及び前記第２の基準線を用いて比較し、一致させるように位置決めする第３の工程と、
   前記光半導体素子を前記所定の部品に実装する第４の工程と、
   を有することを特徴とする光半導体素子の実装方法。
2. 前記端面及び前記金属膜の一辺は、へき開により形成されていることを特徴とする請求項１に記載の光半導体素子の実装方法。
3. 前記端面は、光の出射端面であることを特徴とする請求項１又は２に記載の光半導体素子の実装方法。
4. 前記第３の工程の後に、前記光半導体素子を、前記所定の部品に実装される位置まで所定の距離移動させる工程を有することを特徴とする請求項１乃至３のいずれか１つの項に記載の光半導体素子の実装方法。
5. 前記金属膜は高い光反射率を備えていることを特徴とする請求項１乃至４のいずれか１つの項に記載の光半導体素子の実装方法。
6. 請求項１乃至５のいずれか１つの項に記載の実装方法により光半導体素子を前記所定の部品に実装する工程と、
   前記所定の部品を所定のパッケージ内に実装する工程と、
   を有することを特徴とする光モジュールの製造方法。
7. 端面を有する光半導体素子を所定の部品に実装するための実装装置において、
   前記光半導体素子の表面には、前記端面の少なくとも一部の辺と一致して、前記光半導体素子の発光部から出射される光の光軸方向の位置決め用の第１の基準線となる一辺を備え、画像認識するのに十分な幅を持った大きさの金属膜と、前記光半導体素子の発光部を形成する際に用いる誘電体マスクを用いて光軸方向に延びて形成されたストライプ溝とが形成され、前記ストライプ溝に沿って形成される第２の基準線を前記光軸方向と直交する方向の位置決め用とし、
   前記光半導体素子と前記所定の部品とがあらかじめ決められた正確な位置にある時の画像を参照パターンとして登録する第１の手段と、
   前記光半導体素子の表面の画像をカメラにより取り込む第２の手段と、
   取り込まれた前記光半導体素子の画像と前記参照パターンとを、前記第１の基準線及び前記第２の基準線を用いて比較し、一致させるように位置決めする第３の手段と、
   前記光半導体素子を前記所定の部品に実装する第４の手段と、
   を有することを特徴とする光半導体素子の実装装置

Images