JP4662549B2 - 記憶制御装置 - Google Patents

Description

本発明はディスクアレイシステムを制御する記憶制御装置に関し、特に、論理基板とバックプレーンとの接続構造に関する。

ＲＡＩＤ（Redundant Arrays of Independent Inexpensive Disks）構成された複数のディスクドライブを備えるディスクアレイシステムにおいては、複数の論理基板が搭載されている。論理基板には、ホストシステムに接続するフロントインターフェースを制御するチャネルアダプタ、又はディスクドライブに接続するバックインターフェースを制御するディスクアダプタ等が実装される。チャネルアダプタには、ＮＦＳ（Network File System）又はＣＩＦＳ（Common Interface File System）等のファイル転送プロトコルに基づくファイル共有サービスを提供するためのＮＡＳ（Network Attached Storage）プロセッサが実装されることもある。ディスクアレイシステムには、複数の論理基板相互間の信号伝送を中継するためのバックプレーンが搭載されている。バックプレーンには、論理基板相互間を接続するためのバス配線や、論理基板に電力を供給するための電源ライン等が形成されている。バックプレーンにおける信号伝送性能は、ディスクアレイシステムの性能に影響を及ぼすため、論理基板とバックプレーンとの接続構造には、高性能、高信頼性、及び耐障害性が要求される。電子回路部品を緻密な空間に実装する回路基板に言及した文献として、例えば、特開２００３−１２４６５５号公報が知られている。
特開２００３−１２４６５５号公報

ところで、ディスクアレイシステムの高機能化や多機能化を実現するため、より多くの論理基板をディスクアレイシステムに搭載する方向に開発が進められている。多数及び多種類の論理基板をディスクアレイシステムに搭載するには、論理基板のサイズは小さい方が望ましい。論理基板を小型化することで、柔軟なシステム設計と耐障害性能を向上させることができる。例えば、論理基板のサイズを従来のサイズの１／２に設計し、バックプレーン上において論理基板を上下２段に搭載する構成が考えられる。

しかし、従来の給電方式では、バックプレーンの端部に設けられた電源コネクタと、論理基板の端部に設けられた電源コネクタとを接続することで、論理基板に電力を供給していたため、ハーフサイズの論理基板をバックプレーン上に上下２段に搭載する場合にも同様の給電方式を採用すると、バックプレーンの中央に電源ラインを形成しなければならなくなる。バックプレーンの中央に電源ラインを形成してしまうと、バックプレーンの上段に搭載された論理基板の信号線と、バックプレーンの下段に搭載された論理基板の信号線とを電源ラインを跨いで接続することができなくなる。両論理基板の信号線を接続するには、新たに信号層を設けなければならず、製造コストが高くなる。

本発明はこのような問題に鑑みてなされたものであり、論理基板の高密度実装に適した記憶制御装置を提案することを課題とする。

上記の課題を解決するため、本発明の記憶制御装置は、複数の論理基板と、複数の論理基板相互間の信号線を接続するとともに複数の論理基板に電力を供給するバックプレーンとを備える。バックプレーンは、バックプレーンの上段に接続される論理基板の信号を接続する第一の信号コネクタと、バックプレーンの下段に接続される論理基板の信号を接続する第二の信号コネクタと、バックプレーンの上段に接続される論理基板に電力を供給するための第一の電源コネクタと、バックプレーンの下段に接続される論理基板に電力を供給するための第二の電源コネクタとを備える。第一の電源コネクタは、バックプレーンの一端に形成され、第二の電源コネクタは、バックプレーンの他端に形成されている。
また、第一の電源コネクタ及び第二の電源コネクタは、バックプレーンの表面層に形成されている。
また、論理基板は、第一の電源コネクタに接続可能な第三の電源コネクタと、第二の電源コネクタに接続可能な第四の電源コネクタと、第一の信号コネクタ又は第二の信号コネクタのうち何れか一方に接続可能な第三の信号コネクタとを備える。論理基板は、バックプレーンの上段に接続されるときは、第一の電源コネクタに接続する第三の電源コネクタから電力の供給を受ける一方、バックプレーンの下段に接続されるときは、第二の電源コネクタに接続する第四の電源コネクタから電力の供給を受ける。
また、論理基板は、論理基板内に実装されている電子回路に電力を供給するための電源層と、第三の電源コネクタと電源層との間の電気的接続を導通又は遮断する第一のスイッチング素子と、第四の電源コネクタと電源層との間の電気的接続を導通又は遮断する第二のスイッチング素子とを備える。論理基板がバックプレーンの上段に接続されるときは、第一のスイッチング素子は、第三の電源コネクタと電源層とを導通する一方で、第二のスイッチング素子は、第四の電源コネクタと電源層との間の電気的接続を遮断する。論理基板がバックプレーンの下段に接続されるときは、第一のスイッチング素子は、第三の電源コネクタと電源層との間の電気的接続を遮断する一方で、第二のスイッチング素子は、第四の電源コネクタと電源層とを導通する。

本発明によれば、論理基板の高密度実装に適した記憶制御装置を提供できる。

本実施形態に係る記憶制御装置は、複数の論理基板と、複数の論理基板相互間の信号線を接続するとともに複数の論理基板に電力を供給するバックプレーンとを備える。バックプレーンは、複数の信号層を含む多層積層構造を有している。特に、最上層の信号層を表面層と称する。バックプレーンは、バックプレーンの上段に接続される論理基板の信号を接続する第一の信号コネクタと、バックプレーンの下段に接続される論理基板の信号を接続する第二の信号コネクタと、バックプレーンの上段に接続される論理基板に電力を供給するための第一の電源コネクタと、バックプレーンの下段に接続される論理基板に電力を供給するための第二の電源コネクタとを備える。第一の電源コネクタは、バックプレーンの一端（例えば、バックプレーンの上端）に形成され、第二の電源コネクタは、バックプレーンの他端（例えば、バックプレーンの下端）に形成されている。表面層の略中央部には、第一及び第二の電源コネクタが形成されていないので、第一の信号コネクタと第二の信号コネクタとを接続する信号配線を表面層上に形成できる。第一及び第二の電源コネクタは、表面層上に形成されていてもよく、或いは表面層から離れた位置に架橋された第一及び第二の電源プレート上にそれぞれ形成されていてもよい。

以下、各図を参照して、本発明の実施例について説明する。各実施例は、特許請求の範囲を限定するものではなく、また実施例で説明されている特徴の全てが発明の解決手段に必須であるとは限らない。

図１は本実施例に係るディスクアレイシステム１０の前方斜視図、図２は本実施例に係るディスクアレイシステム１０の後方斜視図を示す。これらの図に示すように、ディスクアレイシステム１０は、主に、基本フレーム１１、ディスクボックス１３、論理基板ボックス１５、及び交流電源１６を備える。

基本フレーム１１は、ラック状のフレーム構造を有しており、ディスクボックス１３、論理基板ボックス１５、及び交流電源１６等を搭載する。

ディスクボックス１３は、複数のディスクドライブ１２を搭載するボックス構造を有する。ディスクドライブ１２は、例えば、ＦＣ（Fibre Channel）ディスクドライブ、ＳＡＴＡ（Serial Advanced Technology Attachment）ディスクドライブ、ＰＡＴＡ（Parallel Advanced Technology Attachment）ディスクドライブ、ＦＡＴＡ（Fibre Attached Technology Adapted）ディスクドライブ、ＳＣＳＩ（Small Computer System Interface）ディスクドライブ等である。

論理基板ボックス１５は、複数の論理基板１４を搭載する。論理基板１４は、電子回路（マイクロプロセッサ、メモリ、入出力装置等）を備えたコントローラボードである。論理基板１４には、チャネルアダプタ、又はディスクアダプタが搭載される。チャネルアダプタは、ホストシステムに接続するフロントインターフェースを制御する。ディスクアダプタは、ディスクドライブ１２に接続するバックインターフェースを制御する。チャネルアダプタの中には、ＮＡＳプロセッサを搭載するものもある。尚、論理基板１４は、論理モジュールと別称することもできる。

交流電源１６から出力される交流電力は、ＡＣ／ＤＣコンバータ１７によって、直流電力に変換され、論理基板１４に供給される。ディスクアレイシステム１０の電源障害や停電等に備えて、ディスクアレイシステム１０には、バッテリ１８が搭載されている。

バックプレーン２０は、複数の論理基板１４相互間の信号伝送を中継し、外部電源（ＡＣ／ＤＣコンバータ１７又はバッテリ１８）から出力される直流電力を論理基板１４に供給する。各論理基板１４に搭載されているチャネルアダプタ及びディスクアダプタは、クロスバスイッチ等の相互結合網を介して相互に結合される他、共有メモリやキャッシュメモリにも接続される。ディスクアレイシステム１０を制御する記憶制御装置は、複数の論理基板１４とバックプレーン２０とを含む。尚、バックプレーン２０は、バックボード、接続基板、配線基板、或いは中継基板と別称することもできる。

図３は本実施例に係るバックプレーン２０の分解斜視図を示す。同図に示すように、バックプレーン２０は、表面層２１、グランド層２２、電源／信号層２３、グランド層２４、及び信号層２５を積層した構造を有する。表面層２１は、論理基板１４にインターフェース接続するための接続構造を備えた配線基板である。表面層２１には、電源コネクタ２１０Ａ，２１０Ｂ、信号コネクタ２１１Ａ，２１１Ｂ、給電部２１２、バスバー２１３、及び信号配線２１４が形成されている。電源／信号層２３は、論理基板１４に電力を供給するとともに、複数の論理基板１４相互間の信号線を接続するための配線基板である。電源／信号層２３には、電源ライン２１５Ａ，２１５Ｂが形成されている。信号層２５は、複数の論理基板１４相互間の信号線を接続するための配線基板である。表面層２１と電源／信号層２３との間には、グランド層２２が介挿され、電源／信号層２３と信号層２５との間には、グランド層２４が介挿されている。グランド層２２，２４は、各層間のノイズ信号を除去する。尚、本実施例では説明の便宜上、バックプレーン２０の積層構造として、５層構造を示すが、６層以上の多層構造であってもよい。

バックプレーン２０の上端部には、バックプレーン２０の上段に接続される論理基板１４に電力を供給するための複数の電源コネクタ２１０Ａが形成され、バックプレーン２０の下端部には、バックプレーン２０の下段に接続される論理基板１４に電力を供給するための複数の電源コネクタ２１０Ｂが形成されている。つまり、本実施例では、電源コネクタ２１０Ａ，２１０Ｂは、バックプレーン２０の両端部（両側部又は両縁部と称することもできる。）に形成されている。その一方で、バックプレーン２０の中央部には、バックプレーン２０の上段に接続される論理基板１４の信号線に接続するための複数の信号コネクタ２１１Ａと、バックプレーン２０の下段に接続される論理基板１４の信号線に接続するための複数の信号コネクタ２１１Ｂとが形成されている。給電部２１２が外部（上述したＡＣ／ＤＣコンバータ１７又はバッテリ１８）から受給した直流電力は、複数の電源コネクタ２１０Ａに供給されるとともに、バスバー２１４を介して複数の電源コネクタ２１０Ｂにも供給される。

図４は表面層２１の裏面を示す。同図において、２１１Ａ，２１１Ｂは信号コネクタ、２１４は信号配線、２１６Ａ，２１６Ｂは電源ラインを示す。電源ライン２１６Ａ，２１６Ｂは、それぞれ電源コネクタ２１０Ａ，２１０Ｂの裏面に形成されている。さて、電源コネクタ２１０Ａ，２１０Ｂは、バックプレーン２０の両端部に形成されているので、二つの電源ライン２１６Ａ，２１６Ｂの間には、バックプレーン２０の上段及び下段にそれぞれ形成された信号コネクタ２１１Ａ，２１１Ｂ相互間を接続する信号配線２１４を形成することができる。仮に、信号コネクタ２１１Ａ，２１１Ｂの間に電源ラインを形成してしまうと、信号線２１４は、この電源ラインを跨ぐことができないので、信号コネクタ２１１Ａ，２１１Ｂ相互間を接続する信号配線２１４を形成することができないことは、上述した通りである。

図５は論理基板１４のコネクタ構造を示し、図６は論理基板１４と表面層２１との接続構造を示す。図５に示すように、論理基板１４には、電源コネクタ１４０Ａ，１４０Ｂ、及び信号コネクタ１４１が形成されている。電源コネクタ１４０Ａは、論理基板１４の上端部に形成され、電源コネクタ１４０Ｂは、論理基板１４の下端部に形成されている。信号コネクタ１４１は、論理基板１４の中央に形成されている。さて、図６に示すように、論理基板１４は、表面層２１の上段に接続することもできるし、下段に接続することもできる。論理基板１４が表面層２１の上段に接続される場合には、電源コネクタ２１０Ａと電源コネクタ１４０Ａとが接続し、信号コネクタ２１１Ａと信号コネクタ１４１とが接続する。このとき電源コネクタ１４０Ｂは、ダミーコネクタとして機能する。一方、論理基板１４が表面層２１の下段に接続される場合には、電源コネクタ２１０Ｂと電源コネクタ１４０Ｂとが接続し、信号コネクタ２１１Ｂと信号コネクタ１４１とが接続する。このとき電源コネクタ１４０Ａは、ダミーコネクタとして機能する。

さて、上述の如く、論理基板１４をバックプレーン２０の上段及び下段の何れにも接続できるように構成するには、論理基板１４の電源コネクタ１４０Ａがバックプレーン２０の電源コネクタ２１０Ａに接続された場合でも、或いは論理基板１４の電源コネクタ１４０Ｂがバックプレーン２０の電源コネクタ２１０Ｂに接続された場合でも、論理基板１４に電力が供給されるように構成する必要がある。論理基板１４の挿入位置に係りなく、論理基板１４へ電力を供給する手法として、後述する内層方式とバスバー方式がある。

図７は内層方式により論理基板１４に電力を供給する構造を示す。論理基板１４の電源層２１７と電源コネクタ１４０Ａとの間には、電源層２１７への電力供給をオン／オフ切り替えするためのトランジスタ２１８Ａが形成され、電源層２１７と電源コネクタ１４０Ｂとの間には、電源層２１７への電力供給をオン／オフ切り替えするためのトランジスタ２１８Ｂが形成されている。論理基板１４がバックプレーン２０の上段に接続されると、信号コネクタ２１１Ａから供給されるスイッチング制御信号によってトランジスタ２１８Ａはオンとなり、電源コネクタ２１０Ａから電源コネクタ１４０Ａに電力が供給される。このときトランジスタ２１８Ｂには、スイッチング制御信号は供給されず、トランジスタ２１８Ｂは、オフのままである。一方、図面には示していないが、論理基板１４がバックプレーン２０の下段に接続されると、信号コネクタ２１１Ａから供給されるスイッチング制御信号によってトランジスタ２１８Ｂはオンとなり、電源コネクタ２１０Ｂから電源コネクタ１４０Ｂに電力が供給される。このときトランジスタ２１８Ａには、スイッチング制御信号は供給されず、トランジスタ２１８Ａは、オフのままである。尚、トランジスタ２１８Ａ，２１８Ｂに替えて、任意のスイッチング素子を用いてもよい。

図８はバスバー方式により論理基板１４に電力を供給する構造を示す。電源コネクタ１４０Ａ，１４０Ｂの間には、お互いに電力を受け渡しするためのバスバー２１９が形成されている。バスバー２１９は、信号配線２１４にノイズを与えないように、しかも高密度実装に適したコンパクトなサイズにして、信号配線２１４からある程度隔離した距離に形成されるのが好ましい。また、バスバー２１９の表面は、絶縁材を塗布するのがよい。バスバー２１９と電源コネクタ１４０Ａ，１４０Ｂの間にトランジスタを形成し、論理基板１４の挿入位置に応じてトランジスタをオン／オフ制御し、バスバー２１９への電力供給を制御してもよい。

本実施例によれば、論理基板１４をバックプレーン２０上の上下二段に実装することが可能となり、多数及び多種類の論理基板１４をディスクアレイシステム１０に搭載することができる。これにより、ディスクアレイシステム１０の高機能化、多機能化を実現できる。また、バックプレーン２０の両端部に電源コネクタ２１０Ａ，２１０Ｂを形成したので、信号コネクタ２１１Ａ，２１１Ｂ相互間を接続する信号配線２１４を表面層２１上に形成することが可能となり、論理基板１４の高密度実装に好適である。また、バックプレーン２０の上段と下段のそれぞれに接続される論理基板１４の向きは同一であるため、バックプレーン２０への挿入位置によって論理基板１４のポート番号の並びが相違することはなく、保守管理に便宜である。

次に、図９乃至図１２を参照しながら実施例２について説明する。図９は論理基板１４のコネクタ構造を示し、図１０は論理基板１４と表面層２１との接続構造を示す。これらの図に示すように、論理基板１４のバックプレーン接続面には、信号コネクタ１４１、及び電源コネクタ１４２が形成され、ホストインターフェース接続面には、ポートＰ０〜Ｐ３が形成されている。電源コネクタ１４２は、バックプレーン接続面の一端側にのみ形成されている。ポートＰ０〜Ｐ３は、ホストインターフェースに接続する。１４Ａは論理基板１４の表面を示し、１４Ｂは論理基板１４の裏面を示す。表面層２１の上段に論理基板１４が実装される場合、電源コネクタ１４２は電源コネクタ２１０Ａに接続され、信号コネクタ１４１は信号コネクタ２１１Ａに接続される。一方、表面層２１の下段に論理基板１４が実装される場合、電源コネクタ１４２は電源コネクタ２１０Ｂに接続され、信号コネクタ１４１は信号コネクタ２１１Ｂに接続される。

実施例２では、論理基板１４の一端側にのみ電源コネクタ１４２が形成されている点が実施例１とは異なる。このため、実施例１では、表面層２１の上段及び下段にそれぞれ実装される論理基板１４の向きは、同一であるが、実施例２では、表面層２１の上段及び下段にそれぞれ実装される論理基板１４の向きは同一ではなく、表面層２１の下段に実装される論理基板１４の上下が反転している。それ故、表面層２１の下段に実装される論理基板１４のポートＰ０〜Ｐ３の並びは、上段に実装される論理基板１４のポートＰ０〜Ｐ３の並びとは逆である。

図１１は論理基板１４の実装位置に応じてポート番号を変更する処理を示す概念図を示す。同図において、ＭＰ０〜ＭＰ３は、論理基板１４に搭載されているマイクロプロセッサを示し、それぞれポートＰ０〜Ｐ３に一対一に接続している。各マイクロプロセッサＭＰ０〜ＭＰ３には、論理的なプロセッサ番号PROCESSOR#0〜PROCESSOR#3がアサインされ、各ポートＰ０〜Ｐ３には、論理的なポート番号PORT#0〜PORT#3がアサインされている。さて、同図（Ａ）に示すように、論理基板１４が表面層２１の上段に実装される場合には、論理基板１４は、プロセッサ番号PROCESSOR#0〜PROCESSOR#3、及びポート番号PORT#0〜PORT#3を変更しない。一方、同図（Ｂ）に示すように、論理基板１４が表面層２１の下段に実装される場合には、論理基板１４は、プロセッサ番号PROCESSOR#0〜PROCESSOR#3、及びポート番号PORT#0〜PORT#3の並びが逆転するように、プロセッサ番号PROCESSOR#0〜PROCESSOR#3、及びポート番号PORT#0〜PORT#3を変更する。尚、番号変更後においても、プロセッサ番号とポート番号とは一対一に対応するものとする。

図１２は論理基板１４の実装位置に応じてポート番号を変更する処理を示す流れ図を示す。論理基板１４は、表面層２１に実装されると、信号コネクタ２１１Ａ又は２１１Ｂから位置信号を受信する（Ｓ１）。例えば、信号コネクタ２１１Ａからは、ハイレベルの位置信号が出力され、信号コネクタ２１１Ｂからは、ローレベルの位置信号が出力されるように構成しておくことで、論理基板１４は、表面層２１に実装されたときに信号コネクタ１４１に入力される位置信号の信号レベルを判定することで、自身が表面層２１の上段に実装されたのか、或いは下段に実装されたのかを判定できる。

論理基板１４は、実装位置が上段であるか否かを判定する（Ｓ２）。論理基板１４は、実装位置が下段であると判定すると（Ｓ２；ＮＯ）、上述の如くプロセッサ番号PROCESSOR#0〜PROCESSOR#3、及びポート番号PORT#0〜PORT#3を変更し（Ｓ３）、マイクロプロセッサＭＰ０〜ＭＰ３を起動させる（Ｓ４）。一方、論理基板１４は、実装位置が上段であると判定すると（Ｓ２；ＹＥＳ）、プロセッサ番号PROCESSOR#0〜PROCESSOR#3、及びポート番号PORT#0〜PORT#3の変更処理をスキップして、マイクロプロセッサＭＰ０〜ＭＰ３を起動させる（Ｓ４）。

本実施例によれば、論理基板１４の実装位置によって、論理基板１４の上下が反転する場合であっても、プロセッサ番号PROCESSOR#0〜PROCESSOR#3、及びポート番号PORT#0〜PORT#3を変更することで、論理基板１４の上下反転による不都合を解消できる。

次に、図１３乃至図１４を参照しながら実施例３について説明する。図３に示した符号と同一符号の部材については同一の部材を示すものとして、その詳細な説明を省略する。図１３に示すように、表面層２１上には、支持部材２７を介して電源プレート２６Ａ，２６Ｂが形成されている。電源プレート２６Ａは、複数の電源コネクタ２２０Ａを有しており、バックプレーン２０の上端側に形成されている。電源プレート２６Ｂは、複数の電源コネクタ２２０Ｂを有しており、バックプレーン２０の略中央を横断するように形成されている。電源プレート２６Ａ，２６Ｂは、何れも表面層２１から所定の距離（支持部材２７の厚み分）だけ離れて架橋されている。電源プレート２６，２６Ｂは、それぞれ電源コネクタ２２０Ａ，２２０Ｂに電力を供給するための導電性プレートである。支持部材２７は、導電性部材から構成されており、給電部２１２が外部から受給した電力を電源プレート２６Ａから電源プレート２６Ｂに伝達するバスバーとして機能する。

図１４に示すように、論理基板１４には、信号コネクタ１４１、及び電源コネクタ１４３が形成されている。電源コネクタ１４３は、論理基板１４の切り欠き部１４４に形成されている。論理基板１４が表面層２１の上段に実装される場合、電源コネクタ１４３は、電源コネクタ２２０Ａに接続され、信号コネクタ１４１は、信号コネクタ２１１Ａに接続される。論理基板１４が表面層２１の下段に実装される場合、電源コネクタ１４３は、電源コネクタ２２０Ｂに接続され、信号コネクタ１４１は、信号コネクタ２１１Ｂに接続される。

本実施例によれば、電源コネクタ２２０Ａ，２２０Ｂを有する電源プレート２６Ａ，２６Ｂを表面層２１上に架橋したので、信号コネクタ２１１Ａ，２１１Ｂ相互間を接続する信号配線を形成することができる。

実施例１に係るディスクアレイシステムの前方斜視図である。 実施例１に係るディスクアレイシステムの後方斜視図である。 実施例１に係るバックプレーンの分解斜視図である。 実施例１に係る表面層の裏面図である。 実施例１に係る論理基板のコネクタ構造を示す図である。 実施例１に係る論理基板と表面層との接続構造を示す図である。 内層方式により論理基板に電力を供給する構造を示す図である。 バスバー方式により論理基板に電力を供給する構造を示す図である 実施例２に係る論理基板のコネクタ構造を示す図である。 実施例２に係る論理基板と表面層との接続構造を示す図である。 実装位置に応じてポート番号を変更する処理を示す概念図である。 実装位置に応じてポート番号を変更する処理を示す流れ図である。 実施例３に係るバックプレーンの分解斜視図である。 実施例３に係る論理基板と表面層との接続構造を示す図である。

符号の説明

１０…ディスクアレイシステム １４…論理基板 ２０…バックプレーン ２１…表面層 ２２…グランド層 ２３…電源／信号層 ２４…グランド層 ２５…信号層 ２６Ａ，２６Ｂ…電源プレート ２７…支持部材 １４０Ａ，１４０Ｂ…電源コネクタ １４１…信号コネクタ １４２…電源コネクタ ２１０Ａ，２１０Ｂ…電源コネクタ ２１１Ａ，２１１Ｂ…信号コネクタ ２１８Ａ，２１８Ｂ…トランジスタ ２２０Ａ，２２０Ｂ…電源コネクタ

Claims (1)

1. 複数の論理基板と、前記複数の論理基板相互間の信号線を接続するとともに前記複数の論理基板に電力を供給するバックプレーンとを備える記憶制御装置であって、
   前記バックプレーンは、前記バックプレーンの上段に接続される前記論理基板の信号を接続する第一の信号コネクタと、前記バックプレーンの下段に接続される前記論理基板の信号を接続する第二の信号コネクタと、前記バックプレーンの上段に接続される前記論理基板に電力を供給するための第一の電源コネクタと、前記バックプレーンの下段に接続される前記論理基板に電力を供給するための第二の電源コネクタとを備え、
   前記第一の電源コネクタは、前記バックプレーンの一端に形成され、前記第二の電源コネクタは、前記バックプレーンの他端に形成されており、
   前記第一の電源コネクタ及び前記第二の電源コネクタは、前記バックプレーンの表面層に形成されており、
   前記論理基板は、前記第一の電源コネクタに接続可能な第三の電源コネクタと、前記第二の電源コネクタに接続可能な第四の電源コネクタと、前記第一の信号コネクタ又は前記第二の信号コネクタのうち何れか一方に接続可能な第三の信号コネクタとを備え、前記論理基板は、前記バックプレーンの上段に接続されるときは、前記第一の電源コネクタに接続する前記第三の電源コネクタから電力の供給を受ける一方、前記バックプレーンの下段に接続されるときは、前記第二の電源コネクタに接続する前記第四の電源コネクタから電力の供給を受け、
   前記論理基板は、前記論理基板内に実装されている電子回路に電力を供給するための電源層と、前記第三の電源コネクタと前記電源層との間の電気的接続を導通又は遮断する第一のスイッチング素子と、前記第四の電源コネクタと前記電源層との間の電気的接続を導通又は遮断する第二のスイッチング素子とを備え、前記論理基板が前記バックプレーンの上段に接続されるときは、前記第一のスイッチング素子は、前記第三の電源コネクタと前記電源層とを導通する一方で、前記第二のスイッチング素子は、前記第四の電源コネクタと前記電源層との間の電気的接続を遮断し、前記論理基板が前記バックプレーンの下段に接続されるときは、前記第一のスイッチング素子は、前記第三の電源コネクタと前記電源層との間の電気的接続を遮断する一方で、前記第二のスイッチング素子は、前記第四の電源コネクタと前記電源層とを導通する、記憶制御装置。