JP4654555B2

JP4654555B2 - 送信電力制御システムおよび送信電力調整方法

Info

Publication number: JP4654555B2
Application number: JP2001297014A
Authority: JP
Inventors: 俊一中島
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2011-03-23
Anticipated expiration: 2021-09-27
Also published as: JP2003110433A

Description

【０００１】
【発明の属する技術分野】
本発明は、送信電力制御回路に関し、特にバースト信号を送信しながらＡＧＣアンプによって送信回路の送信出力のゲインを必要に応じて制御する送信電力制御システム及び送信電力調整方法に関する。
【０００２】
【従来の技術】
従来、ＡＧＣ（自動利得制御）アンプによって送信出力のゲインをコントロールする送信電力制御回路がよく知られている。
【０００３】
ゲイン制御としては、例えば線形補間テーブルを用いる方法が知られている。この場合、前記線形補間テーブルには数段階の送信電力レベルに対応したＤＡＣ（Digital Analog Converter）コードが格納されており、基地局から指定された送信電力レベルに基いて、最も近い２つのＤＡＣコードを前記線形補間テーブルから検索する。それら検索されたＤＡＣコードから最終的に必要なＤＡＣコードを線形補間によって生成し、生成されたＤＡＣコードをＤ／Ａ変換してアナログ電圧Ｖ_Ｃを出力する。これにより送信回路のゲインが定まる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記したゲイン制御では、調整モード時におけるＤＡＣコードの前記線形補間テーブルからの検索は、前記線形補間テーブルに格納されたＤＡＣコードをそのまま上位から順番に１つずつ出力させて行っており、前記線形補間テーブルに格納されたＤＡＣコードの調整は、当該各出力の測定を行って調整をしていたので長い調整時間が必要だった。
【０００５】
本発明の目的は、上記問題点、すなわち調整モード時において、前記線形補間テーブルに格納されたＤＡＣコードの調整にかかる時間を大幅に短縮することを可能とする送信電力制御システムを提供することである。
【０００６】
【課題を解決するための手段】
本発明によれば、ＡＧＣアンプによって送信回路の送信出力のゲインを制御する送信電力制御システムにおいて、前記ＡＧＣアンプのＡＧＣ特性に基いて、該ＡＧＣアンプのゲインを決定するのに必要なコントロール電圧に対応したデータが段階的に検索データ群として格納された線形補間格納テーブルと、前記線形補間格納テーブルから、送信電力の調整を行うのに必要なデータを予め設定された検索データ群として所定のタイミングで順次取り込み、当該検索された検索データ群に基いてゲインを変化させるゲイン制御部を有することを特徴とする送信電力制御システムが得られる。
【０００７】
さらに、本発明によれば、各ビットが前記線形補間格納テーブルに格納された検索データ群の各検索データに対応しており、当該ビットが所定値であるときそれに対応する検索データを有効データとして出力させ、当該ビットが他の所定置であるときそれに対応する検索データを無効データとして出力させないようなレジスタ設定機能を有するシフトレジスタ部と、該シフトレジスタ部に対して、前記線形補間格納テーブルに格納された検索データ群の中のどのデータを有効とするかの設定を行うコンピュータ装置を備えたことを特徴とする送信電力制御システムが得られる。
【０００８】
さらに、本発明によれば、前記ゲイン制御部は、前記シフトレジスタ部からの各ビットに対応した検索データを、前記線形補間格納テーブルから前記所定のタイミングで取り出し、該取り出された検索データに基いてアナログ電圧を出力し、前記送信回路のゲイン制御を行うことを特徴とする送信電力制御システムが得られる。
【０００９】
さらに、本発明によれば、前記ゲイン制御部は、前記送信回路のオンオフを１サイクルとして、前記有効なデータの全てを前記送信回路がオンしている期間内に取り込んで前記送信回路に出力できるように、前記送信回路がオンするタイミングと前記シフトレジスタで設定された有効なデータを出力して取り込むタイミングとを連動制御することを特徴とする送信電力制御システムが得られる。
【００１２】
又、本発明によれば、バースト信号を送信しながらＡＧＣアンプによって送信回路の送信出力のゲインを調整する送信電力調整方法において、前記ＡＧＣアンプのＡＧＣ特性に基いて、該ＡＧＣアンプのゲインを決定するのに必要なコントロール電圧に対応したデータを段階的に検索データ群として線形補間格納テーブルに格納するステップと、前記線形補間格納テーブルから、送信電力の調整を行うのに必要なデータを予め設定された検索データ群として所定のタイミングで順次取り込むステップと、当該検索された検索データ群に基いてゲインを変化させるステップを有することを特徴とする送信電力調整方法が得られる。
【００１３】
さらに、本発明によれば、各ビットを前記線形補間格納テーブルに格納された検索データ群の各検索データに対応させ、当該ビットが１であるときそれに対応する検索データを有効データとして出力させ、当該ビットが０であるときそれに対応する検索データを無効データとして出力させないようなレジスタ設定を行うステップを有し、前記線形補間格納テーブルに格納された検索データ群の中のどのデータを有効とするかの設定を行うことを特徴とする送信電力調整方法が得られる。
【００１４】
さらに、本発明によれば、前記線形補間格納テーブルから各ビットに対応した検索データを、前記所定のタイミングで取り出すステップと、該取り出された検索データに基いてアナログ電圧を出力し、前記送信回路のゲイン制御を行うステップを有することを特徴とする送信電力調整方法が得られる。
【００１５】
さらに、本発明によれば、前記送信回路のオンオフを１サイクルとして、前記有効なデータの全てを前記送信回路がオンしている期間内に取り込んで前記送信回路に出力できるように、前記送信回路がオンするタイミングと前記シフトレジスタで設定された有効なデータを出力して取り込むタイミングとを連動制御するステップを有することを特徴とする送信電力調整方法が得られる。
【００１８】
【発明の実施の形態】
以下、本発明に係る送信電力制御システムの一実施の形態について図１を参照して説明する。尚、以下の実施の形態では、調整モード時にバースト状信号の不連続送信を行いながらＡＧＣアンプによって送信回路の送信出力のゲインを制御するシステムについて述べるが、実動作時は不連続送信でも連続送信でもよく、前記バースト状信号に限定されず、同期信号でも音声データでも擬似雑音でもよい。
【００１９】
本発明に係る送信電力制御システムは、携帯端末１０１と、携帯端末１０１の外部制御手段であるＰＣ（外部コンピュータ装置）１１０と、携帯端末１０１の送信電力を測定するためのスペクトラムアナライザ１１１で構成される。携帯端末１０１とＰＣ１１０はインターフェイス１０４で接続されている。ＰＣ１１０から携帯端末１０１の動作モードやパラメータの設定、調整データの読み出しや書込みを行う。またＰＣ１１０はスペクトラムアナライザ１１１にも接続しており、スペクトラムアナライザ１１１で測定された携帯端末１０１の送信電力の測定値を取り込むことができるようになっている。
【００２０】
携帯端末１０１はミキサ、アンプ等のアナログ部品で構成されベースバンド信号の変調・増幅を行う送信回路１０５とデジタルＩＣで構成され送信回路１０５の制御を行うＡＧＣ回路１０２とＰＣ１１０からのコマンドを処理するＣＰＵ１０３を備えている。さらにＡＧＣ回路１０２はタイミング発生部１０６と電源制御部１０７とゲイン制御部１０８と調整データ格納部１０９で構成される。タイミング発生部１０６は調整モード時に図３で示されるタイミング信号Ａ，Ｂを出力する。
【００２１】
電源制御部１０７はポートＡ１１２からのタイミング信号Ａがハイレベルのとき送信回路１０５をオンにする。ゲイン制御部１０８は検索部１１４と合成部１１５とＤＡＣ１１６を有する。ゲイン制御部１０８はＣＰＵ１０３から指定された送信電力レベルに応じて調整データ格納部１０９のデータを参照し、送信回路１０５のゲインを制御する。このゲインはポートＢ１１３からのタイミング信号Ｂの立ち上がりで変化する。
【００２２】
以下、設計段階における調整モード時とそれ以外のとき、すなわち製品出荷後の送信端末機（以下、携帯端末と呼ぶ）を実際に使用している時に分けて説明する。尚、本発明は、調整モード時のゲイン制御におけるデータ調整方法に特徴を有している。尚、上記調整モードとは、ＰＣ１１０からＣＰＵ１０３に対して設定され、この設定によりＣＰＵ１０３は携帯端末の各機能ブロック（ＡＧＣ回路１０２など）の動作を決定する。
【００２３】
調整データ格納部１０９には数段階の送信電力レベルに対応したＤＡＣコードがテーブル内にあらかじめ格納されている。携帯端末１０１を使用している時、すなわち調整モード時ではなく、実動作時では、検索部１１４は送信電力レベルに対応したＤＡＣコードの内、当該指定された送信電力レベル最も近い２つのＤＡＣコードを調整データ格納部１０９から検索する。合成部１１５はそれらのＤＡＣコードから最終的に必要なＤＡＣコードを線形補間によって生成し、ＤＡＣ１１６でＤ／Ａ変換してアナログ電圧Ｖ_Ｃを出力、これにより送信回路１０５のゲインが定まる。以下、実動作時における線形補間の具体的な方法について述べる。
【００２４】
指定された送信電力レベルをＸ、テーブルに格納されているうち最も近い２つの電力レベルをＹ，Ｚ（Ｙ＞Ｘ＞Ｚとする）とする。Ｙ，Ｚはテーブルに格納されているデータ（ＤＡＣコードであり、それぞれｙｙｙｙｙ、ｚｚｚｚｚとする）のアドレスにもなっており、検索部114はＸが指定された時、テーブル検索してアドレスＹ，Ｚを選び、データｙｙｙｙｙ、ｚｚｚｚｚを参照する。本実施例ではテーブルが12dB間隔、補完単位は1dBとなっているので、合成部１１５では（ｙｙｙｙｙ-ｚｚｚｚｚ)/12＊(Ｘ−Ｙ)＋ｚｚｚｚｚという結果になる。
【００２５】
一方、調整モード時においては、調整データ格納部１０９の値をそのまま上位から順番にＡ／Ｄ変換して出力する。調整データ格納部１０９の構成を図２に示す。
【００２６】
調整データ格納部１０９は、本実施の形態では８段階のテーブルで構成されている。シフトレジスタ１１７は8ビットのレジスタであり、各ビットが調整データ格納部１０９の各テーブルに対応しており、各ビットが“１”の時対応するテーブルのデータが有効となる。シフトレジスタ１１７の各ビットと調整データ格納部１０９の各テーブルの対応関係も図２に示している。スペクトラムアナライザはゼロスパン、ビデオトリガモードに設定する。
【００２７】
ここで、ゼロスパンに設定とはスペクトラムアナライザを周波数走引ではなく、ある一点の周波数にて時間走引するように設定することを指す。
【００２８】
ビデオトリガモードは、測定している信号波形がある設定したレベル以上（あるいはそれ以下）に達したタイミングと同期させて画面表示するモードを指す。
【００２９】
以下、本発明に係る送信電力制御システムの動作について説明する。まずＰＣ１１０にてシフトレジスタ１１７を“１１１１００００”に設定する。タイミング発生部１０６は図３に示すように、５０ｍｓ周期デューティ比８０％の信号Ａを電源制御部１０７に出力し、１０ｍｓ間隔のパルス信号Ｂをゲイン制御部１０８に出力する。信号Ａ，Ｂあわせて５０ｍｓごとに１サイクルとする。（シフトレジスタ１１７を“１１１１１０００”や“０１１１０１１０”などに設定した場合には６０ｍｓ周期デューティ比８３．３％の信号Ａを電源制御部１０７に出力する。）スペクトラムアナライザ１１１の測定精度上の都合に合わせ、ここでは１サイクルで変化するゲイン幅が４０ｄＢ程度になるようにしている。信号ＡがＨ（ハイレベル）のとき電源制御部１０７は送信回路１０５をオンにする。
【００３０】
図３において信号Ｂが期間▲１▼のとき、検索部１１４は調整データ格納部１０９からデータ“ａａａａａ”を取り込む。取り込んだデータはそのまま合成部１１５を通過してＤＡＣ１１６でＤ／Ａ変換され、送信回路１０５の送信電力が決定する。繰り返し述べるが、調整モード時においては、実動作時における合成部１１５によって格納テーブル内のＤＡＣコードから最終的に必要なＤＡＣコードを線形補間によって生成し、当該ＤＡＣコードをＤＡＣ１１６へ出力するという動作は不要となる。
【００３１】
次に信号Ｂが期間▲２▼のとき、検索部１１４は調整データ格納部１０９からデータ“ｂｂｂｂｂ”を取り込む。期間▲３▼、▲４▼も同様に処理を行うが、シフトレジスタ１１７のＤ３ビットからＤ０ビットは“０”である。これは、シフトレジスタ１１７を“１１１１００００”に設定したためである。したがって“ｅｅｅｅｅ”から“ｈｈｈｈｈ”のデータは使用しない。従って期間▲５▼では送信回路１０５がオフされるため、ゲイン制御部１０８は特に何も処理を行わない。このような1サイクル動作でのスペクトラムアナライザ１１１への出力を図４に示す。
【００３２】
シフトレジスタ１１７の上4ビットＤ７〜Ｄ４を”1”にすることでまず図２のａａａａａ〜ｄｄｄｄｄまでのデータを出力させる。図４で、▲１▼の部分がデータ“ａａａａａ”に相当する出力電力（=２４ｄＢｍ）▲２▼の部分がデータ“ｂｂｂｂｂ”に相当する出力電力（=１２ｄＢｍ）、▲３▼の部分がデータ“ｃｃｃｃｃ”に相当する出力電力（=０ｄＢｍ）、▲４▼の部分がデータ“ｄｄｄｄｄ”に相当する出力電力（=−１２ｄＢｍ）、▲５▼の部分が送信オフである。左側の矢印Ｂがトリガレベルで、これを図４の位置に設定すると、▲５▼→▲１▼の時トリガレベルを超えるのでトリガ条件を満たし、送信波形は上部のトリガ位置（矢印Ａ）に合わされる。ここではシフトレジスタ１１７に設定された“１”の数が４つなので、４０ｍｓ間送信オン、１０ｍｓ間送信オフのサイクルが繰り返される。従ってスペクトラムアナライザの走引時間を５０ｍｓに設定すると常に図４の状態が表示される。調整後は１２ｄＢステップの等間隔な階段状の波形になる。
【００３３】
このようにして測定された出力波形に基いて、調整データ格納部１０９の内容を書き換えることによりデータの調整を行う。
【００３４】
ａａａａａ〜ｄｄｄｄｄの部分のＤＡＣコードを求める調整が終了した後、シフトレジスタ１１７を“００００１１１１”に設定する。ここでこのような設定を行った理由は、ｅｅｅｅｅ〜ｈｈｈｈｈの部分のＤＡＣコードを求める調整を行い、これらのＤＡＣコードに従った電力で送信させるために、シフトレジスタ１１７の下4ビットＤ３〜Ｄ０を“１”に設定する必要があるからである。
【００３５】
タイミング発生部１０６は先程と同じ信号Ａ，Ｂを出力するが、図３において信号Ｂが期間▲１▼のとき、検索部１１４は調整データ格納部１０９からデータ“ｅｅｅｅｅ”を取り込む。シフトレジスタ１１７の上４ビットＤ７〜Ｄ４が“０”に設定されているため、検索部１１４はａａａａａ〜ｄｄｄｄｄのデータは参照しない。そしてＤ３＝“１”なので、ｅｅｅｅｅは有効となる。従って図３の▲１▼で“ｅｅｅｅｅ”を取り込む。取り込んだ後、このデータは合成部１１５を通過してＤＡＣ１１６でＤ／Ａ変換される。以降期間▲２▼、▲３▼、▲４▼も同様に、すなわち期間▲２▼では”ｆｆｆｆｆ”、期間▲３▼では”ｇｇｇｇｇ”、期間▲４▼では”ｈｈｈｈｈ”を取り込む。
【００３６】
ＰＣ１１０は、その出力波形を測定し、調整データ格納部１０９の内容を書き換えることによりデータの調整を行う。以上の動作によって調整データ格納部１０９の各ＤＡＣコード（ａａａａａ、ｂｂｂｂｂ、・・・、ｈｈｈｈｈ）から得られるＡＧＣアンプのゲインが、期待される送信電力（＋２４ｄＢｍ、＋１２ｄＢｍ、・・・、−６０ｄＢｍ）になるように各ＤＡＣコードを最適化する。
【００３７】
【発明の効果】
本発明によれば、線形補間テーブルを用いて送信回路のゲイン調整の際、バースト状に送信しながらかつその送信中に線形補間テーブルの値を順番に参照してゲインを変化させ、スペクトラムアナライザを用いて送信機の出力電力の変化をまとめて測定している。
【００３８】
すなわち、線形補間テーブル内のＤＡＣコードを一つづつ順々に検索するのではなく、出力するコードと出力しないコードとに分けて出力するよう予め定められた複数ビットで構成されたデータ取り込み用のコマンドデータを設定し、その設定されたデータに基いて線形補間テーブルから出力有効なデータを一括して取り出し、取り出されたデータをスペクトラムアナライザを用いて出力波形としてまとめて測定し、外部コンピュータ装置にて、スペクトラムアナライザで測定された送信回路の出力波形と、前記コンピュータ装置にて設定された検索データから予測できる出力波形とが整合しているか否かを監視し、整合していない場合には前記シフトレジスタに対して検索データ設定を変更するのである。
【００３９】
したがって、送信機の出力電力の変化を必要なデータのみまとめて測定しているので、1回の測定で線形補間テーブルの調整をまとめて行うことができ、調整時間の大幅な短縮が可能となる。
【００４０】
又、本発明によれば、調整したいテーブルをシフトレジスタによって選択できるようにしているので、調整不要なテーブルについてははじめから出力を省くことができる。
【図面の簡単な説明】
【図１】本発明に係る送信電力制御システムの構成を示したブロック図である。
【図２】図１の調整データ格納部に格納された線形補間テーブルの構成を示した図である。
【図３】図１のゲイン制御部の動作を説明するためのタイムチャートである。
【図４】図１のスペクトラムアナライザで測定された出力波形を示した図である。
【符号の説明】
１０１携帯端末
１０２ＡＧＣ回路
１０３ＣＰＵ
１０４インターフェイス
１０５送信回路
１０６タイミング発生部
１０７電源制御部
１０８ゲイン制御部
１０９調整データ格納部
１１０ＰＣ
１１１スペクトラムアナライザ
１１２ポートＡ
１１３ポートＢ
１１４検索部
１１５合成部
１１６ＤＡＣ
１１７シフトレジスタ

Claims

ＡＧＣアンプによって送信回路の送信出力のゲインを制御する送信電力制御システムにおいて、
前記ＡＧＣアンプのＡＧＣ特性に基いて、該ＡＧＣアンプのゲインを決定するのに必要なコントロール電圧に対応したデータが段階的に検索データ群として格納された線形補間格納テーブルと、
前記線形補間格納テーブルから、送信電力の調整を行うのに必要なデータを予め設定された検索データ群として所定のタイミングで順次取り込み、当該検索された検索データ群に基いてゲインを変化させるゲイン制御部
を有することを特徴とする送信電力制御システム。
各ビットが前記線形補間格納テーブルに格納された検索データ群の各検索データに対応しており、当該ビットが所定値であるときそれに対応する検索データを有効データとして出力させ、当該ビットが他の所定値であるときそれに対応する検索データを無効データとして出力させないようなレジスタ設定機能を有するシフトレジスタ部と、
該シフトレジスタ部に対して、前記線形補間格納テーブルに格納された検索データ群の中のどのデータを有効とするかの設定を行うコンピュータ装置
を備えたことを特徴とする請求項１記載の送信電力制御システム。
前記ゲイン制御部は、前記シフトレジスタ部からの各ビットに対応した検索データを、前記線形補間格納テーブルから前記所定のタイミングで取り出し、該取り出された検索データに基いてアナログ電圧を出力し、前記送信回路のゲイン制御を行うことを特徴とする請求項２記載の送信電力制御システム。
前記ゲイン制御部は、前記送信回路のオンオフを１サイクルとして、前記有効なデータの全てを前記送信回路がオンしている期間内に取り込んで前記送信回路に出力できるように、前記送信回路がオンするタイミングと前記シフトレジスタで設定された有効なデータを出力して取り込むタイミングとを連動制御することを特徴とする請求項２又は３記載の送信電力制御システム。
バースト信号を送信しながらＡＧＣアンプによって送信回路の送信出力のゲインを調整する送信電力調整方法において、
前記ＡＧＣアンプのＡＧＣ特性に基いて、該ＡＧＣアンプのゲインを決定するのに必要なコントロール電圧に対応したデータを段階的に検索データ群として線形補間格納テーブルに格納するステップと、
前記線形補間格納テーブルから、送信電力の調整を行うのに必要なデータを予め設定された検索データ群として所定のタイミングで順次取り込むステップと、
当該検索された検索データ群に基いてゲインを変化させるステップ
を有することを特徴とする送信電力調整方法。
各ビットを前記線形補間格納テーブルに格納された検索データ群の各検索データに対応させ、当該ビットが１であるときそれに対応する検索データを有効データとして出力させ、当該ビットが０であるときそれに対応する検索データを無効データとして出力させないようなレジスタ設定を行うステップを有し、
前記線形補間格納テーブルに格納された検索データ群の中のどのデータを有効とするかの設定を行うことを特徴とする請求項５記載の送信電力調整方法。
前記線形補間格納テーブルから各ビットに対応した検索データを、前記所定のタイミングで取り出すステップと、
該取り出された検索データに基いてアナログ電圧を出力し、前記送信回路のゲイン制御を行うステップ
を有することを特徴とする請求項６記載の送信電力調整方法。
前記送信回路のオンオフを１サイクルとして、前記有効なデータの全てを前記送信回路がオンしている期間内に取り込んで前記送信回路に出力できるように、前記送信回路がオンするタイミングと前記シフトレジスタで設定された有効なデータを出力して取り込むタイミングとを連動制御するステップを有することを特徴とする請求項７記載の送信電力調整方法。