JP4650343B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4650343B2
JP4650343B2 JP2006145732A JP2006145732A JP4650343B2 JP 4650343 B2 JP4650343 B2 JP 4650343B2 JP 2006145732 A JP2006145732 A JP 2006145732A JP 2006145732 A JP2006145732 A JP 2006145732A JP 4650343 B2 JP4650343 B2 JP 4650343B2
Authority
JP
Japan
Prior art keywords
image signal
electro
substrate
straight line
vertical conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006145732A
Other languages
Japanese (ja)
Other versions
JP2007047746A (en
Inventor
宏明 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006145732A priority Critical patent/JP4650343B2/en
Priority to KR1020060065854A priority patent/KR100764536B1/en
Priority to TW095125914A priority patent/TWI368891B/en
Priority to US11/486,910 priority patent/US7728913B2/en
Publication of JP2007047746A publication Critical patent/JP2007047746A/en
Application granted granted Critical
Publication of JP4650343B2 publication Critical patent/JP4650343B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及びそのような電気光学装置を具備してなる例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

特許文献1によれば、この種の電気光学装置は、一対の基板間に電気光学物質が挟持されてなり、一方の基板上の画素アレイ領域或いは画像表示領域に画素毎に形成された画素電極には、夫々、データ線より画像信号が供給される。そして、他方の基板上に形成された対向電極と画素電極との間に、各々の電位によって規定される印加電圧が印加されることにより、画像表示が行われる。   According to Patent Document 1, this type of electro-optical device has an electro-optical material sandwiched between a pair of substrates, and pixel electrodes formed for each pixel in a pixel array region or an image display region on one substrate. Are respectively supplied with image signals from the data lines. An image display is performed by applying an applied voltage defined by each potential between the counter electrode and the pixel electrode formed on the other substrate.

ここで、一方の基板上の画像表示領域の周辺に位置する周辺領域には、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路や、シフトレジスタの出力を駆動信号としてサンプリング回路に順次出力するデータ線駆動回路、走査線に走査信号を線順次に供給する走査線駆動回路などが設けられる。そして、複数のデータ線には、主に駆動周波数を抑えるために、シリアル−パラレル変換された複数の画像信号が、ブロック単位で供給される場合が多い。この場合、複数の画像信号線は夫々、データ線駆動回路の周囲を、外部回路接続端子からサンプリング回路に向かって、データ線駆動回路を迂回するように配線されている。従って、画像信号線は、迂回するように、データ線駆動回路の周囲で、直角に折れ曲がる屈曲部を複数有する。   Here, in the peripheral area located around the image display area on one substrate, a sampling circuit that samples the image signal on the image signal line and supplies it to the data line, and a sampling circuit that uses the output of the shift register as a drive signal A data line driving circuit for sequentially outputting data, a scanning line driving circuit for sequentially supplying scanning signals to the scanning lines, and the like are provided. In many cases, a plurality of image signals subjected to serial-parallel conversion are supplied to a plurality of data lines in units of blocks in order to mainly suppress a driving frequency. In this case, the plurality of image signal lines are wired around the data line driving circuit so as to bypass the data line driving circuit from the external circuit connection terminal to the sampling circuit. Therefore, the image signal line has a plurality of bent portions that are bent at a right angle around the data line driving circuit so as to be bypassed.

更に、一方の基板上の周辺領域には、対向基板との間での電気的導通、即ち上下導通をとるために、上下導通端子が、例えば画素アレイ領域の四隅の近傍に設けられる。そして、対向基板の一面に形成された対向電極における上下導通端子に対向する部分と上下導通端子との間に配置された導電性ペースト等を含んでなる上下導通材を介して、これらの基板間における上下導通がとられる。   Further, in the peripheral region on one substrate, vertical conduction terminals are provided, for example, in the vicinity of the four corners of the pixel array region in order to establish electrical conduction with the counter substrate, that is, vertical conduction. And between these substrates through a vertical conductive material comprising a conductive paste or the like disposed between the vertical conductive terminals and the portion of the counter electrode formed on one surface of the counter substrate facing the vertical conductive terminals. The vertical conduction at is taken.

特開平10−253990号公報Japanese Patent Laid-Open No. 10-253990

しかしながら、上述した電気光学装置では、サンプリング回路、データ線駆動回路、複数の画像信号線、更には上下導通端子等について、現状の平面レイアウトを維持しつつ、一対の基板のいずれか又は両方のサイズを変更して小型化を図る場合、一方の基板上の周辺領域において、上述した各種構成要素を配置するためのスペースを確保する必要があるために、小型化が困難となる恐れがある。この場合には、例えば、一方の基板上の周辺領域において、データ線駆動回路等のレイアウトについて、大幅な設計変更を行うことが考えられるが、このような設計変更に伴い、電気光学装置の製造コストの増大等、小型化に伴い、新たな問題点が発生する可能性がある。   However, in the above-described electro-optical device, the size of either or both of the pair of substrates is maintained while maintaining the current planar layout of the sampling circuit, the data line driving circuit, the plurality of image signal lines, and the vertical conduction terminals. When the size is reduced by changing the above, it is necessary to secure a space for arranging the above-described various components in the peripheral region on one substrate, which may make it difficult to reduce the size. In this case, for example, in the peripheral region on one substrate, it is conceivable to make a significant design change with respect to the layout of the data line driving circuit or the like. A new problem may occur with downsizing, such as an increase in cost.

また、画像信号線において、直角に屈曲した部分では、例えば直線状に配線された他の部分に比べて強い電界が生じることにより、ノイズが発生し、このようなノイズが表示画面において視認されることにより、表示画像の品質が劣化する恐れが生じる。   Further, in the image signal line, a portion bent at a right angle generates a strong electric field as compared with, for example, another portion wired in a straight line, thereby generating noise, and such noise is visually recognized on the display screen. As a result, the quality of the display image may be deteriorated.

本発明は上述の問題点に鑑みなされたものであり、小型化に適すると共に、高品質な画像表示を行うことが可能な電気光学装置、及びこのような電気光学装置を備えてなる電子機器を提供することを解決課題とする。   The present invention has been made in view of the above-described problems, and is suitable for downsizing and an electro-optical device capable of displaying a high-quality image, and an electronic apparatus including such an electro-optical device. Providing is a solution issue.

本発明の電気光学装置は、上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、前記一対の基板のうち一方の基板上に、互いに交差する複数の走査線及び複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差に対応して設けられた複数の画素電極と、該複数の画素電極が配列された領域の周辺に位置する周辺領域のうち前記一方の基板の第1辺側に、該第1辺の延在方向に沿って前記複数のデータ線に対応して配置され、画像信号をサンプリングして前記複数のデータ線に供給するサンプリング回路と、前記周辺領域に、前記第1辺に沿って且つ前記サンプリング回路よりも前記第1辺の近くに配置され、前記サンプリング回路に対して駆動信号を供給するデータ線駆動回路と、前記周辺領域に、前記第1辺に沿って且つ前記データ線駆動回路よりも前記第1辺の近くに配置され、外部から前記画像信号が入力される少なくとも一つの画像信号端子と、前記周辺領域において、前記画像信号端子から前記データ線駆動回路の周囲を迂回して前記サンプリング回路へ至り、前記画像信号を前記サンプリング回路に供給する画像信号線と、前記周辺領域のうち前記サンプリング回路から見て、前記第1辺に交差する前記一方の基板の第2辺側に配置され、前記一対の基板間で電気的な導通を行う上下導通端子とを備え、前記画像信号線は、前記第2辺の方向に延びた一の直線部分と前記第1辺の方向に延びた他の直線部分と、前記一の直線部分と前記他の直線部分とをつなぐ中間配線部分とを備え、前記一の直線部分及び前記他の直線部分のそれぞれと、前記中間配線部分とがなす角度は鈍角であり、前記中間配線部分は、前記上下導通端子の脇を通過するように配線されている。   In order to solve the above problems, an electro-optical device according to the present invention includes an electro-optical material sandwiched between a pair of substrates, a plurality of scanning lines intersecting each other on one of the pair of substrates, and A plurality of data lines; a plurality of pixel electrodes provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines; and a peripheral region positioned around a region where the plurality of pixel electrodes are arranged. Sampling is arranged on the first side of the one substrate in correspondence with the plurality of data lines along the extending direction of the first side, and samples the image signal and supplies it to the plurality of data lines A circuit, a data line driving circuit arranged in the peripheral region along the first side and closer to the first side than the sampling circuit, and for supplying a driving signal to the sampling circuit, and the peripheral In the area, the first At least one image signal terminal that is arranged along the side and closer to the first side than the data line driving circuit and receives the image signal from the outside; and in the peripheral region, from the image signal terminal to the image signal terminal An image signal line that bypasses the periphery of the data line driving circuit to reach the sampling circuit and supplies the image signal to the sampling circuit, and intersects the first side when viewed from the sampling circuit in the peripheral region. A vertical conduction terminal disposed on the second side of the one substrate and electrically conducting between the pair of substrates, wherein the image signal line extends in the direction of the second side. A portion, another straight portion extending in the direction of the first side, and an intermediate wiring portion connecting the one straight portion and the other straight portion, and the one straight portion and the other straight portion That If the intermediate wire portions and the angle is obtuse, the intermediate wire portion, are wired so as to pass through the side of the vertical conduction terminal.

本発明の電気光学装置によれば、その駆動時には、一対の基板間に挟持された、例えば液晶である電気光学物質に、画素毎に、一対の基板のうち例えば素子基板或いはTFTアレイ基板である一方の基板上に形成された画素電極と、例えば対向基板である他方の基板上に設けられた他方の対向電極との各々の電位によって規定される印加電圧が印加されることにより、画像表示が行われる。この際、例えば、各走査線は走査信号が供給されることにより選択され、選択された走査線に電気的に接続される画素電極には、データ線とデータ線及び画素電極間に介在するTFT(薄膜トランジスタ)等のスイッチング素子とを介して、画像信号が供給される。より具体的には、画像信号線上の画像信号は、データ線駆動回路により駆動されるサンプリング回路によってサンプリングされてデータ線上に供給され、この画像信号が、例えば画素部に設けられたスイッチング素子等を介して、走査信号が供給されるタイミングで画素電極に書き込まれる。   According to the electro-optical device of the present invention, at the time of driving, an electro-optical material, for example, liquid crystal, sandwiched between a pair of substrates, and each pixel is, for example, an element substrate or a TFT array substrate. By applying an applied voltage defined by the respective potentials of the pixel electrode formed on one substrate and the other counter electrode provided on the other substrate, which is a counter substrate, for example, image display is performed. Done. At this time, for example, each scanning line is selected by supplying a scanning signal, and a pixel electrode electrically connected to the selected scanning line includes a data line and a TFT interposed between the data line and the pixel electrode. An image signal is supplied through a switching element such as a (thin film transistor). More specifically, the image signal on the image signal line is sampled by a sampling circuit driven by a data line driving circuit and supplied onto the data line, and this image signal is supplied to, for example, a switching element provided in the pixel portion. Thus, the pixel electrode is written at the timing when the scanning signal is supplied.

周辺領域には、一方の基板の第1辺に沿って(例えば、X方向或いは走査線の延在する方向、言い換えれば、複数のデータ線が配列された方向に沿って)、複数の外部回路接続端子が、配置されている。このような複数の外部回路接続端子は、外部或いは外部回路から画像信号が入力される少なくとも一つの画像信号端子を含む。また、データ線駆動回路やサンプリング回路が、同じく第1辺に沿って且つ周辺領域のうち画素電極が配列された領域(即ち、例えば画素アレイ領域或いは画像表示領域)から見て第1辺に近い側の領域に配置されている。これらのデータ線駆動回路やサンプリング回路は通常、第1辺に沿って長手状に延びる平面形状を有する。   In the peripheral region, a plurality of external circuits along the first side of one substrate (for example, along the X direction or the direction in which the scanning lines extend, in other words, along the direction in which a plurality of data lines are arranged) Connection terminals are arranged. The plurality of external circuit connection terminals include at least one image signal terminal to which an image signal is input from the outside or an external circuit. Further, the data line driving circuit and the sampling circuit are also close to the first side when viewed from the area along the first side and in the peripheral area where the pixel electrodes are arranged (that is, for example, the pixel array area or the image display area). Is located in the side area. These data line driving circuits and sampling circuits usually have a planar shape extending longitudinally along the first side.

ここで、画像信号をサンプリング回路に供給する画像信号線も、周辺領域に配線されており、これを構成する配線層の制約から、画像信号端子からデータ線駆動回路の周囲を迂回して、サンプリング回路へ至る。他方で、一対の基板間における電気的な導通を行う、即ち上下導通をとる上下導通端子は、周辺領域のうちサンプリング回路から見て基板の第1辺に交差(或いは隣接)する第2辺に近い側に(例えば、基板の辺のうち、Y方向或いはデータ線の延在する方向、即ち走査線が配列された方向に沿った辺に近い側に)、配置されている。しかも、これを構成する配線層の制約から、上下導通端子は、平面的に見て、画像信号線を避けて配置されている。言い換えれば、画像信号線は、平面的に見て上下導通端子を避けて配線されている。   Here, the image signal line for supplying the image signal to the sampling circuit is also wired in the peripheral region, and sampling is performed by bypassing the periphery of the data line driving circuit from the image signal terminal due to the restriction of the wiring layer constituting the image signal line. To the circuit. On the other hand, the vertical conduction terminal that conducts electrical conduction between the pair of substrates, that is, conducts vertical conduction, is on the second side that intersects (or is adjacent to) the first side of the substrate as viewed from the sampling circuit in the peripheral region. It is arranged on the near side (for example, on the side near the side along the Y direction or the direction in which the data lines extend, that is, the direction along which the scanning lines are arranged, of the sides of the substrate). In addition, the upper and lower conductive terminals are arranged so as to avoid the image signal lines in a plan view due to the restriction of the wiring layers constituting the same. In other words, the image signal lines are wired so as to avoid the upper and lower conduction terminals when seen in a plan view.

従って仮に、電気光学装置を小型化するという要請下で、周辺領域を狭めようとすると、データ線駆動回路を迂回して上下導通端子の脇を通過する画像信号線にとっては、上下導通端子の存在が邪魔となり得る。逆に、このように周辺領域を狭めようとすると、上下導通端子にとっては、データ線駆動回路を迂回して上下導通端子の脇を通過する画像信号線の存在が邪魔となり得る。しかも、このような上下導通端子の脇を通過する画像信号線が、背景技術の如く、第2辺の方向に延びる直線部分から第1辺の方向に延びる直線部分へと直角に曲がって迂回しており、且つこのような直角に曲がった箇所が上下導通端子の脇に存在していると、上述の如く相互に邪魔になる度合いは、極端に強まる。加えて、このように直角に曲がった箇所は、前述の如く相対的に強い電界が生じることにより、ノイズが発生し、最終的に表示画像の品質を劣化させる要因となり得る。   Therefore, if an attempt is made to reduce the size of the peripheral area in response to a request to reduce the size of the electro-optical device, the presence of the upper and lower conduction terminals is present for the image signal line that bypasses the data line driving circuit and passes by the upper and lower conduction terminals. Can get in the way. On the other hand, if the peripheral region is narrowed in this way, the presence of the image signal line that bypasses the data line driving circuit and passes by the side of the vertical conduction terminal may be an obstacle for the vertical conduction terminal. Moreover, the image signal line passing through the side of the vertical conduction terminal bends at right angles from the straight line portion extending in the direction of the second side to the straight line portion extending in the direction of the first side as in the background art. In addition, if such a right-angled portion exists on the side of the vertical conduction terminal, the degree of interfering with each other as described above becomes extremely strong. In addition, the portion bent at a right angle as described above may cause a noise due to the generation of a relatively strong electric field as described above, which may ultimately cause the quality of the display image to deteriorate.

しかるに本発明では特に、画像信号線は、上下導通端子の脇を通過する箇所において、第2辺の方向に延びた(言い換えれば、第2辺の延びる方向に沿った、或いは第2辺に沿った)一の直線部分から、第1辺の方向に延びた(言い換えれば、第1辺の延びる方向に沿った、或いは第1辺に沿った)他の直線部分へと折れ曲がる際に、少なくとも2回に分けて鈍角に折れ曲がることで折れ曲がる、中間配線部分を有する。言い換えれば、一の直線部分及び他の直線部分のそれぞれとのなす角度が鈍角である中間配線部分を有する。従って、平面レイアウト上で、直角に角張った画像信号線の角部が上下導通端子の近くに存在しないようにできるので、上下導通端子を配置するスペースを確保できる。逆に、平面レイアウト上で、データ線駆動回路を迂回しつつも、直角に角張った角部なしで上下導通端子の脇を通過するように画像信号線を配線できるので、画像信号線を配線するスペースを、上下導通端子の近隣において確保できる。言い換えれば、上下導通端子及び画像信号線を配線するのに要するスペースを小さくすることができる。これにより、スペースを小さくした分だけ、一対の基板の各々を小型化することが可能となる。   However, in the present invention, in particular, the image signal line extends in the direction of the second side at a portion passing by the side of the vertical conduction terminal (in other words, along the direction in which the second side extends or along the second side). At least 2 when bent from one straight line portion to another straight line portion extending in the direction of the first side (in other words, along the extending direction of the first side or along the first side). It has an intermediate wiring portion that is bent when it is bent at an obtuse angle. In other words, an intermediate wiring portion having an obtuse angle with each of one straight line portion and another straight line portion is provided. Therefore, on the planar layout, the corners of the image signal lines that are squared at right angles can be prevented from being present near the vertical conduction terminals, so that a space for arranging the vertical conduction terminals can be secured. On the other hand, the image signal line can be routed so as to pass by the side of the vertical conduction terminal without square corners at right angles while bypassing the data line driving circuit on the planar layout. Space can be secured in the vicinity of the vertical conduction terminal. In other words, the space required for wiring the upper and lower conductive terminals and the image signal line can be reduced. As a result, each of the pair of substrates can be reduced in size by reducing the space.

この際、周辺領域において、画像信号線のうち一部分に係る引き回し形状と、上下導通端子の配置位置とに変更を加えることで、一対の基板の各々を小型化し、電気光学装置を小型化することが可能となる。例えば、画像信号線の全体的なレイアウトを変更したり、その他、データ線駆動回路等の各種構成要素の配置を変更するような大幅な設計変更を行わないでも済む。   At this time, in the peripheral region, by changing the routing shape related to a part of the image signal lines and the arrangement position of the upper and lower conductive terminals, each of the pair of substrates can be downsized, and the electro-optical device can be downsized. Is possible. For example, it is not necessary to make a major design change such as changing the overall layout of the image signal lines or changing the arrangement of various components such as the data line driving circuit.

加えて、画像信号線が、第2辺の方向に延びる一の直線部分から第1辺の方向に延びる他の直線部分へと折れ曲がる際に、少なくとも2回に分けて鈍角に折れ曲がる(即ち、中間配線部分と一の直線部分及び他の直線部分のそれぞれとのなす角度が鈍角である)ので、一挙に直角に折れ曲がる配線レイアウトの場合と比較して、折曲がりに係る部分、即ち「屈曲部」で発生する電界を、低減できる。これにより、画像信号線においてノイズの発生を防止し、電気光学装置において高品質な画像表示を行うことが可能となる。   In addition, when the image signal line bends from one straight line portion extending in the direction of the second side to another straight line portion extending in the direction of the first side, the image signal line is bent at an obtuse angle at least twice (i.e., intermediate The angle formed by the wiring part and each of the one straight line part and the other straight line part is an obtuse angle). Therefore, compared to the wiring layout that bends at a right angle, the part related to the bending, that is, the “bent part” The electric field generated by can be reduced. As a result, it is possible to prevent the generation of noise in the image signal line and display a high-quality image in the electro-optical device.

以上の結果、本発明の電気光学装置によれば、小型化が可能となり、高品質な画像表示を行うことも可能となる。   As a result, according to the electro-optical device of the present invention, the size can be reduced, and high-quality image display can be performed.

本発明の電気光学装置の一態様では、前記上下導通端子は、前記一方の基板上で平面的に見て前記中間配線部分に面する側の辺が、前記中間配線部分に沿って延びる平面形状を有する。   In one aspect of the electro-optical device according to the aspect of the invention, the vertical conduction terminal has a planar shape in which a side facing the intermediate wiring portion when viewed in plan on the one substrate extends along the intermediate wiring portion. Have

この態様によれば、画像信号線は、上下導通端子の脇を通過する箇所において、中間配線部分を有しており、上下導通端子は、この中間配線部分に面する側の辺が、中間配線部分に沿って延びる平面形状を有する。言い換えれば、上下導通端子は、この中間配線部分に面する側の辺において、典型的或いは伝統的に直角である角が、斜めに切り落とされた如き平面形状を有する。従って、画像信号線が、その角部付近で、上下導通端子に最も接近する箇所を点ではなく、線分とすることになるので、上下導通端子を配置するスペースを一層効果的に確保できる。逆に、平面レイアウト上で、中間配線部分において自らに沿った形状を有する上下導通端子の辺の脇を通過するように画像信号線を配線できるので、画像信号線を配線するスペースを、上下導通端子の近隣において、より一層効果的に確保できる。   According to this aspect, the image signal line has the intermediate wiring portion at a position passing through the side of the vertical conduction terminal, and the side of the vertical conduction terminal facing the intermediate wiring portion has the intermediate wiring portion. It has a planar shape extending along the portion. In other words, the vertical conduction terminal has a planar shape such that a corner that is typically or traditionally a right angle is cut off obliquely on the side facing the intermediate wiring portion. Accordingly, since the image signal line is not a point but a line segment in the vicinity of the corner of the image signal line, the space for arranging the vertical conductive terminal can be more effectively secured. On the other hand, on the plane layout, the image signal line can be routed so that it passes by the side of the vertical conduction terminal side having a shape along the intermediate wiring part, so that the space for wiring the image signal line is vertically conductive. This can be more effectively secured in the vicinity of the terminal.

この際、周辺領域において、上下導通端子の平面形状に変更を加えることで、一対の基板の各々を小型化し、電気光学装置を小型化することが可能となるので、実践上極めて有利である。   At this time, by changing the planar shape of the upper and lower conductive terminals in the peripheral region, each of the pair of substrates can be downsized and the electro-optical device can be downsized, which is extremely advantageous in practice.

尚、本発明において「沿って延びる」とは、中間配線部分に完全に平行な辺部分を有する場合の他、上下導通端子の中間配線部分に面する側の辺が、少なくとも一部において中間配線部分に平行に近付くように形成された場合も含む趣旨である。   In the present invention, the term “extends along” means that the intermediate wiring portion has a side portion that is completely parallel to the intermediate wiring portion, and at least part of the side facing the intermediate wiring portion of the vertical conduction terminal is the intermediate wiring portion. It is intended to include the case where it is formed so as to approach the part in parallel.

本発明の電気光学装置の他の態様では、前記上下導通端子は、前記一対の基板のうち他方の基板の四隅のうち前記第1辺及び前記第2辺がなす角部に近い一隅に対向する位置に、形成されている   In another aspect of the electro-optical device according to the aspect of the invention, the vertical conduction terminal faces one corner of the four corners of the other substrate that is close to the corner formed by the first side and the second side. In position, formed

この態様によれば、平面的に見て、他方の基板の一隅に、上下導通端子を配置するスペースを効果的に確保でき、画像信号線を配線するスペースを効果的に確保できる。この際、伝統的な上下導通端子の配置に変更を加えることなく、画像信号線の配線レイアウトに変更を加えることで、一対の基板の各々を小型化し、電気光学装置を小型化することが可能となるので、実践上極めて有利である。   According to this aspect, it is possible to effectively secure a space for arranging the upper and lower conductive terminals at one corner of the other substrate when viewed in plan, and to effectively secure a space for wiring the image signal lines. At this time, it is possible to downsize each of the pair of substrates and downsize the electro-optical device by changing the wiring layout of the image signal lines without changing the traditional arrangement of the vertical conduction terminals. Therefore, it is extremely advantageous in practice.

本発明の電気光学装置の他の態様では、前記画像信号は、N(但し、Nは2以上の自然数)個の系列にシリアル−パラレル変換された画像信号からなり、前記画像信号線は、前記N個の系列の画像信号の夫々を供給する、並列配置されたN本の画像信号線からなり、前記N本の画像信号線は夫々、前記一の直線部分と前記他の直線部分との間に、前記中間配線部分を有する。   In another aspect of the electro-optical device according to the aspect of the invention, the image signal includes an image signal that is serial-parallel converted into N (where N is a natural number of 2 or more) series, and the image signal line includes the image signal line. The N image signal lines are arranged in parallel to supply each of N series of image signals, and each of the N image signal lines is between the one straight line portion and the other straight line portion. And having the intermediate wiring portion.

この態様によれば、その動作時には、シリアル−パラレル変換された画像信号を用いることで、複数のデータ線に同時に、夫々に対応する画像信号を供給することが可能となる。即ち、N本のデータ線の同時駆動が可能となり、それに応じて駆動周波数を抑えられる。ここで特に、N本の画像信号線は夫々、上下導通端子の脇を通過する箇所に、中間配線部分を有するので、上述した本発明に係る画像信号線により得られる作用効果が、より一層顕著に奏されることになる。   According to this aspect, at the time of the operation, it is possible to supply the corresponding image signals to the plurality of data lines simultaneously by using the serial-parallel converted image signals. That is, N data lines can be driven simultaneously, and the drive frequency can be suppressed accordingly. Here, in particular, since the N image signal lines each have an intermediate wiring portion at a position passing through the side of the vertical conduction terminal, the operational effects obtained by the image signal line according to the present invention described above are even more remarkable. Will be played.

尚、画像信号線以外にも、上下導通端子の脇を直角に曲がって通過するような配線については、本発明に係る画像信号線の場合と同様に、中間配線部分を有するように形成してもよい。例えば、電源線やフィードバック配線等の屈曲部に、画像信号線と同様の中間配線部分を設け、これにより開いたスペースに、上下導通端子を配置してもよい。加えて、このような場合にも、上下導通端子は、平面的に見て中間配線部分に面する側の辺が、中間配線部分に沿って延びる平面形状を有することが、より望ましい。   In addition to the image signal line, the wiring that bends and passes by the side of the vertical conduction terminal is formed to have an intermediate wiring portion as in the case of the image signal line according to the present invention. Also good. For example, an intermediate wiring portion similar to the image signal line may be provided in a bent portion such as a power supply line or a feedback wiring, and the vertical conduction terminal may be disposed in an open space. In addition, even in such a case, it is more desirable that the vertical conduction terminal has a planar shape in which the side on the side facing the intermediate wiring portion when seen in a plan view extends along the intermediate wiring portion.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、小型化すると共に高品質の画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)を用いた表示装置等を実現することも可能である。   Since the electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention, the projection display device, the television, the mobile phone, and the electronic notebook that can be downsized and display a high-quality image. Various electronic devices such as a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, a display device using an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), or the like can be realized.

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。   Embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.

先ず、本実施形態における液晶装置の全体構成について、図1から図3を参照して説明する。図1は、対向基板側から見た液晶装置の平面図であり、図2は、図1のH−H'断面図である。更に、図3は、液晶装置の電気的な構成を示すブロック図である。尚、図2では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 to 3. 1 is a plan view of the liquid crystal device viewed from the counter substrate side, and FIG. 2 is a cross-sectional view taken along line HH ′ of FIG. FIG. 3 is a block diagram showing an electrical configuration of the liquid crystal device. In FIG. 2, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing.

図1及び図2において、液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。夫々、例えば石英基板、ガラス基板、或いはシリコン基板等からなるTFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。尚、図1中、対向基板20の、TFTアレイ基板10に対する配置位置の一例を、一点鎖線900に囲まれる領域で示してある。このように、対向基板20は、例えば、該基板の輪郭が、シール領域の外周に沿うように、TFTアレイ基板10に対して配置されており、当該基板の4隅に、TFTアレイ基板10上に形成される上下導通端子106が配置される。   1 and 2, the liquid crystal device is composed of a TFT array substrate 10 and a counter substrate 20 which are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 display an image. They are bonded to each other by a sealing material 52 provided in a sealing region located around the region 10a. In FIG. 1, an example of an arrangement position of the counter substrate 20 with respect to the TFT array substrate 10 is indicated by a region surrounded by a one-dot chain line 900. Thus, the counter substrate 20 is arranged with respect to the TFT array substrate 10 so that the outline of the substrate is along the outer periphery of the seal region, for example, on the TFT array substrate 10 at the four corners of the substrate. The upper and lower conductive terminals 106 are formed.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいて、TFTアレイ基板10及び対向基板20のうち少なくとも一方の基板上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材52中には、TFTアレイ基板10及び対向基板20のギャップを所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されるようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding both substrates, and after being applied on at least one of the TFT array substrate 10 and the counter substrate 20 in the manufacturing process, It is cured by ultraviolet irradiation, heating or the like. Further, a gap material 56 such as glass fiber or glass beads for setting the gap between the TFT array substrate 10 and the counter substrate 20 to a predetermined value may be dispersed in the seal material 52.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域では、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   In the peripheral region located around the image display region 10 a on the TFT array substrate 10, the data line driving circuit 101 and the external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display region 10 a in this way, a plurality of the light-shielding films 53 are covered along the remaining one side of the TFT array substrate 10. A wiring 105 is provided.

また、TFTアレイ基板10上には、少なくとも画像表示領域10aの一辺の一端に対して配置されて、上下導通端子106形成されている。これらの上下導通端子106により、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。尚、図1中には、画像表示領域10aの4隅に対して、上下導通端子106が配置される構成を示してある。   Further, on the TFT array substrate 10, at least one end of one side of the image display region 10 a is arranged and a vertical conduction terminal 106 is formed. With these vertical conduction terminals 106, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20. Note that FIG. 1 shows a configuration in which the vertical conduction terminals 106 are arranged at the four corners of the image display area 10a.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや各種配線等より上層側に画素電極9aが、更にその上に、配向膜16が形成されている。尚、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。   In FIG. 2, on the TFT array substrate 10, a pixel electrode 9a is formed on an upper layer side from a pixel switching TFT, various wirings, and the like, and an alignment film 16 is further formed thereon. In addition to the TFT, the pixel switching element may be configured by various transistors or TFD.

他方、対向基板20上の画像表示領域10aには、液晶層50を介して複数の画素電極9aと対向する対向電極21が形成されている。即ち、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。この対向電極21より下層側(即ち、図2中、対向電極21より上側)には、格子状又はストライプ状の遮光膜23が形成され、更に対向電極21上を配向膜22が覆っている。   On the other hand, in the image display region 10 a on the counter substrate 20, a counter electrode 21 that faces the plurality of pixel electrodes 9 a through the liquid crystal layer 50 is formed. In other words, a liquid crystal holding capacitor is formed between the pixel electrode 9 a and the counter electrode 21 by applying a voltage to each. On the lower layer side of the counter electrode 21 (that is, above the counter electrode 21 in FIG. 2), a lattice-shaped or stripe-shaped light shielding film 23 is formed, and the counter electrode 21 is covered with an alignment film 22.

TFTアレイ基板10又は対向基板20上において、配向膜16又は22は、例えばポリイミド等の有機材料により形成される。本実施形態では、TFTアレイ基板10及び対向基板20のいずれか一方上にのみ配向膜を形成するか、或いはこれらのいずれか一方上に形成される配向膜を無機材料により形成するようにしてもよい。   On the TFT array substrate 10 or the counter substrate 20, the alignment film 16 or 22 is formed of an organic material such as polyimide. In this embodiment, the alignment film is formed only on one of the TFT array substrate 10 and the counter substrate 20, or the alignment film formed on one of these is formed of an inorganic material. Good.

液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。   Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、図3を参照して、上述した液晶装置の電気的な構成について説明する。図3において、液晶装置は、TFTアレイ基板10と対向基板20(ここでは図示せず)とが液晶層を介して対向配置され、画像表示領域10aにおいて区画配列された画素電極9aに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。尚、本実施形態では、この液晶装置はTFTアクティブマトリクス駆動方式を採るものとする。   Next, the electrical configuration of the liquid crystal device described above will be described with reference to FIG. In FIG. 3, the liquid crystal device includes a TFT array substrate 10 and a counter substrate 20 (not shown here) facing each other through a liquid crystal layer, and a voltage applied to pixel electrodes 9a partitioned and arranged in an image display region 10a. And the electric field applied to the liquid crystal layer is modulated for each pixel. Thereby, the amount of transmitted light between the two substrates is controlled, and the image is displayed in gradation. In the present embodiment, the liquid crystal device adopts a TFT active matrix driving method.

TFTアレイ基板10における画像表示領域10aには、マトリクス状に配置された複数の画素電極9aと、互いに交差して配列された複数の走査線2及びデータ線3とが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極9aとデータ線3との間には、走査線2を介して夫々供給される走査信号に応じて導通、非導通が制御される画素スイッチング素子としてのTFTや、画素電極9aに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域10aの周辺領域には、データ線駆動回路101等の駆動回路が形成されている。   In the image display area 10a of the TFT array substrate 10, a plurality of pixel electrodes 9a arranged in a matrix and a plurality of scanning lines 2 and data lines 3 arranged so as to intersect with each other are formed and correspond to pixels. A pixel part is constructed. Although not shown here, a pixel switching element between each pixel electrode 9a and the data line 3 is controlled as conduction or non-conduction in accordance with a scanning signal supplied via the scanning line 2, respectively. A storage capacitor for maintaining a voltage applied to the TFT and the pixel electrode 9a is formed. In addition, a drive circuit such as the data line drive circuit 101 is formed in the peripheral area of the image display area 10a.

データ線駆動回路101は、シフトレジスタ、バッファ、レベルシフタ等を含み、シフトレジスタ出力に基づく転送信号を、サンプリング回路駆動信号として、サンプリング回路7に対して順次供給する。より具体的には、データ線駆動回路101は、入力される所定周期のX側クロック信号CLX(及びその反転信号CLXB)、XスタートパルスDXに基づいて、各段からサンプリング信号Si(i=1、…、n)を順次生成して出力するように構成されている。   The data line driving circuit 101 includes a shift register, a buffer, a level shifter, and the like, and sequentially supplies a transfer signal based on the shift register output to the sampling circuit 7 as a sampling circuit driving signal. More specifically, the data line driving circuit 101 receives the sampling signal Si (i = 1) from each stage based on the inputted X-side clock signal CLX (and its inverted signal CLXB) and the X start pulse DX of a predetermined period. ,..., N) are sequentially generated and output.

サンプリング回路7は、データ線3に設けられたサンプリングスイッチ71を複数含み、各サンプリングスイッチ71は、図3に示す画像信号線6に外部回路接続端子102から供給される画像信号VID1〜VID6のいずれかを、データ線駆動回路101から出力されるサンプリング信号Siに応じてサンプリングし、対応するデータ線3に供給する。尚、各サンプリングスイッチ71は、例えばPチャネル型又はNチャネル型の片チャネル型TFT若しくは相補型のTFTにより整形される。   The sampling circuit 7 includes a plurality of sampling switches 71 provided on the data line 3, and each sampling switch 71 is one of the image signals VID1 to VID6 supplied from the external circuit connection terminal 102 to the image signal line 6 shown in FIG. Is sampled according to the sampling signal Si output from the data line driving circuit 101 and supplied to the corresponding data line 3. Each sampling switch 71 is shaped by, for example, a P-channel or N-channel single-channel TFT or a complementary TFT.

ここで、外部回路接続端子102には、図1から図3には図示しない外部回路において、N相、本実施形態では6相(N=6)にシリアル−パラレル展開(即ち、相展開)された画像信号VID1〜VID6が供給される。これらの6個の画像信号VID1〜VID6は、該画像信号VID1〜VID6に対応して形成された6本の画像信号線6の夫々を介してサンプリング回路7に入力される。尚、6本の画像信号線6は、TFTアレイ基板10上の周辺領域において、外部回路接続端子102に電気的に接続された一端側から、データ線駆動回路101に電気的に接続された他端側に向かって、データ線駆動回路101の周囲に引き回されて、形成されている。   Here, the external circuit connection terminal 102 is serial-parallel expanded (ie, phase expanded) into N phases, in this embodiment, 6 phases (N = 6) in an external circuit not shown in FIGS. The image signals VID1 to VID6 are supplied. These six image signals VID1 to VID6 are input to the sampling circuit 7 via each of the six image signal lines 6 formed corresponding to the image signals VID1 to VID6. The six image signal lines 6 are connected to the data line drive circuit 101 from one end side electrically connected to the external circuit connection terminal 102 in the peripheral region on the TFT array substrate 10. It is formed around the data line driving circuit 101 toward the end side.

よって、本実施形態では、画像表示領域10aに配線された複数のデータ線3は、6本のデータ線を1群とするデータ線群毎に、6個の画像信号VID1〜VID6に基づいて駆動される。このように、複数の画像信号線6に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給することにより、駆動周波数が抑えられる。   Therefore, in the present embodiment, the plurality of data lines 3 wired to the image display area 10a are driven based on the six image signals VID1 to VID6 for each data line group including six data lines as one group. Is done. In this way, by simultaneously supplying parallel image signals obtained by converting serial image signals to the plurality of image signal lines 6, the drive frequency can be suppressed.

走査線駆動回路104は、マトリクス状に配置された複数の画素電極9aを画像信号及び走査信号により走査線2の配列方向に走査するために、走査信号印加の基準クロックであるY側クロック信号CLY(及びその反転信号CLYB)、YスタートパルスDYに基づいて生成される走査信号を、複数の走査線2に順次印加するように構成されている。その際には、図3において、各走査線2には、両端から同時に電圧が印加される。   The scanning line driving circuit 104 scans a plurality of pixel electrodes 9a arranged in a matrix in the direction of arrangement of the scanning lines 2 using image signals and scanning signals, and a Y-side clock signal CLY that is a reference clock for applying scanning signals. (And its inverted signal CLYB) and a scanning signal generated based on the Y start pulse DY are sequentially applied to the plurality of scanning lines 2. At that time, in FIG. 3, a voltage is simultaneously applied to each scanning line 2 from both ends.

よって、電気光学装置の駆動時、各走査線2は走査信号が供給されることにより選択され、選択された走査線2に電気的に接続される画素電極9aには、データ線3より画像信号VID1〜VID6のいずれかが供給される。   Therefore, when the electro-optical device is driven, each scanning line 2 is selected by supplying a scanning signal, and an image signal is transmitted from the data line 3 to the pixel electrode 9 a electrically connected to the selected scanning line 2. Any one of VID1 to VID6 is supplied.

尚、クロック信号CLXやCLY等の各種タイミング信号は、外部回路に形成されたタイミングジェネレータにて生成され、TFTアレイ基板10上の各回路に外部回路接続端子102を介して供給される。また、各駆動回路の駆動に必要な電源電圧等も外部回路から供給される。   Various timing signals such as clock signals CLX and CLY are generated by a timing generator formed in an external circuit, and are supplied to each circuit on the TFT array substrate 10 via an external circuit connection terminal 102. A power supply voltage necessary for driving each drive circuit is also supplied from an external circuit.

更に、上下導通端子106から引き出された信号線には、外部回路から対向電極電位LCCが供給される。対向基板20及びTFTアレイ基板10間には、上下導通端子106に対応する位置に、導電性ペースト等を含んでなる上下導通材が配置されており、対向電極電位LCCは、上下導通端子106より上下導通材を介して対向電極21に供給される。対向電極電位LCCは、画素電極9aとの電位差を適正に保持して液晶保持容量を形成するための対向電極21の基準電位となる。   Further, the counter electrode potential LCC is supplied from the external circuit to the signal line drawn from the vertical conduction terminal 106. Between the counter substrate 20 and the TFT array substrate 10, a vertical conductive material containing a conductive paste or the like is disposed at a position corresponding to the vertical conductive terminal 106, and the counter electrode potential LCC is from the vertical conductive terminal 106. It is supplied to the counter electrode 21 through the vertical conductive material. The counter electrode potential LCC is a reference potential of the counter electrode 21 for appropriately holding the potential difference from the pixel electrode 9a and forming a liquid crystal storage capacitor.

次に、本実施形態の電気光学装置において、特徴的な構成について、より詳細に説明する。図4は、図1に示す点線A0によって囲まれる部分における、画像信号線6及び上下導通端子106の構成、並びに、これらの構成要素とTFTアレイ基板10及び対向基板20との配置関係を概略的に示す平面図である。   Next, the characteristic configuration of the electro-optical device according to the present embodiment will be described in more detail. FIG. 4 schematically shows the configuration of the image signal line 6 and the vertical conduction terminal 106 and the positional relationship between these components and the TFT array substrate 10 and the counter substrate 20 in the portion surrounded by the dotted line A0 shown in FIG. FIG.

本実施形態では、各画像信号線6の少なくとも一部は、TFTアレイ基板10上に平面的に見て、データ線駆動回路101の周囲を、画像信号線6の、外部回路接続端子102に電気的に接続された一端側から、データ線駆動回路101に電気的に接続された他端側に向かって、データ線駆動回路101の一辺に沿う第1の方向F1から、第1の方向F1に対して垂直をなす第2の方向F2に引き回されて配線される。即ち、各画像信号線6は、データ線駆動回路101を迂回して、サンプリング回路7(図3参照)へと引き回されている。そして、6本の画像信号線6のうち少なくとも一部は、第1の方向F1から、中間配線部6aを経て、第2の方向F2に折れ曲がるように、引き回される。   In the present embodiment, at least a part of each image signal line 6 is electrically connected to the external circuit connection terminal 102 of the image signal line 6 around the data line driving circuit 101 when viewed in plan on the TFT array substrate 10. From the first direction F1 along one side of the data line driving circuit 101 to the first direction F1 from the one end side connected to the data line driving circuit 101 to the other end side electrically connected to the data line driving circuit 101 The wiring is routed in the second direction F2 perpendicular to the wiring. That is, each image signal line 6 bypasses the data line driving circuit 101 and is routed to the sampling circuit 7 (see FIG. 3). Then, at least a part of the six image signal lines 6 is routed so as to be bent in the second direction F2 from the first direction F1 through the intermediate wiring portion 6a.

尚、本実施形態における「第1の方向F1」とは、Y方向或いはデータ線3の延在する方向、言い換えれば、複数の走査線2が配列された方向であり、これは、本発明に係る「第2辺の方向」に一致する。本実施形態における「第2の方向F2」とは、X方向或いは走査線2の延在する方向、言い換えれば、複数のデータ線3が配列された方向であり、本発明に係る「第1辺の方向」に一致する。また、本発明に係る「第1辺」とは、図1、図3及び図4において夫々、図中下側の辺を意味し、本発明に係る「第2辺」とは、図1、図3及び図4において夫々、図中左側の辺を意味する。   Note that the “first direction F1” in the present embodiment is the Y direction or the direction in which the data lines 3 extend, in other words, the direction in which the plurality of scanning lines 2 are arranged. This coincides with the “direction of the second side”. The “second direction F2” in the present embodiment is an X direction or a direction in which the scanning lines 2 extend, in other words, a direction in which a plurality of data lines 3 are arranged. Matches the direction. In addition, the “first side” according to the present invention means the lower side in the drawings in FIGS. 1, 3 and 4, and the “second side” according to the present invention refers to FIG. In FIGS. 3 and 4, it means the left side in the figure.

図4に示すように、好ましくは、6本の画像信号線6の全てが、本発明に係る「中間配線部分」の一例である中間配線部6aを経て、第1の方向F1から第2の方向F2に折れ曲がるように引き回される。ここで、TFTアレイ基板10上に平面的に見て、中間配線部6aは、第1の方向F1に延在する画像信号線6の一部に対してなす角度θが鋭角となる方向に延伸して、第2の方向F2に延在する画像信号線6の他部に接続されるように形成される。よって、画像信号線6は、上下導通端子106の脇を通過する箇所において、第1の方向F1に沿った一の直線部分から、第2の方向F2に沿った他の直線部分へと折れ曲がる際に、2回に分けて鈍角に折れ曲がることで折れ曲がっている。言い換えれば、画像信号線6は、2箇所の鈍角の角部をつなぐ中間配線6aを含むことになる。   As shown in FIG. 4, it is preferable that all of the six image signal lines 6 pass through the intermediate wiring portion 6a which is an example of the “intermediate wiring portion” according to the present invention from the first direction F1 to the second direction. It is routed to bend in the direction F2. Here, when viewed in plan on the TFT array substrate 10, the intermediate wiring portion 6a extends in a direction in which an angle θ formed with respect to a part of the image signal line 6 extending in the first direction F1 is an acute angle. Then, it is formed so as to be connected to the other part of the image signal line 6 extending in the second direction F2. Therefore, when the image signal line 6 bends from one straight line portion along the first direction F1 to another straight line portion along the second direction F2 at a location passing by the side of the vertical conduction terminal 106. In addition, it is bent by being bent at an obtuse angle in two steps. In other words, the image signal line 6 includes an intermediate wiring 6a that connects two obtuse corners.

また、TFTアレイ基板10上の周辺領域において、画像表示領域10aの1隅に対して配置された上下導通端子106は、6本の画像信号線6のうち、中間配線部6aを有する1本の画像信号線6に隣接して設けられる。この上下導通端子106は、TFTアレイ基板10上に平面的に見て、隣接する画像信号線6の中間配線部6aに沿う一辺を有する。言い換えれば、上下導通端子106は、平面的に見て、中間配線部6aに面する側の辺が、中間配線部6aに沿って延びる平面形状を有する。言い換えれば、上下導通端子106は、中間配線部6aに面する側の辺において、従来の直角の角部が斜めに切り落とされた如き平面形状を有する。   Further, in the peripheral region on the TFT array substrate 10, the vertical conduction terminal 106 arranged with respect to one corner of the image display region 10 a is one of the six image signal lines 6 having the intermediate wiring portion 6 a. It is provided adjacent to the image signal line 6. The vertical conduction terminal 106 has one side along the intermediate wiring portion 6a of the adjacent image signal lines 6 when viewed on the TFT array substrate 10 in a plan view. In other words, the vertical conduction terminal 106 has a planar shape in which the side facing the intermediate wiring portion 6a extends along the intermediate wiring portion 6a when seen in a plan view. In other words, the vertical conduction terminal 106 has a planar shape in which a conventional right-angled corner is cut off obliquely on the side facing the intermediate wiring portion 6a.

即ち、本実施形態では、データ線駆動回路101の周囲において、6本の画像信号線6のうち、少なくとも上下導通端子106に隣接する画像信号線6が、第1の方向F1から第2の方向F2に中間配線部6aを経て折れ曲がるように形成されることで、上下導通端子106を配置するスペースを確保する。そして、このように開いたスペースに、一辺が中間配線部6aに沿う平面形状を有する上下導通端子106が、配置される。   That is, in the present embodiment, at least the image signal line 6 adjacent to the vertical conduction terminal 106 out of the six image signal lines 6 around the data line driving circuit 101 is changed from the first direction F1 to the second direction. A space for arranging the upper and lower conductive terminals 106 is secured by being formed so as to be bent at F2 through the intermediate wiring portion 6a. In the space thus opened, the vertical conduction terminal 106 having a planar shape with one side extending along the intermediate wiring portion 6a is arranged.

図5は、図4に対応する比較例の構成について、概略的に示す平面図である。比較例では、各画像信号線6の少なくとも一部が、TFTアレイ基板10上に平面的に見て、データ線駆動回路101の周囲を、一端側から他端側に向かって、第1の方向F1から第2の方向F2に直角に折れ曲がるように、引き回されて配線されている。   FIG. 5 is a plan view schematically showing the configuration of the comparative example corresponding to FIG. In the comparative example, at least a part of each image signal line 6 is viewed in the first direction around the data line driving circuit 101 from one end side to the other end side when viewed in plan on the TFT array substrate 10. The wires are routed so as to be bent at right angles from F1 to the second direction F2.

図5に示す、画像信号線6の構成に比較して、本実施形態の図4に示す構成によれば、上下導通端子106の配置及び各画像信号線6を配線するのに要するスペースを小さくすることができる。これにより、スペースを小さくした分だけ、TFTアレイ基板10及び対向基板20の各々を小型化することが可能となる。   Compared with the configuration of the image signal line 6 shown in FIG. 5, according to the configuration shown in FIG. 4 of the present embodiment, the arrangement of the vertical conduction terminals 106 and the space required for wiring each image signal line 6 are reduced. can do. Thereby, each of the TFT array substrate 10 and the counter substrate 20 can be reduced in size by the amount of space.

即ち、本実施形態では、TFTアレイ基板10上の周辺領域において、各画像信号線6のうち一部分の引き回し形状と、上下導通端子106の配置位置とに変更を加えることで、各画像信号線6の全体的なレイアウトを変更したり、その他、データ線駆動回路101等の各種構成要素の配置を変更するような大幅な設計変更を行わないでも、TFTアレイ基板10及び対向基板20の各々を小型化することが可能となる。   That is, in the present embodiment, in the peripheral region on the TFT array substrate 10, the image signal lines 6 are changed by changing a part of the image signal lines 6 and the arrangement position of the vertical conduction terminals 106. Each of the TFT array substrate 10 and the counter substrate 20 can be reduced in size without changing the overall layout of the TFT array or making other major design changes such as changing the arrangement of various components such as the data line driving circuit 101. Can be realized.

また、6本の画像信号線6の全てを、第1の方向F1から第2の方向F2に中間配線部6aを経て折れ曲がるように配線することにより、6本の画像信号線6における第1の方向F1から第2の方向F2に折れ曲がる屈曲部の周囲で、よりスペースを開けることが可能となり、この開いたスペースに、TFTアレイ基板10上の周辺領域に配線された他の配線等を配置することができる。よって、TFTアレイ基板10上の周辺領域において、上下導通端子106や各種配線等を配置するためのスペースをより小さくすることが可能となり、TFTアレイ基板10及び対向基板20の各々をより小型化することが可能となる。   Further, all the six image signal lines 6 are wired so as to be bent from the first direction F1 to the second direction F2 through the intermediate wiring portion 6a, whereby the first image signal lines 6 in the first image signal line 6 are bent. It becomes possible to open more space around the bent portion that bends from the direction F1 to the second direction F2, and other wiring or the like wired in the peripheral region on the TFT array substrate 10 is arranged in this open space. be able to. Therefore, in the peripheral region on the TFT array substrate 10, it is possible to further reduce the space for arranging the vertical conduction terminals 106 and various wirings, and further downsize each of the TFT array substrate 10 and the counter substrate 20. It becomes possible.

ここで、図4及び図5には、夫々一点鎖線200によって、TFTアレイ基板10に対する対向基板20の配置位置を図1と同様に示してある。図5では、対向基板20の端部とTFTアレイ基板10の端部との間の距離d2が、例えば400μm程度の値となるように、且つ、上下導通端子106が対向基板20の隅部に配置されるように、TFTアレイ基板20に対して対向基板20が配置されている。   Here, in FIG. 4 and FIG. 5, the arrangement position of the counter substrate 20 with respect to the TFT array substrate 10 is shown in the same manner as FIG. In FIG. 5, the distance d2 between the end portion of the counter substrate 20 and the end portion of the TFT array substrate 10 has a value of, for example, about 400 μm, and the vertical conduction terminal 106 is formed at the corner portion of the counter substrate 20. The counter substrate 20 is disposed with respect to the TFT array substrate 20 so as to be disposed.

これに対して、図4では、上述したように、図5に示す構成に対して、上下導通端子106の配置及び各画像信号線6を配線するのに要するスペースを小さくした分だけ、TFTアレイ基板10、若しくは該TFTアレイ基板10に加えて対向基板20のサイズを小さくすることが可能となり、このようなサイズの縮小に伴い、対向基板20の端部とTFTアレイ基板10の端部との間の距離d1を、例えば300μm程度の値とすることができる。本実施形態では、TFTアレイ基板20に対する対向基板20の、相対的な配置位置を変更することなく、TFTアレイ基板10に加えて対向基板20のサイズを小さくすることが可能である。よって、このようにサイズの変更を行った後も、対向基板20の隅部に、上下導通端子106は配置される。   On the other hand, in FIG. 4, as described above, the TFT array is provided by the amount of space required for arranging the vertical conduction terminals 106 and wiring the image signal lines 6 with respect to the configuration shown in FIG. In addition to the substrate 10 or the TFT array substrate 10, the size of the counter substrate 20 can be reduced. With such a reduction in size, the end of the counter substrate 20 and the end of the TFT array substrate 10 can be reduced. The distance d1 between them can be set to a value of about 300 μm, for example. In the present embodiment, the size of the counter substrate 20 in addition to the TFT array substrate 10 can be reduced without changing the relative arrangement position of the counter substrate 20 with respect to the TFT array substrate 20. Therefore, even after the size is changed in this way, the vertical conduction terminals 106 are arranged at the corners of the counter substrate 20.

また、図5に示す構成によれば、各画像信号線6において、第1の方向F1から第2の方向F2に直角に折れ曲がる屈曲部において、他の直線配線部(即ち、例えば、第1の方向F1或いは第2の方向に沿って、直線的に配線された直線配線部分)に比べて比較的強い電界が発生し、ノイズが生じる恐れがある。   Further, according to the configuration shown in FIG. 5, in each image signal line 6, in a bent portion that is bent at a right angle from the first direction F <b> 1 to the second direction F <b> 2, There is a possibility that a relatively strong electric field is generated as compared with the linear wiring portion linearly wired along the direction F1 or the second direction, and noise is generated.

これに対して、本実施形態では、各画像信号線6が、中間配線部6aを経て、第1の方向F1から第2の方向F2に鈍角の角部を介して折れ曲がるように形成することにより、第1の方向F1から第2の方向F2に折れ曲がる屈曲部において、比較的強い電界が発生するのを防止することができる。これにより、各画像信号線6においてノイズの発生を防止することができる。   On the other hand, in the present embodiment, each image signal line 6 is formed so as to be bent from the first direction F1 to the second direction F2 via an obtuse corner through the intermediate wiring part 6a. It is possible to prevent a relatively strong electric field from being generated at the bent portion that bends from the first direction F1 to the second direction F2. Thereby, generation | occurrence | production of noise can be prevented in each image signal line 6. FIG.

従って、以上説明したような本実施形態では、電気光学装置を小型化すると共に、高品質な画像表示を行うことが可能となる。   Therefore, in the present embodiment as described above, the electro-optical device can be downsized and high-quality image display can be performed.

尚、以上説明した本実施形態では、TFTアレイ基板10上において、画像表示領域10aの4隅に対して設けられた上下導通端子106は、夫々、平面的に見て、互いに概ね同一の形状を有するように形成されるのが好ましい。   In the present embodiment described above, the upper and lower conductive terminals 106 provided for the four corners of the image display region 10a on the TFT array substrate 10 have substantially the same shape when viewed in plan. It is preferable to form so that it may have.

このように構成すれば、TFTアレイ基板10上の周辺領域において、画像表示領域10aの4隅に対して配置された上下導通端子106のうち、データ線駆動回路101付近において、画像信号線6に隣接されて配置された上下導通端子106と同様に、他の上下導通端子106を配置することが可能となる。即ち、これら他の上下導通端子106に隣接して配線された他の配線、例えば、電源線やフィードバック配線等の屈曲部に、画像信号線6と同様の中間配線部を設け、これにより開いたスペースに、上下導通端子106を配置することができる。   With this configuration, in the peripheral region on the TFT array substrate 10, among the vertical conduction terminals 106 arranged with respect to the four corners of the image display region 10 a, the image signal line 6 is connected in the vicinity of the data line driving circuit 101. Other vertical conduction terminals 106 can be arranged in the same manner as the vertical conduction terminals 106 arranged adjacent to each other. That is, an intermediate wiring portion similar to the image signal line 6 is provided in a bent portion such as a power supply line or a feedback wiring, which is routed adjacent to the other vertical conduction terminals 106, and thus opened. The vertical conduction terminal 106 can be disposed in the space.

従って、TFTアレイ基板10上の周辺領域において、上下導通端子106及び配線等を配置するスペースをより小さくすることが可能となり、その結果、TFTアレイ基板10及び対向基板20の各々をより小型化することができる。   Therefore, in the peripheral region on the TFT array substrate 10, it is possible to further reduce the space for arranging the vertical conduction terminals 106 and wirings, and as a result, each of the TFT array substrate 10 and the counter substrate 20 is further downsized. be able to.

また、上述した他の配線において、直角に折れ曲がる屈曲部を低減することが可能となり、その結果、このような屈曲部において、比較的強い電界が発生するのを防止することができる。よって、他の配線におけるノイズの発生を防止することが可能となる。   In addition, in the other wiring described above, it is possible to reduce a bent portion that is bent at a right angle. As a result, it is possible to prevent a relatively strong electric field from being generated in such a bent portion. Therefore, it is possible to prevent noise from occurring in other wirings.

次に、上述した液晶装置が各種の電子機器に適用される場合について説明する。   Next, a case where the above-described liquid crystal device is applied to various electronic devices will be described.

<プロジェクタ>
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図6は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
<Projector>
First, a projector using this liquid crystal device as a light valve will be described. FIG. 6 is a plan view showing a configuration example of the projector. As shown in this figure, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、外部回路(図示省略)から外部接続用端子102に供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the external circuit (not shown) to the external connection terminal 102, respectively. It is. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

<モバイル型コンピュータ>
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図7は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
<Mobile computer>
Next, an example in which the liquid crystal device is applied to a mobile personal computer will be described. FIG. 7 is a perspective view showing the configuration of this personal computer. In the figure, a computer 1200 includes a main body 1204 having a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 1005 described above.

<携帯電話>
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図8は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
<Mobile phone>
Further, an example in which this liquid crystal panel is applied to a mobile phone will be described. FIG. 8 is a perspective view showing the configuration of this mobile phone. In the figure, a mobile phone 1300 includes a reflective liquid crystal device 1005 together with a plurality of operation buttons 1302. In the reflective liquid crystal device 1005, a front light is provided on the front surface thereof as necessary.

尚、図6から図8を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 6 to 8, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Stations, videophones, POS terminals, devices equipped with touch panels, and the like can be mentioned. Needless to say, the present invention can be applied to these various electronic devices.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置並びにこれを備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. An electronic device provided with this is also included in the technical scope of the present invention.

本実施形態における液晶装置の全体構成を表す平面図である。It is a top view showing the whole structure of the liquid crystal device in this embodiment. 図1のH−H'断面図である。It is HH 'sectional drawing of FIG. 液晶装置の電気的な構成を示すブロック図である。It is a block diagram which shows the electric constitution of a liquid crystal device. 図1に示す点線A0によって囲まれる部分の構成を、概略的に示す平面図である。It is a top view which shows roughly the structure of the part enclosed by dotted line A0 shown in FIG. 比較例の構成について、概略的に示す平面図である。It is a top view which shows roughly about the structure of a comparative example. 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which a liquid crystal device is applied. 液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。It is a perspective view which shows the structure of the personal computer which is an example of the electronic device to which the liquid crystal device is applied. 液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone which is an example of the electronic device to which a liquid crystal device is applied.

符号の説明Explanation of symbols

2…走査線、3…データ線、6…画像信号線、6a…中間配線部、9a…画素電極、10…TFTアレイ基板、10a…画素アレイ領域、20…対向基板、21…対向電極、101…データ線駆動回路、102…外部回路接続端子、106…上下導通端子   2 ... scanning line, 3 ... data line, 6 ... image signal line, 6a ... intermediate wiring portion, 9a ... pixel electrode, 10 ... TFT array substrate, 10a ... pixel array region, 20 ... counter substrate, 21 ... counter electrode, 101 Data line drive circuit 102 External circuit connection terminal 106 Vertical conduction terminal

Claims (5)

一対の基板間に電気光学物質が挟持されてなり、前記一対の基板のうち一方の基板上に、
互いに交差する複数の走査線及び複数のデータ線と、
前記複数の走査線と前記複数のデータ線の交差に対応して設けられた複数の画素電極と、
該複数の画素電極が配列された領域の周辺に位置する周辺領域のうち前記一方の基板の第1辺側に、該第1辺の延在方向に沿って前記複数のデータ線に対応して配置され、画像信号をサンプリングして前記複数のデータ線に供給するサンプリング回路と、
前記周辺領域に、前記第1辺に沿って且つ前記サンプリング回路よりも前記第1辺の近くに配置され、前記サンプリング回路に対して駆動信号を供給するデータ線駆動回路と、
前記周辺領域に、前記第1辺に沿って且つ前記データ線駆動回路よりも前記第1辺の近くに配置され、外部から前記画像信号が入力される少なくとも一つの画像信号端子と、
前記周辺領域において、前記画像信号端子から前記データ線駆動回路の周囲を迂回して前記サンプリング回路へ至り、前記画像信号を前記サンプリング回路に供給する画像信号線と、
前記周辺領域のうち前記サンプリング回路から見て、前記第1辺に交差する前記一方の基板の第2辺側に配置され、前記一対の基板間で電気的な導通を行う上下導通端子と
を備え、
前記画像信号線は、前記第2辺の方向に延びた一の直線部分と前記第1辺の方向に延びた他の直線部分と、前記一の直線部分と前記他の直線部分とをつなぐ中間配線部分とを備え、
前記一の直線部分及び前記他の直線部分のそれぞれと、前記中間配線部分とがなす角度は鈍角であり、
前記中間配線部分は、前記上下導通端子の脇を通過するように配線されている
ことを特徴とする電気光学装置。
An electro-optic material is sandwiched between a pair of substrates, and on one of the pair of substrates,
A plurality of scan lines and a plurality of data lines intersecting each other;
A plurality of pixel electrodes provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines;
Of the peripheral region located around the region where the plurality of pixel electrodes are arranged, on the first side of the one substrate, corresponding to the plurality of data lines along the extending direction of the first side A sampling circuit that is arranged and samples an image signal and supplies the sampled signal to the plurality of data lines;
A data line driving circuit arranged in the peripheral region along the first side and closer to the first side than the sampling circuit, and for supplying a driving signal to the sampling circuit;
At least one image signal terminal that is disposed in the peripheral region along the first side and closer to the first side than the data line driving circuit, and to which the image signal is input from the outside;
In the peripheral region, an image signal line that bypasses the periphery of the data line driving circuit from the image signal terminal to the sampling circuit, and supplies the image signal to the sampling circuit;
A vertical conduction terminal disposed on the second side of the one substrate intersecting the first side as viewed from the sampling circuit in the peripheral region, and electrically conducting between the pair of substrates. ,
The image signal line includes one straight line portion extending in the direction of the second side, another straight line portion extending in the direction of the first side, and an intermediate connecting the one straight line portion and the other straight line portion. With wiring part,
The angle formed by each of the one straight line part and the other straight line part and the intermediate wiring part is an obtuse angle,
The electro-optical device, wherein the intermediate wiring portion is wired so as to pass beside the vertical conduction terminal.
前記上下導通端子は、前記一方の基板上で平面的に見て前記中間配線部分に面する側の辺が、前記中間配線部分に沿って延びる平面形状を有する
ことを特徴とする請求項1に記載の電気光学装置。
The upper and lower conductive terminals have a planar shape in which a side facing the intermediate wiring portion when viewed in plan on the one substrate extends along the intermediate wiring portion. The electro-optical device described.
前記上下導通端子は、前記一対の基板のうち他方の基板の四隅のうち前記第1辺及び前記第2辺がなす角部に近い一隅に対向する位置に、形成されている
ことを特徴とする請求項1又は2に記載の電気光学装置。
The vertical conduction terminal is formed at a position facing one corner near the corner formed by the first side and the second side among the four corners of the other substrate of the pair of substrates. The electro-optical device according to claim 1.
前記画像信号は、N(但し、Nは2以上の自然数)個の系列にシリアル−パラレル変換された画像信号からなり、
前記画像信号線は、前記N個の系列の画像信号の夫々を供給する、並列配置されたN本の画像信号線からなり、
前記N本の画像信号線は夫々、前記一の直線部分と前記他の直線部分との間に、前記中間配線部分を有する
ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
The image signal includes an image signal that is serial-parallel converted into N (where N is a natural number of 2 or more) series,
The image signal line comprises N image signal lines arranged in parallel to supply each of the N series of image signals,
The N image signal lines each include the intermediate wiring portion between the one straight line portion and the other straight line portion. 4. Electro-optic device.
請求項1から4のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2006145732A 2005-07-15 2006-05-25 Electro-optical device and electronic apparatus Expired - Fee Related JP4650343B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006145732A JP4650343B2 (en) 2005-07-15 2006-05-25 Electro-optical device and electronic apparatus
KR1020060065854A KR100764536B1 (en) 2005-07-15 2006-07-13 Electro-optical device and electronic apparatus
TW095125914A TWI368891B (en) 2005-07-15 2006-07-14 Electro-optical device
US11/486,910 US7728913B2 (en) 2005-07-15 2006-07-14 Electro-optical device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005207562 2005-07-15
JP2006145732A JP4650343B2 (en) 2005-07-15 2006-05-25 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007047746A JP2007047746A (en) 2007-02-22
JP4650343B2 true JP4650343B2 (en) 2011-03-16

Family

ID=37850579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145732A Expired - Fee Related JP4650343B2 (en) 2005-07-15 2006-05-25 Electro-optical device and electronic apparatus

Country Status (4)

Country Link
US (1) US7728913B2 (en)
JP (1) JP4650343B2 (en)
KR (1) KR100764536B1 (en)
TW (1) TWI368891B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102062975A (en) * 2007-03-30 2011-05-18 夏普株式会社 Liquid crystal display device
KR101366980B1 (en) 2007-06-01 2014-02-24 엘지디스플레이 주식회사 Organic Light Emitting Diode
JP4466710B2 (en) * 2007-10-04 2010-05-26 エプソンイメージングデバイス株式会社 Electro-optical device and electronic apparatus
WO2012046624A1 (en) * 2010-10-08 2012-04-12 シャープ株式会社 Electronic device
JP2012194322A (en) 2011-03-16 2012-10-11 Seiko Epson Corp Electro-optical device
JP2013218237A (en) * 2012-04-12 2013-10-24 Japan Display Inc Liquid crystal display device
KR101331210B1 (en) * 2013-02-28 2013-11-20 이익재 A method and system for manufacturing bean-curd having heating device and cooling device
EP2830333A1 (en) 2013-07-22 2015-01-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Multi-channel decorrelator, multi-channel audio decoder, multi-channel audio encoder, methods and computer program using a premix of decorrelator input signals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991016656A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device provided with circuit cell and array, and data input-output device
JP2002122877A (en) * 2000-10-13 2002-04-26 Hitachi Ltd Liquid crystal display device
JP2002140042A (en) * 2000-10-31 2002-05-17 Hitachi Ltd Liquid crystal display device
JP2003271070A (en) * 2002-03-18 2003-09-25 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2006030614A (en) * 2004-07-16 2006-02-02 Sharp Corp Liquid crystal display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286201A (en) 1995-04-17 1996-11-01 Hitachi Ltd Liquid crystal display element of flip chip system and its production
JP3336900B2 (en) 1997-03-12 2002-10-21 セイコーエプソン株式会社 Liquid crystal display panel and projection display device using the same
JP3799829B2 (en) * 1997-09-11 2006-07-19 セイコーエプソン株式会社 Electro-optical device, manufacturing method thereof, and projection display device
WO1999023530A1 (en) 1997-10-31 1999-05-14 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP3536639B2 (en) 1998-01-09 2004-06-14 セイコーエプソン株式会社 Electro-optical devices and electronic equipment
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
JP2001091967A (en) 1999-09-17 2001-04-06 Seiko Epson Corp Liquid crystal display device and electronic instrument using the device
JP2002040486A (en) * 2000-05-19 2002-02-06 Seiko Epson Corp Electrooptic device and its manufacturing method, and electronic equipment
JP3578110B2 (en) 2000-06-15 2004-10-20 セイコーエプソン株式会社 Electro-optical devices and electronic equipment
JP3494172B2 (en) * 2000-11-17 2004-02-03 セイコーエプソン株式会社 Electro-optical device and projection display device
JP2003121870A (en) 2001-10-12 2003-04-23 Citizen Watch Co Ltd Liquid crystal display device
KR100570977B1 (en) 2003-10-14 2006-04-13 삼성에스디아이 주식회사 Electro luminescence display pannel
JP4207768B2 (en) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991016656A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device provided with circuit cell and array, and data input-output device
JP2002122877A (en) * 2000-10-13 2002-04-26 Hitachi Ltd Liquid crystal display device
JP2002140042A (en) * 2000-10-31 2002-05-17 Hitachi Ltd Liquid crystal display device
JP2003271070A (en) * 2002-03-18 2003-09-25 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2006030614A (en) * 2004-07-16 2006-02-02 Sharp Corp Liquid crystal display device

Also Published As

Publication number Publication date
JP2007047746A (en) 2007-02-22
US7728913B2 (en) 2010-06-01
KR20070009442A (en) 2007-01-18
TW200707399A (en) 2007-02-16
KR100764536B1 (en) 2007-10-09
US20070171162A1 (en) 2007-07-26
TWI368891B (en) 2012-07-21

Similar Documents

Publication Publication Date Title
JP4650343B2 (en) Electro-optical device and electronic apparatus
JP2005018031A (en) Electro-optical device and electronic equipment provided with the same
JP4793121B2 (en) Electro-optical device and electronic apparatus including the same
JP5104176B2 (en) Electro-optical device and electronic apparatus
JP4131283B2 (en) Electro-optical device and electronic apparatus
JP4797499B2 (en) Electro-optical device and electronic apparatus
JP4696576B2 (en) Electro-optical device and electronic apparatus
JP2006234872A (en) Driving circuit of electrooptical device, electrooptical device with same, and electronic apparatus
JP2008058864A (en) Electrooptical device and electronic equipment
JP2007272162A (en) Electrooptical device and electronic apparatus having same
JP4466185B2 (en) Electro-optical device and electronic apparatus
JP2006227243A (en) Electrooptical apparatus and electronic equipment
JP4935326B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2010210786A (en) Electrooptical device and electronic equipment
KR100827261B1 (en) Electro-optical device and electronic apparatus including the same
JP5590050B2 (en) Electro-optical device and electronic apparatus
JP5076741B2 (en) Electro-optical device, drive circuit for electro-optical device, and electronic apparatus
JP4581557B2 (en) Electro-optical device and electronic apparatus
JP2007249134A (en) Electro-optical device and electronic apparatus provided with the same
JP2006267796A (en) Electro-optical device and electronic apparatus
JP2007093986A (en) Electrooptic device and electronic apparatus with the same
JP2008040290A (en) Electrooptical device and electronic equipment
JP2006208599A (en) Electrooptical device and electronic equipment
JP5262031B2 (en) Electro-optical device and electronic apparatus including the same
JP2007114343A (en) Electro-optical device and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Ref document number: 4650343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees