JP4649531B1 - Electronic device cutting method - Google Patents
Electronic device cutting method Download PDFInfo
- Publication number
- JP4649531B1 JP4649531B1 JP2009278691A JP2009278691A JP4649531B1 JP 4649531 B1 JP4649531 B1 JP 4649531B1 JP 2009278691 A JP2009278691 A JP 2009278691A JP 2009278691 A JP2009278691 A JP 2009278691A JP 4649531 B1 JP4649531 B1 JP 4649531B1
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- wiring layer
- insulating layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【課題】半導体装置を含む電子装置の製造コストの増大を抑制可能であり、かつ、低誘電体膜の損傷を防止可能な電子装置の切断方法を提供すること。
【解決手段】本電子装置の切断方法は、基板上に複数の絶縁層及び複数の配線層が積層されている電子装置を準備する第1工程と、ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有する。
【選択図】図10An electronic device cutting method capable of suppressing an increase in manufacturing cost of an electronic device including a semiconductor device and preventing damage to a low dielectric film.
A method for cutting an electronic device includes: a first step of preparing an electronic device in which a plurality of insulating layers and a plurality of wiring layers are stacked on a substrate; and a step including a blast process. A second step of exposing the substrate by removing all wiring layers and all insulating layers existing in the cuttable region, and a third step of cutting the substrate exposed in the cuttable region by a blade.
[Selection] Figure 10
Description
本発明は、基板上に絶縁層及び配線層が積層されている電子装置を切断する方法に関する。 The present invention relates to a method for cutting an electronic device in which an insulating layer and a wiring layer are stacked on a substrate.
近年、電子装置の1つである半導体装置を搭載した製品は、デジタルカメラや携帯電話等の各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い、例えば、メモリーデバイス、ロジックデバイス、及びMPU(Micro Processing Unit)等の半導体装置にも小型化、高密度化が要求されている。 In recent years, products equipped with a semiconductor device, which is one of electronic devices, have been rapidly reduced in size, thickness, and weight for use in various mobile devices such as digital cameras and mobile phones. Accordingly, for example, semiconductor devices such as memory devices, logic devices, and MPUs (Micro Processing Units) are required to be reduced in size and increased in density.
以下、図面を参照しながら、従来から提案されている半導体装置及びその切断方法について説明する。図1は、従来の半導体装置を例示する断面図である。図1を参照するに、半導体装置100は、薄板化された半導体基板101と、半導体集積回路102とを有する。
Hereinafter, a conventionally proposed semiconductor device and a cutting method thereof will be described with reference to the drawings. FIG. 1 is a cross-sectional view illustrating a conventional semiconductor device. Referring to FIG. 1, a
半導体基板101は、例えば、薄板化された半導体ウエハが切断されて個片化されたものである。半導体集積回路102は、第1絶縁層103と、第1配線層104と、第2絶縁層105と、第2配線層106と、第3絶縁層107と、第3配線層108と、第4絶縁層109とを含んで構成されている。
For example, the
半導体集積回路102を構成する第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109は、半導体基板101の一方の側(以下、半導体基板101の一方の側を主面と称する)に順次積層されている。各配線層同士は、適宜ビア(図示せず)により電気的に接続されている。第1配線層104、第2配線層106、及び第3配線層108の材料は、例えばAl等を用いることができる。
The
第1絶縁層103、第2絶縁層105、第3絶縁層107、及び第4絶縁層109は、所謂層間絶縁膜である。第4絶縁層109は開口部109xを有し、開口部109x内には第3配線層108の一部が露出している。開口部109x内に露出する第3配線層108は、ボンディングワイヤ等が接続されるパッドとして機能する。第1絶縁層103、第2絶縁層105、及び第3絶縁層107の材料としては、例えばSiO2等を用いることができる。又、第4絶縁層109の材料としては、例えばSiO2、SiN、Si3N4等を用いることができる。
The first
図2及び図3は、従来の半導体装置の製造工程を例示する図である。図2及び図3において、図1に示す従来の半導体装置100と同一構成部分には同一符号を付し、その説明は省略する場合がある。図2及び図3において、Aは複数の半導体装置形成領域(以下、「半導体装置形成領域A」とする)、Bは複数の半導体装置形成領域を分離するスクライブ領域(以下、「スクライブ領域B」とする)、Cはダイシングブレードが半導体ウエハ101A等を切断する位置(以下、「基板切断位置C」とする)を示している。
2 and 3 are diagrams illustrating a manufacturing process of a conventional semiconductor device. 2 and 3, the same components as those of the
始めに、図2に示す工程では、周知の方法で、半導体ウエハ101Aの主面に、第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109を積層形成し、半導体集積回路102を形成する。そして、半導体ウエハ101Aの裏面(主面の反対側の面)を研削して薄型化する。
First, in the step shown in FIG. 2, the
次いで、図3に示す工程では、図2に示す構造体をダイシングブレード110を用いたブレードダイシング法により基板切断位置Cで切断する。これにより、複数の半導体装置100が製造される。なお、半導体基板101は、半導体ウエハ101Aが切断されたものである。
Next, in the step shown in FIG. 3, the structure shown in FIG. 2 is cut at a substrate cutting position C by a blade dicing method using a
ところで、スクライブ領域Bにも、第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109は存在する。スクライブ領域Bに存在する第1配線層104、第2配線層106、及び第3配線層108は、個片化前の半導体装置100の電気検査等に使用するために設けられている。
Incidentally, the
従って、図3に示す工程では、ダイシングブレード110を用いて、半導体ウエハ101A、第1絶縁層103、第1配線層104、第2絶縁層105、第2配線層106、第3絶縁層107、第3配線層108、及び第4絶縁層109を切断しなければならない。前述のように、第1配線層104、第2配線層106、及び第3配線層108の材料は、例えばAl等を用いることができる。又、第1絶縁層103、第2絶縁層105、第3絶縁層107、及び第4絶縁層109の材料としては、例えばSiO2等を用いることができる。AlやSiO2は、ダイシングブレード110を用いて容易に切断することが可能であり、ダイシングブレード110が目詰まりを起こすこともない。
Therefore, in the process shown in FIG. 3, using the
ところで、近年の半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。又、配線パターンの微細化による配線抵抗の増加及び配線間容量等の寄生容量の増加による信号遅延増加が問題になっている。そこで、配線層の材料をAlから電気抵抗の低いCuに変更することによる配線抵抗の低減や、絶縁層(層間絶縁膜)の材料をSiO2から誘電率の低い低誘電体材料(所謂Low−k材)に変更することによる配線間容量の低減が検討されている。 By the way, recent semiconductor devices are required to be small in size and high in density, and at the same time, highly priced. In addition, an increase in wiring resistance due to miniaturization of the wiring pattern and an increase in signal delay due to an increase in parasitic capacitance such as inter-wiring capacitance have become problems. Therefore, the wiring resistance is reduced by changing the material of the wiring layer from Al to Cu having a low electric resistance, and the material of the insulating layer (interlayer insulating film) is changed from SiO 2 to a low dielectric material having a low dielectric constant (so-called Low− Reduction of inter-wiring capacitance by changing to (k material) is being studied.
しかしながら、低誘電体材料を用いた絶縁層は低誘電率化のために例えばSiOCを用い、その中には空孔を設けたポーラス構造を有したものもあり、機械的強度が極めて低い。そのため、ブレードダイシング法により半導体装置を切断し個片化すると、チッピング等が発生し低誘電体材料を用いた絶縁層へダメージを与えるという問題があった。又、CuはAlよりも柔らかいためダイシングブレードが目詰まりを起こし易く、ブレードダイシング法による切断には適していないという問題があった。 However, an insulating layer using a low dielectric material uses, for example, SiOC for the purpose of lowering the dielectric constant, and some of them have a porous structure provided with pores, and the mechanical strength is extremely low. Therefore, when the semiconductor device is cut and separated into pieces by the blade dicing method, there is a problem that chipping or the like occurs and damages the insulating layer using the low dielectric material. Further, since Cu is softer than Al, there is a problem that the dicing blade is likely to be clogged and is not suitable for cutting by the blade dicing method.
そこで、低誘電体材料を用いた絶縁層やCuを用いた配線層を有する半導体装置を切断する場合には、従来のブレードダイシング法に代えてレーザーダイシング法やステルスダイシング法、或いは最近ではプラズマダイシング法等が用いられつつある。 Therefore, when cutting a semiconductor device having an insulating layer using a low dielectric material or a wiring layer using Cu, a laser dicing method, a stealth dicing method, or recently a plasma dicing method instead of the conventional blade dicing method. Laws are being used.
しかしながら、レーザーダイシング法やステルスダイシング法、プラズマダイシング法等を実施するには高額な設備が必要になるため、半導体装置の製造コストの増大を招くという問題があった。又、半導体装置の種類或いは品種毎にプロセス条件を調整する必要があり、安定した品質の確保は難しい。例えば、半導体集積回路の層構成のわずかな違いにより、レーザーダイシング法でも低誘電体膜の剥がれやチッピングが発生する。 However, since expensive equipment is required to perform the laser dicing method, the stealth dicing method, the plasma dicing method, etc., there is a problem that the manufacturing cost of the semiconductor device is increased. In addition, it is necessary to adjust process conditions for each type or type of semiconductor device, and it is difficult to ensure stable quality. For example, due to a slight difference in the layer configuration of the semiconductor integrated circuit, peeling of the low dielectric film or chipping occurs even in the laser dicing method.
本発明は、上述した問題点に鑑みてなされたものであり、半導体装置を含む電子装置の製造コストの増大を抑制可能であり、かつ、低誘電体膜の損傷を防止可能な電子装置の切断方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and can cut an electronic device capable of suppressing an increase in manufacturing cost of an electronic device including a semiconductor device and preventing damage to a low dielectric film. It aims to provide a method.
本電子装置の切断方法の一形態は、基板上に複数の絶縁層及び複数の配線層が積層されている電子装置を準備する第1工程と、ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有し、前記第2工程は、前記電子装置の前記切断可能領域を露出するレジスト膜を形成する第2A工程と、前記レジスト膜を介して前記切断可能領域をブラスト処理し、前記切断可能領域に存在する最表の配線層を露出させる第2B工程と、露出した前記最表の配線層をエッチングにより除去する第2C工程と、前記レジスト膜を介して前記切断可能領域を再度ブラスト処理し、前記切断可能領域に残存する全配線層及び全絶縁層を除去して前記基板を露出させる第2D工程と、を含むことを要件とする。
本電子装置の切断方法の他の形態は、基板上に複数の絶縁層及び複数の配線層が積層されている電子装置を準備する第1工程と、ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有し、前記第2工程は、前記電子装置の前記切断可能領域を露出するレジスト膜を形成する第2A工程と、前記レジスト膜を介して前記切断可能領域を、前記切断可能領域に存在する最表の配線層を溶解可能な物質を含む溶媒を用いてウェットブラスト処理し、前記切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2E工程と、を含むことを要件とする。
According to one aspect of the cutting method of the electronic device, the electronic device is cut by a first step of preparing an electronic device in which a plurality of insulating layers and a plurality of wiring layers are stacked on a substrate, and a step including a blast process. region to remove the entire wiring layer and full insulation layer present possess a second step of exposing the substrate, and a third step of cutting by the substrate blade which is exposed to the cutting area, the said The second step includes a 2A step of forming a resist film that exposes the severable region of the electronic device, and a blast treatment of the severable region through the resist film, so that the outermost surface existing in the severable region 2B step of exposing the wiring layer, 2C step of removing the exposed outermost wiring layer by etching, blasting the severable region again through the resist film, and cutting is possible A first 2D step of exposing the substrate to remove the entire wiring layer and full insulation layer remaining range, and requirements to include.
According to another aspect of the method for cutting the electronic device, the electronic device includes a first step of preparing an electronic device in which a plurality of insulating layers and a plurality of wiring layers are stacked on a substrate, and a step including a blast process. A second step of exposing the substrate by removing all wiring layers and all insulating layers existing in the cuttable region, and a third step of cutting the substrate exposed in the cuttable region by a blade, The second step includes a second A step of forming a resist film that exposes the severable region of the electronic device, and the outermost wiring existing in the severable region through the resist film. And a second E step of exposing the substrate by removing all wiring layers and all insulating layers existing in the severable region by wet blasting using a solvent containing a substance capable of dissolving the layer. And
開示の技術によれば、半導体装置を含む電子装置の製造コストの増大を抑制可能であり、かつ、低誘電体膜の損傷を防止可能な電子装置の切断方法を提供することができる。 According to the disclosed technology, it is possible to provide a method for cutting an electronic device that can suppress an increase in manufacturing cost of an electronic device including a semiconductor device and can prevent damage to a low dielectric film.
以下、図面を参照して、本発明を実施するための形態の説明を行う。なお、以下の各実施の形態では、本発明に係る電子装置の切断方法を、電子装置の1つである半導体装置に適用する例を示す。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. In each of the following embodiments, an example in which the electronic device cutting method according to the present invention is applied to a semiconductor device which is one of the electronic devices will be described.
〈第1の実施の形態〉
[第1の実施の形態に係る半導体装置の構造]
図4は、第1の実施の形態に係る半導体装置を例示する断面図である。図4を参照するに、半導体装置10は、薄板化された半導体基板11と、半導体集積回路12と、切り欠き部20とを有する。
<First Embodiment>
[Structure of Semiconductor Device According to First Embodiment]
FIG. 4 is a cross-sectional view illustrating the semiconductor device according to the first embodiment. Referring to FIG. 4, the
半導体基板11は、例えば、薄板化された半導体ウエハが切断され個片化されたものである。半導体基板11の材料の一例としては、例えばSi、Ge、GaAs等を挙げることができるが、以下の説明はSiを例に行う。半導体基板11の厚さT1は、例えば50μm〜800μm程度とすることができる。
For example, the
半導体集積回路12は、第1絶縁層13と、第1配線層14と、第2絶縁層15と、第2配線層16と、第3絶縁層17と、第3配線層18と、第4絶縁層19とを含んで構成されている。
The semiconductor integrated
半導体集積回路12を構成する第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19は、半導体基板11の一方の側(以下、半導体基板11の一方の側を主面と称する)に順次積層されている。各配線層同士は、適宜ビア(図示せず)により電気的に接続されている。第3配線層18は、金属層18a及び18bから構成されている。
The first insulating
第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としては、例えばCu等を用いることができる。第3配線層18を構成する金属層18bの材料としては、例えばAl等を用いることができる。第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としてCuを用いた場合には、Alを用いる場合と比べて、各配線層の配線抵抗を大幅に低減することができる。なお、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料であるCu等が拡散することを防止するため、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの周囲をTaやTaN等で被覆しても構わない。以降、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としてCuを用いた場合を例に説明を行う。
As a material of the
第3配線層18は最表の配線層であり、ボンディングワイヤ等が接続されるパッドとして機能する部分であるため、内層よりも厚くされている場合が多い。第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18bの厚さは、例えば0.2μm程度とすることができる。第3配線層18を構成する金属層18aの厚さは、例えば1.6μm程度とすることができる。
The
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19は、所謂層間絶縁膜である。第4絶縁層19は開口部19xを有し、開口部19x内には第3配線層18の一部が露出している。開口部19x内に露出する第3配線層18は、ボンディングワイヤ等が接続されるパッドとして機能する。
The first insulating
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の材料としては、誘電率の低い低誘電体材料(所謂Low−k材)を用いている。低誘電体材料の一例としては、例えばSiOCを挙げることができる。低誘電体材料の他の例としては、例えばSiOFや有機ポリマー系の材料等を挙げることができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の誘電率は、例えば3.0〜3.5程度とすることができる。
As a material for the first insulating
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の材料としてSiOC等の低誘電体材料を用いることにより、SiO2を用いる場合と比べて、各配線層間の容量等の寄生容量を低減することが可能となり、信号遅延増加を抑制することができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の厚さは、例えば0.5〜2μm程度とすることができる。
By using a low dielectric material such as SiOC as the material of the first insulating
切り欠き部20は、半導体装置10の外縁部に形成されている。例えば、半導体基板11が平面視において四角形状であれば、切り欠き部20は平面視において半導体基板11の外縁部に額縁状に形成される。切り欠き部20の幅はスクライブ領域Bの幅(例えば30〜200μm程度)よりも小さい。切り欠き部20の半導体基板11の主面からの深さD1は、例えば3〜10μm程度とすることができる。
The
[第1の実施の形態に係る半導体装置の切断方法]
図5〜図12は、第1の実施の形態に係る半導体装置の製造工程を例示する図である。図5〜図12において、図4に示す半導体装置10と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、図5は平面図、図6〜図12は断面図である。
[Semiconductor Device Cutting Method According to First Embodiment]
5 to 12 are diagrams illustrating the manufacturing process of the semiconductor device according to the first embodiment. 5 to 12, the same components as those of the
始めに、図5に示す工程では、半導体ウエハ11Aを準備する。半導体ウエハ11Aは、複数の半導体装置形成領域Aと、複数の半導体装置形成領域Aを分離するスクライブ領域Bとを有する。スクライブ領域BにあるCは、ダイシングブレード等が半導体ウエハ11A等を切断する位置(以下、「基板切断位置C」とする)を示している。半導体ウエハ11Aは薄板化され、かつ基板切断位置Cにおいて切断されることにより、先に説明した半導体基板11(図4参照)となるものである。半導体ウエハ11Aの直径は、例えば6インチ(約150mm)、8インチ(約200mm)、12インチ(約300mm)等である。半導体ウエハ11Aの厚さは、例えば0.625mm(直径=6インチの場合)、0.725mm(直径=8インチの場合)、0.775mm(直径=12インチの場合)等である。
First, in the process shown in FIG. 5, a
次いで、図6に示す工程では、周知の方法で、半導体ウエハ11Aの主面に、第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19を積層形成し、半導体集積回路12を形成する。そして、半導体ウエハ11Aの裏面(主面の反対側の面)を研削して薄型化する。半導体ウエハ11Aの厚さT1は、例えば50μm〜800μm程度とすることができる。
Next, in the step shown in FIG. 6, the first insulating
ここでは、第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18aの材料としてはCuを用いる。第3配線層18は最表の配線層であり、ボンディングワイヤ等が接続されるパッドとして機能する部分であるため、内層よりも厚くされている場合が多い。第1配線層14、第2配線層16、及び第3配線層18を構成する金属層18bの厚さは、例えば0.2μm程度とすることができる。第3配線層18を構成する金属層18aの厚さは、例えば1.6μm程度とすることができる。
Here, Cu is used as the material of the
第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の材料としては、誘電率の低い低誘電体材料(所謂Low−k材)を用いる。低誘電体材料の一例としては、例えばSiOC等を挙げることができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の誘電率は、例えば3.0〜3.5程度とすることができる。第1絶縁層13、第2絶縁層15、第3絶縁層17、及び第4絶縁層19の厚さは、例えば0.5〜2μm程度とすることができる。
As a material of the first insulating
なお、スクライブ領域Bにも、第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19は存在する。スクライブ領域Bに存在する第1配線層14、第2配線層16、及び第3配線層18は、個片化前の半導体装置10の電気検査等に使用するために設けられている。スクライブ領域Bに存在する第1配線層14、第2配線層16、及び第3配線層18は、ウエハプロセスにおいてのみ使用するものであるため、半導体装置10の個片化時に除去される。
Note that the first insulating
次いで、図7に示す工程では、第4絶縁層19上及び開口部19x内に露出する第3配線層18上にレジストを塗布し、塗布したレジストを露光、現像することでスクライブ領域Bを除く部分の第4絶縁層19上及び開口部19x内に露出する第3配線層18上にレジスト膜25を形成する。レジスト膜25は、後述する図8及び図10に示す工程におけるブラスト処理のマスクとして機能するが、レジスト膜25の表面の一部もブラスト処理により削れる。そこで、レジスト膜25は、表面の一部がブラスト処理により削れてもマスクとしての機能を維持できる程度の厚さに形成する必要がある。レジスト膜25の厚さは、例えば50μm程度とすることができる。レジスト膜25としては、例えばウレタン系のドライフィルム等を用いることができる。
Next, in the process shown in FIG. 7, a resist is applied on the fourth insulating
次いで、図8に示す工程では、レジスト膜25をマスクとしてブラスト処理を行い、スクライブ領域Bに存在する少なくとも第4絶縁層19及び第3配線層18を構成する金属層18bを除去し、第3配線層18を構成する金属層18aを露出させる。ブラスト処理により、第3配線層18を構成する金属層18aの両脇に溝部26が形成される。溝部26の断面形状は、例えばU字形状である。
Next, in the step shown in FIG. 8, blasting is performed using the resist
ここでブラスト処理とは、研磨剤を被処理物に高圧で吹きつけ、被処理物の表面粗度を機械的に調整する処理をいう。ブラスト処理には、エアーブラスト処理、ショットブラスト処理、ウェットブラスト処理等があるが、特に、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させ、微細領域の研磨を行うウェットブラスト処理を用いると好適である。なぜならば、ウェットブラスト処理を用いると、エアーブラスト処理やショットブラスト処理に比べて極めて緻密で損傷の少ない研磨が可能だからである。又、ウェットブラスト処理では、研磨材を水等の溶媒に分散させているため、エアーブラスト処理やショットブラスト処理のように研磨剤が粉塵として空気中に飛散することがないからである。
Here, the blasting process is a process of mechanically adjusting the surface roughness of the object to be processed by spraying an abrasive on the object to be processed at a high pressure. The blasting, e A chromatography blasting, shot blasting, there is a wet blasting treatment or the like, in particular, the surface of the abrasive alumina abrasive grains and spherical silica abrasive grains or the like is dispersed in a solvent such as water to be treated It is preferable to use a wet blasting process in which a fine region is polished by being collided with each other. This is because, when wet blasting is used, polishing that is extremely dense and less damaged than air blasting or shot blasting is possible. Further, in the wet blasting process, the abrasive is dispersed in a solvent such as water, so that the abrasive is not scattered in the air as dust like the air blasting process or the shot blasting process.
ウェットブラスト処理に用いるアルミナ砥粒や球状シリカ砥粒等の研磨剤の粒径は、例えば5〜20μm程度とすることができる。水等の溶媒に分散させたアルミナ砥粒や球状シリカ砥粒等の研磨剤の濃度は、例えば14vol%とすることができる。又、水等の溶媒に分散させた研磨剤を被処理物の表面に噴射する際の噴射圧力は、例えば0.25MPaとすることができる。 The particle size of an abrasive such as alumina abrasive grains or spherical silica abrasive grains used for wet blasting can be set to about 5 to 20 μm, for example. The concentration of the abrasive such as alumina abrasive grains and spherical silica abrasive grains dispersed in a solvent such as water can be set to 14 vol%, for example. Moreover, the injection pressure at the time of injecting the abrasive | polishing agent disperse | distributed to solvents, such as water, to the surface of a to-be-processed object can be 0.25 MPa, for example.
次いで、図9に示す工程では、レジスト膜25をマスクとしてウエットエッチングを行い、スクライブ領域Bに存在する第3配線層18を構成する金属層18aを除去する。ウエットエッチングには、例えば塩化第二鉄水溶液や硫酸アンモニウム系のCuエッチング液等を用いることができる。
Next, in the process shown in FIG. 9, wet etching is performed using the resist
なお、第3配線層18を構成する金属層18aを図8に示す工程においてブラスト処理で除去せずに、図9に示す工程においてウエットエッチングで除去するのは、以下の理由による。すなわち、第3配線層18を構成する金属層18b(例えば、厚さ0.2μm)は第3配線層18を構成する金属層18a(例えば、厚さ1.6μm)に比べて極めて薄く、又、材料がCuに比べて硬質なAlであるため、ブラスト処理のみで完全に除去することができる。一方、第3配線層18を構成する金属層18aは、材料がAlに比べて軟質のCuであること加え、第3配線層18を構成する金属層18bに比べて極めて厚いためブラスト処理のみで完全に除去することが困難だからである。
Note that the
次いで、図10に示す工程では、再度、レジスト膜25をマスクとしてブラスト処理を行い、スクライブ領域Bに残存する全配線層及び全絶縁層を除去し半導体ウエハ11Aを露出させる。ブラスト処理により、スクライブ領域Bに溝部27が形成される。溝部27の断面形状は、例えばU字形状である。溝部27は、最終的には中央部近傍で切断され、切り欠き部20となるものである。溝部27の幅はスクライブ領域Bの幅(例えば30〜200μm程度)と略同一となる。溝部27の半導体ウエハ11Aの主面からの深さD1は、例えば3〜10μm程度とすることができる。なお、第1配線層14及び第2配線層16(例えば、厚さ0.2μm)は、第3配線層18を構成する金属層18a(例えば、厚さ1.6μm)に比べて極めて薄いため、材料がAlに比べて軟質のCuであっても、ブラスト処理のみで完全に除去することができる。
Next, in the process shown in FIG. 10, blasting is performed again using the resist
次いで、図11に示す工程では、図10に示すレジスト膜25を除去する。
レジスト膜25としてドライフィルムを用いた場合には、例えばアルカリ性水溶液による膨潤剥離により除去することができる。但し、アルカリ性水溶液の選択にあたっては、金属層18bがエッチング或いは腐食しないような液を選択する必要がある。そのため、水酸化ナトリウム(NaOH)や一般的なモノエタノールアミンを選択することはできない。
Next, in a step shown in FIG. 11, the resist
When a dry film is used as the resist
次いで、図12に示す工程では、図11に示す構造体をスクライブ領域Bの幅(溝部27の幅)よりも幅の狭いダイシングブレード28を用いたブレードダイシング法により基板切断位置Cで切断する。これにより、複数の半導体装置10が製造される。なお、半導体基板11は、半導体ウエハ11Aが切断されたものである。個片化された半導体装置10の外縁部には切り欠き部20が形成される。切り欠き部20は、溝部27を中央部近傍で切断することにより形成されたものである。
Next, in the process shown in FIG. 12, the structure shown in FIG. Thereby, a plurality of
ここで、スクライブ領域Bに設けられていた、第1絶縁層13、第1配線層14、第2絶縁層15、第2配線層16、第3絶縁層17、第3配線層18、及び第4絶縁層19は図11に示す工程までに全て除去されている。従って、図12に示す工程では、半導体ウエハ11Aのみをダイシングブレード28を用いたブレードダイシング法により基板切断位置Cで切断すればよい。すなわち、機械的強度が極めて低い低誘電体材料からなる各絶縁層や、Alよりも柔らかいCuからなる各配線層をダイシングブレードにより切断する必要がない。その結果、チッピングが発生する等の低誘電体材料からなる絶縁層へのダメージや、ダイシングブレードの目詰まりの問題が発生しないため、従来と同様のブレードダイシング法を用いて、半導体装置を切断し個片化することができる。
Here, the first insulating
なお、本願において、半導体装置を含む電子装置を個片化等する際に、切断しても特性等に影響を与えない領域を切断可能領域と称する場合がある。本実施の形態では、切断可能領域はスクライブ領域Bに含まれている。 Note that in this application, when an electronic device including a semiconductor device is singulated, a region that does not affect characteristics or the like even if it is cut may be referred to as a cuttable region. In the present embodiment, the cuttable area is included in the scribe area B.
以上のように、第1の実施の形態に係る半導体装置の切断方法によれば、ブラスト処理により、スクライブ領域に存在する絶縁層の一部を除去し、最表の配線層を露出させる。そして、最表の配線層をウエットエッチングにより除去した後、スクライブ領域に残存する全配線層及び全絶縁層を再度のブラスト処理により除去する。そして、スクライブ領域に露出した半導体ウエハのみをダイシングブレードを用いたブレードダイシング法により切断する。その結果、チッピングが発生する等の低誘電体材料を用いた絶縁層へのダメージや、ダイシングブレードの目詰まりの問題が発生しないため、絶縁層に低誘電体材料を用い配線層にCuを用いた半導体装置を、従来と同様のブレードダイシング法を用いて切断し個片化することができる。 As described above, according to the semiconductor device cutting method according to the first embodiment, a part of the insulating layer existing in the scribe region is removed by blasting to expose the outermost wiring layer. Then, after the outermost wiring layer is removed by wet etching, all the wiring layers and all the insulating layers remaining in the scribe region are removed by blasting again. Then, only the semiconductor wafer exposed in the scribe region is cut by a blade dicing method using a dicing blade. As a result, damage to the insulating layer using a low dielectric material such as chipping and clogging of the dicing blade do not occur. Therefore, a low dielectric material is used for the insulating layer and Cu is used for the wiring layer. The conventional semiconductor device can be cut into individual pieces by using the same blade dicing method as in the prior art.
すなわち、絶縁層に低誘電体材料を用い、配線層にCuを用いた半導体装置を、高額な設備が必要であり半導体装置の製造コストの増大を招くレーザーダイシング法やステルスダイシング法、プラズマダイシング法等を用いずに、従来と同様のブレードダイシング法を用いて切断し個片化することが可能となり、半導体装置の製造コストの増大を抑制することができる。 That is, a semiconductor device using a low-dielectric material for the insulating layer and Cu for the wiring layer, a laser dicing method, a stealth dicing method, or a plasma dicing method that requires expensive equipment and increases the manufacturing cost of the semiconductor device. Without using the above, it is possible to cut and separate into pieces using the same blade dicing method as in the past, and it is possible to suppress an increase in manufacturing cost of the semiconductor device.
〈第2の実施の形態〉
第2の実施の形態では、第1の実施の形態とは異なる半導体装置の切断方法を用いて、半導体装置10を製造する方法について説明する。
<Second Embodiment>
In the second embodiment, a method for manufacturing the
図13は、第2の実施の形態に係る半導体装置の製造工程を例示する図である。図13において、図4に示す半導体装置10と同一構成部分には同一符号を付し、その説明を省略する場合がある。
FIG. 13 is a diagram illustrating a manufacturing process of the semiconductor device according to the second embodiment. In FIG. 13, the same components as those of the
始めに、第1の実施の形態の図5〜図7と同様の工程を行い、図7に示す構造体を作製する。次いで、図13に示す工程では、図7に示す構造体に対して、レジスト膜25をマスクとしてウェットブラスト処理を行い、全配線層及び全絶縁層を除去し半導体ウエハ11Aを露出させる。ウェットブラスト処理により、スクライブ領域Bに溝部27が形成される。溝部27の断面形状は、例えばU字形状である。溝部27は、最終的には中央部近傍で切断され、切り欠き部20となるものである。溝部27の幅はスクライブ領域Bの幅(例えば30〜200μm程度)と略同一となる。溝部27の半導体基板11の主面からの深さD1は、例えば3〜10μm程度とすることができる。
First, steps similar to those in FIGS. 5 to 7 of the first embodiment are performed to manufacture the structure shown in FIG. Next, in the step shown in FIG. 13, the structure shown in FIG. 7 is subjected to wet blasting using the resist
ウェットブラスト処理では、通常、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させる。しかしながら、図13に示す工程では、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させ、更に、最表の配線層を構成するCuを溶解可能な物質を混ぜる。Cuを溶解可能な物質としては、例えば塩化第二鉄や硫酸アンモニウム系のCuエッチング液等を用いることができる。これにより、アルミナ砥粒や球状シリカ砥粒等の研磨剤を分散させた水等の溶媒は、例えば塩化第二鉄や硫酸アンモニウムを含むものとなり、Cuを除去可能となる。その結果、材料がAlに比べて軟質のCuであり、他の配線層に比べて極めて厚く、第1の実施の形態においてブラスト処理のみでは除去することが困難であった第3配線層18を構成する金属層18aも含めた全配線層及び全絶縁層を1回のウェットブラスト処理のみにより完全に除去し、スクライブ領域Bに半導体ウエハ11Aを露出することができる。
In the wet blast treatment, an abrasive such as alumina abrasive grains or spherical silica abrasive grains is usually dispersed in a solvent such as water. However, in the step shown in FIG. 13, a polishing agent such as alumina abrasive grains or spherical silica abrasive grains is dispersed in a solvent such as water, and a substance capable of dissolving Cu constituting the outermost wiring layer is further mixed. As a substance capable of dissolving Cu, for example, ferric chloride or ammonium sulfate-based Cu etching solution can be used. Thus, a solvent such as water in which an abrasive such as alumina abrasive grains or spherical silica abrasive grains is dispersed contains, for example, ferric chloride or ammonium sulfate, and Cu can be removed. As a result, the
次いで、第1の実施の形態の図11及び図12と同様の工程を行うことにより、複数の半導体装置10が製造される。
Next, a plurality of
以上のように、第2の実施の形態に係る半導体装置の切断方法によれば、第1の実施の形態に係る半導体装置の切断方法と同様の効果を奏するが、更に以下の効果を奏する。 As described above, the semiconductor device cutting method according to the second embodiment has the same effects as the semiconductor device cutting method according to the first embodiment, but further has the following advantages.
すなわち、Cuを溶解可能な物質を含む溶媒を用いて、スクライブ領域にウェットブラスト処理を施すことにより、ブラスト処理のみでは除去が困難な比較的厚いCu配線層を溶解することができる。そのため、スクライブ領域に存在する全配線層(比較的厚いCu配線層も含む)及び全絶縁層が1回のウェットブラスト処理により完全に除去される。その結果、2回のブラスト処理が必要であった第1の実施の形態に係る半導体装置の切断方法に比べ、工程を簡略化することが可能となり、半導体装置の製造コストの増大を更に抑制することができる。 That is, a relatively thick Cu wiring layer, which is difficult to remove by blasting alone, can be dissolved by performing wet blasting on the scribe region using a solvent containing a substance capable of dissolving Cu. Therefore, the entire wiring layer (including the relatively thick Cu wiring layer) and the entire insulating layer existing in the scribe region are completely removed by one wet blast process. As a result, the process can be simplified as compared with the semiconductor device cutting method according to the first embodiment, which requires two blast treatments, and the increase in the manufacturing cost of the semiconductor device is further suppressed. be able to.
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。 The preferred embodiment of the present invention has been described in detail above. However, the present invention is not limited to the above-described embodiment, and various modifications can be made to the above-described embodiment without departing from the scope of the present invention. And substitutions can be added.
例えば、第1及び第2の実施の形態では、Si等からなる半導体装置を切断する例を示したが、本発明は半導体装置を含む電子装置の切断に適用可能である。ここでいう電子装置とは、半導体装置以外に、配線層と絶縁層が形成されたインターポーザ(Siインターポーザ等)、ガラスウエハ、サファイア基板、セラミック基板(LTCC等)、水晶基板等を含むものである。本発明をこのような電子装置に適用した場合にも、本発明を半導体装置に適用した場合と同様の効果を奏する。 For example, in the first and second embodiments, an example in which a semiconductor device made of Si or the like is cut has been described. However, the present invention can be applied to cutting an electronic device including a semiconductor device. The electronic device referred to here includes, in addition to a semiconductor device, an interposer (such as a Si interposer) in which a wiring layer and an insulating layer are formed, a glass wafer, a sapphire substrate, a ceramic substrate (such as LTCC), and a quartz substrate. When the present invention is applied to such an electronic device, the same effects as when the present invention is applied to a semiconductor device can be obtained.
10 半導体装置
11 半導体基板
11A 半導体ウエハ
12 半導体集積回路
13 第1絶縁層
14 第1配線層
15 第2絶縁層
16 第2配線層
17 第3絶縁層
18 第3配線層
18a、18b 金属層
19 第4絶縁層
19x 開口部
20 切り欠き部
25 レジスト膜
26、27 溝部
28 ダイシングブレード
A 半導体装置形成領域
B スクライブ領域
C 基板切断位置
D1 深さ
T1 厚さ
DESCRIPTION OF
Claims (8)
ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、
前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有し、
前記第2工程は、
前記電子装置の前記切断可能領域を露出するレジスト膜を形成する第2A工程と、
前記レジスト膜を介して前記切断可能領域をブラスト処理し、前記切断可能領域に存在する最表の配線層を露出させる第2B工程と、
露出した前記最表の配線層をエッチングにより除去する第2C工程と、
前記レジスト膜を介して前記切断可能領域を再度ブラスト処理し、前記切断可能領域に残存する全配線層及び全絶縁層を除去して前記基板を露出させる第2D工程と、を含む電子装置の切断方法。 A first step of preparing an electronic device in which a plurality of insulating layers and a plurality of wiring layers are stacked on a substrate;
A second step of exposing the substrate by removing all wiring layers and all insulating layers present in the cuttable region of the electronic device by a step including blasting;
Have a, and a third step of cutting by the substrate blade which is exposed to the cutting area,
The second step includes
Forming a resist film that exposes the severable region of the electronic device; and
2B step of blasting the severable region through the resist film to expose the outermost wiring layer present in the severable region;
A 2C step of removing the exposed outermost wiring layer by etching;
A second D step of blasting the severable region again through the resist film to remove all wiring layers and all insulating layers remaining in the severable region to expose the substrate; Method.
ブラスト処理を含む工程により、前記電子装置の切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2工程と、
前記切断可能領域に露出する前記基板をブレードにより切断する第3工程と、を有し、
前記第2工程は、
前記電子装置の前記切断可能領域を露出するレジスト膜を形成する第2A工程と、
前記レジスト膜を介して前記切断可能領域を、前記切断可能領域に存在する最表の配線層を溶解可能な物質を含む溶媒を用いてウェットブラスト処理し、前記切断可能領域に存在する全配線層及び全絶縁層を除去して前記基板を露出させる第2E工程と、を含む電子装置の切断方法。 A first step of preparing an electronic device in which a plurality of insulating layers and a plurality of wiring layers are stacked on a substrate;
A second step of exposing the substrate by removing all wiring layers and all insulating layers present in the cuttable region of the electronic device by a step including blasting;
Have a, and a third step of cutting by the substrate blade which is exposed to the cutting area,
The second step includes
Forming a resist film that exposes the severable region of the electronic device; and
All the wiring layers present in the severable region are subjected to wet blasting using the solvent containing a substance capable of dissolving the outermost wiring layer present in the severable region through the resist film. And a second E step of removing the entire insulating layer to expose the substrate .
前記切断可能領域は、前記スクライブ領域に含まれる請求項6記載の電子装置の切断方法。 A plurality of the semiconductor devices are formed on a semiconductor wafer, and a scribe region is disposed between the plurality of semiconductor devices,
The electronic device cutting method according to claim 6 , wherein the severable region is included in the scribe region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009278691A JP4649531B1 (en) | 2009-12-08 | 2009-12-08 | Electronic device cutting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009278691A JP4649531B1 (en) | 2009-12-08 | 2009-12-08 | Electronic device cutting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4649531B1 true JP4649531B1 (en) | 2011-03-09 |
JP2011124277A JP2011124277A (en) | 2011-06-23 |
Family
ID=43836106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009278691A Expired - Fee Related JP4649531B1 (en) | 2009-12-08 | 2009-12-08 | Electronic device cutting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4649531B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105374673A (en) * | 2014-08-08 | 2016-03-02 | 株式会社迪思科 | Processing method |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5916898B2 (en) * | 2012-02-08 | 2016-05-11 | ザイリンクス インコーポレイテッドXilinx Incorporated | Stacked die assembly with multiple interposers |
JP6302644B2 (en) * | 2013-11-11 | 2018-03-28 | 株式会社ディスコ | Wafer processing method |
JP6305269B2 (en) * | 2014-08-08 | 2018-04-04 | 株式会社ディスコ | Processing method |
JP6318046B2 (en) * | 2014-08-12 | 2018-04-25 | 株式会社ディスコ | Wafer division method |
JP6403542B2 (en) * | 2014-11-04 | 2018-10-10 | エイブリック株式会社 | Semiconductor device |
US10163709B2 (en) | 2015-02-13 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
JP6560147B2 (en) * | 2016-03-07 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP2023105428A (en) * | 2022-01-19 | 2023-07-31 | キヤノントッキ株式会社 | Substrate holding device, electrostatic chuck, and substrate holding method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1027971A (en) * | 1996-07-10 | 1998-01-27 | Nec Corp | Dicing method for organic thin film multilayer wiring board |
US6596562B1 (en) * | 2002-01-03 | 2003-07-22 | Intel Corporation | Semiconductor wafer singulation method |
JP2003320466A (en) * | 2002-05-07 | 2003-11-11 | Disco Abrasive Syst Ltd | Processing machine using laser beam |
JP2004111796A (en) * | 2002-09-20 | 2004-04-08 | Hitachi Ltd | Semiconductor device |
US6951801B2 (en) * | 2003-01-27 | 2005-10-04 | Freescale Semiconductor, Inc. | Metal reduction in wafer scribe area |
JP2010109182A (en) * | 2008-10-30 | 2010-05-13 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor device |
-
2009
- 2009-12-08 JP JP2009278691A patent/JP4649531B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105374673A (en) * | 2014-08-08 | 2016-03-02 | 株式会社迪思科 | Processing method |
Also Published As
Publication number | Publication date |
---|---|
JP2011124277A (en) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4649531B1 (en) | Electronic device cutting method | |
US11348801B2 (en) | Processing stacked substrates | |
KR102251260B1 (en) | Wafer processing method | |
US8476165B2 (en) | Method for thinning a bonding wafer | |
KR100741864B1 (en) | Method for manufacturing semiconductor device | |
US9613865B2 (en) | Semiconductor die and die cutting method | |
TWI407499B (en) | Manufacturing method of semiconductor device | |
JP4773307B2 (en) | Manufacturing method of semiconductor device | |
JP2006041244A (en) | Semiconductor device | |
JP2011018906A (en) | Suppressing fracture in diced integrated circuit | |
CN110707008A (en) | Method for processing semiconductor wafer | |
KR101784655B1 (en) | Semiconductor device and method | |
JP2005142262A (en) | Semiconductor device and manufacturing method therefor | |
JP2008130886A (en) | Manufacturing method of semiconductor device | |
JP4491036B2 (en) | Manufacturing method of semiconductor device | |
JP2005217319A (en) | Multilayer wiring structure, semiconductor device and semiconductor packaging equipment | |
CN113097130A (en) | Semiconductor device and method of forming the same | |
JP2011040611A (en) | Semiconductor device and method of manufacturing the same | |
WO2011052104A1 (en) | Semiconductor device and method for manufacturing same | |
JP2007073808A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP2010245571A (en) | Method of manufacturing semiconductor device | |
KR102708971B1 (en) | Semiconductor wafer processing method | |
JP2005217320A (en) | Method for forming wiring, fabrication process of semiconductor device and process for manufacturing semiconductor packaging equipment | |
KR100451985B1 (en) | Slurry for chemical mechanical polishing of semiconductor device and manufacturing method for metal line contact plug using the same | |
JP2005294677A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4649531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |