JP4649152B2 - 電力変換装置 - Google Patents

Description

本発明は、瞬時比較制御手段を備えた電力変換装置におけるスイッチング周波数の上限を決定可能にした電力変換装置に関する。

特許文献１は、直流電力を交流電力に変換するインバータの出力側に、リアクトルとコンデンサから成るＬＣフィルタを有しており、コンデンサの電圧を正弦波状の指令値に一致させるように制御することで、コンデンサに接続された負荷に給電する電力変換装置であり、コンデンサに接続された負荷に給電するコンデンサの電圧とコンデンサへの電流とに基づき指標を生成し、指標の符号に基づき、電力変換装置のスイッチング素子を制御する方式である。この方式は、負荷急変や三相非対称負荷などに対しても、ロバストに出力電圧を所定の電圧指令を生成することができる点で、品質の高い電圧を給電できる有効な方式である。

特許文献１は、負荷急変や三相非対称負荷などに対しても、ロバストに出力電圧を所定の電圧指令を生成することができる点で、品質の高い電圧を給電できる有効な方式であるといえる半面、ある指標の正負に基づきスイッチング素子のＯＮ／ＯＦＦを制御する瞬時比較制御では、スイッチング周波数の上限を定量的に決定できない。スイッチング周波数に上限がないということは、スイッチング周波数が上昇し、スイッチング素子が熱的破壊に至ることが想定される。

そこで、スイッチング周波数を制限する手段として提案されているものとして、非特許文献１や、特許文献２の３相自励式電圧型交直変換装置の定サンプリング型電流制御方式がある。

しかしながら、前者については、状況依存でスイッチング周波数が変化する可能性がありスイッチング周波数の上限を定量的に決定できないことが問題であり、また、後者については、瞬時比較という瞬時比較制御元来持つ特徴を活かせないことが問題である。

また、スイッチング素子が熱的に破壊される要因としては、スイッチング素子がＯＮ／ＯＦＦすることによるスイッチング素子の損失によるジャンクション温度の上昇がある。

ジャンクション温度の低減については、特許文献３にヒートシンク熱時定数より短い断続負荷運転の場合でも電力用半導体素子の保護が行えるようにした発明が記載されている。具体的には、この目的を達成するため、電力用半導体素子を冷却するヒートシンク温度を検出すると共に、電力用半導体素子のドライブ信号と出力電流から半導体素子の電流を計算し、半導体素子の熱抵抗に基づいて半導体素子のヒートシンクとジャンクション間の温度上昇を推定し、電力用半導体素子のジャンクション温度が第１の設定温度を超えると、電力用半導体素子により構成されているインバータ回路の電流制限動作を行い、前記第１の設定温度より高い第２の設定温度を超えると インバータ回路の電流を遮断するようにした電力用半導体素子の保護方式である。

しかしながら、この方式では、電流値を制限することにより、スイッチング素子の損失である定常的に電流が流れることで発生するオンロスと、半導体素子がスイッチングすることで生じるスイッチングオンロスとを低減している。

瞬時比較ＰＷＭ制御で問題となるのは、スイッチング周波数の上限が定まらないことで、スイッチングが立て続けに発生することにより、スイッチングロスが増加することにある。

これに対して、特許文献３では、電流値を制限することで損失を低減するというものであり、スイッチングが立て続けに発生するという瞬時比較ＰＷＭ制御の問題を解決できるものではない。
特開２０００−５０６３８号公報 特開平１０−１３６６５１号公報 特開平５−６８３３１号公報 １PESC95 "Tracking Control of Buck Converter Using Sliding- Mode with Adaptive Hysteresis", 1995、

本発明は、このような従来の問題点に鑑みてなされたもので、瞬時比較制御が元来有する制御能力を維持しつつ、スイッチング周波数の上限を定量的に示すことが可能である電力変換装置を提供することを目的とする。

前記目的を達成するため、請求項１に対応する発明は、スイッチング素子を有し、負荷に電力を供給する電力変換器と、前記負荷に流れる電流あるいは負荷に印加される電圧等の電気量を検出する電気量検出手段と、前記電気量に相当する指令値を生成する電気量指令値生成手段と、前記電気量検出手段で検出された電気量検出値と前記電気量指令値生成手段からの指令値との偏差に基づき前記スイッチング素子のオンオフを制御する瞬時比較制御手段とを備えた電力変換装置において、前記電気量検出手段で検出された電気量検出値に基づき前記スイッチング素子の温度を推定するものであって、前記スイッチング素子のオンオフ状態が変化したことにより前記温度の推定値を増加させる温度増加手段及び前記スイッチング素子のオンオフ状態が変化しないことにより前記温度の推定値を減少させる温度低下手段を含む温度推定手段と、前記温度推定手段による温度推定値が所定値より大きい場合、前記スイッチング素子のスイッチングを制限するスイッチング制限手段と、を具備したことを特徴とする電力変換装置である。

本発明によれば、瞬時比較制御が元来有する制御能力を維持しつつ、スイッチング周波数の上限を定量的に示すことが可能である電力変換装置を提供することができる。

以下、本発明の実施形態について図面を参照して説明する。

（第１の実施形態）
図１は、本発明の実施形態の概略構成を示すブロック図である。

直流電圧源１には、直流コンデンサ２と電力変換器例えば三相交流を出力するインバータ３が接続される。

インバータ３の交流出力側には、３相負荷５が接続される。インバータ３には、６つのスイッチング素子(電力用半導体素子)ＳＵＰ、ＳＶＰ、ＳＷＰ、ＳＵＮ、ＳＶＮ、ＳＷＮがと、各々の素子に逆並列に接続されたダイオードＤＵＰ、ＤＶＰ、ＤＷＰ、ＤＵＮ、ＤＶＮ、ＤＷＮがあり、ゲート駆動回路１１によってオンオフが制御される。

制御装置としては、電流指令演算手段例えば電流指令演算部６、瞬時比較制御手段例えば瞬時比較制御部９、スイッチング制限部１０がある。電流指令演算部６にて算出された３相負荷５への各相の電流指令値Iu*, Iv*, Iw*が、各相毎の電流をそれぞれ検出する電流検出器４Ｕ、４Ｖ、４Ｗにて検出された電流検出値(実測電流)と一致するように、瞬時比較制御部９にてスイッチング素子へのゲート指令（すなわちオンオフの指令）SU1、 SV1、 SW1 を生成し出力する。スイッチング制限部１０では、後述する手段によって、スイッチング（すなわちオンオフ、つまりスイッチング回数）を制限し、補正後のゲート指令SU2, SV2、 SW2を生成出力する。

なお、ゲート駆動回路１１では、ゲート指令SU2, SV2, SW2に従い、デッドタイムを確保した上でスイッチング素子ＳＵＰ、ＳＶＰ、ＳＷＰ、ＳＵＮ、ＳＶＮ、ＳＷＮを駆動制御するためのゲート指令を出力する。

瞬時比較制御部９は、本実施形態において、ヒステリシスコンパレータ方式となっている。例えば、Ｕ相について説明すると、電流指令演算部６に生成されたＵ相電流指令値Iu*と、電流検出器４Ｕにて検出されたＵ相電流(負荷電流)Ｉｕとが、減算器７Ｕに入力され、ここでその偏差が演算される。ヒステリシスコンパレータ８Ｕでは、この偏差に応じて、スイッチング指令SU1を決定する。このように、その時点での瞬時電流偏差に応じてスイッチング指令が決定される特徴がある。

ここで、ヒステリシスコンパレータ８Ｕについて、図５を参照して説明する。ヒステリシスコンパレータ８Ｕは、検出電流Ｉｕと電流指令値Iu*との偏差を入力し、その値が設定されたヒステリシス幅(ｈｙｓ／２)を超えていたら出力を論理値”１”に変更し、ヒステリシス幅(−ｈｙｓ／２)を下回っていたら出力を論理値”０”に変更するものである。これ以外のヒステリシスコンパレータ８Ｖ、８Ｗも同様に構成されている。

図５において、一点鎖線で示した正弦波の電流指令値Iu*の上下に点線で示したｈｙｓ／２のヒステリシス幅を有している。検出電流Ｉｕが正方向へ変化して電流指令値Iu*＋ｈｙｓ／２に達すると、ヒステリシスコンパレータ８Ｕの出力が論理値”０”になってインバータ３の負側のスイッチをオンにして電動機巻線に−Ｅｄ／２の負電圧を印加して、電流をＩｕ負方向にへ変化せしめ、電流Ｉｕが負方向へ変化して電流指令値(Iu*−ｈｙｓ／２)に達すると、インバータ３の正側のスイッチング素子をオンして電動機巻線に＋Ｅｄ／２の正電圧を印加して、電流をＩｕ正方向にへ変化せしめることにより、電流Ｉｕを電流指令値Iu*の±ｈｙｓ／２のヒステリシス幅内に収めるように制御する。

次に本実施形態のポイントであるスイッチング制限部１０について、図２、図３を用いて説明する。なお、本実施形態のスイッチング制限部１０は、マイコンなど離散時間的な処理を行うものと仮定して説明する。

図２は、３相のスイッチング制限部１０を示すものである。例えばＵ相について説明する。

切替器２７の入力は、スイッチング指令SU1であり、出力は、制限されたスイッチング指令SU2である。スイッチング許可信号SW_EnableUVWが１である場合には、スイッチング指令SU1を制限されたスイッチング指令SU2として出力し、スイッチング許可信号SW_EnableUVWが0である場合には、制限されたスイッチング指令SU2の状態を保持するようにする。

スイッチング許可信号SW_EnableUVWは、各相スイッチング許可演算部２３、２４、２５が演算出力する各相のスイッチング許可信号SW_EnableU, SW_EnableV, SW_EnableWが論理積回路２６に入力され、論理積が成立したときである。各相のスイッチング許可信号の意味は、=1(図３)である場合、その相のスイッチングを制限（スイッチングしない）すべき状態であること、=0(図３)である場合、その相のスイッチングを許可できる状態であることを表すものである。よって、各相のスイッチング許可信号の論理積によって、最終的なスイッチング許可信号SW_EnableUVWを演算しているということは、すなわち、いずれか１相でもスイッチング制限すべき状態である場合、全相を一括してスイッチング制限する作用をもつ。

次に図３によって、例えば、Ｕ相スイッチング許可演算部２３の詳細を説明する。

Ｕ相スイッチング許可演算部２３には、Ｕ相スイッチング素子のジャンクション温度に相当するカウンタSwcounterUがある。ここに同処理はマイコン内で16bitのレジスタとして表現されることを前提にすれば、Ｕ相スイッチング許可信号SW_EnableUは、このカウンタSwcounterUの最上位bitに相当する。すなわち、カウンタは温度増加の要因に応じてカウントアップし、温度減少の要因に応じてカウントダウンする。請求項１に記載の所定値は、本実施形態において“０”である。すなわち、カウンタが正の値を示すとき、温度が上がりすぎたとしてスイッチングを制限し、カウンタが負の値を示すとき、温度に余裕があるとしてスイッチングを許可するものである。カウンタの最上位bit(ここでは .B15)は、正で0, 負で1であるため、スイッチング許可信号の論理（スイッチングを1で許可、0で制限）と一致している。

以下、カウンタの増減を詳細に説明する。

制限されたスイッチング指令SU2は、遅延演算部２２（１処理前の値を出力する）と排他的論理和２１によって、その変化時のみ1として切替器１４に作用する。ここに変化時とは、オンからオフ、オフからオンを区別することなく、等価に扱っている。

切替器１４の出力が、前述のカウンタSwcounterUである。切替信号が1である場合、加算器１３の出力を出力する。加算器１３では、カウンタの前回値と温度上昇分に相当するカウンタ増加量SWCNT_UPを加算し出力するものである。すなわち、実際のスイッチング素子のスイッチング状態が変化した場合、所定の温度上昇を見込んだ値をカウンタに加算するものである。

一方、制限されたスイッチング指令SU2が変化しなかった状態を考える。切替器１４には、切替信号は0であり、切替器１６の出力を切替器１４から出力する。仮にコンパレータ１８の出力が1であると仮定すると、切替器１６は、遅延演算器１９の出力であるカウンタの前回値から減算器１５にて１減算された値を出力する。すなわち、スイッチング素子のスイッチングが変化しない場合、温度推定値は減少すると見なして、カウンタから１減算するものである。

ここで、カウンタがカウンタ下限値SWCNT_LLIMまで低下した場合を考える。加算器１７では、遅延演算器１９の出力（前回のカウンタ値）とカウンタ下限値SWCNT_LLIMと加算し、コンパレータ１８にて０より大きいか否か判定される。0より大きい場合は、排他的論理和回路２１の出力が1になり、前述の動作をするものである。0以下である場合、排他的論理和回路２１の出力が0になり、切替器１６では、遅延演算器１９の値を出力する。すなわち、カウンタSwcounterUがその下限値SWCNT_LLIMまで達した場合には、上記のカウンタの減算を行い。すなわち、下限値SWCNT_LLIMが、カウンタの下限となることが分かる。

以上の回路に基づく動作を図４で説明する。ただし、図４は説明の簡単化のため各相のスイッチング制限は、その相のスイッチング許可信号のみで発動されるものとする。本実施形態の図２では、全相のスイッチング許可信号の論理積で、全相一括したスイッチング許可信号SW_EnableUVWとなっているが、これは図４より容易に類推できるものである。

図４は、計１０回のスイッチング（ｔ１〜ｔ１０）を行っている。ｔ１〜ｔ３においては、ゲート指令SU1が変化した時点でカウンタSwcounterが負であるため、スイッチングが許可されるため、その要求と同時に実際のスイッチングが行われている（すなわちSU2が変化する）。（Ａ）の時点では、SU1が変化しスイッチング要求があったにも関わらず、カウンタが正であるため、スイッチング制限となっている。やがて時間の経過とともに、カウンタが減少し、カウンタが負になった時点でスイッチングが許可されている。

ｔ５〜ｔ６の時点では、しばらく、スイッチング要求がない。この間、カウンタは１づつ減算していく、下限値SWCNT_LLIMで維持されている。ここよりスイッチング要求が連続して発生するが、ｔ６〜ｔ９までは、カウンタが負であるため、スイッチングが許可されている。ｔ９の後、（Ｃ）において、スイッチング要求があるが、カウンタが正であるため、スイッチングは許可されていない。時間経過とともにカウンタが減少し、負になって初めて（すなわちｔ１０）スイッチングを行っている。

以上のように、カウンタはスイッチング素子のジャンクション温度を模擬するものとして捉えれば、スイッチングによって大きな発熱があるため温度が上昇し、スイッチングがなければ温度が下降する様子を簡単に表現できている。一般には、素子に電流が通電していれば、素子抵抗による発熱があるため、温度上昇するものと捉えられるが、一方で素子からは冷却による温度が逃げていく。本実施形態では、温度の飽和点を模擬するものとして考えればよい。すなわち、通電中に発熱はあるが、冷却能力が上回り、温度は徐々に減少する。スイッチングが起こったときは、瞬時的に大きな発熱が発生するため、温度は一旦増加する。時間平均としてとらえれば、冷却と発熱とが均衡した飽和状態となっていると考えられる。

以上のように温度に相当する値に応じてスイッチングを制限することで、素子破壊を回避することが可能であり、システムの信頼性を向上することができる。特に、温度の推定モデルを高精度にすることにより、必要なとき、すなわち、素子破壊の可能性がある場合に限りスイッチングを制限できるため、熱的に余裕のある状態で、高いスイッチング周波数をとりえることも可能であり、制御応答の向上が期待できる。

また、スイッチングが制限される条件が判っているので、電力変換器が許容する最大スイッチング周波数が定量的に判ることになる。よって、従来の瞬時比較ＰＷＭ制御のように、スイッチング周波数の上限が定まらず、電力変換器を構成する要素のスペックを適切に決定できないということはなくなる。

以上述べた本発明の実施形態によれば、スイッチング素子を有したインバータにおいて、負荷の電流や電圧などの状態量をその指令値と比較し、その偏差に応じてスイッチング状態を制御する瞬時値比較制御方式を適用した電力変換装置において、短時間のスイッチングを許容し、定常的な最大スイッチング周波数を制限し、かつ、その両者を定量的に表すことができる電力変換装置を提供することで、上記定量値に基づき変換器を設計することで、運転中の素子破壊を起こさず信頼性の高いシステムを提供できると共に、瞬時値比較制御が元来有した高いロバスト性を活かしたシステムを提供することが可能になる。

前述したカウンタの下限値SWCNT_LLIMは、次のようにして設定される。この下限値を0に設定した場合、スイッチングの半周期は、同処理の処理周期とSWCNT_UPによって算出される所定値より、大きくなる。すなわち、スイッチング周波数の上限を定量的に規定できるが、これは、従来例と同様な考えである。カウンタの下限値SWCNT_LLIMをマイナスに設定することで、瞬時的なスイッチングを許容できることとなる。

すなわち、図４のｔ６からｔ９のように、それ前にスイッチングが行われず、熱的に余裕がある状態から、瞬時の連続したスイッチング要求があった場合には、温度余裕のある限り、高速なスイッチングを許可できることになる。一方、その瞬時の連続したスイッチング要求し、熱的に危険な状態となった場合には、ｔ１０のようにスイッチングが制限され、素子破壊を回避することができる。この場合、定常的な最大周波数は、上記のとおり、同処理の処理周期とSWCNT_UPによって算出される所定値で定量的に示せるとともに、短時間に瞬時的に発生するスイッチングについても、カウンタ下限値SWCNT_LLIMとSWCNT_UPおよび同処理の処理周期により、定量的に示すことができる。よって、変換器を設計する際、短時間あるいは定常的なスイッチング周波数あるいはスイッチング回数が定量的に把握できるため、それに見合う変換器を設計することができる。逆にいうならば、瞬時比較制御においても、素子破壊に至るスイッチング周波数の増加を定量的に制限することが可能になると言える。制御面からは、瞬時比較制御の適用が可能となること自体、制御応答が高速となる利点があるが、更に、本実施形態によれば、熱容量の許す範囲で、瞬時の高速なスイッチングが許容されるため、更なる制御応答の改善が可能になる。

さらに、前述した下限値SWCNT_LLIMは、次式のように設定する。ただし、SWCNT_UPは正である。

SWCNT_LLIM <= - SWCNT_UP (1)
スイッチングとは、非常に細いパルスが発生するのは当然の事象である。例えば、三角波比較方式において、変調率が大きい場合には、極短時間のうちに、オン⇒オフ⇒オン、あるいは、オフ⇒オン⇒オフという状態がある。このとき、オフからオフの時間、あるいは、オンからオン時間は、１／キャリア周波数の設定値に等しく一定である。よって、本実施形態におけるスイッチング制限について、少なくとも、変調率１を達成し得るためには、スイッチング周波数の下限設定SWCNT_LLIMを（１）式に設定することが必要である。すなわち、例えば、オン状態が続き、カウンタがSWCNT_LLIMで飽和していた場合、オン⇒オフ、オフ⇒オンという細い幅のスイッチング要求があったとしても、スイッチング制限にかからず、要求どおりのスイッチングを行うことができる。当然だが、（１）式に設定している場合には、再度、連続したスイッチング要求があっても、制限をうけることになる。よって、変調率１に近い領域など、元来、狭いパルス電圧が要求される運転状況においても、スイッチング制限にかからず、歪みない電圧を出力することが可能になる。

また、前述(図３)のスイッチング許可演算部２３において、スイッチングのオン⇒オフ（ターンオフ）とオフ⇒オン（ターンオン）を区別なく処理する点にある。スイッチング周波数を制限するのであれば、いずれか一方だけを検出し、その間隔を制限すれば、例えば、上記のような狭い幅パルスを問題視する必要はない。しかしながら、ターンオンとターンオフを区別し、一方だけを制限すると、出力電圧の非対称性を生じ易くなる。この結果、直流が負荷に重畳し、負荷が変圧器であれば偏磁したり、負荷が電動機であればビート現象が生じたりと好ましくない。スイッチングのターンオンとターンオフを区別なく処理することで、出力電圧の非対称性による偏磁やビートを低減することが可能になる。

さらに、前述(図２)のように、全相一括したスイッチング許可信号SW_EnableUVWに基づき、全相素子が一斉にスイッチング制限される点にある。各相毎にスイッチング制限を行うことも可能であるが、ある相のスイッチング制限によって他の相の瞬時値はその干渉をうける。このような状況での波形歪みは大きくなる。一方、３相一括して制限することで波形の歪みを抑制することが可能である。

また、ある相がスイッチング制限にかかる状況では、他の相も同様に制限すべき状態に近いことが想定できる。よって、自身の相だけをスイッチング制限し、他相にスイッチングが集中することを回避することが可能である。

さらに、上記のSWCNT_UPあるいは、カウンタの減算値1を可変にすることになる。一般に、素子での発熱は、そこに流れる電流値に依存する。よって、大きな電流が流れている場合には、SWCNT_UPを大きくし、小さい電流しか流れない場合には、SWCNT_UPを小さく設定すればよい。同様にカウンタの減算も、定常的に流れている電流に応じて発生する発熱（上述のとおり、減算は、その発熱より冷却が上回っているため、温度が下がるということを表している）を表すものであるため、電流値が大きい場合には、小さい値を減算し、電流値が小さい場合には、大きな値を減算するようにすればよい。この結果、より詳細に素子のジャンクション温度を模擬することが可能である。よって、より瞬時的なスイッチング要求まで対応できるようになり、制御応答が向上する。

なお、図４において、１点鎖線で示す波形は、本発明のようにスイッチング素子に対してスイッチング制限を加えない場合を示している。

本実施形態では、図２あるいは図３のスイッチング許可演算部２３から２５によって、素子ジャンクション温度に相応するカウンタを演算しているが、ジャンクション温度と相関の強いいずれかの部位の温度を検出し、これに上述のカウンタに当てはめ、スイッチング制限を行っても、同様の作用効果を得ることが可能である。

本発明は、以上述べた実施形態に限らず種々変形して実施できる。

１)図１及びこれを説明する明細書ではインバータ３及び負荷５は、交流三相回路の場合について説明したが、これに限らず単相あるいは三相以外の多相回路でも適用できる。

２) 前述の実施形態では、ヒステリシスコンパレータ方式を元に説明したが、特許第3267524号や特許第3494928号のように３相を単相３回路でなく、空間ベクトルとして考えた空間ベクトル上の瞬時値比較制御方式であってもよく、あるいは、特開2000-50638号のように、負荷がＬＣなど、どのような形態であっても同様に実施できる。

３)前述の実施形態では、スイッチング素子の温度の増減するものとしてスイッチング素子に流れる電流値に依存することしか記載していないが、他にも温度の増減に寄与する要因はある。例えば，インバータへの直流リンク電圧、冷却状況および周囲温度などである。これらの情報をも考慮して温度を推定すればより一層の効果を得ることは明らかである。

４) 前述の実施形態では、スイッチング素子の温度を推定するために、スイッチング素子に流れる電流を検出したが、これに限らずスイッチング素子に印加される電圧を検出するようにしてもよい。

５) 前述の実施形態では、スイッチング制限部１０において、例えば電流検出回路４Ｕで検出された電流検出値に基づいてスイッチング素子の温度を推定し、この温度推定に基づき、スイッチング素子に対してスイッチングを制限する指令を得るようにしたが、電流検出回路４Ｕの代わりに、スイッチング素子のジャンクション温度と相関のある部位の温度を検出する温度検出器を設け、この温度検出値に基づき、前述の実施形態と同様にスイッチング制限部１０において、スイッチング素子に対してスイッチングを制限する指令を得るようにしてもよい。具体的には、温度検出器による温度検出値が第１所定値より大きい場合、スイッチング素子のスイッチングを制限するようにしてもよい。

６) 前述した温度推定手段は、スイッチング素子のオンオフ状態が変化しないときのオン電流の大きさに応じて、温度推定値の低下量を変化させるように構成してもよい。

本発明の実施形態の概略構成を示すブロック図。 図１のスイッチング制限部を説明するためのブロック図。 図２のＵ相スイッチング許可演算部を説明するためのブロック図。 図２のカウンタの動作を説明するための図。 図１のヒステリシスコンパレータを説明するための図。

符号の説明

０１…絶対値回路、０２…関数回路、１…直流電圧源、２…直流コンデンサ、３…インバータ、４Ｕ．４Ｖ、４Ｗ…電流検出器、５…三相負荷、６…電流指令演算部、７Ｕ．７Ｖ、７Ｗ…減算器、８Ｕ、８Ｖ．８Ｗ…ヒステリシスコンパレータ、９…瞬時比較制御部
、１０…スイッチング制限部、１１…ゲート駆動回路、１３…加算器、１４…切替器、１５…減算器、１６…切替器、１７…加算器、１８…コンパレータ、１９…遅延演算器、２１…排他的論理和回路、２２…遅延演算部、２３．２４、２５…各相スイッチング許可演算部、２６…論理積回路、２７、２８、２９…切替器。

Claims (6)

1. スイッチング素子を有し、負荷に電力を供給する電力変換器と、前記負荷に流れる電流あるいは負荷に印加される電圧等の電気量を検出する電気量検出手段と、前記電気量に相当する指令値を生成する電気量指令値生成手段と、前記電気量検出手段で検出された電気量検出値と前記電気量指令値生成手段からの指令値との偏差に基づき前記スイッチング素子のオンオフを制御する瞬時比較制御手段とを備えた電力変換装置において、
   前記電気量検出手段で検出された電気量検出値に基づき前記スイッチング素子の温度を推定するものであって、前記スイッチング素子のオンオフ状態が変化したことにより前記温度の推定値を増加させる温度増加手段及び前記スイッチング素子のオンオフ状態が変化しないことにより前記温度の推定値を減少させる温度低下手段を含む温度推定手段と、
   前記温度推定手段による温度推定値が所定値より大きい場合、前記スイッチング素子のスイッチングを制限するスイッチング制限手段と、
   を具備したことを特徴とする電力変換装置。
2. 請求項１に記載の電力変換装置において、
   前記温度増加手段は、
   前記スイッチング素子に流れる電流を検出又は推定する手段と、
   前記スイッチング素子のオンオフ状態が変化したときの前記電流に依存して、温度推定値の増加量を変化させる手段と、
   からなることを特徴とする電力変換装置。
3. 請求項１に記載の電力変換装置において、
   前記温度増加手段は、
   前記スイッチング素子に流れる電流を検出又は推定する手段と、
   前記スイッチング素子のオンオフ状態が変化しないときの前記電流に依存して、温度推定値の低下量を変化させることを特徴とする電力変換装置。
4. 請求項１に記載の電力変換装置において、
   前記温度推定手段からの温度推定値には下限値があって、当該下限値は前記所定値より低く設定したことを特徴とする電力変換装置。
5. 請求項４に記載の電力変換装置において、
   前記温度推定手段として、少なくとも温度推定値はスイッチング素子のオンオフ状態が変化したことにより増加する温度増加手段とを有し、前記下限値は、前記所定値より前記温度増加分の２倍以上小さく設定したことを特徴とする電力変換装置。
6. 請求項１に記載の電力変換装置において、
   前記温度増加手段は、
   前記スイッチング素子の状態がオンからオフ、オフからオンのいずれの場合も前記温度推定値を増加させるものであることを特徴とする電力変換装置。

Images