JP4649106B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4649106B2 JP4649106B2 JP2003380366A JP2003380366A JP4649106B2 JP 4649106 B2 JP4649106 B2 JP 4649106B2 JP 2003380366 A JP2003380366 A JP 2003380366A JP 2003380366 A JP2003380366 A JP 2003380366A JP 4649106 B2 JP4649106 B2 JP 4649106B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- high dielectric
- insulating film
- hfo
- dielectric insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
これらの高誘電体膜をゲート絶縁膜として用いる場合、高誘電体膜の下層のストッパー膜に対し、高誘電体膜を相対的に高いエッチング速度でエッチングする必要がある。そのエッチング方法として、フッ素や塩素、臭素系ガスのプラズマによるドライエッチングが試みられていた。(例えば、特許文献1参照)。
このため、高誘電体膜のエッチングにおいて、工程ばらつきを補償するための過剰なエッチング(以下、オーバーエッチングと称する)を行うと、ストッパー膜が全てエッチングされ、さらに、その下の半導体基板がエッチングされてしまうおそれがあった。
本発明のその他の特徴については、以下において詳細に説明する。
図1〜12は、本発明の実施の形態1による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
ターン5を形成する。
この工程を詳細に説明するため、HfO2膜3のエッチング工程におけるHfO2膜3の表面付近(図4の点線6で囲んだ部分)の拡大図を図5〜8に示す。これらの図では、HfO2膜3のエッチング過程の説明のため、HfO2膜3のみ分子構造で示す。
さらに、HBrプラズマ10から臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルを拡散によりHfO2膜3の表面に吸着させる。このとき、HfO2膜3の表面の層のHfO2分子9に吸着するように、HBrプラズマ10の密度や、拡散の時間等を適宜調節する。HfO2膜3表面のHfO2分子9は、これらの分子またはラジカルが吸着したHfO2分子9aとなる。
なお、ここでは、HfO2膜3とエッチング反応を起こし得る分子またはラジカルを発生させるために臭化水素(HBr)プラズマを用いたが、これに置き換えて、塩素(Cl2)プラズマを用いても良い。
このとき、HfO2膜3の表面の層のHfO2分子9aが除去され、かつ、表面の下の層がエッチングされないように、照射するArイオン16のエネルギーは数十〜数百eV程度、照射時間を数マイクロ〜数ミリ秒程度の範囲で適宜調節する。
このとき、HfO2膜3のエッチングは、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO2膜2がエッチングされることを抑えることができる。
このようにHfO2膜のエッチングを行えば、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO2膜2がエッチングされることを抑えることができる。
本発明の実施の形態2においては、実施の形態1で用いた図1〜5及び、図9〜11を援用して説明する。また、図12〜図16は、この実施の形態における高誘電体絶縁膜のエッチングの過程を詳細に説明するための拡大図である。
この工程を詳細に説明するため、HfO2膜3の表面付近(図4の点線6で囲んだ部分)の拡大図を図5および図12〜図16に示す。
例えば、半導体基板1の温度を200℃程度に保ち、HfO2膜3の表面に水素プラズマ21を約10分間照射して、図13に示すように、HfO2膜3の表面に酸素欠陥8aを形成する。
なお、前述のように半導体基板1の温度を室温〜800℃の高い温度に保ちながら水素プラズマ照射を行う理由は、前記の水素プラズマ21によるHfO2分子9の還元反応を促進させるためであり、温度が高いほど還元されやすい。
この熱処理により、水素プラズマ21を照射した場合と同様に、図13に示すように、HfO2膜3の表面には1個のHf原子7と2個の酸素欠陥8aからなるHfO2分子9bが配列し、表面より下の層では、1個のHf原子7と2個の酸素原子8からなるHfO2分子9が層状に配列している。
さらに、プラズマ10から臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルを拡散によりHfO2膜3の表面に吸着させる。このとき、HfO2膜3の表面の層のHfO2分子9に吸着するように、これらの分子またはラジカルを含むHBrプラズマ10の密度や、拡散の時間等を適宜調節する。HfO2膜3表面のHfO2分子9は、これらの分子またはラジカルが吸着したHfO2分子9cとなる。
なお、ここでは、臭化水素(HBr)プラズマを用いたが、これに置き換えて、塩素(Cl2)プラズマを用いても良い。
このとき、HfO2膜3の表面の層のHfO2分子9cが除去され、かつ、表面の下の層がエッチングされないように、照射するArイオン16のエネルギーは数十eV程度、照射時間を数マイクロ〜数ミリ秒の範囲で適宜調節する。
このようにHfO2膜のエッチングを行えば、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO2膜2がエッチングされることを抑えることができる。
この予備工程を行うことにより、臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルを拡散によりHfO2膜3の表面に吸着させる時間を短縮することができる。また、Arイオン16を数十eVの低エネルギーで照射することにより、HfO2分子9cを制御性良く除去することができる。
このようにHfO2膜のエッチングを行えば、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO2膜がエッチングされることを抑えることができる。
この予備工程を行うことにより、臭素(Br)原子、水素(H)原子、臭化水素(HBr)分子、または、これらのラジカルを拡散によりHfO2膜の表面に吸着させる時間を短縮することができる。また、Arイオンを数十eVの低エネルギーで照射することにより、表面のHfO2分子を制御性良く除去することができる。
Claims (6)
- 基板上に形成した高誘電体絶縁膜をエッチングするエッチング方法であって、
所定のエネルギーを付与されたとき高誘電体絶縁膜を構成する分子とエッチング反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、
所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、
前記第一工程から第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行ない、
前記高誘電体絶縁膜とエッチング反応を起こす分子またはラジカルは、臭化水素または塩素であることを特徴とする高誘電体絶縁膜のエッチング方法。 - 基板上に形成した高誘電体絶縁膜をエッチングするエッチング方法であって、
前記高誘電体絶縁膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールする予備工程と、
所定のエネルギーを付与されたとき前記高誘電体絶縁膜を構成する分子と化学反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、
所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、
前記予備工程から前記第一工程を経て前記第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行ない、
前記高誘電体絶縁膜とエッチング反応を起こす分子またはラジカルは、臭化水素または塩素であることを特徴とする高誘電体絶縁膜のエッチング方法。 - 前記高誘電体絶縁膜が半導体基板上のシリコン膜又はシリコン酸化膜の上に形成したものであることを特徴とする請求項1又は2に記載の高誘電体絶縁膜のエッチング方法。
- 前記高誘電体絶縁膜は、ジルコニウム酸化膜、ハフニウム酸化膜、ハフニウムアルミネート膜、アルミ酸化膜のいずれかの膜であることを特徴とする請求項1〜3に記載のエッチング方法。
- 前記イオンは、ヘリウム、ネオン、アルゴン、キセノン、クリプトンのいずれかのガスであることを特徴とする請求項1〜4に記載のエッチング方法。
- 前記イオンを照射する過程において、前記基板を200℃以上500℃以下の範囲で加熱することを特徴とする請求項1〜5に記載のエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003380366A JP4649106B2 (ja) | 2003-11-10 | 2003-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003380366A JP4649106B2 (ja) | 2003-11-10 | 2003-11-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142512A JP2005142512A (ja) | 2005-06-02 |
JP4649106B2 true JP4649106B2 (ja) | 2011-03-09 |
Family
ID=34690118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003380366A Expired - Fee Related JP4649106B2 (ja) | 2003-11-10 | 2003-11-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4649106B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10354887B2 (en) * | 2017-09-27 | 2019-07-16 | Lam Research Corporation | Atomic layer etching of metal oxide |
-
2003
- 2003-11-10 JP JP2003380366A patent/JP4649106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005142512A (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7887711B2 (en) | Method for etching chemically inert metal oxides | |
JP4708426B2 (ja) | 半導体基板を処理する方法 | |
JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
TWI553734B (zh) | 用於半導體元件之低溫氧化的方法 | |
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
US11189499B2 (en) | Atomic layer etch (ALE) of tungsten or other metal layers | |
TWI613728B (zh) | 使用離子遮蔽件處理基材的方法及設備 | |
US20080032510A1 (en) | Cmos sion gate dielectric performance with double plasma nitridation containing noble gas | |
KR100464852B1 (ko) | 반도체 장치의 게이트 산화막 형성방법 | |
JP3746478B2 (ja) | 半導体装置の製造方法 | |
TW200406024A (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
JP2009158782A (ja) | 絶縁膜の形成方法 | |
JP2023106406A (ja) | 3dnand応用のためのメモリセルの製造 | |
TW201611120A (zh) | 用以提升光阻剝除性能及改質有機膜的過氧化物蒸氣處理 | |
TWI485771B (zh) | Semiconductor processing methods | |
JP4649106B2 (ja) | 半導体装置の製造方法 | |
JP6424249B2 (ja) | シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法 | |
WO2006103845A1 (ja) | 基板処理方法 | |
JP4540368B2 (ja) | 半導体装置の製造方法 | |
JP2005057276A (ja) | High−k物質を選択的に除去する方法 | |
CN112242301A (zh) | 蚀刻方法、半导体制造装置、及半导体装置的制造方法 | |
JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002222810A (ja) | シリコン誘電体界面の均一性の改善及び表面粗さの削減方法。 | |
JP2006216774A (ja) | 絶縁膜の成膜方法 | |
TW200415725A (en) | Method for manufacturing an electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050331 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |