JP4649106B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4649106B2
JP4649106B2 JP2003380366A JP2003380366A JP4649106B2 JP 4649106 B2 JP4649106 B2 JP 4649106B2 JP 2003380366 A JP2003380366 A JP 2003380366A JP 2003380366 A JP2003380366 A JP 2003380366A JP 4649106 B2 JP4649106 B2 JP 4649106B2
Authority
JP
Japan
Prior art keywords
film
high dielectric
insulating film
hfo
dielectric insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003380366A
Other languages
English (en)
Other versions
JP2005142512A (ja
Inventor
隆 湯之上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003380366A priority Critical patent/JP4649106B2/ja
Publication of JP2005142512A publication Critical patent/JP2005142512A/ja
Application granted granted Critical
Publication of JP4649106B2 publication Critical patent/JP4649106B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関するものであり、特に高誘電体膜等のエッチング方法に関する。
半導体デバイスの高集積化と微細化に伴い、ゲート絶縁膜の薄膜化が進められてきた。例えば、シリコン窒化酸化膜を用いたゲート絶縁膜の電気的膜厚(膜の種類に関係なく電気特性を比較できるように、実際の膜厚である物理的膜厚に、その膜の比誘電率を考慮して換算した膜厚)は、酸化膜換算で1nm程度まで薄膜化された。しかし、薄膜化に伴うリーク電流の増加、絶縁膜耐圧の劣化など、ゲート絶縁膜の信頼性の問題から、薄膜化は限界に達しつつある。
この問題を解決するため、ゲート絶縁膜の物理的膜厚を厚くして信頼性を保ちながら電気的膜厚を薄膜化できる、比誘電率の高い高誘電体膜をゲート絶縁膜に適用する技術が検討されている。ゲート絶縁膜として用いる高誘電体膜の候補としては、ジルコニウム酸化膜(ZrO)、ハフニウム酸化膜(HfO)、ハフニウムアルミネート膜(HfAlO)、アルミ酸化膜(Al)等が挙げられる。
これらの高誘電体膜をゲート絶縁膜として用いる場合、高誘電体膜の下層のストッパー膜に対し、高誘電体膜を相対的に高いエッチング速度でエッチングする必要がある。そのエッチング方法として、フッ素や塩素、臭素系ガスのプラズマによるドライエッチングが試みられていた。(例えば、特許文献1参照)。
特開2002−252211号公報
しかしながら、上記従来のフッ素や塩素、臭素系ガスのプラズマによるドライエッチングにおいて、高誘電体膜のエッチングのストッパー膜として一般にシリコン酸化膜(SiO膜)が用いられるが、ストッパー膜であるSiO膜の被エッチング速度は、高誘電体膜の被エッチング速度よりも大きい。
このため、高誘電体膜のエッチングにおいて、工程ばらつきを補償するための過剰なエッチング(以下、オーバーエッチングと称する)を行うと、ストッパー膜が全てエッチングされ、さらに、その下の半導体基板がエッチングされてしまうおそれがあった。
本発明は、上記課題を解決するためになされたもので、高誘電体絶縁膜を含むゲート絶縁膜を有する半導体装置の製造方法において、高誘電体絶縁膜をエッチングする際に、高誘電体絶縁膜の下層のストッパー膜がエッチングされることを抑えた、良好なエッチング方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、基板上に形成した高誘電体絶縁膜をエッチングするエッチング方法であって、所定のエネルギーを付与されたとき高誘電体絶縁膜を構成する分子とエッチング反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、前記第一工程から第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行ない、前記高誘電体絶縁膜とエッチング反応を起こす分子またはラジカルは、臭化水素または塩素であることを特徴とする。
また、本発明に係る半導体装置の別の製造方法は、基板上に形成した高誘電体絶縁膜をエッチングするエッチング方法であって、前記高誘電体絶縁膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールする予備工程と、所定のエネルギーを付与されたとき前記高誘電体絶縁膜を構成する分子と化学反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、前記予備工程から前記第一工程を経て前記第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行ない、前記高誘電体絶縁膜とエッチング反応を起こす分子またはラジカルは、臭化水素または塩素であることを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、高誘電体絶縁膜を含むゲート絶縁膜を有する半導体装置の製造方法において、高誘電体絶縁膜をエッチングする際に、高誘電体絶縁膜の下層のストッパー膜がエッチングされることを抑えた、良好なエッチング方法を得ることができる。
実施の形態1
図1〜12は、本発明の実施の形態1による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。
まず、図1に示すように、半導体基板1の主面に、酸素ガスを用いた急速加熱処理により、シリコン酸化膜(SiO膜)2を2nm程度の膜厚で形成する。さらに、SiO膜2の上に、高誘電体絶縁膜としてハフニウム酸化膜(HfO膜)3を化学気相成長法、または原子化学気相成長法により2nm程度の膜厚で形成する。
ここで、SiO膜2は、後の工程でHfO膜3のエッチングを行うときのストッパー膜として用いるが、この膜を形成する工程を省略するようにしても良い。
また、ここでは高誘電体絶縁膜としてHfO膜3を形成したが、これに置き換えて、ジルコニウム酸化膜(ZrO膜)、ハフニウムアルミネート膜(HfAlO膜)、アルミ酸化膜(Al膜)などの膜を化学気相成長法、または原子化学気相成長法により形成するようにしても良い。
次に、図2に示すように、HfO膜3の上に、ゲート電極膜として、多結晶シリコン膜4をLPCVDにより100nm程度の膜厚で形成する。
次に、図3に示すように、多結晶シリコン膜4の上に、リソグラフィによりレジストパ
ターン5を形成する。
次に、図4に示すように、レジストパターン5をマスクとして図3に示す多結晶シリコン膜4を選択的にエッチングし、HfO膜3の上にゲート電極4aを形成する。
次に、図4に示すレジストパターン5をマスクとして、図4に示すHfO膜3のエッチングを行う。
この工程を詳細に説明するため、HfO膜3のエッチング工程におけるHfO膜3の表面付近(図4の点線6で囲んだ部分)の拡大図を図5〜8に示す。これらの図では、HfO膜3のエッチング過程の説明のため、HfO膜3のみ分子構造で示す。
図5に示すように、エッチングを行う前のHfO膜3は、1個のハフニウム(Hf)原子7および2個の酸素(O)原子8からなるHfO分子9が、SiO膜2上で層状に規則的に配列している。
次に、HfO膜3とエッチング反応を起こし得る分子またはラジカルを、HfO膜3の表面の層に吸着させるため、図6に示すように、マグネトロンRIE(Reactive Ion Etching)装置を用いて臭化水素(HBr)プラズマ10をエッチングチャンバ内に発生させる。
さらに、HBrプラズマ10から臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルを拡散によりHfO膜3の表面に吸着させる。このとき、HfO膜3の表面の層のHfO分子9に吸着するように、HBrプラズマ10の密度や、拡散の時間等を適宜調節する。HfO膜3表面のHfO分子9は、これらの分子またはラジカルが吸着したHfO分子9aとなる。
なお、ここでは、HfO膜3とエッチング反応を起こし得る分子またはラジカルを発生させるために臭化水素(HBr)プラズマを用いたが、これに置き換えて、塩素(Cl)プラズマを用いても良い。
この後、エッチングチャンバ内に残留している臭化水素(HBr)分子を十分に排気する。
次に、エネルギーをもったイオンをHfO膜3の表面に照射することによりHfO膜3の表面の層のHfO分子9aを除去する。具体的には、図7に示すように、エッチングチャンバ内にアルゴン(Ar)プラズマ15を生成後、半導体基板1を載置したエッチング装置の下部電極(図示せず)に高周波電力を印加し、臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、またはこれらのラジカルが吸着したHfO膜3の表面に、アルゴン(Ar)イオン16を照射する。
このとき、HfO膜3の表面の層のHfO分子9aが除去され、かつ、表面の下の層がエッチングされないように、照射するArイオン16のエネルギーは数十〜数百eV程度、照射時間を数マイクロ〜数ミリ秒程度の範囲で適宜調節する。
以上のようにArイオン16を照射することにより、図8に示すように臭化ハフニウム(HfBr)分子17および水(HO)分子18が反応生成物として生成され、揮発する。このとき、臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、またはこれらのラジカルが吸着したHfO膜3の表面のHfO分子9a(図6参照)が、HfBr分子17およびHO分子18の反応生成物となって揮発する。
このように、HfO膜3の表面の層のHfO分子9に臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、またはこれらのラジカルを吸着させた後、Arイオン16をHfO膜3の表面に照射することにより、HfO膜3の表面の層をエッチングすることができる。
このとき、HfO膜3の表面にアルゴン(Ar)イオンを照射するようにしたが、これに置き換えて、ヘリウム(He)、ネオン(Ne)、キセノン(Xe)、クリプトン(Kr)のいずれかのガスを含んだプラズマを生成し、これらのイオンを照射するようにしても良い。
また、半導体基板1の温度を200〜500℃の範囲に保ちながらArイオンの照射を行うことが好ましい。この理由は、この範囲の温度で行うことにより、HfBrおよびHOが揮発しやすくなり、且つ制御性良く反応生成物を除去することができるためである。
この後、再び、拡散により臭素(Br)原子、水素(H)原子、臭化水素(HBr)分子、またはこれらのラジカルをHfO膜の表面に吸着させる工程(以下、第一工程という)を行った後、エッチングチャンバ内に残留しているHBrを排気し、Arイオンを照射する工程(以下、第二工程という)を行う。以後、SiO膜上のHfO膜が完全にエッチングされるまで、第一工程および第二工程を繰り返し行う。
すなわち、ここでのエッチング方法は、所定のエネルギーを付与されたとき高誘電体絶縁膜を構成する分子とエッチング反応を起こし得る分子またはラジカルを高誘電体絶縁膜の表面に供給し吸着させる第一工程と、所定のエネルギーを持ったイオンを高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、第一工程から第二工程までを繰返し行なうようにしたものである。
以上のようにエッチングを行うことにより、HfO膜3を表面の層から1層ずつエッチングすることができる。従って、SiO膜2の上に形成したHfO膜3を構成するHfO分子が全てエッチングされるまで繰り返し行うことにより、HfO膜3を全てエッチングすることができる。
このとき、HfO膜3のエッチングは、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO膜2がエッチングされることを抑えることができる。
次に、図9に示すSiO膜2を希弗酸水溶液により選択的にエッチングし、図10に示すように、HfO膜3aの下にSiO膜2aを形成する。
次に、図11に示すように、ゲート電極4a、HfO膜3a、およびSiO膜2aをマスクとして、イオン注入および熱処理により拡散層19を形成する。さらに、拡散層19およびゲート電極4aの上に、すなわち全面に、層間絶縁膜20を形成する。
この後、図示しないが、コンタクトおよび配線を形成する。これらの工程は、この分野で既知の工程であるので、詳細な説明は省略する。
以上説明したように、この実施の形態では、高誘電体絶縁膜であるHfO膜のエッチングにおいて、HfO膜3の表面の層のHfO分子に、拡散により臭素(Br)原子、または水素(H)原子、臭化水素(HBr)分子、またはこれらのラジカルを吸着させた後、ArイオンをHfO膜の表面に照射することによりHfO膜の表面の層をエッチングするようにした。
この後、再び、拡散により臭素(Br)原子、水素(H)原子、臭化水素(HBr)分子、またはこれらのラジカルをHfO膜の表面のHfO分子に吸着させる第一工程を行った後、エッチングチャンバ内に残留しているHBrを排気し、Arイオンを照射する第二工程を行うようにした。以後、SiO膜上のHfO膜が全てエッチングされるまで、第一工程および第二工程を繰り返し行うようにした。
換言すれば、この実施の形態の高誘電体絶縁膜のエッチング方法は、所定のエネルギーを付与されたとき高誘電体絶縁膜を構成する分子とエッチング反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、前記第一工程から第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行なうようにしたものである。
以上のようにエッチングを行うことにより、HfO膜を表面の層から1層ずつエッチングすることができる。従って、SiO膜の上に形成したHfO膜を構成するHfO分子が全てエッチングされるまで繰り返し行うことにより、HfO膜を全てエッチングすることができる。
このようにHfO膜のエッチングを行えば、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO膜2がエッチングされることを抑えることができる。
以上から、高誘電体絶縁膜を含むゲート絶縁膜を有する半導体装置の製造方法において、高誘電体絶縁膜をエッチングする際に、高誘電体絶縁膜の下層のストッパー膜がエッチングされることを抑えた良好なエッチング方法を得ることができる。
なお、ここで述べた高誘電体絶縁膜の表面とは、高誘電体絶縁膜を構成する分子のうち、基本的には最上層を意味するが、最上層の一層のみを意味するものではなく、最上層を含む複数の層であっても良い。
実施の形態2
本発明の実施の形態2においては、実施の形態1で用いた図1〜5及び、図9〜11を援用して説明する。また、図12〜図16は、この実施の形態における高誘電体絶縁膜のエッチングの過程を詳細に説明するための拡大図である。
まず、半導体基板1の主面にSiO膜2を形成する工程から、HfO膜3の上に、ゲート電極4aを形成するまでの工程(図1〜4に相当する工程)を、実施の形態1と同一の方法により行う。
その後、図4に示すレジストパターン5をマスクとして、図4に示すHfO膜3のエッチングを行う。
この工程を詳細に説明するため、HfO膜3の表面付近(図4の点線6で囲んだ部分)の拡大図を図5および図12〜図16に示す。
図5に示すように、エッチングを行う前のHfO膜3は、1個のハフニウム(Hf)原子7および2個の酸素(O)原子8からなるHfO分子9が、SiO膜2上で層状に規則的に配列している。
まず、HfO膜3の表面の層のエッチングを促進させるため、エッチングの予備工程として、図12に示すように、HfO膜3の表面に水素プラズマ21を照射する。このとき、半導体基板1の温度を室温〜800℃の範囲に保ちながら水素プラズマ21の照射を行うことが好ましい。
例えば、半導体基板1の温度を200℃程度に保ち、HfO膜3の表面に水素プラズマ21を約10分間照射して、図13に示すように、HfO膜3の表面に酸素欠陥8aを形成する。
この過程をさらに詳細に説明すると、図12に示す水素プラズマ21がHfO膜3表面のHfO分子9を還元し、HfO膜3の表面のHfO分子9のO原子8が、HO分子18となって除去される。その結果、HfO膜3の表面のHfO分子9の酸素原子8が酸素欠陥(空孔)8aとなり、HfO膜3の表面には、還元された1個のHf原子7と、2個の酸素欠陥8aからなるHfO分子9bが配列している。また、HfO膜3の表面より下の層では、酸素欠陥8aは形成されておらず、1個のHf原子7と2個のO原子8からなるHfO分子9が水素プラズマ照射前と同様に層状に配列している。
なお、前述のように半導体基板1の温度を室温〜800℃の高い温度に保ちながら水素プラズマ照射を行う理由は、前記の水素プラズマ21によるHfO分子9の還元反応を促進させるためであり、温度が高いほど還元されやすい。
ここで、図12のHfO膜3の表面に水素プラズマ21を照射する工程に置き換えて、半導体基板1の温度を400〜800℃程度に保ち、水素雰囲気中で30分程度の熱処理を行うようにしても良い。
この熱処理により、水素プラズマ21を照射した場合と同様に、図13に示すように、HfO膜3の表面には1個のHf原子7と2個の酸素欠陥8aからなるHfO分子9bが配列し、表面より下の層では、1個のHf原子7と2個の酸素原子8からなるHfO分子9が層状に配列している。
次に、HfO膜3とエッチング反応を起こし得る分子またはラジカルを、図13に示すHfO膜3の表面の層のHfO分子9bに吸着させるため、図14に示すように、マグネトロンRIE(Reactive Ion Etching)装置を用いて、臭化水素(HBr)プラズマ10をエッチングチャンバ内に発生させる。
さらに、プラズマ10から臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルを拡散によりHfO膜3の表面に吸着させる。このとき、HfO膜3の表面の層のHfO分子9に吸着するように、これらの分子またはラジカルを含むHBrプラズマ10の密度や、拡散の時間等を適宜調節する。HfO膜3表面のHfO分子9は、これらの分子またはラジカルが吸着したHfO分子9cとなる。
なお、ここでは、臭化水素(HBr)プラズマを用いたが、これに置き換えて、塩素(Cl)プラズマを用いても良い。
このとき、前述の予備工程終了後、HfO膜3の表面には1個のHf原子7と、2個の酸素欠陥8aからなるHfO分子9bが配列している(図13参照)ので、HfO膜3の表面には、多数のダングリングボンドが存在する。このため、図14に示すように、臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルはHfO膜3の表面のHfO分子9bに容易に吸着して、HfO分子9cとなる。
このように、前述の予備工程を行うことにより、HfO膜3の表面に多数のダングリングボンドが存在するので、臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルがHfO膜3の表面のHfO分子9に容易に吸着し、拡散の時間を短縮することができる。
この後、エッチングチャンバ内に残留している臭化水素(HBr)分子を十分排気する。
次に、エネルギーをもったイオンをHfO膜3の表面に照射することにより、HfO膜3の表面の層のHfO分子9cを除去する。具体的には、図15に示すように、エッチングチャンバ内にアルゴン(Ar)プラズマ15を生成後、半導体基板1を載置したエッチング装置の下部電極(図示せず)に高周波電力を印加し、臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、またはこれらのラジカルが吸着したHfO膜3の表面に、アルゴン(Ar)イオン16を照射する。
このとき、HfO膜3の表面の層のHfO分子9cが除去され、かつ、表面の下の層がエッチングされないように、照射するArイオン16のエネルギーは数十eV程度、照射時間を数マイクロ〜数ミリ秒の範囲で適宜調節する。
以上のようにArイオン16を照射することにより、図16に示すように臭化ハフニウム(HfBr)分子17および水(HO)分子18が反応生成物として生成され、揮発する。このとき、臭素(Br)原子12、または水素(H)原子13、または臭化水素(HBr)分子14、またはこれらのラジカルが吸着したHfO膜3の表面のHfO分子9c(図15参照)が、HfBr分子17、およびHO分子18の反応生成物となって揮発する。
このように、HfO膜3の表面の層のHfO分子9に臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、またはこれらのラジカルを吸着させた後、Arイオン16をHfO膜3の表面に照射することにより、HfO膜3の表面の層のHfO分子9cを除去することができる。
このとき、前述の予備工程において、HfO膜3の表面には、1個のHf原子7と、2個の酸素欠陥8aからなるHfO分子9bが配列している(図13参照)ので、HfO膜3の表面には、多数のダングリングボンドが存在し、Hf−Oボンドは存在していない。このため、実施の形態1よりも低い、数十eVの低エネルギーのArイオン16を照射することにより、HfO膜3の表面のHfO分子9が除去される。このように低エネルギーのArイオンを照射することにより、この工程の制御性を向上させることができる。
このとき、HfO膜3の表面にアルゴン(Ar)イオンを照射するようにしたが、これに置き換えて、ヘリウム(He)、ネオン(Ne)、キセノン(Xe)、クリプトン(Kr)のいずれかのガスを含んだプラズマを生成し、これらのイオンを照射するようにしても良い。
また、半導体基板1の温度を200〜500℃の範囲に保ちながらArイオンの照射を行うことが好ましい。この理由は、この範囲の温度で行うことにより、HfBrおよびHOが揮発しやすくなり、且つ制御性良く反応生成物を除去することができるためである。
この後、高誘電体絶縁膜であるHfO膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールを行う予備工程を行い、拡散により臭素(Br)原子、水素(H)原子、臭化水素(HBr)分子、またはこれらのラジカルをHfO膜の表面に吸着させる第一工程を行った後、エッチングチャンバ内に残留しているHBrを排気し、Arイオンを照射する第二工程を行う。以後、SiO膜2上のHfO膜が完全にエッチングされるまで、予備工程、第一工程、第二工程を順に繰り返し行う。
すなわち、ここでのエッチング方法は、高誘電体絶縁膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールする予備工程と、所定のエネルギーを付与されたとき高誘電体絶縁膜を構成する分子とエッチング反応を起こし得る分子またはラジカルを高誘電体絶縁膜の表面に供給し吸着させる第一工程と、所定のエネルギーを持ったイオンを高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、予備工程、第一工程、第二工程を順に繰返し行なうようにしたものである。
以上のようにエッチングを行うことにより、HfO膜3を表面の層から1層ずつエッチングすることができる。従って、SiO膜2の上に形成したHfO膜3のHfO分子が全て除去されるまで繰り返し行うことにより、HfO膜3を全てエッチングすることができる。
このようにHfO膜のエッチングを行えば、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO膜2がエッチングされることを抑えることができる。
さらに、高誘電体絶縁膜であるHfO膜のエッチングを行う前に、高誘電体絶縁膜であるHfO膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールを行う予備工程を行い、HfO膜の表面のHfO分子に、酸素欠陥を形成するようにした。
この予備工程を行うことにより、臭素(Br)原子12、水素(H)原子13、臭化水素(HBr)分子14、または、これらのラジカルを拡散によりHfO膜3の表面に吸着させる時間を短縮することができる。また、Arイオン16を数十eVの低エネルギーで照射することにより、HfO分子9cを制御性良く除去することができる。
次に、図9に示すSiO膜2を希弗酸水溶液により選択的にエッチングし、図10に示すように、HfO膜3aの下にSiO膜2aを形成する。
次に、図11に示すように、ゲート電極4a、HfO膜3a、およびSiO膜2aをマスクとして、イオン注入および熱処理により拡散層19を形成する。さらに、拡散層19およびゲート電極4aの上に、すなわち全面に、層間絶縁膜20を形成する。
この後、図示しないが、コンタクトおよび配線を形成する。これらの工程は、この分野で既知の工程であるので、詳細な説明は省略する。
以上説明したように、この実施の形態では、高誘電体絶縁膜であるHfO膜のエッチングにおいて、高誘電体絶縁膜であるHfO膜の表面に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールを行う予備工程を行い、HfO膜の表面の層のHfO分子に、拡散により臭素(Br)原子、水素(H)原子、臭化水素(HBr)分子、またはこれらのラジカルを吸着させた後、ArイオンをHfO膜の表面に照射することによりHfO膜の表面の層のHfO分子を除去するようにした。
この後、再び、高誘電体絶縁膜であるHfO膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールを行う予備工程を行い、拡散により臭素(Br)原子、水素(H)原子、臭化水素(HBr)分子、またはこれらのラジカルをHfO膜の表面に吸着させる第一工程を行った後、エッチングチャンバ内に残留しているHBrを排気し、Arイオンを照射する第二工程を行う。以後、SiO膜上のHfO膜が完全にエッチングされるまで、予備工程、第一工程、および第二工程を順に繰り返し行うようにした。
換言すれば、この実施の形態の高誘電体絶縁膜のエッチング方法は、前記高誘電体絶縁膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールする予備工程と、所定のエネルギーを付与されたとき前記高誘電体絶縁膜を構成する分子と化学反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、前記予備工程から前記第一工程を経て前記第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行なうようにしたものである。
以上のようにHfO膜のエッチングを行うことにより、HfO膜を表面の層から1層ずつエッチングすることができる。従って、SiO膜の上に形成したHfO膜のHfO分子が全て除去されるまで繰り返し行うことにより、HfO膜を全てエッチングすることができる。
このようにHfO膜のエッチングを行えば、従来のフッ素、塩素、臭素系ガスのプラズマによるエッチングと比較して、下層のストッパー膜であるSiO膜がエッチングされることを抑えることができる。
さらに、高誘電体絶縁膜であるHfO膜のエッチングを行う前に、高誘電体絶縁膜であるHfO膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールを行う予備工程を行い、HfO膜の表面のHfO分子に、酸素欠陥を形成するようにした。
この予備工程を行うことにより、臭素(Br)原子、水素(H)原子、臭化水素(HBr)分子、または、これらのラジカルを拡散によりHfO膜の表面に吸着させる時間を短縮することができる。また、Arイオンを数十eVの低エネルギーで照射することにより、表面のHfO分子を制御性良く除去することができる。
なお、ここで述べた高誘電体絶縁膜の表面とは、高誘電体絶縁膜を構成する分子のうち、基本的には最上層を意味するが、最上層の一層のみを意味するものではなく、最上層を含む複数の層であっても良い。
以上から、高誘電体絶縁膜を含むゲート絶縁膜を有する半導体装置の製造方法において、高誘電体絶縁膜をエッチングする際に、高誘電体絶縁膜の下層のストッパー膜がエッチングされることを抑えた良好なエッチング方法を得ることができる。
本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態1の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。 本発明の実施の形態2の半導体装置の製造方法を示す断面図。
符号の説明
1 半導体基板、2 ストッパー膜(SiO膜)、3 高誘電体絶縁膜(HfO膜)、4a ゲート電極、7 ハフニウム(Hf)原子、8 酸素(O)原子、8a 酸素原子欠陥、9 酸化ハフニウム(HfO)分子、12 臭素(Br)原子、13 水素(H)原子、14 臭化水素(HBr)分子、16 アルゴン(Ar)イオン、17臭化ハフニウム(HfBr)分子、18 水(HO)分子、21 水素プラズマ。

Claims (6)

  1. 基板上に形成した高誘電体絶縁膜をエッチングするエッチング方法であって、
    所定のエネルギーを付与されたとき高誘電体絶縁膜を構成する分子とエッチング反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、
    所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、
    前記第一工程から第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行ない、
    前記高誘電体絶縁膜とエッチング反応を起こす分子またはラジカルは、臭化水素または塩素であることを特徴とする高誘電体絶縁膜のエッチング方法。
  2. 基板上に形成した高誘電体絶縁膜をエッチングするエッチング方法であって、
    前記高誘電体絶縁膜に水素プラズマを照射するか、又は、前記高誘電体絶縁膜を水素雰囲気中でアニールする予備工程と、
    所定のエネルギーを付与されたとき前記高誘電体絶縁膜を構成する分子と化学反応を起こし得る分子またはラジカルを前記高誘電体絶縁膜の表面に供給し吸着させる第一工程と、
    所定のエネルギーを持ったイオンを前記高誘電体絶縁膜の表面に一定時間照射する第二工程とを含み、
    前記予備工程から前記第一工程を経て前記第二工程までを繰返し行なって前記高誘電体絶縁膜のエッチングを行ない、
    前記高誘電体絶縁膜とエッチング反応を起こす分子またはラジカルは、臭化水素または塩素であることを特徴とする高誘電体絶縁膜のエッチング方法。
  3. 前記高誘電体絶縁膜が半導体基板上のシリコン膜又はシリコン酸化膜の上に形成したものであることを特徴とする請求項1又は2に記載の高誘電体絶縁膜のエッチング方法。
  4. 前記高誘電体絶縁膜は、ジルコニウム酸化膜、ハフニウム酸化膜、ハフニウムアルミネート膜、アルミ酸化膜のいずれかの膜であることを特徴とする請求項1〜3に記載のエッチング方法。
  5. 前記イオンは、ヘリウム、ネオン、アルゴン、キセノン、クリプトンのいずれかのガスであることを特徴とする請求項1〜4に記載のエッチング方法。
  6. 前記イオンを照射する過程において、前記基板を200℃以上500℃以下の範囲で加熱することを特徴とする請求項1〜5に記載のエッチング方法。
JP2003380366A 2003-11-10 2003-11-10 半導体装置の製造方法 Expired - Fee Related JP4649106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003380366A JP4649106B2 (ja) 2003-11-10 2003-11-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003380366A JP4649106B2 (ja) 2003-11-10 2003-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005142512A JP2005142512A (ja) 2005-06-02
JP4649106B2 true JP4649106B2 (ja) 2011-03-09

Family

ID=34690118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003380366A Expired - Fee Related JP4649106B2 (ja) 2003-11-10 2003-11-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4649106B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354887B2 (en) * 2017-09-27 2019-07-16 Lam Research Corporation Atomic layer etching of metal oxide

Also Published As

Publication number Publication date
JP2005142512A (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
US7887711B2 (en) Method for etching chemically inert metal oxides
JP4708426B2 (ja) 半導体基板を処理する方法
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
US11189499B2 (en) Atomic layer etch (ALE) of tungsten or other metal layers
TWI613728B (zh) 使用離子遮蔽件處理基材的方法及設備
US20080032510A1 (en) Cmos sion gate dielectric performance with double plasma nitridation containing noble gas
KR100464852B1 (ko) 반도체 장치의 게이트 산화막 형성방법
JP3746478B2 (ja) 半導体装置の製造方法
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2009158782A (ja) 絶縁膜の形成方法
JP2023106406A (ja) 3dnand応用のためのメモリセルの製造
TW201611120A (zh) 用以提升光阻剝除性能及改質有機膜的過氧化物蒸氣處理
TWI485771B (zh) Semiconductor processing methods
JP4649106B2 (ja) 半導体装置の製造方法
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
WO2006103845A1 (ja) 基板処理方法
JP4540368B2 (ja) 半導体装置の製造方法
JP2005057276A (ja) High−k物質を選択的に除去する方法
CN112242301A (zh) 蚀刻方法、半导体制造装置、及半导体装置的制造方法
JP2000100747A (ja) 半導体装置及び半導体装置の製造方法
JP2002222810A (ja) シリコン誘電体界面の均一性の改善及び表面粗さの削減方法。
JP2006216774A (ja) 絶縁膜の成膜方法
TW200415725A (en) Method for manufacturing an electronic device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees