JP4643557B2 - 通信受信機におけるマルチキャリア信号の自動利得制御のための方法および装置 - Google Patents

Description

クロスリファレンス
この出願は、「少ない隣接セルを有するロージオメトリー(low geometry)における復調性能を改良すること」という発明の名称の、２００３年２月１日に出願された、米国仮出願シリアル番号６０／４４４，２８３からの優先権を主張する。

分野
この発明は、一般に通信の分野に関し、特に、通信受信機のマルチキャリア信号の自動利得制御に関する。

背景
一般に、信号の種々の形態の自動利得制御(ＡＧＣ)が知られている。受信信号のためのＡＧＣプロセスは、受信信号の復調プロセスの前に受信信号の歪レベルを制限することを可能にしてもよい。ＡＧＣ動作は通常、受信信号の信号強度を閾値と比較することを含む。閾値レベルに対する信号強度レベルに応じて、受信機処理のために受信信号を増幅する増幅器は、増幅レベルを変えてもよい。他の観点において、増幅プロセスは、受信信号強度レベルに基づいて受信信号の減衰に変えてもよい。信号の適切な復調のために、受信機は通常、受信データを運ぶ信号の周波数レンジ外の信号をある程度までフィルタリングするフィルターを信号経路内に有していてもよい。結果として、受信信号強度レベルは主に帯域内信号の信号強度の表示である。信号のＡＧＣ処理の後、信号は、受信情報を抽出するために復調器に送られる。

しかしながら、マルチキャリア信号の受信処理のために、フロントエンドフィルターは、マルチキャリアの全帯域を許容する広域周波数帯域を有する。当業者は、マルチキャリア信号のための復調プロセスは、マルチキャリア信号内の各キャリアのための異なる復調プロセスを含むと理解するかもしれない。そのようなものとして、マルチキャリア信号の各キャリアは、独立したＡＧＣ処理を必要とするかもしれない。マルチキャリア信号のための広帯域フィルターを用いた場合、ＡＧＣ処理は、マルチキャリア信号内のすべてのキャリアの信号強度の表示である。それゆえ、マルチキャリア信号のフロントエンドＡＧＣ処理および通信受信機内の各キャリアの独立したＡＧＣプロセスおよび復調のための方法および装置のための必要性がある。

発明の概要

受信機は、対応する数の内部ループＡＧＣ処理および外部ループＡＧＣ処理を介してマルチキャリア信号を自動利得制御するように動作してもよい。減衰レベルを決定するために記載した外部ループ較正および動作モードは、内部ループが、受信信号の所望の部分に対して最小量子化歪を有するマルチキャリア信号の各キャリアに効率的に動作することを可能にする。制限された量の干渉を有するマルチキャリア信号を表すための第１のビット数は較正モード処理(calibration mode process)を介して決定される。第１のビット数は、外部ループＡＧＣにおけるマルチキャリア信号の量子化を最大量子化レベルに供給する。受信信号電力推定値が所定の「ＯＮ」閾値に到達した後、外部ループＡＧＣは、第１のビット数より大きい第２のビット数で動作され、第１のビット数と第２のビット数の差に従って可能な干渉の量子化を可能にする。受信信号電力推定値が所定の「ＯＦＦ」閾値を下回るとき、外部ループＡＧＣは、第１のビット数を使用するために切り替わる。さらに、外部ループＡＧＣは、第１のビット数を使用するとき、減衰レベルを（非アクティブ状態または「ＯＦＦ」状態）に決定してもよいし、第２のビット数を使用するとき、アクティブ状態または「ＯＮ」状態に切替えてもよい。ＯＮ閾値およびＯＦＦ閾値は、第１のビット数および第２のビット数を用いることとの間で前後に切り替わるヒステリシスを回避するために異なるレベルであってもよい。

この発明の特徴、目的、および利点は、同一部に同符号を付した図面と共に下記に述べる詳細な説明からより明白になるであろう。

一般的に言えば、この発明の種々の観点は、対応する複数の数の内部ループおよび１つの外部ループＡＧＣ処理を介してマルチキャリア信号の自動利得制御のために動作するための受信機を提供する。

記載した外部ループ較正モードおよび動作モードは、受信信号の量子化のための少なくとも２つの異なるビット数に対して動作を提供する。この受信信号は、内部ループが、外部ループＡＧＣのアナログ−デジタル変換器(ＡＤＣ）が吸収してもよい不要な信号の量を最大化しながら、受信信号の所望の部分のための最小の量子化歪を有するマルチキャリア信号の各キャリアに効率的に動作することを可能にする。

吸収された不要信号は、内部ループＡＧＣ内のチャネルデジタル処理（ＤＣＰ）ブロックの各々によって拒絶してもよい。ここに記載される１つ以上の例示実施形態は、無線データ通信システムとの関連で記載される。この文脈内での使用は、利点があるけれども、この発明の異なる実施形態を異なる環境または異なる構成に組み込んでもよい。一般に、ここに記載された種々のシステムは、ソフトウエア制御されたプロセッサー、集積回路またはディスクリートロジックを使用して形成してもよい。アプリケーションの全体にわたって参照してもよいデータ、命令、コマンド、情報、信号、シンボルおよびチップは、電圧、電流、電磁波、磁界または粒子、光学フィールドまたは粒子またはそれらの組み合わせにより有利に表される。さらに、各ブロック図において示されるブロックは、ハードウエアまたは方法ステップを表してもよい。

より具体的には、この発明の種々の実施形態は、通信機械工業会(ＴＩＡ）および他の標準機構により発行された種々の規格に概略が説明され開示されている通信規格に従って動作する無線通信システムに組み込んでもよい。そのような規格は、ＴＩＡ／ＥＩＡ−９５規格、ＴＩＡ／ＥＩＡ−ＩＳ−２０００規格、ＩＭＴ−２０００規格、ＵＭＴＳおよびＷＣＤＭＡ規格、ＧＳＭ規格、はすべてここに参照することにより組み込まれる。規格のコピーは、米国ＶＡ２２２０１、アーリントン、２５００ウイルソンブルバードにある通信機械工業会の規格および技術部門に手紙を書くことにより得てもよい。ここに参照することにより組み込まれる、ＵＭＴＳ規格として一般的に特定される規格は、フランスバルボン、デスルシオレス−ソフィアアンチポリス、６５０ルート(650 Route des Lucioles-SophiaAntipolis, Valbonne-France)にある３ＧＰＰサポートオフィスにコンタクトを取ることにより得てもよい。

図１は、信号を受信し、受信した信号の自動利得制御を行い、受信した信号を復調処理のためにアナログからデジタルに変換するための受信機部分１００を描画する。

復調器は示されない。フロントエンドフィルター１０１は、帯域内周波数帯域幅に従って、受信号をフィルタリングする。帯域内周波数帯域幅は、フィルター１０１が情報を運ぶ信号を通過させ、他のすべての不要な信号をフィルタリングするように選択される。

フィルタリングされた信号は、ＡＧＣ１０５により生成された自動利得制御(ＡＧＣ）信号に従って受信信号を減衰または増幅するためにフロントエンド減衰器／増幅器１０２に渡される。アナログ／デジタル変換器（ＡＤＣ）１０３は結果として生じる信号を変換し、その信号を復調器へ渡す。電力推定器回路１０４は、ＡＤＣ１０３の出力において信号強度を決定する。この情報はＡＧＣ１０５に渡される。ＡＧＣ１０５は推定された信号強度を閾値と比較する。信号強度が閾値未満なら、ＡＧＣ１０５は、減衰器／増幅器１０２に受信信号の増幅レベルを増大するようにまたは受信信号の減衰レベルを減少するように指示する。信号強度が閾値より上なら、ＡＧＣ１０５は減衰器／増幅器１０２に、受信信号の増幅レベルを減少するようにまたは受信信号の減衰レベルを増大させるように指示する。

閾値は、ＡＤＣ１０３における入力レベルがＡＤＣ１０３の量子化制限内に維持されるように選択される。そのようなものとして、ＡＤＣ１０３の出力を受信する復調器は、ある程度不必要な歪がない信号上で動作する。

一般に、信号電力のデジタル計算は、ランダムプロセスに基づく。「ｘ」が信号のサンプルを表示する場合、「Ｅ（ｘ２）」は信号電力を表示する。信号電力「Ｅ（ｘ２）」は、通常、「ｘ」の分散、Ｖａｒ（ｘ）、「ｘ」の平均値のプラス二乗、「Ｅ２（ｘ）」を同等として扱う。すなわち、Ｅ（ｘ２）＝Ｖａｒ（ｘ）＋Ｅ２（ｘ）である。平均値が０の値に近い場合、信号電力は「ｘ」の分散に等しい、すなわちＥ（ｘ２）=Ｖａｒ（ｘ）である。受信機フロントエンドは、例えば、共通に知られている直接変換プロセスに従って、ゼロ平均信号を作成するために信号のＤＣ成分を除去するように動作してもよい。そのような場合、受信信号の平均値はゼロ値に近い。そのようなものとして、信号電力を計算することにより、Ｖａｒ（ｘ）は、それに応じて決定してもよい。

ゼロ平均において、信号のサンプルの標準偏差（シグマ)は、Ｅ（ｘ２）の平方根、すなわち、Ｖａｒ（ｘ）の平方根と等しい。信号の処理ひずみを制限するために、信号を表わすのに必要なビット数は、信号サンプルの標準偏差に基づく。動作に必要な標準のビット数は、ｌｏｇ２（シグマ+１)＋１により表してもよい。４ビットのＡＤＣについては、最適のシグマは、最大信号対量子化雑音比を達成するのに３に等しいかもしれない。実際に信号振幅を表わすために２ビットが使用されてもよい。１ビットをサンプルの符号のために用意しておいてもよいし、１ビットをＡＤＣ１０３入力の飽和を防ぐためにバックオフ（back-off)のために用意しておいてもよい。次に、信号のＥ（ｘ２）はデジタルドメインに９ユニットを有していてもよい。４ビットＡＤＣの場合、わずかに２０ｄＢを下回る信号対量子化雑音比を生じ、最適入力信号レベルは、信号の複雑な処理の場合１８（信号フェーズあたり９)に略等しい。ＡＤＣ１０３によって生成されたデジタルサンプルは、適切な復調処理のために復調器にデジタル的に提示される。受信機部分１００はまたダウンコンバーターミクサーおよび他のブロックを有していてもよいが、簡単化のために示されていない。さらに、フィルタリング処理は、いくつかのフィルタリングの段にわたって起こってもよい。

マルチキャリア信号は２以上の隣接するキャリア周波数信号または非隣接するキャリア周波数信号を構成する。フロントエンド処理の後、デジタル復調は、各キャリア上で独立しておよび異なる復調リソースで行われてもよい。図２を参照すると、この発明の種々の観点に従って動作することができるマルチキャリア受信機部分２００のブロック図が示される。フィルター２０１、減衰器／増幅器２０２、ＡＤＣ２０３、電力推定２０５およびＡＧＣ２０４の動作は、図１の対応するブロック図と類似している。フロントエンドフィルタリング２０１の帯域幅は、いくつかの隣接するキャリア（例えば３つの隣接するｃｄｍａ２０００キャリア)の帯域幅に対応していてもよい。同じ受信機が（３つの隣接するキャリアまでの)ｃｄｍａ２０００マルチキャリア波形の処理およびＷＣＤＭＡのために使用されるなら、フロントエンドフィルタリングの帯域幅は、５ＭＨｚのオーダー内にあってもよい。

チャネルデジタル処理(ＣＤＰ）ブロック２０６−２０８は、受信したマルチキャリア信号の各キャリアのためにＡＤＣサンプルを処理する。キャリア信号毎に、内部ループＡＧＣは、受け入れ可能な量子化レベルでキャリアに対応するデジタルサンプルを維持するように動作し、各キャリア信号の復調のために使用される復調器の制限内に信号レベルを限定する。例えば、ＣＤＰ２０６、電力推定器２１４およびＡＧＣ２０９によって形成された内部ループＡＧＣは、第１の復調器に渡されたデジタルサンプルの量子化を制御するように動作する。（図示されない)第１の復調器は、処理のためにＤＣＰ２０６により選択された信号に対応するキャリア信号により運ばれた情報を抽出するように動作する。ＤＣＰ２０７、電力推定器２１３およびＡＧＣ２１０によって形成された第２の内部ループＡＧＣは、第２の復調器に渡されたデジタルサンプルの量子化を制御するように動作する。（図示されない)第２の復調器は、処理のためにＤＣＰ２０７により選択された信号に対応するキャリア信号により運ばれた情報を抽出する。ＤＣＰ２０８、電力推定器２１２およびＡＧＣ２１１によって形成された３番目の内部ループＡＧＣは、第３の復調器に渡されたデジタルサンプルの量子化を制御するように動作する。（図示しない)第３の復調器は、処理のためにＤＣＰ２０８により選択された信号に対応するキャリア信号により運ばれる情報を抽出する。各ＤＣＰ内の処理は、キャリア信号の各々に対して帯域外の不要な信号のための周波数拒絶を強調してもよいフィルタリングに伴われた、サンプリングレートダウンコンバージョンを含んでいてもよい。それゆえ、各ＤＣＰブロックは、キャリア信号の各々のための情報の処理のための信号に条件づけをする。

広域フロントエンドフィルタリングは、図１に示される単一キャリア実施における４ビットに比較して、例えば１４ビットの多数のビットを有したＡＤＣ２０３を使用することを必要とさせ、受信信号のデジタル表示における多数のレベルを供給することを必要とさせる。その結果、適切なフィルタリングおよびデジタル処理を可能にするために、ＤＣＰ２０６−２０８は多数のレベルの受信デジタルサンプル上で動作してもよい。内部ループＡＧＣは、各変調器のためのデジタルサンプルの形態で信号電力を制御する。４ビット復調器の場合、図１に示される単一キャリア受信機のためになされるように、内部ループＡＧＣは、復調器に行くサンプルの電力を複雑なドメインにおける１８の平均信号電力レベルに駆動する。受信機部分２００のような、各広帯域受信機は、マルチキャリア信号の各キャリアに対して１つの外部ループＡＧＣと１つの内部ＡＧＣループを有していてもよい。内部ループＡＧＣがＡＧＣブロックを介して計算する利得は、対応するＤＣＰブロックに適用される。従って、ＤＣＰブロックは、信号利得を上昇させるか低減する。

各内部ループＡＧＣは、同じまたは異なるＡＧＣ閾値を用いて異なる時間に異なる利得レベルを有していてもよい。内部ループＡＧＣは、図１に示すように、従来の受信機のＡＧＣループの時定数に匹敵する時定数を有していてもよい。時定数は１００マイクロ秒のオーダーであってもよい。各内部ループＡＧＣの時定数も異なってもよい。そのようなものとして、内部ループＡＧＣは、互いに独立して動作してもよい。共同の外部／内部ループＡＧＣの適切な動作は、外部ループＡＧＣに、内部ループＡＧＣの大きさよりも大きいいくつかの程度の大きさの時定数を有することを必要とするかもしれない。一例において、１００ミリ秒のオーダーの値は、外部ループＡＧＣ時定数に対して合理的であるだろう。

この発明の種々の観点に従って、外部ループＡＧＣは、信号の関心のある部分の歪を最小にし、なおかつＡＤＣ２０３が吸収してもよい不要な信号の量を最大にするために必要であるフロントエンド減衰／増幅レベルを制御する。規準状態において、不要信号（帯域外信号）のレベルが無視できる場合、外部ループＡＧＣは、信号をデジタル化するために少数のビットが使用されるようにＡＤＣ２０３の入力において、任意の追加された受信機雑音を含む受信されたマルチキャリア信号電力レベルを制御する。少数のビットは、単一キャリア信号を処理するために使用されるビット数に匹敵していてもよい。そのような状態で、干渉レベルが無視できる場合、使用されるビット数は、４乃至６ビットの範囲にあってもよい。そのような状態（非アクティブ状態）で、外部ループＡＧＣは「開」であり、信号の利得／減衰およびＡＤＣ２０３の入力における受信機雑音を変えないかもしれない。他の条件（アクティブ状態）では、干渉のレベルが基準以上のものである場合、ＡＤＣ２０３は、所望の信号と所望でない信号の組み合わせのデジタル化に適合するために多数のビットを使用する。信号処理が任意の受信機雑音を処理することを本質的に含むことに留意することは重要である。フロントエンドフィルタリングを通過する不要な信号の拒絶は、デジタル信号処理を介した内部ループＤＣＰブロックの各々において起こる。ＤＣＰブロックはすべての不要な信号をできるだけ除去するように動作する。内部ループＡＧＣの各々において、不要な信号は、マルチキャリア信号の他のキャリア信号および他の可能な干渉を含む。各ＤＣＰは、キャリアの１つの信号を処理する。

以下の表１は、（任意の受信機で発生された雑音を含む)所望の信号の処理のために維持されるＡＤＣのビット数と、ＡＤＣにより吸収することができる干渉信号との間のトレードオフを要約する。合計の許可されたシグマ（「σ」）は、信号と干渉に対処するシグマの組み合わせを含む。干渉と信号は独立した処理と考えられるので、合計シグマは、信号と干渉に割り当てられたシグマ二乗（「σ２」）の一次結合に基づく。

表１から、フロントエンド受信機を飽和する前に不要な信号を表すための余地として左のビット数の重要性は明白である。所望の信号の信号対量子化雑音は、それを表すために割り当てられた少数のビット数を用いて低減してもよい。しかしながら、ＡＤＣは、代わりにＡＤＣ内の不要信号の調整のためのさらなる余地を得るようにしてもよい。内部ループのＤＣＰを介したフィルタリングは、ＡＤＣ２０３を通過した帯域外の不要な信号を拒絶してもよい。

外部ループＡＧＣ２０３は、入力信号／雑音比が、不要信号がない状態での良好信号対量子化比を保証するビット数（例えば６ビット)であることを許容する。一例において、フロントエンド利得／減衰がこの条件で固定されるので、不要信号の電力が、表１に示されるレンジ内にある限り、信号／雑音を表わすこの小さなビット数は不要信号がある状態でさえ維持される。したがって、不要信号が存在するときでも、同じ信号対量子化比は維持されてもよい。内部ループＤＣＰは、マルチキャリア信号の各キャリアのための復調処理の前に不要信号をたいがい拒絶する。不要信号の電力が表１で示される範囲より大きい場合、ＡＤＣ２０３は多数のビット数を使用することに切り替わり、外部ループＡＧＣは、完全ＡＤＣ範囲（例えば、１４ビット)に近づくために、所望の信号と所望でない信号を含む、入力信号のフロントエンド利得／減衰を制御してもよい。外部ループＡＧＣは、表１において、上方向に（例えば、信号／雑音のために割り当てられた６ビットから３または４ビットに)効率的に移動する。最大減衰は外部ループＡＧＣが信号／雑音表示のために少なくとも３ビットを維持することを可能にするように固定してもよい。そのような固定されたレベルを超えるより多くの減衰は、恐らく、関心のある信号を減衰させる。

概して言えば、方法と装置は、マルチキャリア信号を処理するための通信システム受信機を提供する。第１のビット数は、制限された量の干渉を有したマルチキャリア信号を表すために決定される。第１のビット数は、受信処理のための外部ループＡＧＣにおけるマルチキャリア信号の量子化を、決定された第１のビット数により供給される最大量子化レベルに許容する。第１のビット数が受信信号の量子化のために使用されるとき、非アクティブ状態において、外部ループＡＧＣ利得／減衰は、所定のレベルに固定される。受信信号の電力推定値が「ＯＮ」閾値に到達したことを検出した後で外部ループＡＧＣは、第１のビット数より多い第２のビット数で、アクティブ状態において動作される。この状態において、受信信号の量子化および可能な干渉は、第２のビット数に従い、外部ループＡＧＣは「ＯＮ」となり信号レベルを制御するように動作する。内部ループチャネルＤＣＰは、フロントエンドフィルタリングを通過した所望でない信号を拒絶するためのデジタル信号処理を提供する。外部ループにおいて、干渉を有したマルチキャリア信号が「ＯＦＦ」閾値に到達した後で、外部ループＡＧＣは、第１のビット数で動作し、「ＯＦＦ」となり、アクティブ状態において、固定された利得／減衰レベルで動作する。

受信機部分２００の較正モードおよび規則的な動作モードのために１つ以上のアルゴリズムを採用してもよい。第１のビット数が量子化処理のために使用されるとき、較正モードは、ブロック２０３のフロントエンド利得／減衰の固定値の適切な決定のために必要になるかもしれない。固定値は規則的な動作モード中に、外部ループＡＧＣの非アクティブ状態のために使用される。受信機部分を製造またはインストールする場合および部品交換の場合に、較正モードを実行してもよい。

較正モードは、任意の不必要な信号のピックアップを防ぐために、受信機入力、すなわちフィルター２０１の入力を終了する必要があるかもしれない。そのような場合、ＡＤＣ２０３は、受信機の熱雑音を介してデジタル化していてもよい。この動作モードの目的は、フロントエンド減衰を、ＡＤＣの入力における信号電力(熱雑音)が特定の所望の値に対応するような値に設定することである。言いかえれば、ＡＤＣは、熱雑音をデジタル化するために決定されたビット数を使用している。本来、ＣＤＭＡ信号は、雑音レベルを下回るので、動作モード期間中にマルチキャリア信号が存在するとき、同じビット数を使用してもよい。１４ビットＡＤＣを使用してもよいので、ＡＧＣレべリングは、非常に高い信号対量子化比を達成する４乃至６ビットに設定してもよい。以下の表２は、異なるビット数で信号を表すためにＡＧＣにより目標とされる標準偏差を要約する。

ＣＤＭＡの逆のリンクの規則的な動作は、３乃至４ｄＢよりも高くないライズオーバーサーマル(rise over thermal)(ＲＯＴ）を生じるかもしれない。それゆえ、４乃至６ビットに自動利得制御するために、終端された入力を用いて受信機を較正することおよび１４ビットのＡＤＣを持つことは、すべての公称レンジに対して入力信号の適切なデジタル化を可能にするかもしれない。較正モードの場合、ＡＧＣブロックは、ＡＤＣの出力における所望の標準偏差を獲得するフロントエンド利得／減衰に収束するかもしれない。（例えば、ＡＤＣが６ビットに設定されるなら、σsetpoint＝３１)。収束した利得／減衰レベルの値は、外部ループＡＧＣ非アクティブ動作の固定された値として使用される。

図３は、較正のためのＡＧＣブロック２０４の動作上のブロック図３００を描く。

ブロック３０１の入力におけるσsetpointの値は、熱雑音レベルをデジタル化するために使用されるビット数に依存する。表２は、使用してもよい値のいくつかの例を提供する。

「Ｇｌｏｏｐ」パラメーターは一次ループのためのループ利得であり、その値は、達成されるように望まれる時定数に依存する。最後に、ＡＧＣブロック２０４の出力における振幅減衰値を得るために、「ｄＢ」ドメインから線形ドメインへの変換が必要になるかもしれない。この減衰レベルは、そのアプリケーションに先立って適切に量子化されなければならないかもしれない。例えば、０．５ｄＢの解像度の場合、和累積出力は、０．５ｄＢ分解能に量子化される。

較正が実行されるときはいつでも、ループは複数の時定数（５つの時定数は十分であろう)を待つことにより収束することが可能となる。「Atten」および「σ」の平均値は、いくつかのランに対して得てもよい。平均化はスピードが重視されないので、それゆえファームウエアにおけるさらなる計算を回避するためにソフトウエアで実行してもよい。減衰値の精度に依存してσの値は、目標値σsetpointに近づいてもよいし、またはさらに離れてもよい。少数のビット数が量子化に使用されるとき、得られた平均減衰値は外部ループＡＧＣのための公称減衰になってもよい。この値は、外部ループレギュラー動作モードにおいて使用される、固定された減衰値(Atten0)のために使用される。同時に、類似の動作を内部ループのために実行して、較正処理の一部として内部ループＡＧＣｓ利得値の平均値を記憶してもよい。内部ループＡＧＣｓ利得値の使用は、記載した他の部分において明瞭になるかもしれない。

規則的な動作モードは、この動作モードのステートマシンを示す以下の状態遷移図からより理解されるかもしれない：

非アクティブ状態期間中、外部ループＡＧＣは開であり、それゆえ、フロントエンド減衰は、較正(Atten0)期間中に得た値に固定される。しかしながら、受信機はＡＤＣ２０３の出力における合計電力を監視し続ける。測定されたσがある閾値（Thr0)を超えるときはいつでも、状態の変化がトリガーされ、プロセスは、非アクティブ状態からアクティブ状態に移動する。受信機がかなりのレベルの不要信号以上を受信しているときはいつでも、アクティブ状態になるまたはアクティブ状態に移動することが望ましい。アクティブ状態において一度、外部ループＡＧＣは、閉じてもよく、ＡＧＣ処理がＡＤＣの入力／出力において、あるビット数を提供することを可能にする。完全にＡＤＣダイナミックレンジを利用するために、外部ループＡＧＣはＡＧＣを１３ビット（ＡＤＣのフルレンジ未満の１つ)に試みてもよい。アクティブ状態において、２、３のオプションがあってもよい。第１のオプションは最大フロントエンド減衰レベルをセットすることである。そうすることにより、最小ビット数が割り当てられ、ＡＤＣ入力において、信号／雑音入力を表す。第２のオプションは、最大フロントエンド減衰に関して任意の制約を設定していない。最大フロントエンド減衰に関して任意の制約を設定しないことにより、関心のある信号は、ＡＤＣが生成した信号から除去してもよい。効率的に、第１のオプションは、アクティブ状態セットポイントへのループを閉じないおよびそれゆえいくつかのさらなる飽和を可能にすることを犠牲にして、関心のある信号に割り当てられた最小ビット数を保存する。不要信号電力が大きくて、許容された最大減衰に対して大幅にＡＤＣを飽和するなら、関心のある信号の復元もまた不可能になるかもしれない。しかしながら、減衰があまり厳しくない場合、信号は復元可能かもしれない。

（フロントエンド減衰前に)フロントエンド入力、すなわち（σ×Atten)に参照される測定されるσが、(Thrl×Atten0)として示される、ある閾値を下回るとき、処理は、ＡＤＣがデフォルトフロントエンド減衰Atten0を有した入力信号をデジタル化できるということを知って、非アクティブ状態に戻るかもしれない。非アクティブ状態において、アルゴリズムはループを開いてもよく、デフォルトフロントエンド減衰(Atten0)を復元してもよい。アクティブ状態から非アクティブ状態へのトリガリングに多少のヒステリシスを追加するために、および逆の場合も同様に、Thr1は、Thr0よりも小さい値に設定してもよい。「Thr1」は、「ＯＦＦ」閾値と呼ばれ、「Thr0」は「ＯＮ」閾値と呼ばれる。

図４は、ライズオーバーサーマル(ＲＯＴ）の決定のための記載に関連した(マルチキャリア信号のためのキャリアの１つのための)受信機部分の操作上のブロック図４００を再び示す。ＤＣＰ４０５を介した利得は、固定部と可変部からなる。固定部は、等しく熱雑音上の上昇のレベルおよび熱雑音のレベルの大きさに寄与し、したがって、ＲＯＴ推定に寄与しないかもしれない。可変部は、ブロック４０５−４０７によって形成された内部ループＡＧＣ利得（Ｇ）から成る。ＡＤＣ４０２を介して標準偏差圧縮を無視すると、残された唯一の可変部は、ブロック４０１のフロントエンド減衰である。それゆえ、ＲＯＴは

のように書いてもよい。

但し、
Atten0は、較正から得られた公称減衰である。

Ｇ0は、構成期間中に記憶された内部ＡＧＣループ利得である。

Attenは、フロントエンド減衰器の現在使用されている値である。

Ｇは、内部ＡＧＣループにおいて使用される現在使用されている平均利得である。

σoは、較正モードおよび通常動作モードのための内部ループＡＧＣにより目標とされる標準偏差である。

受信信号強度（ＲＳＳＩ）は、受信機フロントエンドの雑音レベルに等価な値によりＲＯＴ値をオフセットすることにより、容易に推定してもよい。受信機雑音レベルは、受信機の製造中に決定してもよいし、または種々の設計基準に基づいて周知の値にあらかじめ決定してもよい。そのようなものとして、受信機は、内部ループ及び外部ループＡＧＣ処理を介してマルチキャリア信号を自動利得制御するように動作してもよい。減衰レベルを決定するために記載した外部ループ較正および動作モードは、内部ループが、受信信号の所望の部分のための最小量子化歪を有するマルチキャリア信号の各キャリア上で効率的に動作することを可能にする。

更に、わずかの隣接セルを備えたロージオメトリーにおける復調性能を改善することは改善された定義かもしれない。「PilotDrop」という用語は、アクティブセットまたは候補セット内のパイロットのためのパイロットドロップタイマーを開始するために、加入者局またはアクセス端末により使用される値を意味する。PilotDropの値はネットワークによって加入者局に伝えられてもよい。概念的に、PilotDropの値は、信号強度の閾値を設定する。この閾値を下回ると、パイロットはもはや復調のために使用されるべきでない。「PilotDropTimer」という用語は、タイマー値を意味する。このタイマー値の後で、アクティブセットまたは候補セットのメンバーであり、その強度は、PilotDropにより指定される値より大きくならないパイロットのためにアクセス端末により行動が取られる。パイロットがアクティブセットのメンバーならば、RouteUpdateまたは類似のメッセージを接続された状態で送信してもよい。パイロットが候補セットのメンバーならば、パイロットは隣接セットに移動してもよい。「アクティブセット」という用語は、現在アクセス端末にサービスしているセクターに関連した（パイロットのＰＮオフセットおよびパイロットのＣＤＭＡチャネルにより指定される)パイロットの１セットを意味する。接続が開いているとき、セクターは、アクセス端末に割り当てられたフォワードトラヒックチャネル、リバーストラヒックチャネル、およびリバース電力制御チャネルがあるとき、アクセス端末にサービスしていると考えられる。接続が開いていないとき、セクターは、アクセス端末がそのセクターの制御チャネルを監視しているとき、アクセス端末にサービスしていると考えられる。「候補セット」という用語は、アクティブセットにないが、パイロットを送信するセクターがアクティブセット内に含まれるための良好な候補であることを示すために十分な強度を有したアクセス端末により受信される、（パイロットのＰＮオフセットおよびパイロットのＣＤＭＡチャネルにより指定される)パイロットの１セットを意味する。復調器は、フィンガーのレーキを有したレーキ受信機を含んでいてもよい。フィンガーは、復調器内のメインリソースとして考慮されてもよく、制限されている。各フィンガーを使用して、入力信号の１つのパスを追跡し復調してもよい。それゆえ、複数の指を有することにより、パスダイバーシティーを利用してもよい。最適の性能は、制限のある量のリソース、すなわち、フィンガーを復調器内に効率的に割り付けることにより達成されるかもしれない。「フィンガーロック」および「ロック閾値」の概念はこの目的を達成するために使用されてもよい。復調器は、そのフィンガーの各々により追跡されるパイロットの強度を連続的に監視するために使用してもよい。この監視から、復調器は、「インロック」または「ロック外」としてフィンガーの各々にラベルを付けることができる。このラベルは「フィンガーロックステータス」として表示される。図１は、パイロット信号強度の関数としてフィンガーロックステータスの一例を示す。この特定の例の場合、ヒステリシスは、ステータスの遷移内に存在する。復調器の１つの実施形態では、ある時間量ロック外であったフィンガーを割り当て解除するアルゴリズムがあってもよい。復調処理のためにパイロットを破棄しなければならないとき、ネットワークは、PilotDrop値を使用して加入者局に伝えてもよい。事実、パイロットの信号強度がPilotDropTimerより長い時間期間、PilotDrop閾値を下回るときはいつでも、加入者局は、復調のためにそのパイロットを破棄してもよく、空の１つのフィンガーを有するであろう。ネットワークオペレータは、ネットワークがネットワークトポロジー、隣接セルの数等に依存してもよい、独自のネットワークのためのPilotDropの値を最適化するように試みてもよい。復調器の一実施形態において、フィンガーロック閾値とPilotDrop閾値との間のリンクは、性能を最適化するために存在していてもよい。過去に、フィンガーロック閾値は固定されたモデムパラメーターだった。

これらの閾値は典型的にモデム内に設定された。ネットワークがPilotDropの低値を伝えることができるいくつかの状況を描くことができる。それは、ネットワークが、モバイルに見えるパイロットがほとんどないことを予期していることを意味するであろう。例えば、ほとんど隣接セルを有さない非常に大きな地方または郊外の場合、加入者局は、多くのパスダイバーシティーを有さないたった１つの強いパイロットをたいていは見るであろう。したがって、大体の場合、復調器はフィンガーが制限されないであろう。実際には、パイロットがどんなに弱く見えても任意のパイロットを仮想的に追跡する余裕があるということもあり得る。セルの端において、入手可能なパイロットが非常に弱いので公称フィンガーロック閾値は、復調器にパイロットを追跡させず、復調させないであろうことは起こりえる。それゆえ、復調器の一実施形態において、PilotDropは、フィンガーロック閾値の値にリンクしてもよい。リンクは、ほとんど特定のアプリケーション、全面的な設計パラメーターあるいは当業者によって関連性があると考えられる任意の他の要因に依存するものすべてであってよい。リンクはレンジに依存していてもよく、言い換えれば、PilotDropの典型的な値に対して、フィンガーロック閾値は、それらのデフォルト値に残されてもよい。しかしながら、予期しないlowPilotDrop値がネットワークにより伝えられるなら、それは、端末におけるフィンガーロック閾値内の変化をトリガーするかもしれない。端末におけるフィンガーロック閾値の変更は、フィンガーがインロックに維持されるレンジを拡張してもよく、それゆえ、弱いパイロットの復調を可能にしてもよい。あるいは、PilotDropとフィンガーロック閾値との間のリンクは線形かもしれない。ある場合には、２つの間のより複雑なマッピングスキームが使用されるかもしれない。ヒステリシスにより下限および上限フィンガーロック閾値の間に差分があるかもしれない。復調器は下限および上限の閾値との間で同じ比を維持するように構成してもよい。あるいはこの比は変更してもよい。ヒステリシスは、フィンガーロック閾値に組み込まれているので、フィンガー「インロック」状態に戻ることは、長い時間期間を必要とし、その期間に加入者局に送信されたフレームまたはパケットは失われるかもしれない。デフォルトフィンガーロック閾値を通常の値より低く変更することにより、復調器は、弱い信号のためのパス上にフィンガーを維持してもよく、それゆえ復調器の性能を改良する。さらに、チャネル条件が回復するとすぐに、データを復調する復調器の応答時間は改善するかもしれない。

当業者は、ここに開示した実施の形態に関連して記載した種々の実例となる論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウエア、コンピュータソフトウエアまたは両方の組合せで実施してもよいことを理解するであろう。このハードウエアとソフトウエアの互換性を明瞭に説明するために、種々の実例となる部品、ブロック、モジュール、回路、およびステップが一般にそれらの機能性の観点から上に記載された。そのような機能性がハードウエアまたはソフトウエアとして実現されるかは特定のアプリケーションおよび全体のシステムに課せられた設計制約に依存する。熟達した職人は、各特定のアプリケーションに対して記載した機能性を変形した方法で実施することができるが、そのような実施の判断は、この発明の範囲を逸脱するものとして解釈されるべきでない。

ここに開示された実施の形態に関連して記載された種々の実例となる論理ブロック、モジュール、および回路は、汎用プロセッサー、デジタルシグナルプロセッサー（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理装置、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウエアコンポーネント、またはここに記載した機能を実行するように設計されたいずれかの組合せを用いて実施または実行してもよい。汎用プロセッサーは、マイクロプロセッサーであってよいが、別の方法では、プロセッサーは、いずれかの一般的なプロセッサー、コントローラ、マイクロコントローラ、またはステートマシンであってよい。プロセッサーはまた、計算装置の組合せとしても実施できる。例えば、ＤＳＰとマイクロプロセッサーの組合せ、複数のマイクロプロセッサー、ＤＳＰコアと協力した１つ以上のマイクロプロセッサーまたはいずれかの他のそのような構成として実施してもよい。

ここに開示された実施の形態に関連して記載された方法またはアルゴリズムのステップは、ハードウエアにおいて、プロセッサーにより実行されるソフトウエアモジュールにおいて、または両者の組合せにおいて直接具現化してもよい。

ソフトウエアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、脱着可能ディスク、ＣＤ−ＲＯＭ、または技術的に知られているその他のいずれかの形態の記憶媒体に常駐してもよい。例示記憶媒体は、プロセッサーに接続される。そのようなプロセッサーは記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができる。別の方法では、記憶媒体は、プロセッサーに集積可能である。プロセッサーと記憶媒体はＡＳＩＣに存在してもよい。ＡＳＩＣはユーザ端末に存在してもよい。別の方法では、プロセッサーと記憶媒体はユーザ端末内のディスクリートコンポーネントとして存在してもよい。

好適実施の形態の上述の記載は当業者がこの発明を製作または使用することを可能にするために提供される。これらの実施の形態に対する種々の変更は当業者には容易に明白であろう、そしてここに定義される包括的原理は発明力の使用なしに他の実施の形態に適用可能である。従って、この発明は、ここに示した実施の形態に限定されることを意図したものではなく、ここに開示した原理と新規な特徴に一致する最も広い範囲が許容されるべきである。

図１は、受信信号を処理するための受信機部分を描写する。 図２は、この発明の種々の観点に従って動作可能な受信マルチキャリア信号を処理するための受信機部分を描写する。 図３は、マルチキャリア信号を受信するための受信機の内部ループまたは外部ループの利得を制御するための自動利得制御動作可能なブロック図を描写する。 図４は、マルチキャリア信号を受信するための受信機部分の外部ループおよび内部ループを描写する。

Claims (9)

1. 下記を具備する、マルチキャリア信号を処理するための通信システム受信機のための方法：
   前記処理のために外部ループ自動利得制御(ＡＧＣ)において、前記マルチキャリア信号の干渉レベルが基準以下である場合、前記マルチキャリア信号の量子化に関する第１のビット数をＡＧＣ電圧を調整するキャリブレーションにより決定する；
   前記マルチキャリア信号の電力推定値が前記外部ループＡＧＣを動作させるための閾値に到達しないとき、受信処理のための外部ループＡＧＣにおけるマルチキャリア信号の量子化を、決定された第１のビット数により供給される最大量子化レベルで行うように、前記外部ループの減衰レベルが固定値に固定された前記減衰レベルの非アクティブ状態における第１のビット数で外部ループＡＧＣを動作させ、前記マルチキャリア信号の電力推定値が、前記外部ループＡＧＣを動作させるための閾値に到達すると、前記外部ループＡＧＣが、前記第１のビット数より多い、前記減衰レベルのアクティブ状態における第２のビット数で、受信信号の量子化および可能な干渉の量子化を制御するように外部ループＡＧＣを動作させる；
   前記受信信号の前記電力推定値が、前記外部ループＡＧＣを非動作にするための閾値に到達すると、前記減衰レベルのアクティブ状態における第２のビット数から、前記減衰レベルの非アクティブ状態における第１のビット数に切替えるように前記外部ループＡＧＣを動作する。
2. さらに下記を具備する、請求項１に記載される方法：
   前記外部ループＡＧＣを含む外部ループ信号処理を介して渡された不要な信号をチャネルデジタル処理（ＤＣＰ）ブロックにより拒絶するための内部ループデジタル信号処理。
3. 下記を具備する、マルチキャリア信号を処理するための通信システム受信機のための装置：
   前記マルチキャリア信号の干渉レベルが基準以下である場合、外部ループ自動利得制御（ＡＧＣ）が、ＡＧＣ電圧を調整するためのキャリブレーションにより決定された第１のビット数により供給される最大量子化レベルで動作するように、前記外部ループの減衰レベルが固定値に固定された前記減衰レベルの非アクティブ状態における第１のビット数で、前記外部ループＡＧＣを動作させ、前記マルチキャリア信号の電力推定値が、前記外部ループＡＧＣを動作させるための閾値に到達するとき前記外部ループＡＧＣが、前記減衰レベルの非アクティブ状態における第１のビット数より多い、前記減衰レベルのアクティブ状態における第２のビット数で受信信号の量子化および可能な干渉の量子化を制御するように前記外部ループＡＧＣを動作させ、前記受信信号の前記電力推定値が、前記外部ループＡＧＣを非動作にするための閾値に到達するとき前記減衰レベルのアクティブ状態における第２のビット数から前記減衰レベルのアクティブ状態における第１のビット数に切替えるように構成された外部ループＡＧＣ。
4. さらに下記を具備する、請求項３に記載された装置：
   前記外部ループＡＧＣを含む外部ループ信号処理を介して渡された不要な信号を拒絶するための内部ループデジタル信号プロセッサー。
5. 下記を具備する通信システムのための方法：
   マルチキャリア信号の干渉レベルが無視できる場合、外部ループ自動利得制御（ＡＧＣ）が、ＡＧＣ電圧を調整するためのキャリブレーションにより決定された第１のビット数で動作するように、前記外部ループの減衰レベルが固定値に固定された前記減衰レベルの非アクティブ状態における第１のビット数で、および前記マルチキャリア信号の電力推定値が前記外部ループＡＧＣを動作させるための閾値に到達するとき、前記外部ループＡＧＣが、前記減衰レベルの非アクティブ状態における第１のビット数より多い、前記減衰レベルのアクティブ状態における第２のビット数で前記マルチキャリア信号を量子化する外部ループＡＧＣの動作に従って前記マルチキャリア信号の利得を制御する。
6. 前記マルチキャリア信号の利得を制御することは、さらに、前記受信信号の前記電力推定値が、前記外部ループＡＧＣを非動作にするための閾値に到達すると、前記アクティブ状態における前記第２のビット数から前記非アクティブ状態における前記第１のビット数に切替えることをさらに具備する、請求項５に記載される方法。
7. さらに、下記を具備する、請求項５に記載の方法：
   内部ループデジタル信号処理を介して、前記外部ループＡＧＣを含む外部ループ信号処理を介して渡された不要な信号をチャネルデジタル処理（ＤＣＰ)ブロックにより拒絶する。
8. 下記を具備する、マルチキャリア信号を処理するための装置：
   前記マルチキャリア信号の干渉レベルが基準以下である場合、外部ループ自動利得制御（ＡＧＣ）が、ＡＧＣ電圧を調整するためのキャリブレーションにより決定された第１のビット数で動作するように、前記外部ループの減衰レベルが固定値に固定された前記減衰レベルの非アクティブ状態における第１のビット数で、および前記マルチキャリア信号の電力推定値が前記外部ループＡＧＣを動作させるための閾値に到達するとき、前記外部ループＡＧＣが、前記減衰レベルの非アクティブ状態における第１のビット数より多い、前記減衰レベルのアクティブ状態における第２のビット数で前記マルチキャリア信号を量子化するための手段を含む、前記マルチキャリア信号の利得を制御するための外部ループＡＧＣ；および
   前記受信信号の前記電力推定値が前記外部ループＡＧＣを非動作にするための閾値に到達するとき、前記減衰レベルのアクティブ状態における第２のビット数から、前記減衰レベルの非アクティブ状態における第１のビット数に切り換える手段。
9. さらに、下記を具備する、請求項８に記載の装置：
   前記マルチキャリア信号の各キャリアの前記外部ループＡＧＣを含む外部ループ信号処理を介して渡された不要な信号を拒絶する内部ループデジタル信号プロセッサー。

Images