JP4636174B2 - Analog-digital conversion device, analog-digital conversion method, imaging device, driving method thereof, and camera - Google Patents
Analog-digital conversion device, analog-digital conversion method, imaging device, driving method thereof, and camera Download PDFInfo
- Publication number
- JP4636174B2 JP4636174B2 JP2008327145A JP2008327145A JP4636174B2 JP 4636174 B2 JP4636174 B2 JP 4636174B2 JP 2008327145 A JP2008327145 A JP 2008327145A JP 2008327145 A JP2008327145 A JP 2008327145A JP 4636174 B2 JP4636174 B2 JP 4636174B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- analog
- reference signal
- comparison
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 71
- 238000000034 method Methods 0.000 title claims description 56
- 238000003384 imaging method Methods 0.000 title claims description 29
- 230000008569 process Effects 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 13
- 238000010586 diagram Methods 0.000 description 24
- 230000007423 decrease Effects 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 101710096655 Probable acetoacetate decarboxylase 1 Proteins 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- 101100216226 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) APC2 gene Proteins 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明はアナログデジタル変換装置及びその変換方法、並びに撮像装置及びその駆動方法、並びにカメラに関する。詳しくは、アナログ信号を時間に変換することによって、アナログ値をデジタル値に変換するアナログデジタル変換装置及びその変換方法に係るものである。また、こうしたアナログデジタル変換装置を備える撮像装置及びその駆動方法、並びにこうしたアナログデジタル変換装置を備えるカメラに係るものである。 The present invention relates to an analog-digital conversion device and a conversion method thereof, an imaging device, a driving method thereof, and a camera. More specifically, the present invention relates to an analog-digital conversion apparatus that converts an analog value into a digital value by converting an analog signal into time, and a conversion method thereof. The present invention also relates to an imaging apparatus including such an analog-digital conversion apparatus, a driving method thereof, and a camera including such an analog-digital conversion apparatus.
図13は従来のCMOS型イメージセンサを説明するための模式図であり、ここで示すCMOS型イメージセンサは、画素アレイ部202と、垂直走査回路203と、カラム信号処理部204と、水平走査回路206を有する(例えば、特許文献1参照。)。
FIG. 13 is a schematic diagram for explaining a conventional CMOS image sensor. The CMOS image sensor shown here includes a
ここで、画素アレイ部202は、光電変換素子を有する多数の画素201がマトリクス状に配列されて構成されており、垂直走査回路203は、画素アレイ部202の各画素を1行ずつ選択して各画素のシャッタ動作や読み出し動作を制御する。
Here, the
また、カラム信号処理部204は、画素アレイ部202からの信号を1行ずつ読み出して、列毎に所定の信号処理を行う。
The column
更に、水平走査回路206は、カラム信号処理部の信号を1行ずつ選択して水平信号線205に導く様に構成されており、データ信号処理部(図示せず)によって、水平信号線205からの信号を意図した出力形態にデータ変換を行う。
Further, the
ところで、画素アレイ部202の各画素201からは、信号電荷に応じた電気信号が順に読み出されることとなる。即ち、各画素201から読み出されたアナログの電気信号を、アナログデジタル変換器(ADC:Analog to Digital Converter)にてデジタル信号に変換して外部に出力する方式が一般に採用されている。
By the way, an electric signal corresponding to the signal charge is sequentially read from each
以下、図面を用いて従来のADCの一例について説明を行う。
図14で示す従来のADC301は、カウンタクロック供給線302と、コンパレータ304と、カウンタ305から構成されている。
Hereinafter, an example of a conventional ADC will be described with reference to the drawings.
A conventional ADC 301 shown in FIG. 14 includes a counter
ここで、カウンタクロック供給線302にはカウンタクロックが供給され、デジタルアナログ変換器(DAC:Digital to Analog Converter)303はカウンタクロック供給線302と接続されている。また、コンパレータ304はDAC303と接続されており、カウンタ305はコンパレータ304及びカウンタクロック供給線302と接続されている。
Here, a counter clock is supplied to the counter
上記したDAC303には、カウンタクロック供給線302を介してカウンタクロック(図15中の"カウンタクロック"参照。)が入力される。そして、カウンタクロックの立ち上がりタイミング及び立ち下がりタイミングでその出力値が一定割合で減少するランプ波(アナログ信号)を出力する様に構成されている(図15中の"DAC出力(ランプ波)"参照。)。なお、DAC303から出力されるランプ波は全てのコンパレータ304に共通して供給される。
A counter clock (see “counter clock” in FIG. 15) is input to the above-described DAC 303 via the counter
また、上記したコンパレータ304では、画素アレイ部202(画素201)から読み出されたアナログ信号である画素出力(図15中の"画素出力値"参照。)とランプ波が入力される。そして、画素出力とランプ波の関係が「(ランプ波)>(画素出力)」の場合にはハイレベル(Hレベル)信号を出力し、「(ランプ波)<(画素出力)」の場合にはローレベル(Lレベル)信号を出力する様に構成されている(図15中の"コンパレータ出力"参照。)。
The
更に、上記したカウンタ305はDDR(Double Date Rate)カウンタであり、入力されるカウンタクロックの立ち上がりタイミング及び立ち下がりタイミングの両方でカウントを行う様に構成されている(図15中の"カウンタ出力"参照。)。また、上記したカウンタ305は、コンパレータ304からの出力信号がLレベルとなったタイミングでカウントが停止する様に構成されている。
Further, the
上記の様に構成されたADCは、コンパレータの出力がHレベル信号からLレベル信号に反転したタイミング、即ち、ランプ波が画素出力よりも小さくなったタイミングでカウントを停止する。そして、その時のカウント値を画素出力のデジタル値として出力し、画素出力(電気信号)を時間に変換することでアナログ信号(画素出力)をデジタル値(カウント値)に変換することができる。 The ADC configured as described above stops counting at the timing when the output of the comparator is inverted from the H level signal to the L level signal, that is, when the ramp wave becomes smaller than the pixel output. The count value at that time is output as a digital value of the pixel output, and the analog signal (pixel output) can be converted into a digital value (count value) by converting the pixel output (electric signal) into time.
以下、図16を参照して具体的に説明を行う。ここで、図中符号Vは画素出力(アナログ値)を示し、図中符号Lはランプ波の波形を示している。 Hereinafter, a specific description will be given with reference to FIG. Here, symbol V in the figure indicates the pixel output (analog value), and symbol L in the figure indicates the waveform of the ramp wave.
上記の様に構成されたADCでは、画素のリセットレベルをデジタル変換するために、DACから出力されるランプ波とリセットレベルの交点P(出力値が同一となったタイミング)のカウント値を決定する。また、画素の信号レベルをデジタル変換するために、DACから出力されるランプ波と信号レベルとの交点D(出力値が同一となったタイミング)のカウント値を決定する。
以上の様にして、画素出力(電気信号)を時間に変換し、アナログ値(画素出力)をデジタル値(カウント値)に変換しているのである。
In the ADC configured as described above, in order to digitally convert the reset level of the pixel, the count value of the intersection P (the timing at which the output values become the same) of the ramp wave output from the DAC and the reset level is determined. . Further, in order to digitally convert the signal level of the pixel, the count value of the intersection D (the timing when the output values become the same) between the ramp wave output from the DAC and the signal level is determined.
As described above, the pixel output (electric signal) is converted into time, and the analog value (pixel output) is converted into a digital value (count value).
ここで、従来のADCでは、DACからの出力波形(ランプ波)は画素出力によらず常に同一である。即ち、どの様な画素出力値であったとしても、リセットレベルをデジタル変換するために要する期間(P相読み出し期間)及び信号レベルをデジタル変換するために要する期間(D相読み出し期間)は一定である。 Here, in the conventional ADC, the output waveform (ramp wave) from the DAC is always the same regardless of the pixel output. That is, regardless of the pixel output value, the period required for digital conversion of the reset level (P-phase readout period) and the period required for digital conversion of the signal level (D-phase readout period) are constant. is there.
ところで、水平方向に一様な画像でない限り、画素出力(電気信号)は列毎に異なるために、全ての列の画素出力に対応ができるようなランプ波を用いて走査を行う必要がある。 By the way, unless the image is uniform in the horizontal direction, the pixel output (electrical signal) differs from column to column, and therefore it is necessary to perform scanning using a ramp wave that can cope with the pixel outputs of all columns.
しかしながら、全ての列のアナログ値(画素出力)をデジタル値(カウント値)に変換した後の空走査時間は明らかに無駄である。具体的には、A列における画素出力Va、B列における画素出力Vb、C列における画素出力Vcをデジタル変換するとした場合に、ランプ波LがVa、Vb及びVcを横切った後の空走査期間(図17中符号Xで示す期間)は明らかに無駄であると言える。 However, the empty scanning time after converting the analog values (pixel outputs) of all the columns into digital values (count values) is obviously useless. Specifically, when the pixel output Va in the A column, the pixel output Vb in the B column, and the pixel output Vc in the C column are digitally converted, the empty scanning period after the ramp wave L crosses Va, Vb, and Vc It can be said that the period (indicated by the symbol X in FIG. 17) is obviously useless.
本発明は以上の点に鑑みて創案されたものであって、ランプ波の空走査を低減することができるADC及びその変換方法、並びにこうしたADCを備える撮像装置及びその駆動方法、並びにこうしたADCを備えるカメラを提供することを目的とするものである。 The present invention has been devised in view of the above points, and is an ADC that can reduce the sweeping of the ramp wave, a conversion method thereof, an imaging device including such an ADC, a driving method thereof, and such an ADC. The object is to provide a camera equipped.
上記の目的を達成するために、本発明に係るアナログデジタル変換器は、デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、デジタル信号に変換されるアナログ信号の電圧値と所定の参照信号の電圧値とを比較する比較部と、各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える。 In order to achieve the above object, an analog-to-digital converter according to the present invention is provided corresponding to each analog signal to be converted into a digital signal, and a voltage value of the analog signal to be converted into a digital signal and a predetermined value A comparison unit that compares the voltage value of the reference signal, a counter that is provided corresponding to each comparison unit and counts a count value when the comparison process by the comparison unit is completed, and all the comparison units A determination unit that determines a time point when the comparison process is completed.
また、上記の目的を達成するために、本発明に係る撮像装置は、入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える。 In order to achieve the above object, an imaging apparatus according to the present invention includes a pixel array unit in which pixels that accumulate analog signals corresponding to incident light are arranged in a matrix, and each pixel that is read out. A comparison unit that is provided correspondingly and compares the voltage value of the analog signal generated by the pixel that has been read out with the voltage value of the predetermined reference signal, and is provided corresponding to each comparison unit. A counter that counts the count value at the time when the comparison process is completed, and a determination unit that determines the time point when all the comparison units have completed the comparison process.
更に、上記の目的を達成するために、本発明に係るカメラは、入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、該画素アレイ部に入射光を導く光学系と、読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える。 In order to achieve the above object, a camera according to the present invention includes a pixel array unit in which pixels that store analog signals corresponding to incident light are arranged in a matrix, and guides incident light to the pixel array unit. An optical system, a comparison unit that is provided corresponding to each pixel to be read out, compares a voltage value of an analog signal generated in the pixel from which reading is performed, and a voltage value of a predetermined reference signal; A counter that is provided corresponding to the comparison unit and counts a count value at the time when the comparison process by the comparison unit is completed, and a determination unit that determines a time point when all the comparison units have completed the comparison process. .
ここで、判定部により全ての比較部が比較処理を完了した時点を判定することによって、全てのアナログデジタル変換処理が完了したタイミングを判定することができる。 Here, the timing at which all the analog-to-digital conversion processes are completed can be determined by determining when all the comparison units have completed the comparison process by the determination unit.
また、上記の目的を達成するために、本発明に係るアナログデジタル変換方法は、デジタル信号に変換されるそれぞれのアナログ信号の電圧値と、所定の参照信号とを比較する比較工程と、それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、全ての比較工程が完了した時点を判定する判定工程とを備える。 In order to achieve the above object, the analog-digital conversion method according to the present invention includes a comparison step of comparing a voltage value of each analog signal converted into a digital signal with a predetermined reference signal, A count counting step for counting a count value at the time when the comparison step is completed, and a determination step for determining a time point when all the comparison steps are completed.
更に、上記の目的を達成するために、本発明に係る撮像装置の駆動方法は、マトリクス状に配列された画素で入射光に応じたアナログ信号を蓄積する蓄積工程と、読み出しが行われた前記画素で生成されたアナログ信号の電圧値と、所定の参照信号とを比較する比較工程と、それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、全ての比較工程が完了した時点を判定する判定工程とを備える。 Furthermore, in order to achieve the above object, a driving method of an imaging apparatus according to the present invention includes an accumulation step of accumulating an analog signal corresponding to incident light in pixels arranged in a matrix, and the reading is performed. A comparison process for comparing the voltage value of the analog signal generated by the pixel with a predetermined reference signal, a count counting process for counting a count value at the time when each comparison process is completed, and all comparison processes are completed. A determination step of determining a time point.
ここで、全ての比較工程が完了した時点を判定する判定工程によって、全てのアナログデジタル変換処理が完了したタイミングを判定することができる。 Here, the timing at which all the analog-digital conversion processes are completed can be determined by the determination process for determining when all the comparison processes are completed.
本発明を適用したADC及びその駆動方法、並びに撮像装置及びその駆動方法、並びにカメラでは、ランプ波の空走査期間を低減することができる。 In the ADC to which the present invention is applied and its driving method, the imaging apparatus and its driving method, and the camera, it is possible to reduce the idle scanning period of the ramp wave.
以下、発明を実施するための最良の形態(以下、「実施の形態」と称する。)について説明を行う。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第1の実施の形態の変形例(1)(フレームレートを固定する場合)
3.第1の実施の形態の変形例(2)(ランプ波をリセットしない場合)
4.第1の実施の形態の変形例(3)(アップカウントの場合)
5.第2の実施の形態
6.第2の実施の形態の変形例
7.第3の実施の形態
The best mode for carrying out the invention (hereinafter referred to as “embodiment”) will be described below. The description will be given in the following order.
1.
3. Modification (1) of the first embodiment (when the ramp wave is not reset)
4). Modified example (3) of the first embodiment (in the case of up-counting)
5. Second embodiment 6. 6. Modification of second embodiment Third embodiment
<1.第1の実施の形態>
[撮像装置について]
図1は本発明を適用した撮像装置の一例であるCMOS型イメージセンサを説明するための模式図である。ここで示すCMOS型イメージセンサは、主として、画素アレイ部22と、垂直走査回路23と、カラム信号処理部24と、判定回路9と、水平走査回路26とを有する。
<1. First Embodiment>
[Imaging device]
FIG. 1 is a schematic diagram for explaining a CMOS image sensor which is an example of an imaging apparatus to which the present invention is applied. The CMOS image sensor shown here mainly includes a
[画素アレイ部について]
ここで、画素アレイ部22は、光電変換素子を有する多数の画素21がマトリクス状に配列されて構成されており、垂直走査回路23は、画素アレイ部22の各画素を1行ずつ選択して各画素のシャッタ動作や読み出し動作を制御する。
[Pixel array section]
Here, the
また、画素アレイ部22の各画素21は、図2で示す様に、光電変換素子11に加えて、転送トランジスタ12、リセットトランジスタ13、増幅トランジスタ14及び選択トランジスタ15の4つのトランジスタを有する回路構成となっている。ここでは、これらトランジスタ12〜15として、nチャネル型のMOSトランジスタを用いた回路例を示している。なお、光電変換素子としては、例えばフォトダイオードが考えられる。
Further, as shown in FIG. 2, each
ここで、転送トランジスタ12は、フォトダイオード11のカソード電極とフローティングディフュージョン部(FD部)16との間に接続され、転送ゲートパルスTGが与えられる転送制御線17にゲート電極が接続されている。また、リセットトランジスタ13は、電源Vddにドレイン電極が、FD部16にソース電極が、リセットパルスRSが与えられるリセット制御線18にゲート電極がそれぞれ接続されている。
Here, the transfer transistor 12 is connected between the cathode electrode of the photodiode 11 and the floating diffusion part (FD part) 16, and the gate electrode is connected to the
更に、増幅トランジスタ14は、FD部16にゲート電極が、電源Vddにドレイン電極が、選択トランジスタ15のドレイン電極にソース電極がそれぞれ接続されている。また、選択トランジスタ15は、選択パルスSELが与えられる選択制御線19にゲート電極が接続され、垂直信号線30にソース電極がそれぞれ接続されている。なお、垂直信号線30は同垂直信号線に定電流を供給する定電流源31と接続されると共に、カラム信号処理部24とも接続されている。
Further, the
図3は増幅トランジスタ14及び選択トランジスタ15を除く画素部分の断面構造を示す模式図である。
FIG. 3 is a schematic diagram showing a cross-sectional structure of a pixel portion excluding the
p型基板131の表層部にn型拡散領域132,133,134が形成されている。また、p型基板131の上には、n型拡散領域132とn型拡散領域133との間の上方にゲート電極135が、n型拡散領域133とn型拡散領域134との間の上方にゲート電極136が、それぞれ図示しないゲート酸化膜(SiO2)を介して形成されている。
N-
図2との対応関係において、フォトダイオード11は、p型基板131とn型拡散領域132とのpn接合によって形成されている。転送トランジスタ12は、n型拡散領域132及びn型拡散領域133とその間のゲート電極135とによって形成されている。リセットトランジスタ13は、n型拡散領域133及びn型拡散領域134とその間のゲート電極136とによって形成されている。
In correspondence with FIG. 2, the photodiode 11 is formed by a pn junction between a p-
n型拡散領域133はFD部16となり、増幅トランジスタ14のゲート電極と電気的に接続される。リセットトランジスタ13のドレイン領域となるn型拡散領域134には電源電位Vddが与えられる。そして、フォトダイオード11を除くp型基板131の上面は、遮光層137によって覆われている。
The n-type diffusion region 133 becomes the
次に、図3の断面図を基にして、図4の波形図を用いて画素21の回路動作について説明を行う。
Next, based on the cross-sectional view of FIG. 3, the circuit operation of the
図3に示す様に、フォトダイオード11に光が照射されると、光の強さに応じて電子(−)と正孔(+)の対が誘起される(光電変換)。また、図4において、時刻T1で選択トランジスタ15のゲート電極に選択パルスSELが印加され、同時にリセットトランジスタ13のゲート電極にリセットパルスRSが印加される。その結果、リセットトランジスタ13が導通状態になり、時刻T2でFD部16が電源電位Vddにリセットされる。
As shown in FIG. 3, when the photodiode 11 is irradiated with light, a pair of electrons (−) and holes (+) is induced according to the intensity of the light (photoelectric conversion). In FIG. 4, the selection pulse SEL is applied to the gate electrode of the
FD部16がリセットされると、このリセット時のFD部16の電位がリセットレベルとして増幅トランジスタ14を介して信号線30に出力される。このリセットレベルは、画素21の固有のノイズ成分に対応したものとなる。リセットパルスRSは所定の期間(時刻T1〜T3)のみアクティブ("H"レベル)状態となる。FD部16は、リセットパルスRSがアクティブ状態から非アクティブ状態("L"レベル)状態に遷移した後もリセットされた状態を保っている。このリセット状態にある期間がリセット期間となる。
When the
次に、選択信号SELがアクティブ状態のままで、時刻T4で転送トランジスタ12のゲート電極に転送ゲートパルスTGが印加される。すると、転送トランジスタ12が導通状態となり、フォトダイオード11で光電変換され、蓄積された信号電荷がFD部16に転送される。その結果、FD部16の電位が信号電荷の電荷量に応じて変化する(時刻T4〜T5)。このときのFD部16の電位が信号レベルとして増幅トランジスタ14を介して信号線30に出力される(信号読み出し期間)。そして、信号レベルとリセットレベルとの差分RSI1が、ノイズ成分を除去した純粋な画素信号レベルとなる。
Next, the transfer gate pulse TG is applied to the gate electrode of the transfer transistor 12 at time T4 while the selection signal SEL remains in the active state. Then, the transfer transistor 12 becomes conductive, photoelectrically converted by the photodiode 11, and the accumulated signal charge is transferred to the
なお、通常、明るい物体を撮像した方が、暗い物体を撮像するよりもフォトダイオード11に蓄積される電荷が多いので、垂直信号線30上におけるレベル差RSI1は大きくなる。
Note that, generally, when a bright object is imaged, more charge is accumulated in the photodiode 11 than when a dark object is imaged, the level difference RSI1 on the
ところで、画素アレイ部22の各画素21からは、信号電荷に応じた電気信号が順に読み出されることとなる。そして、各画素21から読み出されたアナログの電気信号を、ADCにてデジタル信号に変換して外部に出力する方式が一般に採用されているのは、上記した通りである。なお、ADCにてデジタル信号に変換して外部に出力する点については、例えば、特開2000−152082号公報や特開2002−232291号公報に記載がなされている。
By the way, an electric signal corresponding to the signal charge is sequentially read from each
[カラム信号処理部について]
また、カラム信号処理部24は、画素アレイ部22からの信号を1行ずつ読み出して、列毎に所定の信号処理を行う。なお、信号処理としては、例えば、CDS処理(画素トランジスタの閾値のバラツキに起因する固定パターンノイズを除去する処理)、AGC(オートゲインコントロール)処理、アナログデジタル変換処理等がある。
[About column signal processor]
The column
ここで、アナログデジタル変換処理については、各垂直信号線30に対応して設けられたADC1によって行われる。そして、各ADC1はコンパレータ4と、カウンタ5とを有する。なお、各垂直信号線30には、負荷として機能するMOSトランジスタ6が接続されている。
Here, the analog-digital conversion processing is performed by the
ここで、カウントクロック供給線(図示せず)にはカウントクロックが供給され、DAC3はカウンタクロック供給線と接続されている。また、コンパレータ4はDAC3と接続されており、カウンタ5はコンパレータ4及びカウンタクロック供給線と接続されている。
Here, a count clock is supplied to a count clock supply line (not shown), and the
上記したDAC3には、カウンタクロック供給線を介してカウンタクロックが入力される。そして、カウンタクロックの立ち上がりタイミング及び立ち下がりタイミングでその出力値が一定割合で減少するダウンカウントのランプ波(アナログ信号)を出力する様に構成されている。具体的には固定された所定の初期電圧値(ランプ波スタート電圧値)から一定割合で減少するダウンカウントのランプ波を出力することが可能に構成されている。なお、DAC3から出力されるランプ波は全てのコンパレータ4に共通して供給されることとなる。
A counter clock is input to the above-described
また、上記したコンパレータ4では、画素アレイ部22(画素21)から読み出されたアナログ信号である画素出力とランプ波が入力される。そして、画素出力とランプ波の関係が「(ランプ波)>(画素出力)」の場合にはHレベル信号を出力し、「(ランプ波)<(画素出力)」の場合にはLレベル信号を出力する様に構成されている。
Further, in the above-described
更に、上記したカウンタ5はDDRカウンタであり、入力されるカウンタクロックの立ち上がりタイミング及び立ち下がりタイミングの両方でカウントを行う様に構成されている。また、上記したカウンタ5は、コンパレータ4からの出力信号がLレベルとなったタイミングでカウントが停止する様に構成されている。
Further, the counter 5 described above is a DDR counter, and is configured to count at both the rising timing and falling timing of the input counter clock. The counter 5 is configured to stop counting at the timing when the output signal from the
上記の様に構成されたカラム信号処理部24では、コンパレータ4の出力がHレベル信号からLレベル信号に反転したタイミング、即ち、ランプ波が画素出力よりも小さくなったタイミングでカウントを停止する。そして、その時のカウント値を画素出力のデジタル値として出力し、画素出力(電気信号)を時間に変換することでアナログ信号(画素出力)をデジタル値(カウント値)に変換することができる。
In the column
[判定回路について]
また、判定回路9は、全てのコンパレータ5の出力がHレベル信号からLレベル信号に反転したタイミングを判定する様に構成されている。具体的には、全てのコンパレータ5の出力の論理積を取ることで、デジタル変換を行う全てのアナログ信号についてデジタル変換が終了したタイミングを検出する様に構成されている。
[About judgment circuit]
The
更に、判定回路9により全てのアナログデジタル変換が終了したタイミングを検出した場合には、アナログデジタル変換処理を停止せしめる。なお、アナログデジタル変換処理を停止せしめるタイミングとしては、判定回路により全てのアナログデジタル変換処理が終了した直後であっても良いし、アナログデジタル変換処理が終了した後の所定期間経過後であっても良い。
Further, when the
[水平走査回路について]
更に、水平走査回路26は、カラム信号処理部24の信号の1つずつを選択して水平信号線25に導く様に構成されており、データ信号処理部(図示せず)によって、水平信号線25からの信号を意図した出力形態にデータ変換を行う。
[Horizontal scanning circuit]
Further, the
[撮像装置の駆動方法]
以下、図5を参照して上記した本発明を適用したCMOS型イメージセンサにおけるアナログデジタル変換方法について説明を行う。即ち、本発明を適用したアナログデジタル変換方法の一例及び本発明を適用した撮像装置の駆動方法の一例について説明を行う。ここで、図5中符号VaはA列における画素出力を示しており、VbはB列における画素出力を示しており、VcはC列における画素出力を示しており、図中符号Lはランプ波の波形を示している。なお、図5では説明の便宜上、Va、Vb及びVcの全てを示しているが、実際には、Vaのデジタル変換はA列に対応するADC1で行い、Vbのデジタル変換はB列に対応するADC1で行い、Vcのデジタル変換はC列に対応するADC1で行う。
[Driving Method of Imaging Device]
The analog-digital conversion method in the CMOS image sensor to which the present invention is applied will be described below with reference to FIG. That is, an example of an analog-digital conversion method to which the present invention is applied and an example of a driving method for an imaging apparatus to which the present invention is applied will be described. Here, symbol Va in FIG. 5 indicates a pixel output in the A column, Vb indicates a pixel output in the B column, Vc indicates a pixel output in the C column, and symbol L in the drawing indicates a ramp wave. The waveform is shown. In FIG. 5, for convenience of explanation, all of Va, Vb, and Vc are shown, but actually, the digital conversion of Va is performed by the
本発明を適用した撮像装置の駆動方法の一例では、画素出力値VaのリセットレベルPaをデジタル変換するために、リセットレベルPaとランプ波Lの交点(出力値が同一となったタイミング)のカウント値を決定する。即ち、ランプ波Lの減少と共にカウントを開始し、画素出力値VaのリセットレベルPaとランプ波Lとの交点のカウント値を画素出力値VaのリセットレベルPaのカウント値(デジタル値)として決定する。 In an example of the driving method of the imaging apparatus to which the present invention is applied, in order to digitally convert the reset level Pa of the pixel output value Va, the intersection of the reset level Pa and the ramp wave L (timing when the output values become the same) is counted. Determine the value. That is, the count starts when the ramp wave L decreases, and the count value at the intersection of the reset level Pa of the pixel output value Va and the ramp wave L is determined as the count value (digital value) of the reset level Pa of the pixel output value Va. .
具体的には、図5中符号t1で示すタイミングでランプ波Lの減少と共にカウントを開始する。そして、画素出力値VaのリセットレベルPaとランプ波Lとの交点(符号Paで示す点)でカウントを停止し、その時のカウント値を画素出力値VaのリセットレベルPaのカウント値(デジタル値)として決定する。 Specifically, the count starts with the decrease of the ramp wave L at the timing indicated by the symbol t1 in FIG. Then, the count is stopped at the intersection (point indicated by the symbol Pa) between the reset level Pa of the pixel output value Va and the ramp wave L, and the count value at that time is the count value (digital value) of the reset level Pa of the pixel output value Va. Determine as.
上記したVaと同様に、画素出力値VbのリセットレベルPbをデジタル変換するために、リセットレベルPbとランプ波Lの交点(出力値が同一となったタイミング)のカウント値を決定する。即ち、ランプ波Lの減少と共にカウントを開始し、画素出力値VbのリセットレベルPbとランプ波Lとの交点のカウント値を画素出力値VbのリセットレベルPbのカウント値(デジタル値)として決定する。 Similarly to Va described above, in order to digitally convert the reset level Pb of the pixel output value Vb, the count value of the intersection (the timing at which the output value becomes the same) of the reset level Pb and the ramp wave L is determined. That is, the count starts when the ramp wave L decreases, and the count value at the intersection of the reset level Pb of the pixel output value Vb and the ramp wave L is determined as the count value (digital value) of the reset level Pb of the pixel output value Vb. .
具体的には、図5中符号t1で示すタイミングでランプ波Lの減少と共にカウントを開始する。そして、画素出力値VbのリセットレベルPbとランプ波Lとの交点(符号Pbで示す点)でカウントを停止し、その時のカウント値を画素出力値VbのリセットレベルPbのカウント値(デジタル値)として決定する。 Specifically, the count starts with the decrease of the ramp wave L at the timing indicated by the symbol t1 in FIG. Then, the count is stopped at the intersection (point indicated by the symbol Pb) between the reset level Pb of the pixel output value Vb and the ramp wave L, and the count value at that time is the count value (digital value) of the reset level Pb of the pixel output value Vb. Determine as.
上記したVa及びVbと同様に、画素出力値VcのリセットレベルPcをデジタル変換するために、リセットレベルPcとランプ波Lの交点(出力値が同一となったタイミング)のカウント値を決定する。即ち、ランプ波Lの減少と共にカウントを開始し、画素出力値VcのリセットレベルPcとランプ波Lとの交点のカウント値を画素出力値VcのリセットレベルPcのカウント値(デジタル値)として決定する。 Similar to Va and Vb described above, in order to digitally convert the reset level Pc of the pixel output value Vc, the count value of the intersection (the timing at which the output values become the same) of the reset level Pc and the ramp wave L is determined. That is, the count starts when the ramp wave L decreases, and the count value at the intersection of the reset level Pc of the pixel output value Vc and the ramp wave L is determined as the count value (digital value) of the reset level Pc of the pixel output value Vc. .
具体的には、図5中符号t1で示すタイミングでランプ波Lの減少と共にカウントを開始する。そして、画素出力値VcのリセットレベルPcとランプ波Lとの交点(符号Pcで示す点)でカウントを停止し、その時のカウント値を画素出力値VcのリセットレベルPcのカウント値(デジタル値)として決定する。 Specifically, the count starts with the decrease of the ramp wave L at the timing indicated by the symbol t1 in FIG. Then, the count is stopped at the intersection (point indicated by the symbol Pc) of the reset level Pc of the pixel output value Vc and the ramp wave L, and the count value at that time is the count value (digital value) of the reset level Pc of the pixel output value Vc. Determine as.
そして、全ての画素出力値のリセットレベルのデジタル変換が終了したことを判定回路によって検出すると、リセットレベルをデジタル変換するための各処理を停止し、リセットレベルをデジタル変換処理するP相読み出し期間を打ち切って終了する。具体的には、図5中符号t2で示すタイミングでリセットレベルをデジタル変換するための各処理を停止する。 When the determination circuit detects that the digital conversion of the reset level of all the pixel output values has been completed, each process for digitally converting the reset level is stopped, and a P-phase readout period in which the reset level is digitally converted is set. Abort and finish. Specifically, each process for digitally converting the reset level is stopped at the timing indicated by reference sign t2 in FIG.
続いて、画素出力値Vaの信号レベルDaをデジタル変換するために、信号レベルDaとランプ波Lの交点(出力値が同一となったタイミング)のカウント値を決定する。即ち、ランプ波Lの減少と共にカウントを開始し、画素出力値Vaの信号レベルDaとランプ波との交点のカウント値を画素出力値Vaの信号レベルDaのカウント値(デジタル値)として決定する。 Subsequently, in order to digitally convert the signal level Da of the pixel output value Va, the count value of the intersection (the timing at which the output values become the same) of the signal level Da and the ramp wave L is determined. That is, the count starts with the decrease of the ramp wave L, and the count value at the intersection of the signal level Da of the pixel output value Va and the ramp wave is determined as the count value (digital value) of the signal level Da of the pixel output value Va.
具体的には、図5中符号t3で示すタイミングでランプ波Lの減少と共にカウントを開始する。そして、画素出力値Vaの信号レベルDaとランプ波Lとの交点(符号Daで示す点)でカウントを停止し、その時のカウント値が画素出力値Vaの信号レベルDaのカウント値(デジタル値)として決定する。 Specifically, the count starts with the decrease of the ramp wave L at the timing indicated by the symbol t3 in FIG. Then, the count is stopped at the intersection (point indicated by symbol Da) between the signal level Da of the pixel output value Va and the ramp wave L, and the count value at that time is the count value (digital value) of the signal level Da of the pixel output value Va. Determine as.
上記したVaと同様に、画素出力値Vbの信号レベルDbをデジタル変換するために、信号レベルDbとランプ波Lの交点(出力値が同一となったタイミング)のカウント値を決定する。即ち、ランプ波Lの減少と共にカウントを開始し、画素出力値Vbの信号レベルDbとランプ波Lとの交点のカウント値を画素出力値Vbの信号レベルDbのカウント値(デジタル値)として決定する。 Similarly to Va described above, in order to digitally convert the signal level Db of the pixel output value Vb, the count value of the intersection (the timing at which the output value becomes the same) of the signal level Db and the ramp wave L is determined. That is, the count starts when the ramp wave L decreases, and the count value at the intersection of the signal level Db of the pixel output value Vb and the ramp wave L is determined as the count value (digital value) of the signal level Db of the pixel output value Vb. .
具体的には、図5中符号t3で示すタイミングでランプ波Lの減少と共にカウントを開始する。そして、画素出力値Vbの信号レベルDbとランプ波Lとの交点(符号Dbで示す点)でカウントを停止し、その時のカウント値が画素出力値Vbの信号レベルDbのカウント値(デジタル値)として決定する。 Specifically, the count starts with the decrease of the ramp wave L at the timing indicated by the symbol t3 in FIG. Then, the count is stopped at the intersection (point indicated by symbol Db) between the signal level Db of the pixel output value Vb and the ramp wave L, and the count value at that time is the count value (digital value) of the signal level Db of the pixel output value Vb. Determine as.
上記したVa及びVbと同様に、画素出力値Vcの信号レベルDcをデジタル変換するために、信号レベルDcとランプ波Lの交点(出力値が同一となったタイミング)のカウント値を決定する。即ち、ランプ波Lの減少と共にカウントを開始し、画素出力値Vcの信号レベルDcとランプ波Lとの交点のカウント値を画素出力値Vcの信号レベルDcのカウント値(デジタル値)として決定する。 Similarly to the above Va and Vb, in order to digitally convert the signal level Dc of the pixel output value Vc, the count value of the intersection (the timing at which the output value becomes the same) of the signal level Dc and the ramp wave L is determined. That is, the count starts when the ramp wave L decreases, and the count value at the intersection of the signal level Dc of the pixel output value Vc and the ramp wave L is determined as the count value (digital value) of the signal level Dc of the pixel output value Vc. .
具体的には、図5中符号t3で示すタイミングでランプ波Lの減少と共にカウントを開始する。そして、画素出力値Vcの信号レベルDcとランプ波Lとの交点(符号Dcで示す点)でカウントを停止し、その時のカウント値が画素出力値Vcの信号レベルDcのカウント値(デジタル値)として決定する。 Specifically, the count starts with the decrease of the ramp wave L at the timing indicated by the symbol t3 in FIG. Then, the count is stopped at the intersection (point indicated by symbol Dc) between the signal level Dc of the pixel output value Vc and the ramp wave L, and the count value at that time is the count value (digital value) of the signal level Dc of the pixel output value Vc. Determine as.
そして、全ての画素出力値の信号レベルのデジタル変換が終了したことを判定回路によって検出すると、信号レベルをデジタル変換するための各処理を停止し、D相読み出し期間を打ち切って終了する。具体的には、図5中符号t4で示すタイミングで信号レベルをデジタル変換するための各処理を停止する。 When the determination circuit detects that the digital conversion of the signal levels of all the pixel output values has been completed, each process for digital conversion of the signal levels is stopped, and the D phase readout period is terminated. Specifically, each process for digitally converting the signal level is stopped at the timing indicated by reference numeral t4 in FIG.
本発明を適用したCMOS型イメージセンサでは、全ての画素出力値のリセットレベルのデジタル変換が終了した時点で、P相読み出し期間を打ち切るために、P相読み出し期間の短縮化が実現し、結果としてアナログデジタル変換時間の短縮化が可能となる。同様に、本発明を適用したCMOS型イメージセンサでは、全ての画素出力値の信号レベルのデジタル変換が終了した時点で、D相読み出し期間を打ち切るために、D相読みし期間の短縮化が実現し、結果としてアナログデジタル変換期間の短縮化が可能となる。 In the CMOS image sensor to which the present invention is applied, the P-phase readout period is shortened in order to terminate the P-phase readout period when the digital conversion of the reset levels of all the pixel output values is completed. The analog-digital conversion time can be shortened. Similarly, in the CMOS type image sensor to which the present invention is applied, the D-phase reading period is shortened in order to terminate the D-phase reading period when the digital conversion of the signal levels of all the pixel output values is completed. As a result, the analog-digital conversion period can be shortened.
また、アナログデジタル変換期間の短縮化によって、同一画素数の読み出し期間が短くなり、フレームレートを向上させることができる。更に、同一画素数を読み出すにあたって必要とされる消費電力をも下げることができる。 Further, by shortening the analog-digital conversion period, the readout period for the same number of pixels is shortened, and the frame rate can be improved. Furthermore, the power consumption required for reading out the same number of pixels can be reduced.
<2.第1の実施の形態の変形例(1)>
上記した第1の実施の形態では、全ての画素出力値のリセットレベルのデジタル変換が終了した時点でP相読み出し期間を打ち切り、画素出力値の信号レベルのデジタル変換を行うD相読み出し期間を開始している場合を例に挙げて説明を行っている。しかしながら、必ずしもフレームレートを変動させる必要はなく、フレームレートを固定したい場合には、全ての画素出力値のリセットレベルのデジタル変換が終了したとしてもP相読み出し期間を打ち切る必要はない。
<2. Modification Example of First Embodiment (1)>
In the first embodiment described above, the P-phase readout period is terminated when the digital conversion of the reset level of all the pixel output values is completed, and the D-phase readout period for performing the digital conversion of the signal level of the pixel output value is started. The case is described as an example. However, it is not always necessary to change the frame rate, and when it is desired to fix the frame rate, it is not necessary to end the P-phase readout period even if the digital conversion of the reset levels of all the pixel output values is completed.
例えば、図6で示す様に、全ての画素出力値のリセットレベルのデジタル変換が終了した時点で、DAC3、カウンタ5、コンパレータ4及び負荷MOS6の動作を停止させ、この状態でP相読み出し期間を継続することで、消費電力の低減が実現することとなる。同様に、図6で示す様に、全ての画素出力値の信号レベルのデジタル変換が終了した時点で、DAC3、カウンタ、コンパレータ4及び負荷MOS6の動作を停止させ、この状態でD相読み出し期間を継続することで、消費電力の低減が実現することとなる。
For example, as shown in FIG. 6, when the digital conversion of the reset level of all the pixel output values is completed, the operations of the
<3.第1の実施の形態の変形例(2)>
上記した第1の実施の形態では、D相読み出し期間において、ランプ波Lは初期電圧値から減少させる場合を例に挙げて説明を行っている。しかしながら、一般に画素出力値のリセットレベルよりも画素出力値の信号レベルは大きい。従って、図7(a)で示す様にD相読み出し期間において、P相読み出し期間が打ち切られた際のランプ波Lの出力値から引き続いて減少させても良い。なお、この様な駆動方法を採用することによって、更にD相読み出し期間の短縮化が実現することとなる。
<3. Modification Example of First Embodiment (2)>
In the first embodiment described above, the case where the ramp wave L is decreased from the initial voltage value in the D phase readout period is described as an example. However, the signal level of the pixel output value is generally higher than the reset level of the pixel output value. Therefore, as shown in FIG. 7A, in the D-phase readout period, the output value of the ramp wave L when the P-phase readout period is terminated may be successively decreased. By adopting such a driving method, the D phase readout period can be further shortened.
ここで、上述の通り、一般に画素出力値のリセットレベルよりも画素出力値の信号レベルは大きいが、画素出力値のリセットレベルよりも画素出力値の信号レベルが小さな場合も考えられる。こういった場合には、図7(b)で示す様に、D相読み出し期間において、ランプ波Lが下がりきった後に初期電圧値からランプ波Lを減少させれば充分である。 Here, as described above, the signal level of the pixel output value is generally higher than the reset level of the pixel output value, but the signal level of the pixel output value may be lower than the reset level of the pixel output value. In such a case, as shown in FIG. 7 (b), it is sufficient to decrease the ramp wave L from the initial voltage value after the ramp wave L has fallen in the D phase readout period.
<4.第1の実施の形態の変形例(3)>
上記した第1の実施の形態では、ダウンカウントのランプ波を使用する場合を例に挙げて説明を行っているが、必ずしもダウンカウントである必要はなく、アップカウントのランプ波であっても良い。
<4. Modification Example (3) of First Embodiment>
In the first embodiment described above, a case where a down-count ramp wave is used is described as an example. However, the down-count ramp wave is not necessarily required, and an up-count ramp wave may be used. .
<5.第2の実施の形態>
上記した第1の実施の形態は、P相読み出し期間及びD相読み出し期間の終点の最適化を図ることによって、フレームレートの向上を実現することができるものである。ここで、第2の実施の形態では、P相読み出し期間及びD相読み出し期間の終点の最適化を図ると共に、ランプ波Lの初期電圧値の最適化を図ることによって、更なるフレームレートの向上を実現するものである。
<5. Second Embodiment>
In the first embodiment, the frame rate can be improved by optimizing the end points of the P-phase readout period and the D-phase readout period. Here, in the second embodiment, the end point of the P-phase readout period and the D-phase readout period is optimized, and the initial voltage value of the ramp wave L is optimized to further improve the frame rate. Is realized.
[撮像装置について]
図8は本発明を適用した撮像装置の他の一例であるCMOS型イメージセンサを説明するための模式図である。ここで示すCMOS型イメージセンサは、上記した第1の実施の形態のCMOS型イメージセンサに、メモリ8が付加された構成を採っている。
[Imaging device]
FIG. 8 is a schematic diagram for explaining a CMOS type image sensor which is another example of an imaging apparatus to which the present invention is applied. The CMOS image sensor shown here has a configuration in which a memory 8 is added to the CMOS image sensor of the first embodiment described above.
[メモリについて]
ここで、メモリ8には、先のタイミングで各ADCによってデジタル変換を行ったアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を記憶することが可能に構成されている。
[About memory]
Here, the memory 8 is configured to be able to store the voltage value of the analog signal indicating the maximum voltage value among the analog signals digitally converted by each ADC at the previous timing.
そして、メモリ8に記憶された電圧値よりも所定電圧だけ高い電圧値を初期電圧値(ランプ波スタート電圧値)とし、この初期電圧値から一定割合で減少するダウンカウントのランプ波がDAC3から出力されることとなる。
Then, a voltage value higher than the voltage value stored in the memory 8 by a predetermined voltage is set as an initial voltage value (ramp wave start voltage value), and a down-count ramp wave that decreases at a constant rate from the initial voltage value is output from the
[ランプ波について]
以下、図9を参照して上記した本発明を適用したCMOS型イメージセンサのDAC3で出力されるランプ波について説明を行う。ここで、図9中符号V(N−1)は第(N−1)行目の画素出力値(アナログ値)のうち、最大の電圧値を示す画素出力値を示しており、例えば、上記した第1の実施の形態の図5で示す画素出力値Vaに相当する画素出力値である。また、図中符号L(N−1)は第(N−1)行目の画素出力時のランプ波の波形を示し、図中符号LNは第N行目の画素出力時のランプ波の波形を示している。
[About the ramp wave]
A ramp wave output from the
更に、第(N−1)行目の画素出力値V(N−1)のリセットレベルの出力値をP(N−1)で示し、第(N−1)行目の画素出力値V(N−1)の信号レベルの出力値をD(N−1)で示している。 Further, the output value of the reset level of the pixel output value V (N−1) of the (N−1) th row is denoted by P (N−1) , and the pixel output value V ( N ) of the (N−1) th row. the output value of the signal levels of the N-1) are shown in D (N-1).
また、以下では、第(N−1)行目の画素で生成された信号電荷のアナログデジタル変換を行い、その後に、第N行目の画素で生成された信号電荷のアナログデジタル変換を行う場合を例に挙げて説明を行う。即ち、先のタイミングで第(N−1)行目の画素で生成された信号電荷のアナログデジタル変換がなされ、後のタイミングで第N行目の画素で生成された信号電荷のアナログデジタル変換がなされる場合を例に挙げて説明を行う。 In the following description, the analog / digital conversion of the signal charges generated in the pixels in the (N−1) th row is performed, and then the analog / digital conversion of the signal charges generated in the pixels in the Nth row is performed. An example will be described. That is, the analog / digital conversion of the signal charges generated in the pixels of the (N−1) th row is performed at the previous timing, and the analog / digital conversion of the signal charges generated in the pixels of the Nth row is performed at the later timing. The case where it is made is described as an example.
上記の様に構成されたDACでは、リセットレベルの出力値P(N−1)及び信号レベルの出力値D(N−1)がメモリ8に記憶され、メモリ8に記憶されたP(N−1)及びN(N−1)に基づいて第N行目の画素出力時のランプ波LNが生成されることとなる。 In the DAC configured as described above, the reset level output value P (N−1) and the signal level output value D (N−1) are stored in the memory 8, and the P (N− Based on 1) and N (N−1) , the ramp wave L N at the time of pixel output in the Nth row is generated.
具体的には、図9で示す様に、P(N−1)よりも所定電圧(d1)だけ大きな電圧値を初期電圧DPとし、この初期電圧値DPからダウンカウントを開始するランプ波を生成する。この様にして、第N行目の画素出力値のリセットレベルの出力値のデジタル変換期間(P相読み出し期間)のランプ波LNを生成する。また、D(N−1)よりも所定電圧(d2)だけ大きな電圧値を初期電圧DDとし、この初期電圧値DDからダウンカウントを開始するランプ波を生成する。この様にして、第N行目の画素出力値の信号レベルのデジタル変換期間(D相読み出し期間)のランプ波LNを生成する。 Specifically, as shown in Figure 9, a large voltage value predetermined voltage (d1) only than P (N-1) as an initial voltage D P, the ramp wave starts counting down from the initial voltage value D P Is generated. In this manner, the ramp wave LN of the digital conversion period (P-phase readout period) of the output value of the reset level of the pixel output value of the Nth row is generated. Moreover, a large voltage value predetermined voltage (d2) only than D (N-1) as an initial voltage D D, to generate a ramp wave that starts counting down from the initial voltage value D D. In this way, the ramp wave LN in the digital conversion period (D-phase readout period) of the signal level of the pixel output value in the Nth row is generated.
ここで、「所定電圧d1」は、先のタイミングでデジタル変換を行ったアナログ信号と後のタイミングでデジタル変換を行ったアナログ信号とのリセットレベルの差分として一般に考えられる電圧値である。そして、この様な所定電圧d1をP(N−1)と加算して初期電圧値DPが決定されている。従って、後のタイミングでデジタル変換を行ったアナログ信号は初期電圧値DP以下となると考えられる。 Here, the “predetermined voltage d1” is a voltage value generally considered as a difference in reset level between an analog signal that has been digitally converted at the previous timing and an analog signal that has been digitally converted at the later timing. The initial voltage value D P is determined such predetermined voltage d1 is added with P (N-1). Thus, the analog signal subjected to digital conversion at a timing later is considered to be less than the initial voltage value D P.
同様に、「所定電圧d2」は、先のタイミングでデジタル変換を行ったアナログ信号と後のタイミングでデジタル変換を行ったアナログ信号の信号レベルの差分として一般に考えられる電圧値である。そして、この様な所定電圧値d2をD(N−1)と加算して初期電圧値DDが決定されている。従って、後のタイミングでデジタル変換を行ったアナログ信号は初期電圧値DD以下となると考えられる。 Similarly, the “predetermined voltage d2” is a voltage value generally considered as a difference in signal level between an analog signal that has been digitally converted at the previous timing and an analog signal that has been digitally converted at the later timing. The initial voltage value D D is determined such predetermined voltage value d2 by adding a D (N-1). Thus, the analog signal subjected to digital conversion at a timing later is considered to be less than the initial voltage value D D.
[撮像装置の駆動方法について]
上記の様にして生成されたランプ波LNを利用するという点を除いては、上記した第1の実施の形態における撮像装置の駆動方法と同一であるために、ここでは撮像装置の駆動方法については省略する。
[Driving method of imaging apparatus]
Except for using the ramp wave LN generated as described above, this is the same as the driving method of the imaging device in the first embodiment described above. Is omitted.
本発明を適用したCMOS型イメージセンサでは、第N行目の画素出力値のデジタル変換時に利用するランプ波LNを生成するにあたって、第(N−1)行目の画素出力値から初期電圧値を決定しているために、更にアナログデジタル変換期間の短縮化が可能となる。
即ち、第(N−1)行目の画素出力値から第N行目の画素出力値の範囲を予測し、予測範囲を走査するランプ波LNを生成することによって、更にアナログデジタル変換期間の短縮化が可能となる。
In the CMOS image sensor to which the present invention is applied, when generating the ramp wave LN used at the time of digital conversion of the pixel output value of the Nth row, the initial voltage value is calculated from the pixel output value of the (N−1) th row. Therefore, the analog-digital conversion period can be further shortened.
That is, by predicting the range of the pixel output value of the Nth row from the pixel output value of the (N−1) th row and generating the ramp wave L N that scans the prediction range, the analog-digital conversion period is further increased. Shortening is possible.
ここで、第N行目の画素出力値VNをデジタル変換するにあたって、ランプ波L(N−1)を利用する場合は、画素出力値VNのリセットレベルのカウント値を決定するために図10(a)中符号T1で示すP相読み出し期間が必要となる。また、画素出力値VNの信号レベルのカウント値を決定するために図10(a)中符号T2で示すD相読み出し期間が必要となる。 Here, when the ramp wave L (N−1) is used for digital conversion of the pixel output value V N of the N-th row, the count value of the reset level of the pixel output value V N is determined. A P-phase readout period indicated by reference numeral T1 in 10 (a) is required. Moreover, D-phase readout period shown in FIG. 10 (a) Medium code T2 to determine the count value of the signal level of the pixel output value V N is required.
なお、「第N行目の画素出力値VNをデジタル変換するにあたって、ランプ波L(N−1)を利用する場合」とは、第(N−1)行目の画素出力値から第N行目の画素出力値の範囲を予測しない場合を意味している。 Note that “when the ramp wave L (N−1) is used for digital conversion of the pixel output value V N of the Nth row” means that the pixel output value of the (N−1) th row is Nth. This means that the range of pixel output values in the row is not predicted.
これに対して、第N行目の画素出力値VNをデジタル変換するにあたって、ランプ波LNを利用する場合は、画素出力値VNのリセットレベルのカウント値を決定するために図10(b)中符号T3で示すP相読み出し期間で良い。また、画素出力値VNの信号レベルのカウント値を決定するために図10(b)中符号T4で示すD相読み出し期間で良い。 In contrast, when a digital conversion of the N-th row of the pixel output value V N, when using the ramp L N is 10 in order to determine the count value of the reset level of the pixel output value V N ( b) The P-phase readout period indicated by the middle code T3 is sufficient. Further, in order to determine the count value of the signal level of the pixel output value V N , a D-phase readout period indicated by a symbol T4 in FIG.
なお、「第N行目の画素出力値VNをデジタル変換するにあたって、ランプ波LNを利用する場合」とは、第(N−1)行目の画素出力値から第N行目の画素出力値の範囲を予測する場合を意味している。 Note that “when the ramp wave L N is used for digital conversion of the pixel output value V N in the N-th row” means that the pixel in the N-th row from the pixel output value in the (N−1) -th row. This means that the range of output values is predicted.
ここで、第N行目の画素出力値のリセットレベルが予測範囲(d1)以上に高電圧であり、初期電圧値DPよりも高い電圧値であった場合には、ランプ波LNとの交点が存在しないこととなり、リセットレベルのカウント値が決定できないこととなる。
かかる場合には、DAC3の最大電圧値(>初期電圧値)からダウンカウントのランプ波を出力することでリセットレベルとの交点を検出すべく対応すれば充分である。
Here, a first N-th row of the reset level is a high voltage to the predicted range (d1) or more pixel output values, when was a voltage value higher than the initial voltage value D P is the ramp L N There will be no intersection, and the count value of the reset level cannot be determined.
In such a case, it is sufficient to take measures to detect the intersection with the reset level by outputting a down-count ramp wave from the maximum voltage value (> initial voltage value) of the
同様に、第N行目の画素出力値の信号レベルが予測範囲(d2)以上に高電圧であり、初期電圧値DDよりも高い電圧値であった場合には、ランプ波LNとの交点が存在しないこととなり、信号レベルのカウント値が決定できないこととなる。
かかる場合には、DAC3の最大電圧値(>初期電圧値)からダウンカウントのランプ波を出力することで信号レベルとの交点を検出すべく対応すれば充分である。
Similarly, the signal level of the N-th row of the pixel output value is a high voltage to the expected range (d2) above, if a voltage higher than the initial voltage value D D is the ramp L N There will be no intersection, and the count value of the signal level cannot be determined.
In such a case, it is sufficient to take measures to detect the intersection with the signal level by outputting a down-count ramp wave from the maximum voltage value (> initial voltage value) of the
具体的には、図11で示す様に、第N行目の画素出力値の信号レベルをデジタル変換するために、図11中符号t5で示すタイミングでランプ波の減少を開始し、ランプ波と信号レベルとの交点が見つからないままDACの最小電圧値に達したとする。かかる場合には、DACの最大電圧値からダウンカウントのランプ波を出力する。こうすることによって、ランプ波と信号レベルとの交点Dが見つかり、第N行目の画素出力値の信号レベルのカウント値が決定することとなる。 Specifically, as shown in FIG. 11, in order to digitally convert the signal level of the pixel output value in the Nth row, the ramp wave starts to decrease at the timing indicated by reference numeral t5 in FIG. Assume that the minimum voltage value of the DAC is reached without finding an intersection with the signal level. In such a case, a down-count ramp wave is output from the maximum voltage value of the DAC. By doing so, the intersection D between the ramp wave and the signal level is found, and the count value of the signal level of the pixel output value in the Nth row is determined.
<6.第2の実施の形態の変形例>
上記した第2の実施の形態では、メモリ8に先のタイミングで各ADCによってデジタル変換を行ったアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を記憶する場合を例に挙げて説明を行っている。しかしながら、先のタイミングでデジタル変換を行ったアナログ信号を基準として後のタイミングのランプ波が生成できれば充分であり、メモリ8に初期電圧値を記憶可能に構成しても良い。即ち、最大の電圧値を示すアナログ信号の電圧値に所定電圧d1やd2を加算した初期電圧値DPやDDを記憶可能に構成しても良い。
<6. Modification of Second Embodiment>
In the second embodiment described above, the case where the memory 8 stores the voltage value of the analog signal indicating the maximum voltage value among the analog signals digitally converted by each ADC at the previous timing is taken as an example. I am explaining. However, it is sufficient that a ramp wave at a later timing can be generated with reference to an analog signal that has been digitally converted at the earlier timing, and the initial voltage value may be stored in the memory 8. That may be configured to initial voltage value D P and D D obtained by adding a predetermined voltage d1 and d2 to the voltage value of the analog signal indicative of the maximum voltage value to be stored.
また、上記した第2の実施の形態では、先のタイミングで第(N−1)行目の画素で生成された信号電荷が読み出され、後のタイミングで第N行目の画素で生成された信号電荷が読み出される場合を例に挙げて説明を行っている。しかしながら、必ずしも第(N−1)行目の画素で生成された信号電荷が先のタイミングで読み出される必要はない。従って、先のタイミングで第N行目の画素で生成された信号電荷が読み出され、後のタイミングで第(N−1)行目の画素で生成された信号電荷が読み出されても良い。 In the second embodiment described above, the signal charges generated by the pixels in the (N−1) th row at the previous timing are read out and generated by the pixels in the Nth row at the later timing. The case where the signal charges are read is described as an example. However, the signal charges generated by the pixels in the (N−1) th row are not necessarily read out at the previous timing. Therefore, the signal charge generated at the pixel in the Nth row at the previous timing may be read out, and the signal charge generated at the pixel at the (N−1) th row at the later timing may be read out. .
更に、上記した第2の実施の形態では、第(N−1)行目に属する画素と第N行目に属する画素といった具合に、隣接する画素を対象として後のタイミングでデジタル変換されるアナログ信号の範囲を予測する場合を例に挙げて説明を行っている。しかしながら、必ずしも隣接する画素に基づいてアナログ信号の範囲を予測する必要はなく、第(N−3)行目に属する画素と第N行目に属する画素といった具合に、隣接しない画素に基づいてアナログ信号の範囲を予測しても良い。但し、隣接する2画素の場合には、一般に差分が小さいと考えられるが故に、隣接する画素に基づいてアナログ信号の範囲を予測した方がアナログデジタル変換期間のより一層の短縮化が期待できるものである。 Furthermore, in the second embodiment described above, an analog that is digitally converted at a later timing with respect to adjacent pixels, such as a pixel belonging to the (N-1) th row and a pixel belonging to the Nth row. The case where the signal range is predicted is described as an example. However, it is not always necessary to predict the range of the analog signal based on adjacent pixels. For example, a pixel belonging to the (N-3) th row and a pixel belonging to the Nth row can be analog based on non-adjacent pixels. The signal range may be predicted. However, in the case of two adjacent pixels, since it is generally considered that the difference is small, the analog-digital conversion period can be expected to be further shortened by predicting the range of the analog signal based on the adjacent pixels. It is.
また、上記した第2の実施の形態では、上述の様に、第(N−1)行目に属する画素と第N行目に属する画素といった具合に、同一フレーム内の画素を対象としてアナログ信号の予測を行う場合を例に挙げて説明を行っている。しかしながら、必ずしも同一フレーム内の画素を対象とする必要はなく、例えば、同一画素における先のフレームのアナログ信号に基づいて、同一画素における後のフレームのアナログ信号を予測しても良い。 In the second embodiment described above, as described above, an analog signal for pixels in the same frame, such as a pixel belonging to the (N−1) th row and a pixel belonging to the Nth row, is used. The case where the prediction is performed is described as an example. However, it is not always necessary to target pixels in the same frame. For example, an analog signal in a subsequent frame in the same pixel may be predicted based on an analog signal in a previous frame in the same pixel.
また、上記した第2の実施の形態では、ダウンカウントのランプ波を使用する場合を例に挙げて説明を行っているが、必ずしもダウンカウントである必要はなく、アップカウントのランプ波であっても良い。なお、アップカウントのランプ波を用いる場合には、先のタイミングでデジタル変換されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧とする。 In the second embodiment described above, the case where a down-count ramp wave is used is described as an example. However, it is not always necessary to use a down-count ramp wave. Also good. When an up-count ramp wave is used, a voltage value that is smaller by a predetermined voltage than the voltage value of the analog signal indicating the minimum voltage value among the analog signals digitally converted at the previous timing is set as the initial voltage. .
<7.第3の実施の形態>
[カメラの構成]
図12は本発明を適用したカメラの一例であるCMOS型カメラ50を説明するための模式図であり、ここで示すCMOS型カメラ50は、上記した第1の実施の形態のCMOS型イメージセンサを撮像デバイスとして用いたものである。
<7. Third Embodiment>
[Camera configuration]
FIG. 12 is a schematic view for explaining a
本発明を適用したCMOS型カメラ50では、光はレンズ51等の光学系及びメカニカルシャッタ52を経てCMOS型イメージセンサ53の撮像エリアに入射することとなる。なお、メカニカルシャッタ52は、CMOS型固体撮像装置53の撮像エリアへの光の入射を遮断して露光期間を決めるためのものである。
In the
ここで、CMOS型イメージセンサ53は、上記した第1の実施の形態に係るCMOS型イメージセンサが用いられる。
Here, as the
また、CMOS型イメージセンサ53の出力信号は、次段の信号処理装置(DSP:Digital Signal Processor)55によって、自動ホワイトバランス調整等の種々の信号処理が行われた後、撮像信号として外部に導出されることとなる。なお、メカニカルシャッタ52の開閉制御、DSP55の制御等は中央演算装置(CPU)56によって行われることとなる。
The output signal of the CMOS
本発明を適用したCMOS型カメラ50では、上述した本発明を適用したCMOS型イメージセンサを採用しているために、P相読み出し期間及びD相読み出し期間の短縮化が実現し、結果としてアナログデジタル変換期間の短縮化が実現することとなる。
Since the
1 ADC
4 コンパレータ
5 カウンタ
6 MOSトランジスタ
8 メモリ
9 判定回路
11 光電変換素子
12 転送トランジスタ
13 リセットトランジスタ
14 増幅トランジスタ
15 選択トランジスタ
16 FD部
17 転送制御線
18 リセット制御線
19 選択制御線
21 画素
22 画素アレイ部
23 垂直走査回路
24 カラム信号処理部
25 水平信号線
26 水平走査回路
30 垂直信号線
31 定電流源
50 CMOS型カメラ
51 レンズ
52 メカニカルシャッタ
53 CMOS型イメージセンサ
55 DSP
56 CPU
131 p型基板
132、133、134 n型拡散領域
135、136 ゲート電極
137 遮光層
1 ADC
56 CPU
131 p-
Claims (16)
各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、
全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える
アナログデジタル変換装置。 A comparison unit that is provided corresponding to each analog signal converted into a digital signal and compares the voltage value of the analog signal converted into the digital signal with the voltage value of a predetermined reference signal;
A counter that is provided corresponding to each comparison unit and counts a count value at the time when the comparison process by the comparison unit is completed;
An analog-to-digital conversion apparatus comprising: a determination unit that determines when all the comparison units have completed the comparison process.
前記比較部は、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項1に記載のアナログデジタル変換装置。 Generates a down-count reference signal with a voltage value that is a predetermined voltage higher than the voltage value of the analog signal indicating the maximum voltage value among the plurality of analog signals converted into digital signals at the previous timing. Alternatively, an up-count reference signal is generated with a voltage value that is a predetermined voltage lower than the analog signal indicating the minimum voltage value among a plurality of analog signals converted into digital signals at the previous timing as an initial voltage value. A reference signal generator,
2. The analog-to-digital converter according to claim 1, wherein the comparison unit compares a voltage value of an analog signal converted into a digital signal at a later timing with a voltage value of a reference signal generated by the reference signal generation unit. .
請求項2に記載のアナログデジタル変換装置。 When the reference signal generation unit does not complete the comparison process by the comparison unit even if the down-count reference signal reaches the minimum voltage value, the reference signal generation unit calculates the reference signal for the down-count from the maximum voltage value of the reference signal generation unit. Or when the comparison process by the comparison unit is not completed even when the up-count reference signal reaches the maximum voltage value, the up-count reference signal is calculated from the minimum voltage value of the reference signal generation unit. The analog-digital conversion device according to claim 2 to be generated.
該電圧値記憶部に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部を備え、
前記比較部は、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項1に記載のアナログデジタル変換装置。 Among the plurality of analog signals converted into digital signals at the previous timing, the voltage value of the analog signal indicating the maximum voltage value is stored as the maximum voltage value, or the plurality of analog signals converted into digital signals at the previous timing Among analog signals, a voltage value storage unit that stores a voltage value of an analog signal indicating a minimum voltage value as a minimum voltage value;
A reference signal for down-counting with a voltage value that is larger than the maximum voltage value stored in the voltage value storage unit by a predetermined voltage as an initial voltage value is generated, or the minimum voltage stored in the voltage value storage unit A reference signal generation unit that generates a reference signal of up-count with a voltage value smaller than a value by a predetermined voltage as an initial voltage value;
2. The analog-to-digital converter according to claim 1, wherein the comparison unit compares a voltage value of an analog signal converted into a digital signal at a later timing with a voltage value of a reference signal generated by the reference signal generation unit. .
該電圧値記憶部に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部を備え、
前記比較部は、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項1に記載のデジタルアナログ変換装置。 Among the plurality of analog signals converted into digital signals at the previous timing, a voltage value that is larger than the voltage value of the analog signal indicating the maximum voltage value by a predetermined voltage is stored as the maximum voltage value, or at the previous timing Among a plurality of analog signals converted into digital signals, a voltage value storage unit that stores a voltage value smaller than the voltage value of the analog signal indicating the minimum voltage value by a predetermined voltage as the minimum voltage value;
A reference signal for down-counting using the maximum voltage value stored in the voltage value storage unit as an initial voltage value is generated, or up using the minimum voltage value stored in the voltage value storage unit as an initial voltage value. A reference signal generator for generating a reference signal for counting,
The digital-analog converter according to claim 1, wherein the comparison unit compares a voltage value of an analog signal that is converted into a digital signal at a later timing with a voltage value of a reference signal generated by the reference signal generation unit. .
それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、
全ての比較工程が完了した時点を判定する判定工程とを備える
アナログデジタル変換方法。 A comparison step of comparing the voltage value of each analog signal converted into a digital signal with a predetermined reference signal;
A count counting step for counting the count value at the time when each comparison step is completed;
An analog-to-digital conversion method comprising: a determination step of determining when all the comparison steps are completed.
請求項6に記載のアナログデジタル変換方法。 The comparison step or the count counting step at the time when it is determined that all the comparison steps are completed by the determination step, or when a predetermined period has elapsed from the time when it is determined that all the comparison steps are completed by the determination step. The analog-to-digital conversion method according to claim 6, wherein at least one of the two is stopped.
請求項6に記載のアナログデジタル変換方法。 The comparison step and the count counting step at the time when it is determined that all the comparison steps are completed by the determination step or when a predetermined period has elapsed from the time when it is determined that all the comparison steps are completed by the determination step. The analog-digital conversion method according to claim 6.
読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、
各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、
全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える
撮像装置。 A pixel array unit in which pixels that accumulate analog signals corresponding to incident light are arranged in a matrix;
A comparison unit that is provided corresponding to each pixel to be read, and that compares the voltage value of the analog signal generated by the pixel from which the reading has been performed with the voltage value of a predetermined reference signal;
A counter that is provided corresponding to each comparison unit and counts a count value at the time when the comparison process by the comparison unit is completed;
An imaging apparatus comprising: a determination unit that determines a point in time when all the comparison units have completed the comparison process.
前記比較部は、後のタイミングで読み出しが行われた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項9に記載の撮像装置。 Down-count reference with an initial voltage value that is a predetermined voltage higher than the voltage value of the analog signal indicating the maximum voltage value among the analog signals generated by a plurality of pixels that have been read at the previous timing The initial voltage is a voltage value that is smaller than the voltage value of the analog signal indicating the minimum voltage value among the analog signals generated by a plurality of pixels that have generated signals or read at the previous timing. A reference signal generation unit that generates a reference signal of an upcount as a value,
The comparison unit according to claim 9, wherein the comparison unit compares the voltage value of the analog signal generated by the pixel that has been read out at a later timing with the voltage value of the reference signal generated by the reference signal generation unit. Imaging device.
該電圧値記憶部に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部とを備え、
前記比較部は、後のタイミングで読み出しが行われた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項9に記載の撮像装置。 Of the analog signals generated by the plurality of pixels read out at the previous timing, the voltage value of the analog signal indicating the maximum voltage value is stored as the maximum voltage value, or read out at the previous timing. Among the analog signals generated by the plurality of pixels, a voltage value storage unit that stores the voltage value of the analog signal indicating the minimum voltage value as the minimum voltage value;
A reference signal for down-counting with a voltage value that is larger than the maximum voltage value stored in the voltage value storage unit by a predetermined voltage as an initial voltage value is generated, or the minimum voltage stored in the voltage value storage unit A reference signal generation unit that generates a reference signal of an upcount with a voltage value that is smaller than the value by a predetermined voltage as an initial voltage value,
The comparison unit according to claim 9, wherein the comparison unit compares the voltage value of the analog signal generated by the pixel that has been read out at a later timing with the voltage value of the reference signal generated by the reference signal generation unit. Imaging device.
該電圧値記憶部に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部とを備え、
前記比較部は、後のタイミングで読み出しが行われた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項9に記載の撮像装置。 Among analog signals generated by a plurality of pixels that have been read at the previous timing, store a voltage value that is larger than the voltage value of the analog signal indicating the maximum voltage value by a predetermined voltage as the maximum voltage value, or Voltage value storage that stores, as a minimum voltage value, a voltage value that is smaller than a voltage value of an analog signal indicating the minimum voltage value among analog signals generated by a plurality of pixels that have been read at the previous timing by a predetermined voltage And
A reference signal for down-counting using the maximum voltage value stored in the voltage value storage unit as an initial voltage value is generated, or up using the minimum voltage value stored in the voltage value storage unit as an initial voltage value. A reference signal generator for generating a reference signal for counting,
The comparison unit according to claim 9, wherein the comparison unit compares the voltage value of the analog signal generated by the pixel that has been read out at a later timing with the voltage value of the reference signal generated by the reference signal generation unit. Imaging device.
請求項10、請求項11または請求項12に記載の撮像装置。 The imaging device according to claim 10, wherein the pixel that has been read at a later timing is adjacent to the pixel that has been read at a previous timing.
請求項10、請求項11または請求項12に記載の撮像装置。 The imaging device according to claim 10, 11 or 12, wherein a pixel that has been read at a previous timing and a pixel that has been read at a later timing are the same pixel.
読み出しが行われた前記画素で生成されたアナログ信号の電圧値と、所定の参照信号とを比較する比較工程と、
それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、
全ての比較工程が完了した時点を判定する判定工程とを備える
撮像装置の駆動方法。 An accumulation step of accumulating analog signals according to incident light in pixels arranged in a matrix;
A comparison step of comparing the voltage value of the analog signal generated in the pixel that has been read out with a predetermined reference signal;
A count counting step for counting the count value at the time when each comparison step is completed;
And a determination step of determining when all the comparison steps are completed.
該画素アレイ部に入射光を導く光学系と、
読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、
各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、
全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える
カメラ。 A pixel array unit in which pixels that accumulate analog signals corresponding to incident light are arranged in a matrix;
An optical system for guiding incident light to the pixel array unit;
A comparison unit that is provided corresponding to each pixel to be read, and that compares the voltage value of the analog signal generated by the pixel from which the reading has been performed with the voltage value of a predetermined reference signal;
A counter that is provided corresponding to each comparison unit and counts a count value at the time when the comparison process by the comparison unit is completed;
A determination unit that determines a point in time when all the comparison units have completed the comparison process.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327145A JP4636174B2 (en) | 2008-12-24 | 2008-12-24 | Analog-digital conversion device, analog-digital conversion method, imaging device, driving method thereof, and camera |
US12/458,052 US8253809B2 (en) | 2008-08-27 | 2009-06-30 | Analog-digital converter, analog-digital conversion method, image pickup device, method of driving the same, and camera |
US13/596,742 US8730363B2 (en) | 2008-08-27 | 2012-08-28 | Analog-digital converter, analog-digital conversion method, image pickup device, method of driving the same, and camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327145A JP4636174B2 (en) | 2008-12-24 | 2008-12-24 | Analog-digital conversion device, analog-digital conversion method, imaging device, driving method thereof, and camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153981A JP2010153981A (en) | 2010-07-08 |
JP4636174B2 true JP4636174B2 (en) | 2011-02-23 |
Family
ID=42572595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327145A Expired - Fee Related JP4636174B2 (en) | 2008-08-27 | 2008-12-24 | Analog-digital conversion device, analog-digital conversion method, imaging device, driving method thereof, and camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4636174B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012026097A1 (en) * | 2010-08-24 | 2012-03-01 | パナソニック株式会社 | Solid-state imaging device and imaging system |
TWI583195B (en) | 2012-07-06 | 2017-05-11 | 新力股份有限公司 | A solid-state imaging device and a solid-state imaging device, and an electronic device |
JP6314477B2 (en) * | 2013-12-26 | 2018-04-25 | ソニー株式会社 | Electronic devices |
WO2015190258A1 (en) * | 2014-06-11 | 2015-12-17 | 凸版印刷株式会社 | Current driving device and driving method for current driving device |
WO2020177125A1 (en) * | 2019-03-07 | 2020-09-10 | Huawei Technologies Co., Ltd. | Method for multiple analog-to-digital conversion |
CN112261327B (en) * | 2020-11-13 | 2024-09-06 | 中国科学院高能物理研究所 | Pixel detector and distributed front-end analog-to-digital conversion and readout circuit and method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09200052A (en) * | 1996-01-16 | 1997-07-31 | Meidensha Corp | A/d converter |
JP2010028624A (en) * | 2008-07-23 | 2010-02-04 | Sony Corp | Analog-digital converter, analog-digital conversion method, and imaging device and method for driving the same |
JP2010056707A (en) * | 2008-08-27 | 2010-03-11 | Sony Corp | Analog/digital converter, analog/digital conversion method, imaging device, and driving method thereof |
-
2008
- 2008-12-24 JP JP2008327145A patent/JP4636174B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09200052A (en) * | 1996-01-16 | 1997-07-31 | Meidensha Corp | A/d converter |
JP2010028624A (en) * | 2008-07-23 | 2010-02-04 | Sony Corp | Analog-digital converter, analog-digital conversion method, and imaging device and method for driving the same |
JP2010056707A (en) * | 2008-08-27 | 2010-03-11 | Sony Corp | Analog/digital converter, analog/digital conversion method, imaging device, and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2010153981A (en) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8253809B2 (en) | Analog-digital converter, analog-digital conversion method, image pickup device, method of driving the same, and camera | |
JP4529834B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
JP4720310B2 (en) | Solid-state imaging device, AD conversion method in solid-state imaging device, and imaging device | |
JP4389959B2 (en) | Solid-state imaging device, signal processing method for solid-state imaging device, and imaging device | |
JP4363390B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
KR101461155B1 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
TW200833097A (en) | Solid state imaging device, drive method of solid state imaging device, and imaging device | |
JP2011223270A (en) | Solid-state image pickup device and control action therefor | |
JP5806539B2 (en) | Solid-state imaging device | |
US9826185B2 (en) | High signal to noise ratio of image based on signals with different sensitivities | |
TW200810543A (en) | Solid-state image-pickup device, camera system, and method for driving same | |
JP4636174B2 (en) | Analog-digital conversion device, analog-digital conversion method, imaging device, driving method thereof, and camera | |
JP6589868B2 (en) | Solid-state imaging device and electronic device | |
KR20100118772A (en) | Image sensor including a means for removing a noise, image pickup device having the same, and method thereof | |
JP2011015365A (en) | Solid-state image capturing device, and driving method | |
JP6384546B2 (en) | Solid-state imaging device and electronic apparatus | |
JP4535182B2 (en) | ANALOG / DIGITAL CONVERTER, ANALOG / DIGITAL CONVERTING METHOD, IMAGING DEVICE, AND ITS DRIVING METHOD | |
KR20110015499A (en) | Solid-state imaging element and camera system | |
JP2010028624A (en) | Analog-digital converter, analog-digital conversion method, and imaging device and method for driving the same | |
US11558575B2 (en) | Analog-to-digital converter having reference signal, image sensor, and image capturing apparatus | |
KR101209506B1 (en) | CMOS image sensor and operating method thereof | |
JP2010062965A (en) | Solid imaging device and camera | |
JP2013197697A (en) | Solid-state image pickup device and electronic apparatus | |
JP2011176761A (en) | Solid-state imaging apparatus and camera system | |
JP2007324873A (en) | Solid-state imaging apparatus, and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |