JP4635016B2

JP4635016B2 - 情報処理装置およびインター予測モード判定方法

Info

Publication number: JP4635016B2
Application number: JP2007036846A
Authority: JP
Inventors: 達朗藤澤; 義浩菊池; 裕司川島; 真吾鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-02-16
Filing date: 2007-02-16
Publication date: 2011-02-16
Anticipated expiration: 2027-02-16
Also published as: US20080198928A1; JP2008205627A; US8737482B2

Description

この発明は、例えばパーソナルコンピュータなどの情報処理装置に適用して好適な動画像の符号化技術に関する。

近年、動画像をソフトウェアによって符号化するソフトウェアエンコーダを搭載するパーソナルコンピュータが普及し始めている。また、最近では、次世代の動画像圧縮符号化技術として、Ｈ．２６４／ＡＶＣ（Advanced Video Coding）規格が注目されている。このＨ．２６４／ＡＶＣ規格は、ＭＰＥＧ２やＭＰＥＧ４のような従来の圧縮符号化技術よりも高能率の圧縮符号化技術である。このため、Ｈ．２６４／ＡＶＣ規格に対応するエンコード処理においては、ＭＰＥＧ２やＭＰＥＧ４のような従来の圧縮符号化技術よりも多くの処理量が必要とされる。このようなことから、これまでも、動画像のエンコード処理量を低減するための提案等が種々なされている（例えば特許文献１等参照）。
特開２００６−２５０７７号公報

Ｈ．２６４／ＡＶＣ規格に対応するエンコード処理では、マクロブロック毎の予測モードの判定の処理量が多い。特に、ハイプロファイル（HP:High Profile）では、インター予測において、予測モードのブロックサイズが８画素×８画素以上の場合、４画素×４画素のブロックサイズのＤＣＴ（Discrete Cosine Transform）、８画素×８画素のブロックサイズのＤＣＴのいずれかから最適な方を選択可能となったことで、（実質的に、予測モード数×２の予測モードが存在することになり）当該インター予測の予測モード判定に要する処理量が、予測モード候補数に比例して増大する。このため、例えば画質劣化等を抑止しつつ、この予測モード判定を効率的に行う仕組みが強く望まれる。

この発明は、このような事情を考慮してなされたものであり、インター予測の予測モード判定を効率的に行うことを可能とした情報処理装置およびインター予測モード判定方法を提供することを目的とする。

前述した目的を達成するために、この発明の情報処理装置は、動画像信号を符号化する情報処理装置であって、符号化対象画面を分割したマクロブロックに対して、互いに異なるブロックサイズを処理単位とする複数種類のインター予測モードの中のいずれかのインター予測モードを用いて予測信号を生成するインター予測手段と、前記インター予測手段が生成した予測信号と前記マクロブロックの画像信号との間の予測残差信号を、互いに異なるブロックサイズを処理単位とする複数種類のＤＣＴ（Discrete Cosine Transform）の中のいずれかのＤＣＴを用いて直交変換する変換手段と、前記マクロブロック毎に、前記インター予測手段が用いるインター予測モードと前記変換手段が用いるＤＣＴとの組み合わせを、前記複数種類のインター予測モードと前記複数種類のＤＣＴとの中から判定するインター予測モード判定手段と、を具備し、前記インター予測モード判定手段は、前記複数種類のＤＣＴの中の特定種のＤＣＴを対象として、前記複数種類のインター予測モードの中から所定数のインター予測モードを選択する第１の選択手段と、前記第１の選択手段が選択した前記所定数のインター予測モードと前記複数種類のＤＣＴとの中から１つのインター予測モードおよびＤＣＴの組み合わせを選択する第２の選択手段と、を有することを特徴とする。

また、この発明のインター予測モード判定方法は、符号化対象画面を分割したマクロブロックに対して、互いに異なるブロックサイズを処理単位とする複数種類のインター予測モードの中のいずれかのインター予測モードを用いて予測信号を生成するインター予測手段と、前記インター予測手段が生成した予測信号と前記マクロブロックの画像信号との間の予測残差信号を、互いに異なるブロックサイズを処理単位とする複数種類のＤＣＴ（Discrete Cosine Transform）の中のいずれかのＤＣＴを用いて直交変換する変換手段とを具備し、動画像信号を符号化する情報処理装置のインター予測モード判定方法であって、前記マクロブロック毎に、前記複数種類のＤＣＴの中の特定種のＤＣＴを対象として、前記複数種類のインター予測モードの中から所定数のインター予測モードを選択し、前記選択した前記所定数のインター予測モードと前記複数種類のＤＣＴとの中から１つのインター予測モードおよびＤＣＴの組み合わせを選択し、この組み合わせを、前記複数種類のインター予測モードと前記複数種類のＤＣＴとの中で前記インター予測手段が用いるインター予測モードと前記変換手段が用いるＤＣＴとの組み合わせであると判定する、ことを特徴とする。

この発明によれば、インター予測の予測モード判定を効率的に行うことを可能とした情報処理装置およびインター予測モード判定方法を提供できる。

以下、図面を参照して、この発明の一実施形態を説明する。図１には、本実施形態に係る情報処理装置の構成例が示されている。この情報処理装置は、例えばバッテリ駆動可能なノートブック型パーソナルコンピュータ等として実現されている。

図１に示すように、このコンピュータは、ＣＰＵ１１、ノースブリッジ１２、主メモリ１３、グラフィックスコントローラ１４、ＶＲＡＭ１４Ａ、ＬＣＤ１５、サウスブリッジ１６、ＢＩＯＳ−ＲＯＭ１７、ＨＤＤ１８、ＨＤＤＶＤ１９、サウンドコントローラ２０、スピーカ２１、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２、キーボード２３、タッチパッド２４、電源回路２５、バッテリ２６およびネットワークコントローラ２７等を備えている。

ＣＰＵ１１は、本コンピュータ内の各部の動作を制御するプロセッサである。ＣＰＵ１１は、ＨＤＤ１８から主メモリ１３にロードされるオペレーティングシステム（ＯＳ）１００や、このＯＳ１００の制御下で動作する、ユーティリティを含む各種アプリケーションプログラムを実行する。この各種アプリケーションプログラムの中には、ビデオエンコーダアプリケーション２００が含まれている。ビデオエンコーダアプリケーション２００は、動画像を符号化するためのソフトウェアであり、Ｈ．２６４／ＡＶＣ規格に対応するソフトウェアエンコーダとして動作する。また、ＣＰＵ１１は、ＢＩＯＳ−ＲＯＭ１７に格納されたＢＩＯＳも実行する。ＢＩＯＳは、各種ハードウェア制御のためのプログラムである。

ノースブリッジ１２は、ＣＰＵ１１のローカルバスとサウスブリッジ１６との間を接続するブリッジデバイスである。ノースブリッジ１２は、バスを介してグラフィックスコントローラ１４との通信を実行する機能を有しており、また、主メモリ１３をアクセス制御するメモリコントローラも内蔵されている。グラフィックスコントローラ１４は、本コンピュータのディスプレイモニタとして使用されるＬＣＤ１５を制御する表示コントローラである。グラフィックスコントローラ１４は、ＶＲＡＭ１４Ａに書き込まれた画像データからＬＣＤ１５に送出すべき表示信号を生成する。

サウスブリッジ１６は、ＰＣＩバスおよびＬＰＣバス上の各種デバイスを制御するコントローラである。また、このサウスブリッジ１６には、ＢＩＯＳ−ＲＯＭ１７、ＨＤＤ１８、ＨＤＤＶＤ１９およびサウンドコントローラ２０が直接的に接続され、これらを制御する機能も有している。サウンドコントローラ２０は、スピーカ２１を制御する音源コントローラである。

ＥＣ／ＫＢＣ２２は、電力管理のためのエンベデッドコントローラと、キーボード２３およびタッチパッド２４を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。ＥＣ／ＫＢＣ２２は、電源回路２５と協働して、バッテリ２６または外部ＡＣ電源からの電力を各部に供給制御する。そして、ネットワークコントローラ２７は、例えばインターネットなどの外部ネットワークとの通信を実行する通信装置である。

次に、図２を参照して、このようなハードウェア構成の本コンピュータ上で動作するビデオエンコーダアプリケーション２００によって実現されるソフトウェアエンコーダの機能構成を説明する。

ビデオエンコーダアプリケーション２００によるエンコード処理は、Ｈ．２６４／ＡＶＣ規格に対応しており、図示のように、ビデオエンコーダアプリケーション２００は、入力部２０１、ＤＣＴ・量子化部２０２、エントロピー符号化部２０３、逆量子化・逆ＤＣＴ部２０４部、イントラ予測部２０５、デブロッキングフィルタ２０６、フレームメモリ２０７、動き検出部２０８、インター予測部２０９、予測モード判定部２１０、可算器２１１，２１２等を備えている。

ビデオエンコーダアプリケーション２００は、入力部２０１から入力される各画面（ピクチャ）の符号化を、例えば１６×１６画素のマクロブロック単位で実行する。予測モード判定部２１０は、このマクロブロックごとに、フレーム内予測符号化モード（イントラ予測モード）および動き補償フレーム間予測符号化モード（インター予測モード）のいずれか一方を選択するものである。図３は、この予測モード判定部２１０の機能ブロックを示している。

図３に示すように、予測モード判定部２１０は、イントラ予測モード判定部２１０１、インター予測モード判定部２１０２およびイントラ・インター予測モード判定部２１０３を備えている。

イントラ予測モードおよびインター予測モードのいずれにも、各マクロブロック毎に選択し得る複数の予測モード候補が存在しており、第１に、イントラ予測モード判定部２１０１およびインター予測モード判定部２１０２のそれぞれが、この複数の予測モード候補の中から最もコストの優れた（符号量の少ない）予測モード候補を選択する。そして、第２に、イントラ・インター予測モード判定部２１０３が、イントラ予測モード判定部２１０１およびインター予測モード判定部２１０２がそれぞれ選択した２つの予測モード候補を比較して、よりコストの優れた方の予測モード、即ち、イントラ予測モードおよびインター予測モードのいずれか一方を最終的に選択する。

ところで、Ｈ．２６４／ＡＶＣ規格のハイプロファイルでは、インター予測において、予測モードのブロックサイズが８画素×８画素以上の場合、４画素×４画素のブロックサイズのＤＣＴ、８画素×８画素のブロックサイズのＤＣＴのいずれかから最適な方を選択可能となっている。従って、仮に、ある規格において、ｍ種類の予測モードが存在し、かつ、ｎ種類のＤＣＴが選択可能である場合、図４に示すように、インター予測だけでｍ×ｎ個の予測モード候補が実質的に存在することとなる。このような状況において、何らの工夫も凝らさずに、すべての予測モード候補について評価を行い最適な予測モード候補を選択するとしたならば、当該インター予測の予測モード判定に要する処理量が膨大となってしまう。そこで、本コンピュータのインター予測モード判定部２１０２は、例えば画質劣化等を抑制しつつ、この予測モード判定を効率的に行う仕組みを備えたものであり、以下、この点について詳述する。

なお、図２に機能構成が示されるソフトウェアエンコーダは、イントラ予測符号化モード時においては、イントラ予測部２０５が、符号化対象画面（ピクチャ）から予測信号ｓ１を生成し、符号化対象画面（ピクチャ）からこの予測信号ｓ１を引いた予測誤差信号ｓ２を、ＤＣＴ・量子化部２０２が直交変換および量子化し、エントロピー符号化部２０３が、イントラ予測モード情報、および量子化された直交変換係数に対しエントロピー符号化を行うことによって符号化する。

一方、インター予測符号化モード時においては、まず、動き検出部２０８が、フレームメモリ２０７に格納された既に符号化された画面（ピクチャ）からの動きを推定し、続いて、インター予測部２０９が、符号化対象画面に対応する動き補償フレーム間予測信号ｓ３を定められた形状単位で生成する。そして、符号化対象画面（ピクチャ）から動き補償フレーム間予測信号ｓ３を引いた予測誤差信号ｓ４を、ＤＣＴ・量子化部２０２が、直交変換および量子化し、エントロピー符号化部２０３が、インター予測モード情報、および量子化された直交変換係数に対しエントロピー符号化を行うことによって符号化する。

また、逆量子化・逆ＤＣＴ部２０４は、直交変換および量子化された画像（ピクチャ）の量子化係数を逆量子化および逆直交変換するものであり、デブロッキングフィルタ２０６は、ブロックノイズを低減するためのデブロッキングフィルタ処理を行うものである。

図５は、本コンピュータのインター予測モード判定部２１０２が実行する予測モード判定の基本原理を説明するための図である。

最適な予測モードの候補は、ＤＣＴによらずにある程度の割合で同じとなる性質を有している。よって、先に予測モードの選択を行い、最適なＤＣＴの選択判定を行う予測モードを絞り込んだ場合でも、真に最適な予測モードとＤＣＴとの組み合わせを選択できる割合は相当高いといえる。本コンピュータのインター予測モード判定部２１０２は、この性質に着目し、まず、特定のＤＣＴの条件下で予測モード判定を行い、最適な予測モード候補を選択する（図５（１））。そして、インター予測モード判定部２１０２は、その最適な予測モード候補のみを対象に、最適なＤＣＴを選択する判定を行い、最終的に予測モードを決定する（図５（２））。なお、この際、特定のＤＣＴについては、最適な予測モード候補の選択時に評価済みであるので、特定のＤＣＴ以外のＤＣＴについてのみ評価を行えば良い。

より具体的な例を挙げて説明すると、前述したＨ．２６４／ＡＶＣ規格のハイプロファイルでは、図６に示すように、１６画素×１６画素、１６画素×８画素、８画素×１６画素、８画素×８画素の互いに異なるブロックサイズを処理単位とする４種類の予測モードが存在する。また、このＨ．２６４／ＡＶＣ規格のハイプロファイルでは、図７に示すように、４画素×４画素、８画素×８画素の互いに異なるブロックサイズを処理単位とする２種類のＤＣＴが存在する。従って、予測モード候補数は、４（図４，５のｍ）×２（図４，５のｎ）＝８となる。

一方、本コンピュータのインター予測モード判定部２１０２は、まず、４画素×４画素および８画素×８画素の２種類のＤＣＴのうち、例えば４画素×４画素の１（図５のＮ）種類のＤＣＴのみで予測モードの評価を行い（候補数は４（ｍ）×１（Ｎ））、最適な予測モード候補を例えば１（図５のＭ）個選択する。そして、この４画素×４画素のＤＣＴで得られた１個の最適な予測モード候補のみを対象に、もう一方の８画素×８画像のＤＣＴでの評価を行い（候補数は１（Ｍ）×（２（ｎ）−１（Ｎ）））、最終的に予測モードを決定する。

つまり、この（最適な予測モード候補を１つとする）場合、本コンピュータのインター予測モード判定部２１０２は、４＋１＝５個まで（３個分）予測モード候補数を低減することを実現する。４画素×４画素のＤＣＴ、８画素×８画素のＤＣＴで最適な予測モードが同じとなる確率は高いため、真に最適な組み合わせを選択できる割合は高く、画質劣化はほとんどない。

更に、本コンピュータのインター予測モード判定部２１０２は、予測が当たりやすいＢピクチャでは最適な予測モード候補を１つとし、Ｐピクチャでは２に増やすといった制御を行っている。即ち、インター予測モード判定部２１０２は、ピクチャの種類に応じて予測モード候補数を決定することで、画質劣化を適応的に抑えながら、予測モード判定に要する処理量を削減することを実現している。

図８は、本コンピュータのインター予測モード判定部２１０２が実行する予測モード判定の動作手順を示すフローチャートである。

インター予測モード判定部２１０２は、まず、符号化対象画面がＰピクチャまたはＢピクチャのいずれであるのかを判定し（ステップＡ１）、Ｐピクチャであれば２、Ｂピクチャであれば１のごとく、その判定結果に基づき、最適予測モード候補数を決定する（ステップＡ２）。

次に、インター予測モード判定部２１０２は、複数種類のＤＣＴの中の特定種類のＤＣＴについて、全種類の予測モードそれぞれのコストを計算する（ステップＡ３）。このコスト計算の結果に基づき、インター予測モード判定部２１０２は、先に決定した候補数だけ最適予測モード候補を選択する（ステップＡ４）。

そして、インター予測モード判定部２１０２は、今度は、特定種類のＤＣＴ以外のＤＣＴについて、先に決定した候補数だけ選択された最適予測モード候補それぞれのコストを計算し（ステップＡ５）、（ステップＡ３にて計算済みの特定種類のＤＣＴに関わるコストを含めた中から）最適な予測モード、ＤＣＴを決定する（ステップＡ６）。

以上のように、本コンピュータによれば、例えば画質劣化等を招くことなく、インター予測の予測モード判定を効率的に行うことが可能となる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

この発明の一実施形態に係る情報処理装置（パーソナルコンピュータ）の構成例を示す図同実施形態のコンピュータ上で動作するビデオエンコーダアプリケーションによって実現されるソフトウェアエンコーダの機能構成を示す図同実施形態のコンピュータ上で動作するビデオエンコーダアプリケーションの予測モード判定部の機能ブロックを示す図インター予測の予測モード判定の一般的な基本原理を説明するための図同実施形態のコンピュータ上で動作するビデオエンコーダアプリケーションのインター予測モード判定部が実行する予測モード判定の基本原理を説明するための図同実施形態のコンピュータ上で動作するビデオエンコーダアプリケーションのインター予測モード判定部が実行する予測モード判定の一具体例を説明するための第１の図（予測モードの種類を例示する図）同実施形態のコンピュータ上で動作するビデオエンコーダアプリケーションのインター予測モード判定部が実行する予測モード判定の一具体例を説明するための第２の図（ＤＣＴの種類を例示する図）同実施形態のコンピュータ上で動作するビデオエンコーダアプリケーションのインター予測モード判定部が実行する予測モード判定の動作手順を示すフローチャート

符号の説明

１１…ＣＰＵ、１２…ノースブリッジ、１３…主メモリ、１４…グラフィックスコントローラ、１４Ａ…ＶＲＡＭ、１５…ＬＣＤ、１６…サウスブリッジ、１７…ＢＩＯＳ−ＲＯＭ、１８…ＨＤＤ、１９…ＨＤＤＶＤ、２０…サウンドコントローラ、２１…スピーカ、２２…エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）、２３…キーボード、２４…タッチパッド、２５…電源回路、２６…バッテリ、２７…ネットワークコントローラ、１００…オペレーティングシステム（ＯＳ）、２００…ビデオエンコーダアプリケーション、２０１…入力部、２０２…ＤＣＴ・量子化部、２０３…エントロピー符号化部、２０４…逆量子化・逆ＤＣＴ部、２０５…イントラ予測部、２０６…デブロッキングフィルタ、２０７…フレームメモリ、２０８…動き検出部、２０９…インター予測部、２１０…予測モード判定部、２１１，２１２…可算器、２１０１…イントラ予測モード判定部、２１０２…インター予測モード判定部、２１０３…イントラ・インター予測モード判定部。

Claims

動画像信号を符号化する情報処理装置であって、
符号化対象画面を分割したマクロブロックに対して、互いに異なるブロックサイズを処理単位とする複数種類のインター予測モードの中のいずれかのインター予測モードを用いて予測信号を生成するインター予測手段と、
前記インター予測手段が生成した予測信号と前記マクロブロックの画像信号との間の予測残差信号を、互いに異なるブロックサイズを処理単位とする複数種類のＤＣＴ（Discrete Cosine Transform）の中のいずれかのＤＣＴを用いて直交変換する変換手段と、
前記マクロブロック毎に、前記インター予測手段が用いるインター予測モードと前記変換手段が用いるＤＣＴとの組み合わせを、前記複数種類のインター予測モードと前記複数種類のＤＣＴとの中から判定するインター予測モード判定手段と、
を具備し、
前記インター予測モード判定手段は、
前記複数種類のＤＣＴの中の特定種のＤＣＴを対象として、前記複数種類のインター予測モードの中から所定数のインター予測モードを選択する第１の選択手段と、
前記第１の選択手段が選択した前記所定数のインター予測モードと前記複数種類のＤＣＴとの中から１つのインター予測モードおよびＤＣＴの組み合わせを選択する第２の選択手段と、
を有することを特徴とする情報処理装置。
前記複数種類のＤＣＴの各ブロックサイズは、第１のブロックサイズと、第１のブロックサイズよりも大きな第２のブロックサイズであり、前記予測モード判定手段の前記第１の選択手段は、この第１のブロックサイズを処理単位とするＤＣＴおよび第２のブロックサイズを処理単位とするＤＣＴの２つのＤＣＴのうち、第１のブロックサイズを処理単位とする１つのＤＣＴを対象として、前記複数種類のインター予測モードの中から所定数のインター予測モードを選択することを特徴とする請求項１記載の情報処理装置。
前記第１のブロックサイズは４画素×４画素であり、前記第２のブロックサイズは８画素×８画素であることを特徴とする請求項１記載の情報処理装置。
前記複数種類のインター予測モードの各ブロックサイズは、１６画素×１６画素、１６画素×８画素、８画素×１６画素および８画素×８画素であることを特徴とする請求項１記載の情報処理装置。
前記インター予測モード判定手段の前記第１の選択手段は、符号化対象画面の種類に応じて、前記複数種類のインター予測モードの中から選択するインター予測モードの個数である前記所定数を決定することを特徴とする請求項１記載の情報処理装置。
前記インター予測モード判定手段の前記第１の選択手段は、符号化対象画面がＢピクチャの場合の方が、符号化対象画面がＰピクチャの場合よりも少なく前記所定数を決定することを特徴とする請求項５記載の情報処理装置。
前記インター予測モード判定手段の前記第２の選択手段は、前記第１の選択手段が対象とする前記特定のＤＣＴ以外のＤＣＴと前記第１の選択手段が選択した前記所定数のインター予測モードとの組み合わせについてのみ評価を行い、前記第１の選択手段が対象とする前記特定のＤＣＴと前記第１の選択手段が選択した前記所定数のインター予測モードとの組み合わせについては、前記第１の選択手段が前記所定数のインター予測モードを選択するために行った評価を援用することを特徴とする請求項１記載の情報処理装置。
符号化対象画面を分割したマクロブロックに対して、互いに異なるブロックサイズを処理単位とする複数種類のインター予測モードの中のいずれかのインター予測モードを用いて予測信号を生成するインター予測手段と、前記インター予測手段が生成した予測信号と前記マクロブロックの画像信号との間の予測残差信号を、互いに異なるブロックサイズを処理単位とする複数種類のＤＣＴ（Discrete Cosine Transform）の中のいずれかのＤＣＴを用いて直交変換する変換手段とを具備し、動画像信号を符号化する情報処理装置のインター予測モード判定方法であって、
前記マクロブロック毎に、
前記複数種類のＤＣＴの中の特定種のＤＣＴを対象として、前記複数種類のインター予測モードの中から所定数のインター予測モードを選択し、
前記選択した前記所定数のインター予測モードと前記複数種類のＤＣＴとの中から１つのインター予測モードおよびＤＣＴの組み合わせを選択し、この組み合わせを、前記複数種類のインター予測モードと前記複数種類のＤＣＴとの中で前記インター予測手段が用いるインター予測モードと前記変換手段が用いるＤＣＴとの組み合わせであると判定する、
ことを特徴とするインター予測モード判定方法。
前記複数種類のＤＣＴの各ブロックサイズは、第１のブロックサイズと、第１のブロックサイズよりも大きな第２のブロックサイズであり、この第１のブロックサイズを処理単位とするＤＣＴおよび第２のブロックサイズを処理単位とするＤＣＴの２つのＤＣＴのうち、第１のブロックサイズを処理単位とする１つのＤＣＴを対象として、前記複数種類のインター予測モードの中から所定数のインター予測モードを選択することを特徴とする請求項８記載のインター予測モード判定方法。
前記第１のブロックサイズは４画素×４画素であり、前記第２のブロックサイズは８画素×８画素であることを特徴とする請求項８記載のインター予測モード判定方法。
符号化対象画面の種類に応じて、前記複数種類のインター予測モードの中から選択するインター予測モードの個数である前記所定数を決定することを特徴とする請求項８記載のインター予測モード判定方法。
符号化対象画面がＢピクチャの場合の方が、符号化対象画面がＰピクチャの場合よりも少なく前記所定数を決定することを特徴とする請求項１１記載のインター予測モード判定方法。