JP4626909B2 - Semiconductor wafer - Google Patents

Semiconductor wafer Download PDF

Info

Publication number
JP4626909B2
JP4626909B2 JP2000326082A JP2000326082A JP4626909B2 JP 4626909 B2 JP4626909 B2 JP 4626909B2 JP 2000326082 A JP2000326082 A JP 2000326082A JP 2000326082 A JP2000326082 A JP 2000326082A JP 4626909 B2 JP4626909 B2 JP 4626909B2
Authority
JP
Japan
Prior art keywords
mark
semiconductor wafer
wafer
marks
locations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000326082A
Other languages
Japanese (ja)
Other versions
JP2001196281A (en
Inventor
悟 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2000326082A priority Critical patent/JP4626909B2/en
Publication of JP2001196281A publication Critical patent/JP2001196281A/en
Application granted granted Critical
Publication of JP4626909B2 publication Critical patent/JP4626909B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Description

【0001】
【発明の属する技術分野】
本発明は、その同定等を適確に行うためのマーキングが施された半導体ウエハに関する。
【0002】
【従来の技術】
シリコンウエハなどの半導体ウエハの製造を行うにあたって、当該ウエハにおいて何らかの不具合が生じていたことがその製造途中若しくは出荷後に判明した場合には、その不具合が生じた原因を確実に突き止めるために、そのことを製造現場に適確に伝えることは非常に重要なことである。
【0003】
そして、このようなフィードバックを適確に行えるようにするためには、製造される個々のウエハがそれぞれ識別できるようになっている必要があり、そのために、半導体ウエハの製造工程の初期の段階で、個々のウエハに対してマーキングを施すようにしている。
【0004】
このマーキングは、一般的には、半導体ウエハの所定の箇所に所定のマークを刻印することによって行われているが、そのためのマーキング装置としては、例えばレーザマーキング装置が使用される(特開昭59−23512号公報、特開平2−175154号公報等)。
【0005】
また、個々のウエハに付されるマークは、代表的なものは各ウエハのIDナンバーであるが、それまでの処理条件、加工履歴或いは電気的特性を知る手がかりとして、ウエハ表面にバーコードや文字、数字などのマークを付することもある。このようにすることにより、マーキングを、不具合発生ルートのトレースのためだけでなく、工程管理や生産管理のためにも使用することができるようになり、製造中においても出荷後においても、各ウエハの同定が確実に行えるようになる。
【0006】
【発明が解決しようとする課題】
しかしながら、マーキングという処理は、製造途中のウエハに対して何らかの物理作用を加えるものであるため、マーキング操作が原因でウエハにスリップ転位が走ってしまうような場合もある。このようなことから、ウエハに悪影響を及ぼしてしまうことを防止するためには、マーキングはなるべく微小な規模で行うようにするのが好ましい。
【0007】
ところがこの一方で、微小なマークを付するというのは、ウエハに悪影響を及ぼさないという観点からすれば好ましいが、微小なマークというものは半導体ウエハ製造の各工程で施される表面処理によって消え易いという難点がある。これに関し、半導体ウエハの製造は、当然の事ながら流れ作業で行われており、付け間違いをして紛れてしまった場合には、それを元通りに復帰させるのは著しく困難である。
【0008】
本発明は以上のような課題に鑑みてなされたものであり、その目的は、製造途中のウエハに悪影響を及ぼさず、かつ、半導体ウエハ製造の各工程で施される表面処理による影響を受けにくい流通用半導体ウエハを提供することにある。
【0009】
【課題を解決するための手段】
以上のような目的を達成するために、本発明においては、2箇所以上に同一のマークが形成された流通用半導体ウエハとし、これら複数のマークについて互いに他方が消滅した場合のバックアップとして機能させることにより、半導体ウエハ製造の各工程で施される表面処理によってマークが消滅してしまったような場合でも、確実かつ速やかに復活させることができるようにしたことを特徴とする。
【0010】
より具体的には、本発明は以下のようなものを提供する。
【0011】
(1) 2箇所以上に本質的に同一のマークが形成された流通用半導体ウエハ。
【0012】
「流通用半導体ウエハ」というのは、試験・研究用に留まらず、広く商品として世の中に流通する半導体ウエハのことを意味する。
【0013】
(2) 前記2箇所以上に形成されたマークは、それぞれ互いに、半導体ウエハの製造工程における同一の処理において表面処理速度が異なる位置に配置されていることを特徴とする(1)記載の流通用半導体ウエハ。
【0014】
(3) 前記2箇所以上に形成されたマークは、それぞれ互いに、半導体ウエハのオモテ側とウラ側に配置されていることを特徴とする(2)記載の流通用半導体ウエハ。
【0015】
上記「オモテ側とウラ側」は、エッジを挟んで反対側に位置する両面を示す概念であり、「オモテ側」と「ウラ側」には、オモテ面及びウラ面だけでなく、オモテベベル面及びウラベベル面をも含む。
【0016】
(4) 前記2箇所以上に形成されたマークは、それぞれ互いに近傍に配置されていることを特徴とする(1)から(3)いずれか記載の流通用半導体ウエハ。
【0017】
(5) 前記2箇所以上に形成されたマークは、それぞれ互いに、一台の光学読取装置によって同時に読み取り可能な場所に配置されていることを特徴とする(1)から(3)いずれか記載の流通用半導体ウエハ。
【0018】
(6) 前記2箇所以上に形成されたマークは、それぞれ、径が1μmから13μmの微小ドットからなるドットマークであることを特徴とする(1)から(5)いずれか記載の流通用半導体ウエハ。
【0019】
(7) 前記マークは、半導体ウエハのIDマークであることを特徴とする(6)記載の流通用半導体ウエハ。
【0020】
(8) 前記所定のマークは、ノッチの内壁面に付されているマークであることを特徴とする(6)または(7)記載の流通用半導体ウエハ。
【0021】
(9) 前記マークは、位置合わせのためのマークであることを特徴とする(6)記載の流通用半導体ウエハ。
【0022】
(10) 前記マークは、流通用半導体ウエハにおける結晶の方向を示唆するマークであることを特徴とする(6)記載の流通用半導体ウエハ。
【0023】
(11) 完全円形ウエハである(9)または(10)記載の流通用半導体ウエハ。
【0024】
「完全円形ウエハ」というのは、要するに、ノッチもオリフラ(オリエンテーションフラット)も存在しないウエハのことを意味する。
【0025】
(12) (5)記載の流通用半導体ウエハを、マークの方向が揃えられて格納されたウエハキャリア。
【0026】
(13) 半導体ウエハの製造・加工工程において半導体ウエハに所定のマークを形成することによって当該半導体ウエハにマーキングを施すにあたって、半導体ウエハの2箇所以上に本質的に同一のマークを形成するマーキングを施した半導体ウエハを使用する方法。
【0027】
(14) 半導体ウエハの製造・加工工程において半導体ウエハに所定のマークを形成することによって当該半導体ウエハにマーキングを施すにあたって、半導体ウエハの2箇所以上に本質的に同一のマークを形成するマーキングを施すことにより、半導体ウエハの製造・加工に伴って生ずるいずれか一つのマークの実質的な消失による不利益を無効化する方法。
【0028】
「半導体ウエハの製造・加工工程」という概念に関し、本明細書において「半導体ウエハの製造工程」には、半導体ウエハの製造に関連する工程の全てが含まれる。また、「半導体ウエハの加工工程」には、半導体ウエハの製造工程で製造された半導体ウエハを半導体デバイスに加工する過程等の、半導体ウエハ製造工程で製造された半導体ウエハの加工に関連する工程の全てが含まれる。
【0029】
「実質的に消失」或いは「実質的な消失」というのは、マークが完全に消失してしまった場合はもちろんのこと、マークが完全に消失していなくても、マークの読み取り、検出を行うことが困難な状態となった場合をも含む概念である。また、本明細書において単に「消失」と言うときにも、マークが完全に消失してしまった場合はもちろんのこと、マークが完全に消失していなくても、マークの読み取り、検出を行うことが困難な状態となった場合をも含む場合がある。
「本質的に同一のマーク」というのは、完全同一のマークは勿論のこと、半導体ウエハ相互を識別するのに必要な部分が同一であって、他の付記的部分が異なるようなものも含む概念である。このようなものとしては、半導体ウエハのロット番号及びシリアルナンバーを示す部分が同一であって、復元した回数を示す部分のみが異なるようなものを挙げることができる。
従って、本発明の実施形態においては、実質的に残存している他のマークを他の場所に完全にコピーする形態も、実質的に残存している他のマークから半導体ウエハ相互を識別するのに必要な部分を抽出し、付記的部分を適宜変更したものをこれに付加して他の場所に刻印するというような形態も、含まれることになる。
【0030】
「所定のマーク」は、代表的には各ウエハのIDナンバーであるが、この他にも、ウエハの加工履歴等をバーコードや文字、数字等で現わしたようなものも含まれる。また、「所定のマーク」は登録商標である場合もある。
【0031】
なお、本発明は基本的にはウエハの加工に関するものであって、この加工はウエハの構成成分とは無関係に行うことができるので、本発明の対象となる半導体ウエハは、シリコンウエハに限られない。本発明では、化合物半導体のウエハのような原材料がそもそも異なるウエハや、窒素ドープウエハのようなインゴットの製造工程が異なるウエハ、エピタキシャル成長が施されたエピウエハのようなスライスが行われた後の処理が特殊なウエハなど、あらゆる種類・形態のウエハを対象とすることができる。
【0032】
また、上記の点をより一般化すれば、本発明は「ウエハ」というものに限られることなく、以下のように、例えば「液晶基板」等のような一般的な「基板」に対して適用することができる。
【0033】
(15) 2箇所以上に本質的に同一のマークが形成された流通用基板。
【0034】
(16) 基板の製造・加工工程において当該基板に所定のマークを形成することによって当該基板にマーキングを施すにあたって、前記基板の2箇所以上に本質的に同一のマークを形成するマーキングを施した基板を使用する方法。
【0035】
(17) 基板の製造・加工工程において当該基板に所定のマークを形成することによって当該基板にマーキングを施すにあたって、前記基板の2箇所以上に本質的に同一のマークを形成するマーキングを施すことにより、前記基板の製造・加工に伴って生ずるいずれか一つのマークの実質的な消失による不利益を無効化する方法。
【0036】
なお、上記(15)に係る基板のマークの再現方法においては、上記(2)〜(11)の限定事項を適宜加えることができる。
【0037】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。
【0038】
[マーキング装置]
本発明に係るマーキング方法を実行するにあたっては、現在使用されている全てのマーキング装置を使用することができるが、この実施の形態では、レーザマーキング装置を代表的な例としてあげる。
【0039】
レーザマーキング装置は、一般的には、図1に示されるように、レーザビームの導入光学系及びマスク形状を作るレンズからなる光学素子11、液晶マスク13、及び、レーザ光をウエハWへと導き、当該ウエハW上の所定の箇所に液晶マスク13の像を結像させる投影レンズ14を備えている。
【0040】
このようなレーザマーキング装置によれば、投影レンズ14の投影位置を調整し、付したいマークに対応した像を液晶マスク13に形成し、レーザ照射を行うことによって所望のマーキングを行うことができる。
【0041】
なお、特願平11−19737号に記載されたレーザマーキング装置は、極微小なマークを形成することができるという点で特に好適である。
【0042】
[読取装置]
上記のようなレーザマーキング装置によってウエハW上に形成されたマークは、読取装置によって読み取られる。
【0043】
一般的な読取装置は、図2に示されるように、光源21からレーザ光をウエハW上のマーク箇所に照射し、マークからの反射光を結像レンズ23で結像し、結像された像をカメラ24で検出することによってウエハW上のマークを読み取る。
【0044】
ここで、ウエハW上のマークは、例えば図3に示されるようなものであり、このようなマークが図2に示される読取装置によって読み取られることとなる。
【0045】
[マークの位置]
図4に示されるように、この実施の形態においては、ウエハWのノッチ31の内壁にマークを2箇所付するようにしている(図4(A)のA1及びA2、図4(B)のB1及びB2)。
【0046】
ここで、図5はウエハWの拡大断面図であり、この図5に示されるように、マークを付すことができる箇所の候補としては、例えば、オモテ面31a、オモテベベル面31b、エッジ部分31c、ウラベベル面31d、ウラ面31eを挙げることができるが、図4(A)中の2箇所のマークA1及びA2は、マークの周方向の位置が異なることに加え、マークA1はオモテベベル面の位置に形成され、マークA2はエッジ部分に形成されているというように、高さ方向の位置も異なるように設定されている。
【0047】
同様に、図4(B)においても、2箇所のマークB1及びB2は、マークB1はオモテベベル面の位置に形成されている一方で、マークB2はウラベベル面の位置に形成されている。
【0048】
ここで、後述の実施例にて立証をするが、ウエハを製造工程中の表面処理に供した場合には、オモテ面とウラ面は勿論のこと、ウラとオモテのベベル面の間でも、マークの消滅の程度が相違する。そして、このマークの消滅の程度というのは、ウエハが供される製造工程の種類によっても相違するものと認められる。
【0049】
このようなことから本発明では、マークを2ヶ所以上に形成し、それらを互いのバックアップとして機能させることにより、完全に消滅してしまったか、或いは完全に消滅してはいなくても読取装置で読めない程度にまで消滅が進んでしまったような場合には、残った他方のマークを参照しながら当該残った他方のマークと同一のマークを新たに付すことによって復帰を行うことになる。
【0050】
このように、本発明によれば、「2ヶ所以上のマーク」という状態を常に担保するようにすることによって、製造工程におけるマークの消滅による紛れなどのトラブルやトレースの不能を回避することができるようにしているのである。
【0051】
[マーキングされたウエハ]
上記の実施の形態では、マーキングされたウエハにつき、マークを2ヶ所に形成した例を示しているが、このマークは三箇所以上に形成するようにしてもよい。
【0052】
なお、複数個のマークの位置は、一台の読取装置で同時に読み取ることができる位置に集中させるようにすると、検出効率が上がるため、処理効率の向上という観点からして好ましい。同様の理由により、複数枚のウエハWを運搬するためにそれらをウエハキャリア41に格納するような場合には、複数個のウエハWのマークの位置を揃えるのが好ましい(図6(A)→(B))。
【0053】
また、消失してしまったマークを復活させるために、当該消失してしまったマークと同一の新たなマークを形成する場合には、特に消失マークが完全に消滅しきっていない場合には、それとの間の干渉を避けるために、新たなマークは、それ以前にマークがされてあった場所とは別の場所に形成するようにするのが好ましい。その際に、それ以前にマークがされてあった場所とは別の場所に形成するにしても、それ以前にマークがされてあった場所の近傍に形成するようにすれば、読取装置の視野を外れないようにすることができる。
【0054】
【実施例】
ウエハWのオモテ面、オモテベベル面、ノッチ内側のオモテベベル面、ウラベベル面、ノッチ内側のウラベベル面に、幅320μmの同一のマークをそれぞれ形成し、1μm銅薄膜を積層した後、0.75μmのCMP(Chemical Mechanical Polishing)処理を行い、銅薄膜積層後とCMP処理後とで、マークの消滅の程度(残存の程度)を観察した。
【0055】
この結果を以下の表1に示す。
【0056】
【表1】

Figure 0004626909
【0057】
上記表1の結果より、CMP処理をした場合においては、ウラベベル面についてはノッチの内側・外側とは無関係にマークの残存性がよく、オモテ面のマークのバックアップとして機能することが判る。逆に、ウラ面の汚れなどで当該ウラ面のマークが消滅してしまったような場合には、オモテ面のマークがウラ面のマークのバックアップとして機能することになる。
【0058】
また、ノッチ内であると否とに拘らず、周方向での距離が十分に近ければ、オモテベベル面にあるマークとウラベベル面にあるマークとではカメラの同一視野に収めることが十分に可能であるため、複数個のマークがバックアップ機能を互いに発揮する位置に配置されている場合であっても、一台のカメラによる同時観測も行うことができるということが判る。
【0059】
【発明の効果】
以上のような本発明に係る半導体ウエハによれば、複数のマークを形成して互いにバックアップとして機能させるようにしているので、例えば極微小なマークが付されている場合でも、その消滅による混乱やトレースの不能を心配する必要が無くなる。
【図面の簡単な説明】
【図1】 一般的なレーザマーキング装置の機能構成を示すブロック図である。
【図2】 一般的な読取装置の機能構成を示すブロック図である。
【図3】 マークの一例を示す図である。
【図4】 マークの位置を説明するための図である。
【図5】 マークの位置を説明するための拡大断面図である。
【図6】 ウエハキャリアへのウエハの格納を説明するための図である。
【符号の説明】
11 光学素子
13 液晶マスク
14 投影レンズ
21 光源
23 結像レンズ
24 カメラ
31 ウエハWのノッチ
31a オモテ面
31b オモテベベル面
31c エッジ部分
31d ウラベベル面
31e ウラ面
41 ウエハキャリア
W ウエハ
A1、A2、B1及びB2 マーク[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor wafer provided with markings for accurately performing identification and the like.
[0002]
[Prior art]
When manufacturing a semiconductor wafer such as a silicon wafer, if it is found that a defect has occurred in the wafer, either during the manufacturing process or after shipment, it is necessary to ascertain the cause of the defect. It is very important to accurately communicate to the manufacturing site.
[0003]
And in order to be able to perform such feedback accurately, it is necessary to be able to identify each individual wafer to be manufactured, and for that reason, at the initial stage of the semiconductor wafer manufacturing process. The marking is performed on each wafer.
[0004]
This marking is generally performed by marking a predetermined mark on a predetermined position of a semiconductor wafer. As a marking device for this purpose, for example, a laser marking device is used (Japanese Patent Laid-Open No. Sho 59). No. -23512, JP-A-2-175154, etc.).
[0005]
In addition, the typical mark given to each wafer is the ID number of each wafer, but as a clue to know the processing conditions, processing history or electrical characteristics up to that point, barcodes and characters on the wafer surface are used. A mark such as a number may be attached. In this way, the marking can be used not only for tracing the failure route, but also for process management and production management. Each wafer can be used during manufacturing and after shipment. Can be reliably identified.
[0006]
[Problems to be solved by the invention]
However, since the marking process adds some physical action to the wafer being manufactured, the slip dislocation may run on the wafer due to the marking operation. For this reason, in order to prevent the wafer from being adversely affected, it is preferable to perform the marking on the smallest possible scale.
[0007]
On the other hand, it is preferable to attach a minute mark from the viewpoint of not adversely affecting the wafer. However, the minute mark is easily erased by the surface treatment performed in each process of manufacturing the semiconductor wafer. There is a difficulty. In this regard, the manufacture of the semiconductor wafer is naturally performed in a flow process, and if it is misplaced due to a mistake, it is extremely difficult to restore it to its original state.
[0008]
The present invention has been made in view of the above-described problems, and the object thereof is not adversely affected on a wafer in the middle of manufacture, and is not easily affected by surface treatment performed in each process of semiconductor wafer manufacture. It is to provide a semiconductor wafer for distribution.
[0009]
[Means for Solving the Problems]
In order to achieve the above-described object, in the present invention, a distribution semiconductor wafer in which the same mark is formed in two or more places is used, and the plurality of marks function as a backup when the other disappears from each other. Thus, even if the mark disappears due to the surface treatment performed in each process of manufacturing the semiconductor wafer, it can be restored reliably and promptly.
[0010]
More specifically, the present invention provides the following.
[0011]
(1) A semiconductor wafer for distribution in which essentially the same mark is formed at two or more locations.
[0012]
“Distributed semiconductor wafers” mean semiconductor wafers that are not only used for testing and research, but are widely distributed as products.
[0013]
(2) The distribution mark according to (1), wherein the marks formed at the two or more places are arranged at positions where surface treatment speeds are different from each other in the same process in the semiconductor wafer manufacturing process. Semiconductor wafer.
[0014]
(3) The distribution semiconductor wafer according to (2), wherein the marks formed at the two or more locations are arranged on the front side and the back side of the semiconductor wafer, respectively.
[0015]
The above-mentioned “front side and back side” is a concept showing both sides located on opposite sides across the edge, and “front side” and “back side” include not only the front and back surfaces, but also the front bevel surface and Including the beveled surface.
[0016]
(4) The distribution semiconductor wafer according to any one of (1) to (3), wherein the marks formed at the two or more locations are arranged in the vicinity of each other.
[0017]
(5) The marks formed at the two or more locations are arranged at locations where they can be read simultaneously by one optical reader, respectively. (1) to (3) Semiconductor wafer for distribution.
[0018]
(6) The distribution semiconductor wafer according to any one of (1) to (5), wherein the marks formed at the two or more locations are dot marks each having a minute dot having a diameter of 1 μm to 13 μm. .
[0019]
(7) The distribution semiconductor wafer according to (6), wherein the mark is an ID mark of a semiconductor wafer.
[0020]
(8) The distribution semiconductor wafer according to (6) or (7), wherein the predetermined mark is a mark attached to an inner wall surface of the notch.
[0021]
(9) The distribution semiconductor wafer according to (6), wherein the mark is a mark for alignment.
[0022]
(10) The semiconductor wafer for distribution according to (6), wherein the mark is a mark indicating a crystal direction in the semiconductor wafer for distribution.
[0023]
(11) The semiconductor wafer for distribution according to (9) or (10), which is a complete circular wafer.
[0024]
“Completely circular wafer” means a wafer having neither a notch nor an orientation flat (orientation flat).
[0025]
(12) A wafer carrier in which the semiconductor wafer for distribution according to (5) is stored with the mark directions aligned.
[0026]
(13) When marking a semiconductor wafer by forming a predetermined mark on the semiconductor wafer in the manufacturing and processing steps of the semiconductor wafer, marking is performed to form essentially the same mark at two or more locations on the semiconductor wafer. To use a finished semiconductor wafer.
[0027]
(14) When marking a semiconductor wafer by forming a predetermined mark on the semiconductor wafer in the manufacturing and processing steps of the semiconductor wafer, marking is performed to form essentially the same mark at two or more locations on the semiconductor wafer. A method of nullifying the disadvantage caused by the substantial disappearance of any one of the marks that accompanies the manufacturing and processing of the semiconductor wafer.
[0028]
Regarding the concept of “semiconductor wafer manufacturing / processing process”, in this specification, “semiconductor wafer manufacturing process” includes all processes related to semiconductor wafer manufacturing. The “semiconductor wafer processing process” includes processes related to processing of the semiconductor wafer manufactured in the semiconductor wafer manufacturing process, such as a process of processing the semiconductor wafer manufactured in the semiconductor wafer manufacturing process into a semiconductor device. Everything is included.
[0029]
“Substantially disappeared” or “substantially disappeared” means that the mark is read and detected not only when the mark is completely lost, but also when the mark is not completely lost. This is a concept that includes the case where this is difficult. In addition, when simply saying “disappearance” in this specification, it is possible to read and detect a mark even if the mark has not disappeared completely, as well as when the mark has disappeared completely. In some cases, it may include a case where the state becomes difficult.
“Essentially the same mark” includes not only the completely same mark but also those in which the parts necessary to distinguish the semiconductor wafers are the same and other additional parts are different. It is a concept. As such a thing, the part which shows the lot number and serial number of a semiconductor wafer is the same, Only the part which shows the frequency | count of decompression | restoration can differ.
Therefore, in the embodiment of the present invention, the form in which the other substantially remaining marks are completely copied to other locations is also used to distinguish the semiconductor wafers from the other substantially remaining marks. It is also possible to include a form in which a necessary part is extracted, an additional part is appropriately changed, and an additional part is added to this and stamped at another place.
[0030]
The “predetermined mark” is typically the ID number of each wafer, but other than that, a wafer processing history or the like is represented by a bar code, characters, numbers, or the like. The “predetermined mark” may be a registered trademark.
[0031]
The present invention basically relates to wafer processing, and since this processing can be performed regardless of the components of the wafer, the semiconductor wafer subject to the present invention is limited to silicon wafers. Absent. In the present invention, wafers with different raw materials such as compound semiconductor wafers, wafers with different ingot manufacturing processes such as nitrogen-doped wafers, and processing after slicing such as epitaxial wafers with epitaxial growth are special. All types and forms of wafers can be targeted.
[0032]
Further, if the above points are more generalized, the present invention is not limited to a “wafer”, but can be applied to a general “substrate” such as a “liquid crystal substrate” as follows. can do.
[0033]
(15) A distribution board on which essentially the same mark is formed at two or more locations.
[0034]
(16) When marking a substrate by forming a predetermined mark on the substrate in the manufacturing and processing steps of the substrate, a substrate subjected to marking that forms essentially the same mark at two or more locations on the substrate How to use.
[0035]
(17) When marking the substrate by forming a predetermined mark on the substrate in the manufacturing and processing steps of the substrate, by marking that forms essentially the same mark at two or more locations on the substrate. A method of nullifying the disadvantage caused by the substantial disappearance of any one of the marks caused by the manufacturing / processing of the substrate.
[0036]
In the method for reproducing a mark on a substrate according to (15) above, the limitations (2) to (11) can be added as appropriate.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0038]
[Marking equipment]
In executing the marking method according to the present invention, all the marking devices currently used can be used. In this embodiment, a laser marking device is taken as a representative example.
[0039]
As shown in FIG. 1, the laser marking apparatus generally introduces an optical element 11 composed of a laser beam introducing optical system and a lens for forming a mask shape, a liquid crystal mask 13, and laser light into a wafer W. A projection lens 14 for forming an image of the liquid crystal mask 13 at a predetermined location on the wafer W is provided.
[0040]
According to such a laser marking apparatus, it is possible to perform desired marking by adjusting the projection position of the projection lens 14, forming an image corresponding to the mark to be added on the liquid crystal mask 13, and performing laser irradiation.
[0041]
The laser marking apparatus described in Japanese Patent Application No. 11-19737 is particularly suitable in that it can form extremely minute marks.
[0042]
[Reader]
The mark formed on the wafer W by the laser marking device as described above is read by the reading device.
[0043]
As shown in FIG. 2, a general reading device irradiates a laser beam from a light source 21 onto a mark portion on a wafer W, forms an image with reflected light from the mark by an imaging lens 23, and forms an image. The mark on the wafer W is read by detecting the image with the camera 24.
[0044]
Here, the marks on the wafer W are as shown in FIG. 3, for example, and such marks are read by the reading device shown in FIG.
[0045]
[Mark position]
As shown in FIG. 4, in this embodiment, two marks are provided on the inner wall of the notch 31 of the wafer W (A1 and A2 in FIG. 4A, and FIG. 4B). B1 and B2).
[0046]
Here, FIG. 5 is an enlarged cross-sectional view of the wafer W, and as shown in FIG. 5, as a candidate for a place where a mark can be attached, for example, a front surface 31 a, a front bevel surface 31 b, an edge portion 31 c, Examples of the back surface 31d and the back surface 31e include two marks A1 and A2 in FIG. 4A, which have different positions in the circumferential direction of the mark. In addition, the mark A1 is positioned on the front bevel surface. The mark A2 is formed at the edge portion so that the position in the height direction is also different.
[0047]
Similarly, in FIG. 4B, the two marks B1 and B2 are formed at the position of the front bevel surface while the mark B1 is formed at the position of the back bevel surface.
[0048]
Here, as will be demonstrated in the examples described later, when the wafer is subjected to surface treatment during the manufacturing process, not only the front and back surfaces, but also the back and front bevel surfaces are marked. The degree of disappearance is different. The degree of disappearance of the mark is recognized to be different depending on the type of manufacturing process in which the wafer is provided.
[0049]
For this reason, in the present invention, the marks are formed in two or more places and function as backups of each other, so that the marks can be completely erased or not completely erased by the reader. When the disappearance has progressed to such an extent that it cannot be read, the restoration is performed by newly attaching the same mark as the other remaining mark while referring to the other remaining mark.
[0050]
As described above, according to the present invention, by always ensuring the state of “two or more marks”, it is possible to avoid troubles such as erosion due to disappearance of marks in the manufacturing process and inability to trace. It is doing so.
[0051]
[Marked wafer]
In the above-described embodiment, an example is shown in which marks are formed at two locations for the marked wafer. However, these marks may be formed at three or more locations.
[0052]
Note that it is preferable from the viewpoint of improving the processing efficiency that the positions of the plurality of marks are concentrated at positions where they can be read simultaneously by a single reading device, since the detection efficiency increases. For the same reason, when storing a plurality of wafers W in the wafer carrier 41 in order to transport them, it is preferable to align the positions of the marks on the plurality of wafers W (FIG. 6A). (B)).
[0053]
In addition, in order to restore a lost mark, when a new mark identical to the lost mark is formed, especially when the lost mark has not completely disappeared, In order to avoid interference, it is preferable that the new mark is formed at a location different from the location where the previous mark was made. At that time, even if it is formed in a place different from the place where the mark was previously made, if it is formed in the vicinity of the place where the mark was made before then, the field of view of the reading device can be obtained. Can be prevented.
[0054]
【Example】
The same mark having a width of 320 μm is formed on each of the front surface, the front bevel surface, the front bevel surface inside the notch, the back bevel surface, and the back bevel surface inside the notch of the wafer W. Mechanical polishing) was performed, and the degree of mark disappearance (remaining degree) was observed after the copper thin film was laminated and after the CMP treatment.
[0055]
The results are shown in Table 1 below.
[0056]
[Table 1]
Figure 0004626909
[0057]
From the results of Table 1 above, it can be seen that when the CMP process is performed, the urabevel surface has good mark survivability regardless of the inside and outside of the notch and functions as a mark backup on the front surface. On the contrary, when the mark on the back surface disappears due to dirt on the back surface, the mark on the front surface functions as a backup of the mark on the back surface.
[0058]
Regardless of whether or not it is within the notch, if the distance in the circumferential direction is sufficiently close, the mark on the front bevel surface and the mark on the back bevel surface can sufficiently fit in the same field of view of the camera. Therefore, it can be seen that simultaneous observation by a single camera can be performed even when a plurality of marks are arranged at positions where the backup function is exhibited.
[0059]
【The invention's effect】
According to the semiconductor wafer according to the present invention as described above, since a plurality of marks are formed and function as backups to each other, for example, even when a very small mark is attached, No need to worry about the inability to trace.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a functional configuration of a general laser marking apparatus.
FIG. 2 is a block diagram illustrating a functional configuration of a general reading device.
FIG. 3 is a diagram illustrating an example of a mark.
FIG. 4 is a diagram for explaining a position of a mark.
FIG. 5 is an enlarged sectional view for explaining a position of a mark.
FIG. 6 is a view for explaining storage of a wafer in a wafer carrier.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Optical element 13 Liquid crystal mask 14 Projection lens 21 Light source 23 Imaging lens 24 Camera 31 Notch 31a of wafer W Front surface 31b Front bevel surface 31c Edge part 31d Urabevel surface 31e Ura surface 41 Wafer carrier W Wafer A1, A2, B1, and B2 mark

Claims (7)

2箇所以上に同一のマークが形成された半導体ウエハであって、前記マークはノッチの内壁面に付されているマークである半導体ウエハ。  A semiconductor wafer in which the same mark is formed in two or more places, wherein the mark is a mark attached to the inner wall surface of the notch. 前記2箇所以上に形成されたマークは、それぞれ互いに、半導体ウエハの製造工程における同一の処理において表面処理速度が異なる位置に配置されていることを特徴とする請求項1記載の半導体ウエハ。  2. The semiconductor wafer according to claim 1, wherein the marks formed at the two or more locations are arranged at positions having different surface processing speeds in the same processing in the manufacturing process of the semiconductor wafer. 前記2箇所以上に形成されたマークは、それぞれ互いに近傍に配置されていることを特徴とする請求項1又は2記載の半導体ウエハ。Wherein the marks formed at two or more places, according to claim 1 or 2, wherein the semiconductor wafer, respectively, characterized in that it is disposed close to each other. 前記2箇所以上に形成されたマークは、それぞれ互いに、一台の光学読取装置によって同時に読み取り可能な場所に配置されていることを特徴とする請求項1又は2記載の半導体ウエハ。Wherein the marks formed at two or more locations, each to each other, according to claim 1 or 2, wherein the semiconductor wafer, characterized in that it is arranged to read a location at the same time by a single optical reader. 前記2箇所以上に形成されたマークは、それぞれ、径が1μmから13μmの微小ドットからなるドットマークであることを特徴とする請求項1からいずれか記載の半導体ウエハ。Wherein the marks formed at two or more locations, respectively, the semiconductor wafer 4 according claim 1, wherein the diameter of the dot mark consisting of micro dots 13μm from 1 [mu] m. 前記マークは、半導体ウエハのIDマークであることを特徴とする請求項記載の半導体ウエハ。6. The semiconductor wafer according to claim 5 , wherein the mark is an ID mark of a semiconductor wafer. 請求項記載の半導体ウエハを、マークの方向が揃えられて格納されたウエハキャリア。5. A wafer carrier in which the semiconductor wafer according to claim 4 is stored with the mark directions aligned.
JP2000326082A 1999-10-26 2000-10-25 Semiconductor wafer Expired - Lifetime JP4626909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000326082A JP4626909B2 (en) 1999-10-26 2000-10-25 Semiconductor wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30470199 1999-10-26
JP11-304701 1999-10-26
JP2000326082A JP4626909B2 (en) 1999-10-26 2000-10-25 Semiconductor wafer

Publications (2)

Publication Number Publication Date
JP2001196281A JP2001196281A (en) 2001-07-19
JP4626909B2 true JP4626909B2 (en) 2011-02-09

Family

ID=26564011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326082A Expired - Lifetime JP4626909B2 (en) 1999-10-26 2000-10-25 Semiconductor wafer

Country Status (1)

Country Link
JP (1) JP4626909B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4947248B2 (en) * 2001-09-14 2012-06-06 Dowaエレクトロニクス株式会社 Notched compound semiconductor wafer
JP2009064801A (en) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd Wafer
JP6507973B2 (en) * 2015-09-28 2019-05-08 株式会社デンソー Wafer manufacturing method and system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248523A (en) * 1990-02-27 1991-11-06 Sony Corp Wafer
JPH043909A (en) * 1990-04-20 1992-01-08 Fujitsu Ltd Method of bonding semiconductor substrate
JPH0590112A (en) * 1991-09-25 1993-04-09 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH07307255A (en) * 1994-05-13 1995-11-21 Hitachi Ltd Numbering apparatus
JPH0837137A (en) * 1994-05-16 1996-02-06 Sony Corp Method for managing semiconductor substrate of soi structure, identification mark printer, and identification mark reader

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248523A (en) * 1990-02-27 1991-11-06 Sony Corp Wafer
JPH043909A (en) * 1990-04-20 1992-01-08 Fujitsu Ltd Method of bonding semiconductor substrate
JPH0590112A (en) * 1991-09-25 1993-04-09 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH07307255A (en) * 1994-05-13 1995-11-21 Hitachi Ltd Numbering apparatus
JPH0837137A (en) * 1994-05-16 1996-02-06 Sony Corp Method for managing semiconductor substrate of soi structure, identification mark printer, and identification mark reader

Also Published As

Publication number Publication date
JP2001196281A (en) 2001-07-19

Similar Documents

Publication Publication Date Title
JP2006527922A (en) Semiconductor wafer having an edge-based identification function
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
JP5134412B2 (en) Chipping detection method
JP4626909B2 (en) Semiconductor wafer
JP4588860B2 (en) Semiconductor wafer marking method
KR0147672B1 (en) A label of wiper easily distinguished
JP4244459B2 (en) Semiconductor wafer and manufacturing method thereof
EP0604061A1 (en) Semiconductor fabrication
US6877668B1 (en) Marking method for semiconductor wafer
KR20040050068A (en) Semiconductor wafer identificaion
JP2003203959A (en) Sample for observing semiconductor wafer surface crystal defect and manufacturing method therefor
JP3967668B2 (en) Micro-dimensional standard sample and manufacturing method thereof
JP4632659B2 (en) Manufacturing method of semiconductor device
KR20070024979A (en) Method for unloading wafer from equipment for use in fabricating semiconductor device
JPS63288009A (en) Wafer and method of controlling wafer treatment process
JP2000048203A (en) Recognizing method of machined result
KR20090016271A (en) Wafer stamped with magnetism mark
KR20080021392A (en) Semiconductor wafer having identification
KR19980023312A (en) Semiconductor wafer
JPH0722301A (en) Semiconductor manufacturing device
JPH03116919A (en) Wafer discriminating method
JPS6377132A (en) Manufacture of semiconductor device
KR100611071B1 (en) Method for forming mark in semiconductor processing
JP2005236175A (en) Substrate for dicing
WO2019059102A1 (en) Method for producing semiconductor device using silicon carbide semiconductor substrate

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070126

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4626909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term