JP2001196281A - Marked semiconductor wafer for market - Google Patents

Marked semiconductor wafer for market

Info

Publication number
JP2001196281A
JP2001196281A JP2000326082A JP2000326082A JP2001196281A JP 2001196281 A JP2001196281 A JP 2001196281A JP 2000326082 A JP2000326082 A JP 2000326082A JP 2000326082 A JP2000326082 A JP 2000326082A JP 2001196281 A JP2001196281 A JP 2001196281A
Authority
JP
Japan
Prior art keywords
mark
semiconductor wafer
distribution
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000326082A
Other languages
Japanese (ja)
Other versions
JP4626909B2 (en
Inventor
Satoru Kitagawa
悟 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP2000326082A priority Critical patent/JP4626909B2/en
Publication of JP2001196281A publication Critical patent/JP2001196281A/en
Application granted granted Critical
Publication of JP4626909B2 publication Critical patent/JP4626909B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor wafer whose marking does not exert bad influence upon itself in the middle of manufacture and which is hardly influenced by the surface treatment applied in each process of manufacture of itself. SOLUTION: A wafer is made into a wafer fitted with a very small ID mark which makes a plurality of very small ID marks A1 and A2 function as backup with each other by giving it a plurality of very small ID marks A1 and A2. Hereby, the necessity of feeling anxiety about the confusion or disability of trace caused by the disappearance of an extremely small mark vanishes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、その同定等を適確
に行うためのマーキングが施された半導体ウエハに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer provided with a marking for accurately identifying the semiconductor wafer.

【0002】[0002]

【従来の技術】シリコンウエハなどの半導体ウエハの製
造を行うにあたって、当該ウエハにおいて何らかの不具
合が生じていたことがその製造途中若しくは出荷後に判
明した場合には、その不具合が生じた原因を確実に突き
止めるために、そのことを製造現場に適確に伝えること
は非常に重要なことである。
2. Description of the Related Art When a semiconductor wafer such as a silicon wafer is manufactured, if it is found during the manufacturing or after shipment that a certain malfunction has occurred in the wafer, the cause of the malfunction is reliably determined. Therefore, it is very important to communicate this to the manufacturing site properly.

【0003】そして、このようなフィードバックを適確
に行えるようにするためには、製造される個々のウエハ
がそれぞれ識別できるようになっている必要があり、そ
のために、半導体ウエハの製造工程の初期の段階で、個
々のウエハに対してマーキングを施すようにしている。
In order to accurately perform such feedback, it is necessary that individual wafers to be manufactured can be individually identified. For this reason, the initial stage of the semiconductor wafer manufacturing process is required. At this stage, marking is performed on each wafer.

【0004】このマーキングは、一般的には、半導体ウ
エハの所定の箇所に所定のマークを刻印することによっ
て行われているが、そのためのマーキング装置として
は、例えばレーザマーキング装置が使用される(特開昭
59−23512号公報、特開平2−175154号公
報等)。
[0004] This marking is generally performed by engraving a predetermined mark on a predetermined portion of a semiconductor wafer. As a marking device therefor, for example, a laser marking device is used. JP-A-59-23512, JP-A-2-175154, etc.).

【0005】また、個々のウエハに付されるマークは、
代表的なものは各ウエハのIDナンバーであるが、それ
までの処理条件、加工履歴或いは電気的特性を知る手が
かりとして、ウエハ表面にバーコードや文字、数字など
のマークを付することもある。このようにすることによ
り、マーキングを、不具合発生ルートのトレースのため
だけでなく、工程管理や生産管理のためにも使用するこ
とができるようになり、製造中においても出荷後におい
ても、各ウエハの同定が確実に行えるようになる。
[0005] Also, the mark given to each wafer is:
A typical example is an ID number of each wafer. However, a mark such as a bar code, a character, or a number may be provided on the wafer surface as a clue to know the processing conditions, processing history, or electrical characteristics up to that time. In this way, the marking can be used not only for tracing the defect route, but also for process control and production control. Can be surely identified.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、マーキ
ングという処理は、製造途中のウエハに対して何らかの
物理作用を加えるものであるため、マーキング操作が原
因でウエハにスリップ転位が走ってしまうような場合も
ある。このようなことから、ウエハに悪影響を及ぼして
しまうことを防止するためには、マーキングはなるべく
微小な規模で行うようにするのが好ましい。
However, since the marking process applies some physical action to the wafer being manufactured, slip marking may occur on the wafer due to the marking operation. is there. For this reason, it is preferable that marking be performed on a minute scale in order to prevent the wafer from being adversely affected.

【0007】ところがこの一方で、微小なマークを付す
るというのは、ウエハに悪影響を及ぼさないという観点
からすれば好ましいが、微小なマークというものは半導
体ウエハ製造の各工程で施される表面処理によって消え
易いという難点がある。これに関し、半導体ウエハの製
造は、当然の事ながら流れ作業で行われており、付け間
違いをして紛れてしまった場合には、それを元通りに復
帰させるのは著しく困難である。
On the other hand, it is preferable to add a minute mark from the viewpoint of not adversely affecting the wafer, but the minute mark is a surface treatment applied in each step of semiconductor wafer manufacturing. There is a drawback that it is easy to disappear. In this regard, the production of semiconductor wafers is, of course, performed in a flow operation, and it is extremely difficult to return the semiconductor wafer to its original state if it is mistakenly attached.

【0008】本発明は以上のような課題に鑑みてなされ
たものであり、その目的は、製造途中のウエハに悪影響
を及ぼさず、かつ、半導体ウエハ製造の各工程で施され
る表面処理による影響を受けにくい流通用半導体ウエハ
を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a semiconductor device which does not adversely affect a wafer in the course of manufacturing and which is not affected by surface treatment performed in each step of semiconductor wafer manufacturing. An object of the present invention is to provide a semiconductor wafer for distribution which is hard to receive.

【0009】[0009]

【課題を解決するための手段】以上のような目的を達成
するために、本発明においては、2箇所以上に同一のマ
ークが形成された流通用半導体ウエハとし、これら複数
のマークについて互いに他方が消滅した場合のバックア
ップとして機能させることにより、半導体ウエハ製造の
各工程で施される表面処理によってマークが消滅してし
まったような場合でも、確実かつ速やかに復活させるこ
とができるようにしたことを特徴とする。
In order to achieve the above object, according to the present invention, a distribution semiconductor wafer having the same mark formed at two or more locations is provided. By functioning as a backup in the case of disappearance, even if the mark has disappeared due to surface treatment performed in each step of semiconductor wafer manufacturing, it can be surely and quickly revived. Features.

【0010】より具体的には、本発明は以下のようなも
のを提供する。
[0010] More specifically, the present invention provides the following.

【0011】(1) 2箇所以上に本質的に同一のマー
クが形成された流通用半導体ウエハ。
(1) A distribution semiconductor wafer having essentially the same mark formed at two or more locations.

【0012】「流通用半導体ウエハ」というのは、試験
・研究用に留まらず、広く商品として世の中に流通する
半導体ウエハのことを意味する。
The term "distribution semiconductor wafer" means a semiconductor wafer that is widely distributed as a commercial product, not only for testing and research.

【0013】(2) 前記2箇所以上に形成されたマー
クは、それぞれ互いに、半導体ウエハの製造工程におけ
る同一の処理において表面処理速度が異なる位置に配置
されていることを特徴とする(1)記載の流通用半導体
ウエハ。
(2) The marks formed at two or more positions are arranged at positions different from each other in a surface processing speed in the same processing in a semiconductor wafer manufacturing process. Semiconductor wafers for distribution.

【0014】(3) 前記2箇所以上に形成されたマー
クは、それぞれ互いに、半導体ウエハのオモテ側とウラ
側に配置されていることを特徴とする(2)記載の流通
用半導体ウエハ。
(3) The distribution semiconductor wafer according to (2), wherein the marks formed at two or more positions are respectively arranged on the front side and the back side of the semiconductor wafer.

【0015】上記「オモテ側とウラ側」は、エッジを挟
んで反対側に位置する両面を示す概念であり、「オモテ
側」と「ウラ側」には、オモテ面及びウラ面だけでな
く、オモテベベル面及びウラベベル面をも含む。
[0015] The above "front side and back side" is a concept indicating both sides located on the opposite side across the edge, and the "front side" and "back side" include not only the front side and the back side but also the front side and the back side. It also includes the front and rear faces.

【0016】(4) 前記2箇所以上に形成されたマー
クは、それぞれ互いに近傍に配置されていることを特徴
とする(1)から(3)いずれか記載の流通用半導体ウ
エハ。
(4) The semiconductor wafer for distribution according to any one of (1) to (3), wherein the marks formed at two or more places are arranged near each other.

【0017】(5) 前記2箇所以上に形成されたマー
クは、それぞれ互いに、一台の光学読取装置によって同
時に読み取り可能な場所に配置されていることを特徴と
する(1)から(3)いずれか記載の流通用半導体ウエ
ハ。
(5) The marks formed at two or more locations are arranged at locations where they can be read simultaneously by one optical reading device. Or a semiconductor wafer for distribution.

【0018】(6) 前記2箇所以上に形成されたマー
クは、それぞれ、径が1μmから13μmの微小ドット
からなるドットマークであることを特徴とする(1)か
ら(5)いずれか記載の流通用半導体ウエハ。
(6) The distribution according to any one of (1) to (5), wherein each of the marks formed at two or more locations is a dot mark composed of minute dots having a diameter of 1 μm to 13 μm. For semiconductor wafer.

【0019】(7) 前記マークは、半導体ウエハのI
Dマークであることを特徴とする(6)記載の流通用半
導体ウエハ。
(7) The mark is the I mark on the semiconductor wafer.
The distribution semiconductor wafer according to (6), which is a D mark.

【0020】(8) 前記所定のマークは、ノッチの内
壁面に付されているマークであることを特徴とする
(6)または(7)記載の流通用半導体ウエハ。
(8) The semiconductor wafer for distribution according to (6) or (7), wherein the predetermined mark is a mark provided on an inner wall surface of the notch.

【0021】(9) 前記マークは、位置合わせのため
のマークであることを特徴とする(6)記載の流通用半
導体ウエハ。
(9) The distribution semiconductor wafer according to (6), wherein the mark is a mark for alignment.

【0022】(10) 前記マークは、流通用半導体ウ
エハにおける結晶の方向を示唆するマークであることを
特徴とする(6)記載の流通用半導体ウエハ。
(10) The distribution semiconductor wafer according to (6), wherein the mark is a mark indicating a direction of a crystal in the distribution semiconductor wafer.

【0023】(11) 完全円形ウエハである(9)ま
たは(10)記載の流通用半導体ウエハ。
(11) The distribution semiconductor wafer according to (9) or (10), which is a perfect circular wafer.

【0024】「完全円形ウエハ」というのは、要する
に、ノッチもオリフラ(オリエンテーションフラット)
も存在しないウエハのことを意味する。
In short, a “perfectly circular wafer” means that the notch has an orientation flat (orientation flat).
Also means a wafer that does not exist.

【0025】(12) (5)記載の流通用半導体ウエ
ハを、マークの方向が揃えられて格納されたウエハキャ
リア。
(12) A wafer carrier in which the distribution semiconductor wafer described in (5) is stored with the mark directions aligned.

【0026】(13) 半導体ウエハの製造・加工工程
において半導体ウエハに所定のマークを形成することに
よって当該半導体ウエハにマーキングを施すにあたっ
て、半導体ウエハの2箇所以上に本質的に同一のマーク
を形成するマーキングを施した半導体ウエハを使用する
方法。
(13) In marking and marking a semiconductor wafer by forming a predetermined mark on the semiconductor wafer in the process of manufacturing and processing the semiconductor wafer, essentially the same mark is formed at two or more locations on the semiconductor wafer. A method using a marked semiconductor wafer.

【0027】(14) 半導体ウエハの製造・加工工程
において半導体ウエハに所定のマークを形成することに
よって当該半導体ウエハにマーキングを施すにあたっ
て、半導体ウエハの2箇所以上に本質的に同一のマーク
を形成するマーキングを施すことにより、半導体ウエハ
の製造・加工に伴って生ずるいずれか一つのマークの実
質的な消失による不利益を無効化する方法。
(14) When a predetermined mark is formed on a semiconductor wafer in the process of manufacturing and processing the semiconductor wafer, essentially the same mark is formed at two or more locations on the semiconductor wafer. A method for applying a marking to negate the disadvantage caused by the substantial disappearance of any one of the marks caused by the manufacture and processing of a semiconductor wafer.

【0028】「半導体ウエハの製造・加工工程」という
概念に関し、本明細書において「半導体ウエハの製造工
程」には、半導体ウエハの製造に関連する工程の全てが
含まれる。また、「半導体ウエハの加工工程」には、半
導体ウエハの製造工程で製造された半導体ウエハを半導
体デバイスに加工する過程等の、半導体ウエハ製造工程
で製造された半導体ウエハの加工に関連する工程の全て
が含まれる。
Regarding the concept of “semiconductor wafer manufacturing / working process”, in this specification, “semiconductor wafer manufacturing process” includes all processes related to semiconductor wafer manufacturing. The “semiconductor wafer processing process” includes processes related to the processing of the semiconductor wafer manufactured in the semiconductor wafer manufacturing process, such as the process of processing the semiconductor wafer manufactured in the semiconductor wafer manufacturing process into semiconductor devices. Everything is included.

【0029】「実質的に消失」或いは「実質的な消失」
というのは、マークが完全に消失してしまった場合はも
ちろんのこと、マークが完全に消失していなくても、マ
ークの読み取り、検出を行うことが困難な状態となった
場合をも含む概念である。また、本明細書において単に
「消失」と言うときにも、マークが完全に消失してしま
った場合はもちろんのこと、マークが完全に消失してい
なくても、マークの読み取り、検出を行うことが困難な
状態となった場合をも含む場合がある。「本質的に同一
のマーク」というのは、完全同一のマークは勿論のこ
と、半導体ウエハ相互を識別するのに必要な部分が同一
であって、他の付記的部分が異なるようなものも含む概
念である。このようなものとしては、半導体ウエハのロ
ット番号及びシリアルナンバーを示す部分が同一であっ
て、復元した回数を示す部分のみが異なるようなものを
挙げることができる。従って、本発明の実施形態におい
ては、実質的に残存している他のマークを他の場所に完
全にコピーする形態も、実質的に残存している他のマー
クから半導体ウエハ相互を識別するのに必要な部分を抽
出し、付記的部分を適宜変更したものをこれに付加して
他の場所に刻印するというような形態も、含まれること
になる。
"Substantial disappearance" or "substantial disappearance"
This is a concept that includes not only the case where the mark has completely disappeared, but also the case where it is difficult to read and detect the mark even if the mark has not completely disappeared. It is. Also, in this specification, when simply saying "disappearance", not only when the mark has completely disappeared, but also when reading and detecting the mark even if the mark has not completely disappeared. In some cases. "Essentially the same mark" includes not only completely the same mark but also a mark in which the portions necessary to identify the semiconductor wafers are the same and other additional portions are different. It is a concept. As such a device, there can be cited one in which the portions indicating the lot number and the serial number of the semiconductor wafer are the same and only the portion indicating the number of times of restoration is different. Therefore, in the embodiment of the present invention, the form in which the substantially remaining other marks are completely copied to another place may be used to distinguish the semiconductor wafers from the substantially remaining other marks. In this case, a necessary part is extracted, and a part obtained by appropriately changing the additional part is added to the part, and the part is stamped in another place.

【0030】「所定のマーク」は、代表的には各ウエハ
のIDナンバーであるが、この他にも、ウエハの加工履
歴等をバーコードや文字、数字等で現わしたようなもの
も含まれる。また、「所定のマーク」は登録商標である
場合もある。
The "predetermined mark" is typically an ID number of each wafer, but also includes a mark such as a bar code, a character, or a number indicating a processing history of the wafer. It is. Further, the “predetermined mark” may be a registered trademark.

【0031】なお、本発明は基本的にはウエハの加工に
関するものであって、この加工はウエハの構成成分とは
無関係に行うことができるので、本発明の対象となる半
導体ウエハは、シリコンウエハに限られない。本発明で
は、化合物半導体のウエハのような原材料がそもそも異
なるウエハや、窒素ドープウエハのようなインゴットの
製造工程が異なるウエハ、エピタキシャル成長が施され
たエピウエハのようなスライスが行われた後の処理が特
殊なウエハなど、あらゆる種類・形態のウエハを対象と
することができる。
The present invention basically relates to the processing of a wafer, and this processing can be performed irrespective of the constituent components of the wafer. Not limited to In the present invention, the processing after slicing such as a wafer having a different raw material such as a compound semiconductor wafer in the first place, a wafer having a different ingot manufacturing process such as a nitrogen-doped wafer, and an epitaxially grown epi-wafer is specially performed. Various types and forms of wafers, such as simple wafers, can be targeted.

【0032】また、上記の点をより一般化すれば、本発
明は「ウエハ」というものに限られることなく、以下の
ように、例えば「液晶基板」等のような一般的な「基
板」に対して適用することができる。
Further, if the above points are generalized, the present invention is not limited to a "wafer" but may be applied to a general "substrate" such as a "liquid crystal substrate" as follows. Can be applied to

【0033】(15) 2箇所以上に本質的に同一のマ
ークが形成された流通用基板。
(15) A distribution substrate having essentially the same marks formed at two or more locations.

【0034】(16) 基板の製造・加工工程において
当該基板に所定のマークを形成することによって当該基
板にマーキングを施すにあたって、前記基板の2箇所以
上に本質的に同一のマークを形成するマーキングを施し
た基板を使用する方法。
(16) In the process of manufacturing and processing a substrate, when marking is performed on the substrate by forming a predetermined mark on the substrate, a marking that forms essentially the same mark at two or more locations on the substrate is used. Method using a substrate that has been subjected.

【0035】(17) 基板の製造・加工工程において
当該基板に所定のマークを形成することによって当該基
板にマーキングを施すにあたって、前記基板の2箇所以
上に本質的に同一のマークを形成するマーキングを施す
ことにより、前記基板の製造・加工に伴って生ずるいず
れか一つのマークの実質的な消失による不利益を無効化
する方法。
(17) When marking is performed on a substrate by forming a predetermined mark on the substrate in a process of manufacturing and processing the substrate, a marking that forms essentially the same mark at two or more locations on the substrate is used. A method of nullifying a disadvantage caused by a substantial disappearance of any one of the marks caused by manufacturing and processing of the substrate.

【0036】なお、上記(15)に係る基板のマークの
再現方法においては、上記(2)〜(11)の限定事項
を適宜加えることができる。
In the method for reproducing a mark on a substrate according to the above (15), the above-mentioned restrictions (2) to (11) can be added as appropriate.

【0037】[0037]

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0038】[マーキング装置]本発明に係るマーキン
グ方法を実行するにあたっては、現在使用されている全
てのマーキング装置を使用することができるが、この実
施の形態では、レーザマーキング装置を代表的な例とし
てあげる。
[Marking Apparatus] In carrying out the marking method according to the present invention, any marking apparatus currently used can be used. In this embodiment, a laser marking apparatus is a typical example. I'll give you

【0039】レーザマーキング装置は、一般的には、図
1に示されるように、レーザビームの導入光学系及びマ
スク形状を作るレンズからなる光学素子11、液晶マス
ク13、及び、レーザ光をウエハWへと導き、当該ウエ
ハW上の所定の箇所に液晶マスク13の像を結像させる
投影レンズ14を備えている。
As shown in FIG. 1, a laser marking apparatus generally includes an optical element 11 including a laser beam introduction optical system and a lens for forming a mask shape, a liquid crystal mask 13, and a laser beam. And a projection lens 14 for forming an image of the liquid crystal mask 13 at a predetermined position on the wafer W.

【0040】このようなレーザマーキング装置によれ
ば、投影レンズ14の投影位置を調整し、付したいマー
クに対応した像を液晶マスク13に形成し、レーザ照射
を行うことによって所望のマーキングを行うことができ
る。
According to such a laser marking device, the projection position of the projection lens 14 is adjusted, an image corresponding to the mark to be added is formed on the liquid crystal mask 13, and the desired marking is performed by performing laser irradiation. Can be.

【0041】なお、特願平11−19737号に記載さ
れたレーザマーキング装置は、極微小なマークを形成す
ることができるという点で特に好適である。
The laser marking device described in Japanese Patent Application No. 11-19737 is particularly suitable in that it can form extremely small marks.

【0042】[読取装置]上記のようなレーザマーキン
グ装置によってウエハW上に形成されたマークは、読取
装置によって読み取られる。
[Reading Device] The mark formed on the wafer W by the laser marking device as described above is read by the reading device.

【0043】一般的な読取装置は、図2に示されるよう
に、光源21からレーザ光をウエハW上のマーク箇所に
照射し、マークからの反射光を結像レンズ23で結像
し、結像された像をカメラ24で検出することによって
ウエハW上のマークを読み取る。
As shown in FIG. 2, a general reading apparatus irradiates a laser beam from a light source 21 to a mark on a wafer W, forms an image of reflected light from the mark by an imaging lens 23, and forms an image. The mark on the wafer W is read by detecting the formed image with the camera 24.

【0044】ここで、ウエハW上のマークは、例えば図
3に示されるようなものであり、このようなマークが図
2に示される読取装置によって読み取られることとな
る。
Here, the mark on the wafer W is, for example, as shown in FIG. 3, and such a mark is read by the reading device shown in FIG.

【0045】[マークの位置]図4に示されるように、
この実施の形態においては、ウエハWのノッチ31の内
壁にマークを2箇所付するようにしている(図4(A)
のA1及びA2、図4(B)のB1及びB2)。
[Position of Mark] As shown in FIG.
In this embodiment, two marks are provided on the inner wall of the notch 31 of the wafer W (FIG. 4A).
A1 and A2, and B1 and B2 in FIG. 4B).

【0046】ここで、図5はウエハWの拡大断面図であ
り、この図5に示されるように、マークを付すことがで
きる箇所の候補としては、例えば、オモテ面31a、オ
モテベベル面31b、エッジ部分31c、ウラベベル面
31d、ウラ面31eを挙げることができるが、図4
(A)中の2箇所のマークA1及びA2は、マークの周方
向の位置が異なることに加え、マークA1はオモテベベ
ル面の位置に形成され、マークA2はエッジ部分に形成
されているというように、高さ方向の位置も異なるよう
に設定されている。
FIG. 5 is an enlarged cross-sectional view of the wafer W. As shown in FIG. 5, candidates for a place where a mark can be added include, for example, a front surface 31a, a front bevel surface 31b, and an edge. FIG. 4 shows a portion 31c, a back bevel surface 31d, and a back surface 31e.
The two marks A1 and A2 in (A) are different from each other in the circumferential position of the mark, the mark A1 is formed at the position of the frontal bevel surface, and the mark A2 is formed at the edge portion. , The positions in the height direction are also set to be different.

【0047】同様に、図4(B)においても、2箇所の
マークB1及びB2は、マークB1はオモテベベル面の位
置に形成されている一方で、マークB2はウラベベル面
の位置に形成されている。
Similarly, also in FIG. 4B, the two marks B1 and B2 have the mark B1 formed at the position of the front bevel surface, while the mark B2 is formed at the position of the back bevel surface. .

【0048】ここで、後述の実施例にて立証をするが、
ウエハを製造工程中の表面処理に供した場合には、オモ
テ面とウラ面は勿論のこと、ウラとオモテのベベル面の
間でも、マークの消滅の程度が相違する。そして、この
マークの消滅の程度というのは、ウエハが供される製造
工程の種類によっても相違するものと認められる。
Here, as will be proved in the embodiments described later,
When the wafer is subjected to the surface treatment during the manufacturing process, the degree of disappearance of the mark is different not only between the front surface and the back surface, but also between the back surface and the front bevel surface. It is recognized that the degree of disappearance of the mark differs depending on the type of manufacturing process in which the wafer is provided.

【0049】このようなことから本発明では、マークを
2ヶ所以上に形成し、それらを互いのバックアップとし
て機能させることにより、完全に消滅してしまったか、
或いは完全に消滅してはいなくても読取装置で読めない
程度にまで消滅が進んでしまったような場合には、残っ
た他方のマークを参照しながら当該残った他方のマーク
と同一のマークを新たに付すことによって復帰を行うこ
とになる。
In view of the above, according to the present invention, by forming marks at two or more locations and making them function as backups for each other, the marks have been completely erased.
Alternatively, if the erasure has progressed to such a degree that it cannot be read by the reader even if it has not completely disappeared, the same mark as the other remaining mark is referred to while referring to the other remaining mark. A return is performed by newly attaching.

【0050】このように、本発明によれば、「2ヶ所以
上のマーク」という状態を常に担保するようにすること
によって、製造工程におけるマークの消滅による紛れな
どのトラブルやトレースの不能を回避することができる
ようにしているのである。
As described above, according to the present invention, the state of "two or more marks" is always ensured, thereby avoiding troubles such as mistakes due to disappearance of marks in the manufacturing process and inability to trace. They are able to do things.

【0051】[マーキングされたウエハ]上記の実施の
形態では、マーキングされたウエハにつき、マークを2
ヶ所に形成した例を示しているが、このマークは三箇所
以上に形成するようにしてもよい。
[Marked Wafer] In the above embodiment, two marks are provided for each marked wafer.
Although an example in which the mark is formed in three places is shown, this mark may be formed in three or more places.

【0052】なお、複数個のマークの位置は、一台の読
取装置で同時に読み取ることができる位置に集中させる
ようにすると、検出効率が上がるため、処理効率の向上
という観点からして好ましい。同様の理由により、複数
枚のウエハWを運搬するためにそれらをウエハキャリア
41に格納するような場合には、複数個のウエハWのマ
ークの位置を揃えるのが好ましい(図6(A)→
(B))。
It is preferable from the viewpoint of improving the processing efficiency that the plurality of marks should be concentrated on the positions that can be read simultaneously by one reading device, since the detection efficiency is improved. For the same reason, in the case where a plurality of wafers W are stored in the wafer carrier 41 in order to carry them, it is preferable to align the positions of the marks of the plurality of wafers W (FIG. 6A →
(B)).

【0053】また、消失してしまったマークを復活させ
るために、当該消失してしまったマークと同一の新たな
マークを形成する場合には、特に消失マークが完全に消
滅しきっていない場合には、それとの間の干渉を避ける
ために、新たなマークは、それ以前にマークがされてあ
った場所とは別の場所に形成するようにするのが好まし
い。その際に、それ以前にマークがされてあった場所と
は別の場所に形成するにしても、それ以前にマークがさ
れてあった場所の近傍に形成するようにすれば、読取装
置の視野を外れないようにすることができる。
When a new mark identical to the lost mark is formed in order to restore the lost mark, especially when the lost mark has not completely disappeared. In order to avoid interference therewith, it is preferred that the new mark is formed at a different location from the location where it was previously marked. At this time, even if it is formed in a place different from the place where the mark was made before, if it is formed near the place where the mark was made before, the field of view of the reading device Can be secured.

【0054】[0054]

【実施例】ウエハWのオモテ面、オモテベベル面、ノッ
チ内側のオモテベベル面、ウラベベル面、ノッチ内側の
ウラベベル面に、幅320μmの同一のマークをそれぞ
れ形成し、1μm銅薄膜を積層した後、0.75μmのCM
P(Chemical MechanicalPolishing)処理を行い、銅薄
膜積層後とCMP処理後とで、マークの消滅の程度(残
存の程度)を観察した。
EXAMPLE The same mark having a width of 320 μm was formed on the front surface, front bevel surface, front bevel surface inside the notch, and back bevel surface inside the notch, respectively, of the wafer W, and a 1 μm copper thin film was laminated thereon. CM
P (Chemical Mechanical Polishing) processing was performed, and the degree of disappearance of marks (the degree of remaining) was observed after laminating the copper thin film and after the CMP processing.

【0055】この結果を以下の表1に示す。The results are shown in Table 1 below.

【0056】[0056]

【表1】 [Table 1]

【0057】上記表1の結果より、CMP処理をした場
合においては、ウラベベル面についてはノッチの内側・
外側とは無関係にマークの残存性がよく、オモテ面のマ
ークのバックアップとして機能することが判る。逆に、
ウラ面の汚れなどで当該ウラ面のマークが消滅してしま
ったような場合には、オモテ面のマークがウラ面のマー
クのバックアップとして機能することになる。
According to the results shown in Table 1, when the CMP treatment was performed, the back side of the notch was not
It can be seen that the marks have good survivability irrespective of the outside and function as a backup for the marks on the front side. vice versa,
If the mark on the back surface has disappeared due to dirt on the back surface or the like, the mark on the front surface functions as a backup for the mark on the back surface.

【0058】また、ノッチ内であると否とに拘らず、周
方向での距離が十分に近ければ、オモテベベル面にある
マークとウラベベル面にあるマークとではカメラの同一
視野に収めることが十分に可能であるため、複数個のマ
ークがバックアップ機能を互いに発揮する位置に配置さ
れている場合であっても、一台のカメラによる同時観測
も行うことができるということが判る。
Regardless of whether or not it is within the notch, if the distance in the circumferential direction is sufficiently short, the mark on the omote bevel surface and the mark on the urabebel surface can be sufficiently contained in the same visual field of the camera. Since it is possible, even when a plurality of marks are arranged at positions where the backup functions are mutually performed, it can be understood that simultaneous observation by one camera can be performed.

【0059】[0059]

【発明の効果】以上のような本発明に係る半導体ウエハ
によれば、複数のマークを形成して互いにバックアップ
として機能させるようにしているので、例えば極微小な
マークが付されている場合でも、その消滅による混乱や
トレースの不能を心配する必要が無くなる。
According to the semiconductor wafer according to the present invention as described above, a plurality of marks are formed so as to function as a backup for each other. There is no need to worry about confusion or trace inability due to the disappearance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 一般的なレーザマーキング装置の機能構成を
示すブロック図である。
FIG. 1 is a block diagram showing a functional configuration of a general laser marking device.

【図2】 一般的な読取装置の機能構成を示すブロック
図である。
FIG. 2 is a block diagram illustrating a functional configuration of a general reading device.

【図3】 マークの一例を示す図である。FIG. 3 is a diagram illustrating an example of a mark.

【図4】 マークの位置を説明するための図である。FIG. 4 is a diagram for explaining a position of a mark.

【図5】 マークの位置を説明するための拡大断面図で
ある。
FIG. 5 is an enlarged cross-sectional view for explaining a position of a mark.

【図6】 ウエハキャリアへのウエハの格納を説明する
ための図である。
FIG. 6 is a diagram for explaining storage of a wafer in a wafer carrier.

【符号の説明】[Explanation of symbols]

11 光学素子 13 液晶マスク 14 投影レンズ 21 光源 23 結像レンズ 24 カメラ 31 ウエハWのノッチ 31a オモテ面 31b オモテベベル面 31c エッジ部分 31d ウラベベル面 31e ウラ面 41 ウエハキャリア W ウエハ A1、A2、B1及びB2 マーク DESCRIPTION OF SYMBOLS 11 Optical element 13 Liquid crystal mask 14 Projection lens 21 Light source 23 Imaging lens 24 Camera 31 Notch of wafer W 31a Front side 31b Front side bevel side 31c Edge part 31d Back side bevel side 31e Back side 41 Wafer carrier W Wafer A1, A2, B1, and B2 mark

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 2箇所以上に本質的に同一のマークが形
成された流通用半導体ウエハ。
1. A distribution semiconductor wafer having essentially the same mark formed at two or more locations.
【請求項2】 前記2箇所以上に形成されたマークは、
それぞれ互いに、半導体ウエハの製造工程における同一
の処理において表面処理速度が異なる位置に配置されて
いることを特徴とする請求項1記載の流通用半導体ウエ
ハ。
2. The mark formed at two or more places,
2. The distribution semiconductor wafer according to claim 1, wherein the surface treatment speeds are different from each other in the same process in the semiconductor wafer manufacturing process.
【請求項3】 前記2箇所以上に形成されたマークは、
それぞれ互いに、半導体ウエハのオモテ側とウラ側に配
置されていることを特徴とする請求項2記載の流通用半
導体ウエハ。
3. The mark formed at two or more places,
3. The semiconductor wafer for distribution according to claim 2, wherein the semiconductor wafer is arranged on the front side and the back side of the semiconductor wafer.
【請求項4】 前記2箇所以上に形成されたマークは、
それぞれ互いに近傍に配置されていることを特徴とする
請求項1から3いずれか記載の流通用半導体ウエハ。
4. The mark formed at two or more places,
4. The semiconductor wafer for distribution according to claim 1, wherein the semiconductor wafers are arranged close to each other.
【請求項5】 前記2箇所以上に形成されたマークは、
それぞれ互いに、一台の光学読取装置によって同時に読
み取り可能な場所に配置されていることを特徴とする請
求項1から3いずれか記載の流通用半導体ウエハ。
5. The mark formed at two or more places,
The distribution semiconductor wafer according to any one of claims 1 to 3, wherein the distribution semiconductor wafers are arranged at locations where they can be read simultaneously by one optical reader.
【請求項6】 前記2箇所以上に形成されたマークは、
それぞれ、径が1μmから13μmの微小ドットからな
るドットマークであることを特徴とする請求項1から5
いずれか記載の流通用半導体ウエハ。
6. The mark formed at two or more places,
6. A dot mark composed of minute dots each having a diameter of 1 μm to 13 μm.
The semiconductor wafer for distribution according to any one of the above.
【請求項7】 前記マークは、半導体ウエハのIDマー
クであることを特徴とする請求項6記載の流通用半導体
ウエハ。
7. The semiconductor wafer for distribution according to claim 6, wherein said mark is an ID mark of a semiconductor wafer.
【請求項8】 前記所定のマークは、ノッチの内壁面に
付されているマークであることを特徴とする請求項6ま
たは7記載の流通用半導体ウエハ。
8. The semiconductor wafer for distribution according to claim 6, wherein the predetermined mark is a mark provided on an inner wall surface of a notch.
【請求項9】 前記マークは、位置合わせのためのマー
クであることを特徴とする請求項6記載の流通用半導体
ウエハ。
9. The distribution semiconductor wafer according to claim 6, wherein the mark is a mark for alignment.
【請求項10】 前記マークは、流通用半導体ウエハに
おける結晶の方向を示唆するマークであることを特徴と
する請求項6記載の流通用半導体ウエハ。
10. The distribution semiconductor wafer according to claim 6, wherein the mark is a mark indicating a direction of a crystal in the distribution semiconductor wafer.
【請求項11】 完全円形ウエハである請求項9または
10記載の流通用半導体ウエハ。
11. The distribution semiconductor wafer according to claim 9, which is a perfect circular wafer.
【請求項12】 請求項5記載の流通用半導体ウエハ
を、マークの方向が揃えられて格納されたウエハキャリ
ア。
12. A wafer carrier in which the distribution semiconductor wafer according to claim 5 is stored with the mark directions aligned.
【請求項13】 半導体ウエハの製造・加工工程におい
て半導体ウエハに所定のマークを形成することによって
当該半導体ウエハにマーキングを施すにあたって、半導
体ウエハの2箇所以上に本質的に同一のマークを形成す
るマーキングを施した半導体ウエハを使用する方法。
13. A marking for forming essentially the same mark at two or more locations on a semiconductor wafer when the semiconductor wafer is marked by forming a predetermined mark on the semiconductor wafer in a process of manufacturing and processing the semiconductor wafer. Using a semiconductor wafer that has been subjected to aging.
【請求項14】 半導体ウエハの製造・加工工程におい
て半導体ウエハに所定のマークを形成することによって
当該半導体ウエハにマーキングを施すにあたって、半導
体ウエハの2箇所以上に本質的に同一のマークを形成す
るマーキングを施すことにより、半導体ウエハの製造・
加工に伴って生ずるいずれか一つのマークの実質的な消
失による不利益を無効化する方法。
14. A marking for forming essentially the same mark at two or more locations on a semiconductor wafer when marking the semiconductor wafer by forming a predetermined mark on the semiconductor wafer in a process of manufacturing and processing the semiconductor wafer. The production of semiconductor wafers
A method for negating a disadvantage caused by substantial disappearance of any one mark caused by processing.
【請求項15】 2箇所以上に本質的に同一のマークが
形成された流通用基板。
15. A distribution substrate having essentially the same mark formed at two or more locations.
【請求項16】 基板の製造・加工工程において当該基
板に所定のマークを形成することによって当該基板にマ
ーキングを施すにあたって、前記基板の2箇所以上に本
質的に同一のマークを形成するマーキングを施した基板
を使用する方法。
16. A method of forming a predetermined mark on a substrate in a process of manufacturing and processing the substrate to perform marking on the substrate by applying a marking for forming essentially the same mark at two or more locations on the substrate. How to use a substrate that has been made.
【請求項17】 基板の製造・加工工程において当該基
板に所定のマークを形成することによって当該基板にマ
ーキングを施すにあたって、前記基板の2箇所以上に本
質的に同一のマークを形成するマーキングを施すことに
より、前記基板の製造・加工に伴って生ずるいずれか一
つのマークの実質的な消失による不利益を無効化する方
法。
17. When marking a substrate by forming a predetermined mark on the substrate in a process of manufacturing and processing the substrate, marking is performed to form essentially the same mark at two or more locations on the substrate. A method for nullifying disadvantages caused by substantial disappearance of any one of the marks caused by the manufacture and processing of the substrate.
JP2000326082A 1999-10-26 2000-10-25 Semiconductor wafer Expired - Lifetime JP4626909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000326082A JP4626909B2 (en) 1999-10-26 2000-10-25 Semiconductor wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30470199 1999-10-26
JP11-304701 1999-10-26
JP2000326082A JP4626909B2 (en) 1999-10-26 2000-10-25 Semiconductor wafer

Publications (2)

Publication Number Publication Date
JP2001196281A true JP2001196281A (en) 2001-07-19
JP4626909B2 JP4626909B2 (en) 2011-02-09

Family

ID=26564011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326082A Expired - Lifetime JP4626909B2 (en) 1999-10-26 2000-10-25 Semiconductor wafer

Country Status (1)

Country Link
JP (1) JP4626909B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086474A (en) * 2001-09-14 2003-03-20 Dowa Mining Co Ltd Compound semiconductor wafer with notch
JP2009064801A (en) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd Wafer
JP2017069274A (en) * 2015-09-28 2017-04-06 株式会社デンソー Manufacturing method and production system for wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248523A (en) * 1990-02-27 1991-11-06 Sony Corp Wafer
JPH043909A (en) * 1990-04-20 1992-01-08 Fujitsu Ltd Method of bonding semiconductor substrate
JP2828806B2 (en) * 1991-09-25 1998-11-25 三菱電機株式会社 Method for manufacturing semiconductor device
JPH07307255A (en) * 1994-05-13 1995-11-21 Hitachi Ltd Numbering apparatus
JPH0837137A (en) * 1994-05-16 1996-02-06 Sony Corp Method for managing semiconductor substrate of soi structure, identification mark printer, and identification mark reader

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086474A (en) * 2001-09-14 2003-03-20 Dowa Mining Co Ltd Compound semiconductor wafer with notch
JP2009064801A (en) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd Wafer
JP2017069274A (en) * 2015-09-28 2017-04-06 株式会社デンソー Manufacturing method and production system for wafer

Also Published As

Publication number Publication date
JP4626909B2 (en) 2011-02-09

Similar Documents

Publication Publication Date Title
JP2005101290A (en) Method for dicing semiconductor wafer
JP2001196281A (en) Marked semiconductor wafer for market
JP6157991B2 (en) Wafer management method
JP4244459B2 (en) Semiconductor wafer and manufacturing method thereof
JPH09162085A (en) Label for semiconductor wafer
JP4421294B2 (en) Identification of semiconductor wafer
JP2001196280A (en) Method of marking semiconductor wafer
KR100732571B1 (en) Marking method for semiconductor wafer
JP2595962B2 (en) Semiconductor device
JP2003203959A (en) Sample for observing semiconductor wafer surface crystal defect and manufacturing method therefor
CN109426098A (en) Patterning method, lithographic equipment and article manufacturing method
JP3967668B2 (en) Micro-dimensional standard sample and manufacturing method thereof
JPS63288009A (en) Wafer and method of controlling wafer treatment process
JP2006269490A (en) Wafer identification method and method for manufacturing semiconductor device
JPH08107089A (en) Dicing alignment method
JPH04106960A (en) Ic chip
JPS6324617A (en) Method for double sided exposure of wafer
KR20010066298A (en) Device for marking identification using the athletic liquid crystal display
KR20080021392A (en) Semiconductor wafer having identification
JP2005072027A (en) Mark printing method of soi substrate
JPH02183509A (en) Method for distinguishing semiconductor substrate
JPS62193241A (en) Crystal substrate for semiconductor device
JP2005166885A (en) Method for manufacturing semiconductor device
JPS59165421A (en) Mark for positioning of semiconductor device
KR0129123B1 (en) Wafer exposure method and apparatus thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070126

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4626909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term