JP4620241B2 - Semiconductor device design support apparatus and method - Google Patents
Semiconductor device design support apparatus and method Download PDFInfo
- Publication number
- JP4620241B2 JP4620241B2 JP2000388149A JP2000388149A JP4620241B2 JP 4620241 B2 JP4620241 B2 JP 4620241B2 JP 2000388149 A JP2000388149 A JP 2000388149A JP 2000388149 A JP2000388149 A JP 2000388149A JP 4620241 B2 JP4620241 B2 JP 4620241B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parameter
- area
- region
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、集積回路のような半導体装置を設計する際に、その設計をコンピュータの支援により行う半導体装置の設計支援装置、およびその設計支援方法に関する。
【0002】
【従来の技術】
従来、電子回路の回路設計を行う場合には、回路設計者が、回路図エディタにより表示装置の表示画面上で回路を作成するとともに、回路の個々の回路素子(トランジスタ、コンデンサ、抵抗など)に対して、種々のパラメータを入力装置から個別に設定している。その後、回路シミュレーションやマスクレイアウト工程で使用されるネットリスト(回路接続情報、各回路素子のパラメータ情報)を生成するようにしている。
【0003】
ここで、上記のパラメータは、回路素子により異なり、例えばMOSトランジスタの場合には、トランジスタサイズ、ドレイン・ソース面積、ドレイン・ソース周辺長などであり、コンデンサの場合には、その容量値、単位コンデンサの個数などである。
【0004】
【発明が解決しようとする課題】
ところが、従来の設計手法では、例えば、複数の回路素子に対して同一のパラメータを設定するような場合には、各回路素子ごとに種々のパラメータをいちいち設定しなければならないので、そのパラメータの設定に手間がかかるという不都合があった。
【0005】
また、回路素子が多く、その各回路素子に対して同一のパラメータを設定するような場合には、その設定に手間がかかる上に、ある回路素子に対してパラメータの設定し忘れ等の設定ミスも起こしやすい。
そこで、本発明の目的は、上記の点に鑑み、複数の回路素子に対して同一のパラメータを設定するような場合に、パラメータの設定の手間やその設定ミスを軽減できる半導体装置の設計支援装置及びその支援方法を提供することにある。
【0006】
上記課題を解決し、本発明の目的を達成するために、請求項1〜請求項3に記載の各発明は以下のように構成した。
【0007】
請求項1に記載の発明は、電子回路の回路図を表示する表示手段と、予め定義されている領域の種類のうち、設定したい回路素子のパラメータに対応する領域の種類を選択する選択手段と、前記表示手段で表示される前記電子回路の回路図上において、前記選択された領域の種類で特定される回路素子を含む領域を設定する領域設定手段と、前記領域設定手段により領域が設定された後、前記設定された領域に対応して予め定義されている領域パラメータに対して、回路素子のパラメータ値を任意に一括して入力するために、領域パラメータ値を入力するパラメータ入力手段と、前記回路図から回路素子と回路接続情報をそれぞれ抽出する抽出手段と、前記抽出された回路素子が前記領域設定手段で設定された領域内に含まれる場合に、その回路素子のそれぞれに対して前記パラメータ入力手段で入力された前記領域パラメータ値を回路素子のパラメータ値として付加するパラメータ付加手段と、を備えたことを特徴とするものである。
【0008】
請求項2に記載の発明は、請求項1に記載の半導体装置の設計支援装置において、前記抽出手段で抽出された回路接続情報と、前記パラメータ付加手段で付加された前記パラメータ値とにしたがって、ネットリストを生成するネットリスト生成手段を、さらに備えたことを特徴とするものである。
【0009】
請求項3に記載の発明は、表示手段に表示される電子回路の回路図の回路素子に対して任意のパラメータを設定する半導体装置の設計支援方法であって、予め定義されている領域の種類のうち、設定したい回路素子のパラメータに対応する領域の種類を選択する第1のステップと、前記表示手段で表示される前記電子回路の回路図上において、前記選択された領域の種類で特定される回路素子を含む領域を設定する第2のステップと、前記設定された領域に対応して予め定義されている領域パラメータに対して、回路素子のパラメータ値を任意に一括して入力するために、領域パラメータ値を入力する第3のステップと、前記電子回路の回路図から回路素子と回路接続情報をそれぞれ抽出する第4のステップと、前記抽出された回路素子が前記第2のステップで設定された領域内に含まれる場合に、その回路素子のそれぞれに対して前記第3のステップで入力された前記領域パラメータ値を回路素子のパラメータ値として付加する第5のステップと、からなることを特徴とするものである。
【0010】
このように本発明では、表示手段で表示される回路図上の回路素子のうち、同一のパラメータが設定可能な回路素子を回路図上で任意に特定し、入力手段から任意のパラメータを入力すると、その特定された各回路素子に対してその入力パラメータを一様に設定するようにした。
このため、本発明によれば、例えば複数の回路素子に対して同一のパラメータを設定するような場合に、パラメータの設定の手間が軽減できる上に、その設定ミスを軽減できる。
【0011】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明の半導体装置の設計支援装置の実施形態の構成について、図1を参照して説明する。
この実施形態に係る半導体装置の設計支援装置は、表示装置に電子回路の回路図を表示してその回路の各回路素子の種々のパラメータを設定するものであり、図1に示すように、後述のような判断や処理によりパラメータの設定に必要な制御などを行う制御処理装置1を有し、この制御処理装置1に記憶装置2が接続されている。
【0012】
制御処理装置1には、キーボードやマウス等からなり設計者が後述のように所定のデータを入力したり所定の指示を行う入力装置3と、後述のように回路図などを表示させる表示装置4とが接続されている。
また、制御処理装置1は、制御プログラムや、後述のような各種のデータなどを格納するための内部メモリ5を備えている。
【0013】
記憶装置2は、ハードディスクやフレキシブルディスク、あるいは光ディスク等からなり、定義ファイル21、回路図ファイル22、ネットリスト・ファイル23、制御プログラム・ファイル24などが格納されている。
定義ファイル21は、後述のように設定される領域に含まれる各回路素子に対して一様にパラメータを設定するために、領域の種類とその領域に属するパラメータをそれぞれ定義した領域定義ファイルを1または複数格納するファイルであり、これらの各定義は設計者が入力装置3から可能である。
【0014】
回路図ファイル22は、設計者が作成した回路図のデータを格納するためのファイルである。
ネットリスト・ファイル23は、後述のように生成されるネットリスト(回路接続情報、各回路素子のパラメータ情報)を格納するファイルである。
制御プログラム・ファイル24は、制御処理装置1が図2に示すような制御処理を行うための手順(プログラム)を格納するファイルである。
【0015】
入力装置4は、予め設定されている領域定義ファイルで定義されている領域の種類のうち、設定したいパラメータに対応する領域の種類を選択する機能を備えるとともに、その選択された領域の種類で特定される回路素子を含む領域を、表示装置4の表示画面に表示されている回路図上に任意に設定する機能を備えている。
【0016】
また、入力装置4は、上記のように設定した領域に属し、上記の領域定義ファイルで定義されている領域パラメータに対して、パラメータ値を任意に入力する機能を備えている。
次に、定義ファイル21に格納される領域定義ファイルについて、以下に説明する。
【0017】
この領域定義ファイルは、「領域の種類」と、「その領域に属するパラメータの種類」とをそれぞれ定義したものであり、そのファイルの形式は例えば以下のようになっている。
領域1の種類(名前)
領域1に属する領域パラメータ1の名前=デフォルト値
領域1に属する領域パラメータ2の名前=デフォルト値
・・・・・・・・・・・・・・・・・・・・・・・・・
領域2の種類(名前)
領域2に属する領域パラメータ1の名前=デフォルト値
領域2に属する領域パラメータ2の名前=デフォルト値
・・・・・・・・・・・・・・・・・・・・・・・・・
領域nの種類(名前)
領域nに属する領域パラメータ1の名前=デフォルト値
領域nに属する領域パラメータ2の名前=デフォルト値
・・・・・・・・・・・・・・・・・・・・・・・・・
次に、このようなファイル形式からなる領域定義ファイルの具体例について説明する。
【0018】
まず、図3と関連付けた領域定義ファイルを示すと、例えば以下に示すようになる。
CAP SIZER
CAPSIZE=”33”
MINIUNITS=”1”
CASE=”TYP”
SIZEROUT=””
ここで、「CAP SIZER」は、コンデンサの各パラメータを入力するための領域を示し、それ以下がその「CAP SIZER」に属する領域パラメータを示す。
【0019】
「CAPSIZE」は、最小単位のコンデンサの1辺の大きさを示し、そのデフォルト値(規定値)は「33」である。
「MINIUNITS」は、最小単位のコンデンサの個数を示し、そのデフォルト値は「1」である。
「CASE」は、コンデンサを製造する際のプロセス条件を例えば3つのうちから1つ設定するためのものであり、そのデフォルト値は典型を示す「TYP」である。
【0020】
「SIZEROUT」は、「CAP SIZER」の実行結果を格納するファイル名である。
次に、図4と関連付けた領域定義ファイルを示すと、例えば以下に示すようになる。
MULTI AREA
MULTI=”1”
ここで、「MULTI AREA」は、トランジスタの並列数(MULTI)を設定するための領域を示し、それ以下がその「MULTI AREA」に属する領域パラメータを示す。
【0021】
「MULTI」は、トランジスタの並列数を示し、そのデフォルト値は「1」である。
次に、このような構成からなる本実施形態に係る半導体装置の設計支援装置の動作の一例について、図2のフローチャートを参照して説明する。
図2は、回路素子に対するパラメータの設定処理の手順の一例を示し、この手順が、制御プログラム・ファイル24に予め格納されており、その設定処理の際に、制御処理装置1の内部メモリ5に読み出されて使用される。
【0022】
まず、ステップS1では、回路図ファイル22に格納されている回路図を内部メモリ5に対して読み込み、または適宜手段により回路図を入力して内部メモリ5に対して書き込む。
ステップS2では、定義ファイル21に格納されている全ての領域定義ファイルの内容(領域の種類、その領域の種類に属する領域パラメータの種類)を、内部メモリ5に対して読み込む。
【0023】
ステップS3では、その領域定義ファイルで定義される領域の種類が表示装置4の表示画面に表示されるので、設計者は、設定したいパラメータに対応する領域の種類を、その表示を参照して入力装置3により選択する。
例えば、図3の回路のように、コンデンサC1〜C8が同一のCAPSIZE、MINIUNITS、CASE、SIZEROUTであり、コンデンサC11〜C18が同一のCAPSIZE、MINIUNITS、CASE、SIZEROUTである場合には、上記の「CAP SIZER」を選択する。一方、図4の回路のように、MOSトランジスタQ1〜Q6の並列数(MULTI)が同一の場合には、「MULTI AREA」を選択する。
【0024】
ステップS4では、その選択された領域の種類に対応する領域、換言すると、その領域の種類で特定される回路素子を含む領域を、表示装置4の表示画面に表示されている回路図上に、入力装置3を利用することにより所定の手順で任意に設定する。
例えば、図3の回路の場合には、コンデンサC1〜C8が含まれるように破線で示す領域A1を設定するとともに、コンデンサC11〜C18が含まれるように破線で示す領域A2を設定する。一方、図4の回路の場合には、MOSトランジスタQ1〜Q6が含まれるように破線で示す領域A3を設定する。
【0025】
ステップS5では、その設定した領域に属し、その設定領域にかかる領域定義ファイルで定義されている領域パラメータに対して、各種のパラメータ値を入力装置3から任意に入力する。
例えば、図3の回路の場合には、各設定領域A1、A2ごとに、図示にように各領域パラメータをそれぞれ入力する。また、図4の回路の場合には、設定領域A3に、図示にように領域パラメータを入力する。
【0026】
なお、回路素子に対して個別にパラメータを設定する必要がある場合には、例えば、ステップS5とステップS6との間で、所定の手順によりパラメータを設定するものとする。
次に、ステップS6では、表示装置4の表示画面に表示されている回路図から全ての回路素子とその回路接続情報を抽出する。
【0027】
ステップS7では、その抽出した回路素子がステップS4で設定されている領域内に属するか否かの判定を行う。この判定の結果、その回路素子がその設定領域内に属しないと判定された場合には、ステップS9に進み、上記のように回路素子に個別に設定されているパラメータと、ステップS6で抽出された回路接続情報とにしたがって、ネットリスト(回路接続情報、回路素子のパラメータ情報)を生成する。
【0028】
一方、ステップS7においてその回路素子がその設定領域内に属すると判定された場合には、ステップS8に進み、その回路素子に対してステップS5で入力されている各種のパラメータを付加する。従って、図3の回路の場合には、例えばコンデンサC1〜C8については、その度にその同一の入力パラメータが付加される。
【0029】
次のステップS9では、ステップS6で抽出された回路接続情報と、その付加されたパラメータとにしたがってネットリストを生成する。
そして、このようなステップS7〜S9の処理を繰り返すことにより、ネットリストが生成されていき、ネットリストの生成の終了の指示があると(ステップS10)、上記の一連の処理を終了する。
【0030】
以上説明したように、この実施形態では、表示装置4で表示される回路図上の回路素子のうち、同一のパラメータが設定可能な回路素子をその回路図上で任意に特定し、入力装置3から任意のパラメータを入力すると、その特定された各回路素子に対してその入力パラメータを一様に付加し、この付加されたパラメータを利用してネットリストを生成するようにした。
【0031】
このため、この実施形態によれば、例えば複数の回路素子に対して同一のパラメータを設定するような場合に、パラメータの設定の手間が軽減できる上に、その設定ミスを軽減できる。
【0032】
【発明の効果】
以上述べたように、本発明によれば、例えば複数の回路素子に対して同一のパラメータを設定するような場合に、パラメータの設定の手間が軽減できる上に、その設定ミスを軽減できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の設計支援装置の実施形態の構成例を示すブロック図である。
【図2】その実施形態の回路素子のパラメータの設定処理の動作の一例を示すフローチャートである。
【図3】表示装置の表示画面に表示される回路図に対して、任意の領域を設定する場合の説明図である。
【図4】表示装置の表示画面に表示される回路図に対して、任意の領域を設定する場合の他の説明図である。
【符号の説明】
1 制御処理装置
2 記憶装置
3 入力装置
4 表示装置
5 内部メモリ
21 定義ファイル
22 回路図ファイル
23 ネットリスト・ファイル
24 制御プログラム・ファイル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device design support apparatus and a design support method for designing a semiconductor device such as an integrated circuit with the aid of a computer.
[0002]
[Prior art]
Conventionally, when designing a circuit of an electronic circuit, a circuit designer creates a circuit on a display screen of a display device using a circuit diagram editor, and at the same time, each circuit element (transistor, capacitor, resistor, etc.) of the circuit. On the other hand, various parameters are individually set from the input device. After that, a net list (circuit connection information, parameter information of each circuit element) used in circuit simulation and mask layout process is generated.
[0003]
Here, the above parameters vary depending on circuit elements. For example, in the case of a MOS transistor, the transistor size, drain / source area, drain / source peripheral length, and the like. In the case of a capacitor, the capacitance value, unit capacitor The number of items.
[0004]
[Problems to be solved by the invention]
However, in the conventional design method, for example, when the same parameter is set for a plurality of circuit elements, various parameters must be set for each circuit element. There was an inconvenience that it took time.
[0005]
In addition, when there are many circuit elements and the same parameter is set for each circuit element, it takes time to set the parameter and a setting error such as forgetting to set a parameter for a certain circuit element is required. Also easy to wake up.
SUMMARY OF THE INVENTION In view of the above, an object of the present invention is to provide a semiconductor device design support apparatus that can reduce the labor of parameter setting and setting errors when the same parameter is set for a plurality of circuit elements. And providing a support method thereof.
[0006]
In order to solve the above-described problems and achieve the object of the present invention, each invention described in
[0007]
The invention described in
[0008]
The invention according to
[0009]
The invention according to claim 3 is a design support method of a semiconductor device for setting an arbitrary parameter for a circuit element of a circuit diagram of an electronic circuit displayed on a display means, and is a type of a predefined region A first step of selecting a region type corresponding to the parameter of the circuit element to be set, and the type of the selected region on the circuit diagram of the electronic circuit displayed by the display means. a second step of setting a region including a circuit element that, the region parameter that is previously defined corresponding to the set area, for inputting collectively in arbitrary parameter values of the circuit elements A third step of inputting region parameter values; a fourth step of extracting circuit elements and circuit connection information from the circuit diagram of the electronic circuit; and A fifth step of adding the region parameter value input in the third step as a parameter value of the circuit element to each of the circuit elements when included in the region set in the second step It is characterized by comprising.
[0010]
As described above, according to the present invention, among the circuit elements on the circuit diagram displayed by the display unit, a circuit element on which the same parameter can be set is arbitrarily specified on the circuit diagram, and an arbitrary parameter is input from the input unit. The input parameters are set uniformly for each specified circuit element.
For this reason, according to the present invention, for example, when the same parameter is set for a plurality of circuit elements, it is possible to reduce the labor for setting the parameter and to reduce the setting error.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
The configuration of an embodiment of a semiconductor device design support apparatus according to the present invention will be described with reference to FIG.
The design support apparatus for a semiconductor device according to this embodiment displays a circuit diagram of an electronic circuit on a display device and sets various parameters of each circuit element of the circuit. As shown in FIG. The
[0012]
The
In addition, the
[0013]
The
The
[0014]
The
The
The
[0015]
The
[0016]
The
Next, the area definition file stored in the
[0017]
This area definition file defines "area type" and "parameter type belonging to that area", and the format of the file is, for example, as follows.
Type of area 1 (name)
Name of
Type of area 2 (name)
Name of
Type (name) of area n
Name of
Next, a specific example of an area definition file having such a file format will be described.
[0018]
First, an area definition file associated with FIG. 3 is shown as follows, for example.
CAP SIZER
CAPSIZE = "33"
MINIUNITS = "1"
CASE = "TYP"
SIZEROUT = ””
Here, “CAP SIZER” indicates an area for inputting each parameter of the capacitor, and the area below that indicates an area parameter belonging to the “CAP SIZER”.
[0019]
“CAPSIZE” indicates the size of one side of the minimum unit capacitor, and its default value (specified value) is “33”.
“MINIUNITS” indicates the number of capacitors in the minimum unit, and the default value is “1”.
“CASE” is for setting, for example, one of three process conditions for manufacturing a capacitor, and its default value is “TYP” indicating a typical one.
[0020]
“SIZEROUT” is a file name for storing the execution result of “CAP SIZER”.
Next, the region definition file associated with FIG. 4 is as shown below, for example.
MULTI AREA
MULTI == "1"
Here, “MULTI AREA” indicates an area for setting the parallel number of transistors (MULTI), and the area below that indicates an area parameter belonging to “MULTI AREA”.
[0021]
“MULTI” indicates the number of parallel transistors, and its default value is “1”.
Next, an example of the operation of the semiconductor device design support apparatus according to the present embodiment having such a configuration will be described with reference to the flowchart of FIG.
FIG. 2 shows an example of a procedure for parameter setting processing for circuit elements. This procedure is stored in advance in the
[0022]
First, in step S1, a circuit diagram stored in the
In
[0023]
In step S3, the type of area defined in the area definition file is displayed on the display screen of the
For example, when the capacitors C1 to C8 are the same CAPSIZE, MINIUNITS, CASE, and SIZEROUT, and the capacitors C11 to C18 are the same CAPSIZE, MINIUNITS, CASE, and SIZEROUT as in the circuit of FIG. Select “CAP SIZER”. On the other hand, when the parallel numbers (MULTI) of the MOS transistors Q1 to Q6 are the same as in the circuit of FIG. 4, “MULTI AREA” is selected.
[0024]
In step S4, an area corresponding to the type of the selected area, in other words, an area including the circuit element specified by the type of the area is displayed on the circuit diagram displayed on the display screen of the
For example, in the case of the circuit of FIG. 3, a region A1 indicated by a broken line is set so as to include capacitors C1 to C8, and a region A2 indicated by a broken line is set so as to include capacitors C11 to C18. On the other hand, in the case of the circuit of FIG. 4, a region A3 indicated by a broken line is set so that the MOS transistors Q1 to Q6 are included.
[0025]
In step S5, various parameter values are arbitrarily input from the input device 3 for the area parameters belonging to the set area and defined in the area definition file for the set area.
For example, in the case of the circuit of FIG. 3, each area parameter is input for each setting area A1, A2 as shown. In the case of the circuit of FIG. 4, region parameters are input to the setting region A3 as shown in the figure.
[0026]
In addition, when it is necessary to set a parameter individually with respect to a circuit element, a parameter shall be set with a predetermined procedure between step S5 and step S6, for example.
Next, in step S6, all circuit elements and their circuit connection information are extracted from the circuit diagram displayed on the display screen of the
[0027]
In step S7, it is determined whether or not the extracted circuit element belongs to the region set in step S4. As a result of the determination, if it is determined that the circuit element does not belong to the setting region, the process proceeds to step S9, and the parameters individually set for the circuit element as described above and the parameters extracted in step S6 are extracted. A net list (circuit connection information, circuit element parameter information) is generated in accordance with the circuit connection information.
[0028]
On the other hand, if it is determined in step S7 that the circuit element belongs to the set region, the process proceeds to step S8, and various parameters input in step S5 are added to the circuit element. Therefore, in the case of the circuit of FIG. 3, for example, the same input parameter is added to the capacitors C1 to C8 each time.
[0029]
In the next step S9, a net list is generated according to the circuit connection information extracted in step S6 and the added parameters.
Then, by repeating the processes in steps S7 to S9, the net list is generated. When there is an instruction to end the generation of the net list (step S10), the above series of processes is ended.
[0030]
As described above, in the present embodiment, among the circuit elements on the circuit diagram displayed on the
[0031]
For this reason, according to this embodiment, for example, when the same parameter is set for a plurality of circuit elements, it is possible to reduce the labor for setting the parameter and to reduce the setting error.
[0032]
【The invention's effect】
As described above, according to the present invention, for example, when the same parameter is set for a plurality of circuit elements, it is possible to reduce time and effort for setting the parameter, and to reduce the setting error.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of an embodiment of a semiconductor device design support apparatus according to the present invention;
FIG. 2 is a flowchart showing an example of operation of parameter setting processing for a circuit element according to the embodiment;
FIG. 3 is an explanatory diagram when an arbitrary area is set for a circuit diagram displayed on a display screen of a display device;
FIG. 4 is another explanatory diagram in the case where an arbitrary region is set with respect to the circuit diagram displayed on the display screen of the display device.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
予め定義されている領域の種類のうち、設定したい回路素子のパラメータに対応する領域の種類を選択する選択手段と、
前記表示手段で表示される前記電子回路の回路図上において、前記選択された領域の種類で特定される回路素子を含む領域を設定する領域設定手段と、
前記領域設定手段により領域が設定された後、前記設定された領域に対応して予め定義されている領域パラメータに対して、回路素子のパラメータ値を任意に一括して入力するために、領域パラメータ値を入力するパラメータ入力手段と、
前記回路図から回路素子と回路接続情報をそれぞれ抽出する抽出手段と、
前記抽出された回路素子が前記領域設定手段で設定された領域内に含まれる場合に、その回路素子のそれぞれに対して前記パラメータ入力手段で入力された前記領域パラメータ値を回路素子のパラメータ値として付加するパラメータ付加手段と、
を備えたことを特徴とする半導体装置の設計支援装置。Display means for displaying a circuit diagram of the electronic circuit;
A selection means for selecting a type of a region corresponding to a parameter of a circuit element to be set among the types of regions defined in advance;
In the circuit diagram of the electronic circuit to be displayed on the display unit, an area setting means for setting a region including the circuit elements identified by the type of the selected region,
After the area is set by the area setting means, the area parameter is used to arbitrarily input the circuit element parameter values for the area parameters defined in advance corresponding to the set area. Parameter input means for inputting a value;
Extraction means for extracting circuit elements and circuit connection information respectively from the circuit diagram;
When the extracted circuit element is included in the area set by the area setting means, the area parameter value input by the parameter input means for each of the circuit elements is used as the parameter value of the circuit element. Parameter adding means to be added;
A design support apparatus for a semiconductor device, comprising:
予め定義されている領域の種類のうち、設定したい回路素子のパラメータに対応する領域の種類を選択する第1のステップと、
前記表示手段で表示される前記電子回路の回路図上において、前記選択された領域の種類で特定される回路素子を含む領域を設定する第2のステップと、
前記設定された領域に対応して予め定義されている領域パラメータに対して、回路素子のパラメータ値を任意に一括して入力するために、領域パラメータ値を入力する第3のステップと、
前記電子回路の回路図から回路素子と回路接続情報をそれぞれ抽出する第4のステップと、
前記抽出された回路素子が前記第2のステップで設定された領域内に含まれる場合に、その回路素子のそれぞれに対して前記第3のステップで入力された前記領域パラメータ値を回路素子のパラメータ値として付加する第5のステップと、
からなることを特徴とする半導体装置の設計支援方法。A design support method for a semiconductor device for setting an arbitrary parameter for a circuit element of a circuit diagram of an electronic circuit displayed on a display means,
A first step of selecting a region type corresponding to a parameter of a circuit element to be set out of the predefined region types;
In the circuit diagram of the electronic circuit to be displayed on the display unit, a second step of setting a region including the circuit elements identified by the type of the selected region,
A third step of inputting a region parameter value in order to arbitrarily input a parameter value of a circuit element for a region parameter predefined corresponding to the set region;
A fourth step of respectively extracting circuit elements and circuit connection information from the circuit diagram of the electronic circuit;
When the extracted circuit element is included in the area set in the second step, the area parameter value input in the third step for each of the circuit elements is used as the parameter of the circuit element. A fifth step of adding as a value;
A design support method for a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000388149A JP4620241B2 (en) | 2000-12-21 | 2000-12-21 | Semiconductor device design support apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000388149A JP4620241B2 (en) | 2000-12-21 | 2000-12-21 | Semiconductor device design support apparatus and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002189765A JP2002189765A (en) | 2002-07-05 |
JP4620241B2 true JP4620241B2 (en) | 2011-01-26 |
Family
ID=18854941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000388149A Expired - Fee Related JP4620241B2 (en) | 2000-12-21 | 2000-12-21 | Semiconductor device design support apparatus and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4620241B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04219872A (en) * | 1990-12-20 | 1992-08-10 | Fujitsu Ltd | Data registration system |
JPH04367979A (en) * | 1991-06-14 | 1992-12-21 | Nec Corp | Circuit diagram editing device |
JPH09319777A (en) * | 1996-05-27 | 1997-12-12 | Sharp Corp | Fault analytic method for electrical circuit |
JP2000020559A (en) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | Conversation type graphic editor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3476688B2 (en) * | 1998-10-09 | 2003-12-10 | 旭化成マイクロシステム株式会社 | Netlist generation method and netlist generation device |
-
2000
- 2000-12-21 JP JP2000388149A patent/JP4620241B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04219872A (en) * | 1990-12-20 | 1992-08-10 | Fujitsu Ltd | Data registration system |
JPH04367979A (en) * | 1991-06-14 | 1992-12-21 | Nec Corp | Circuit diagram editing device |
JPH09319777A (en) * | 1996-05-27 | 1997-12-12 | Sharp Corp | Fault analytic method for electrical circuit |
JP2000020559A (en) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | Conversation type graphic editor |
Also Published As
Publication number | Publication date |
---|---|
JP2002189765A (en) | 2002-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
CN107480369B (en) | Design and operation method for classified display of DRC in PCB design | |
JP4769687B2 (en) | Timing verification method, timing verification apparatus, and timing verification program | |
US6928330B2 (en) | CAD system, design-support program for CAD system, and design methods | |
JP4620241B2 (en) | Semiconductor device design support apparatus and method | |
JP2006059102A (en) | Cad device, symbol creation device, cad program, and symbol creation program | |
JP2009009473A (en) | Design device and design method for gui and program | |
JP4288972B2 (en) | Layout system, layout support system, layout support program, and layout support method | |
JP5322403B2 (en) | Homepage creation device, homepage creation program and homepage creation method | |
JP3476688B2 (en) | Netlist generation method and netlist generation device | |
JP2998674B2 (en) | Document creation support device for design work | |
JP3809807B2 (en) | A program for creating structural calculations | |
JP2845779B2 (en) | Circuit drawing creation system | |
JPH11238655A (en) | Semiconductor process determination support device | |
JP2005062943A (en) | Integrated circuit design device | |
JPH10232886A (en) | Circuit design supporting system | |
JP4199816B2 (en) | Logic synthesis method | |
JP2003036281A (en) | System, method and program for creating circuit symbol | |
JP2821188B2 (en) | Layout pattern information extraction device | |
JPH0644251A (en) | Menu display method | |
JP2005284826A (en) | Device, method and program for gate resizing of semiconductor integrated circuit | |
JP2017068590A (en) | Design data display device, method, program, and recording medium | |
JP2003150225A (en) | Method and device for displaying parts list and its program | |
JP2005284396A (en) | Circuit diagram preparation device, circuit diagram preparation method, its program, and recording medium storing this program | |
JPH08287110A (en) | Component number allocation device for circuit diagram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |