JP4619522B2

JP4619522B2 - Liquid crystal display device

Info

Publication number: JP4619522B2
Application number: JP2000368898A
Authority: JP
Inventors: 直己森山; 正樹木下; 裕之木村; 孝志前田; 貴徳綱島
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2000-12-04
Filing date: 2000-12-04
Publication date: 2011-01-26
Anticipated expiration: 2020-12-04
Also published as: JP2002169137A

Description

【０００１】
【発明の属する技術分野】
この発明は、携帯電話や電子ブック等に使用される高画質、低消費電力な液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置は軽量、薄型、低消費電力という利点を活かして携帯電話や電子ブック等の小型情報端末のディスプレイとして使用されている。これらの小型情報端末は一般にバッテリー駆動であるため、低消費電力化が重要な課題となっている。例えば携帯電話では、待ち受け時間中に低消費電力で表示できることが求められており、これを実現するための技術として、例えば特開昭５８−２３０９１等が挙げられる。ここに開示された画像表示装置は、画素内にデジタルメモリを備えており、待ち受け時（静止画表示時）には、液晶を交流駆動するための交流駆動回路のみを動作させ、その他の周辺駆動回路を止めることにより、大幅な消費電力の低減を図っている。
【０００３】
【発明が解決しようとする課題】
ところで、最近では携帯電話においてもインターネットやＴＶ電話等のカラー中間調表示や動画表示が始まっており、高精細化と更なる低消費電力化が求められている。これに対応するため、各画素に内蔵されたスイッチ素子により、デジタルメモリによる駆動と通常のＴＦＴ方式の駆動を切り替える構造を備えた液晶表示装置が提案されている。しかし、このような構造の液晶表示装置では、各画素にデジタルメモリを配置するための面積が必要になるため、画素サイズを小さくした場合はデジタルメモリを配置することが難しく、高精細化を図ることは困難であった。また、高精細化した場合は負荷容量が増えるため、更なる低消費電力化を実現することは困難であった。
【０００４】
この発明の目的は、デジタルメモリによる駆動と通常のＴＦＴ方式の駆動を切り替える構造を備えた液晶表示装置において、高精細化と更なる低消費電力化を実現することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、互いに交差して配置された複数の走査線及び複数の信号線、これら両線の各交差部に配置された画素電極、前記走査線に供給される走査信号によりオン／オフ制御され、オン時に前記信号線と前記画素電極間を導通させて前記信号線に供給された映像信号を前記画素電極に書き込む第１のスイッチ素子を含む第１の電極基板と、前記画素電極に対し所定間隔をもって対向配置された対向電極を含む第２の電極基板と、前記第１の電極基板と第２の電極基板との間に狭持された液晶層と、前記複数の信号線に映像信号を供給する信号線駆動回路と、前記走査線に走査信号を順次供給する走査線駆動回路とを備えた動画表示と静止画表示とが可能な液晶表示装置において、前記第１の電極基板が、複数の隣接する前記画素電極と電気的に接続され、前記信号線に供給された映像信号を保持可能な１つのデジタルメモリと、複数の隣接する前記画素電極のそれぞれと前記デジタルメモリとの間に配置され、動画表示時にはオフされ静止画表示時にはオンされるように前記画素電極と前記デジタルメモリの出力との間の電気的な導通を制御するデジタルメモリスイッチ回路と、を含むことを特徴とする。
【０００６】
請求項２の発明は、請求項１において、前記デジタルメモリスイッチ回路が、第２のスイッチ素子及び第３のスイッチ素子から構成され、前記第２のスイッチ素子は、静止画書き込みフレームにおいて前記第１のスイッチ素子がオフされるまでの間にオンされて前記映像信号を前記デジタルメモリに書き込み、前記第３のスイッチ素子は、前記第１のスイッチ素子がオフされた以降にオンされて前記デジタルメモリに書き込まれた映像信号を前記画素電極に書き込み、前記第２のスイッチ素子及び前記第３のスイッチ素子は交互にオンオフ制御されることを特徴とする。
【０００９】
好ましい形態として、前記画素電極は金属薄膜で構成された光反射型の画素電極であることを特徴とする。
【００１０】
好ましい形態として、前記デジタルメモリスイッチ回路は、少なくとも、前記デジタルメモリの非反転出力端子に接続する第２のスイッチ素子と、同デジタルメモリの反転出力端子に接続する第３のスイッチ素子とで構成されることを特徴とする。
【００１１】
好ましい形態として、前記第２のスイッチ素子と前記第３のスイッチ素子は、それぞれ独立した制御信号線に接続されることを特徴とする。
【００１２】
好ましい形態として、前記デジタルメモリは、少なくとも、２つのインバータ回路と第４のスイッチ素子で構成されることを特徴とする。
【００１３】
好ましい形態として、前記デジタルメモリを構成する各素子は、複数の隣接する前記画素電極のそれぞれの領域に分散して配置されていることを特徴とする。
【００１４】
好ましい形態として、前記第４のスイッチ素子は、前記走査線に接続されることを特徴とする。
【００１５】
好ましい形態として、前記第１のスイッチ素子と前記第４のスイッチ素子は、相補型のＭＯＳトランジスタで構成されることを特徴とする。
【００１６】
【発明の実施の形態】
以下、この発明に係わる液晶表示装置を、アクティブマトリクス型液晶表示装置（以下、ＡＭ−ＬＣＤ）に適用した場合の実施形態について説明する。
【００１７】
［実施形態１］
図３は、実施形態１に係わるＡＭ−ＬＣＤの回路構成図であり、図４は図３の概略断面図である。
【００１８】
この実施形態１では、一つのデジタルメモリの出力と接続する複数の隣接する画素電極の組み合わせを、同一走査線で制御され、且つ横方向に隣接して一画素を構成する赤、緑、青の３つの画素電極とした例について説明する。
【００１９】
ＡＭ−ＬＣＤ１００は、表示画素部１１０、走査線駆動回路１２０及び信号線駆動回路１３０とから構成されている。ここでは、アレイ基板１０１（図４）上において、走査線駆動回路１２０及び信号線駆動回路１３０が、信号線１１、走査線１２及び画素電極１３などと一体に形成された例について示すが、走査線駆動回路１２０及び信号線駆動回路１３０は、図示しない外部駆動基板に配置されていてもよい。
【００２０】
表示画素部１１０は、アレイ基板１０１上に複数本の信号線１１及びこれと交差する複数本の走査線１２が図示しない絶縁膜を介してマトリクス状に配置されており、両線の各交差部には表示画素１０が配置されている。
【００２１】
表示画素１０は、画素電極１３、第１のスイッチ素子１４、対向電極１５、液晶層１６、デジタルメモリスイッチ回路（以下、ＤＭスイッチ回路）１７、ディジタルメモリ（以下、ＤＭ）１８、補助容量１９により構成されている。図３では、横方向に並んだ３つ（赤、緑、青）の表示画素１０（サブ画素）により一画素が構成されている様子を示している。なお、図３では説明を容易にするために、横方向に３つ並んだ表示画素１０のうち、中央の表示画素１０にＤＭ１８が接続された図としているが、ＤＭ１８を構成する各素子は、後述するように３つの表示画素１０に分散して配置されている。
【００２２】
表示画素１０において、第１のスイッチ素子１４のソースは信号線１１に、ゲートは走査線１２に、ドレインは画素電極１３にそれぞれ接続されている。また画素電極１３はＤＭスイッチ回路１７を介してＤＭ１８に接続されており、そのＤＭスイッチ回路１７のゲートは制御信号線２０に、ソースは画素電極１３に、ドレインはＤＭ１８にそれぞれ接続されている。ＤＭスイッチ回路１７及びＤＭ１８の構成については後述する。
【００２３】
なお、制御信号線２０は、後述するように制御信号線２０ａ，２０ｂとして２本配置されているが、図３では説明を容易にするために１本の制御信号線２０として示している。
【００２４】
画素電極１３はアレイ基板１０１上に形成され、この画素電極１３と相対する対向電極１５は対向基板１０２上に形成されている。対向電極１５には、図示しない外部駆動基板上に配置されたコントロールＩＣから所定の対向電位が与えられている。また画素電極１３には対向電極１５との電位関係を保持するために、並列に補助容量１９が接続されている。この補助容量１９は画素電極１３と補助容量線２９との間に容量Ｃｓを形成している。補助容量線２９は、全ての表示画素１０の補助容量１９と共通に接続されており、図示しないコントローラＩＣから所定の電位が供給されている。
【００２５】
走査線駆動回路１２０は、シフトレジスタ１２１及び図示しないバッファ回路などで構成されており、前記コントロールＩＣから供給されるコントロール信号（垂直のクロック／スタート信号）に基づいて、一水平走査期間毎に順に走査線１２にオンレベルの走査信号を出力する。
【００２６】
走査線駆動回路１２０では、中間調表示や動画表示時（以下、中間調／動画表示時）には、通常のアクティブマトリクス型液晶表示装置と同様に上から順に走査線１２に走査信号を出力する。また静止画表示時には、走査線１２をオフレベルとする。また、走査線駆動回路１２０は、後述するように中間調／動画表示時と静止画表示時に、それぞれ制御信号線２０に所定レベルのメモリ制御信号を供給している。
【００２７】
信号線駆動回路１３０は、シフトレジスタ１３１、ＡＳＷ（アナログスイッチ）１３２などで構成されており、図示しないコントロールＩＣからコントロール信号（水平のクロック／スタート信号）及びビデオバス１３３を通じて映像信号が供給されている。信号線駆動回路１３０では、水平のクロック／スタート信号に基づいて、シフトレジスタ１３１からＡＳＷ１３２の開閉信号を供給することにより、ビデオバス１３３から供給される映像信号を所定のタイミングで信号線１１にサンプリングする。
【００２８】
なお、走査線駆動回路１２０及び信号線駆動回路１３０には、図示しないコントロールＩＣから駆動用の電源電圧が供給されている。
【００２９】
さらに、アレイ基板１０１と対向基板１０２との間には液晶層１６が狭持され、その周囲はシール材１０３により封止されている。
【００３０】
ここで、上記のように構成されたＡＭ−ＬＣＤ１００の基本的な動作について簡単に説明する。
【００３１】
走査線駆動回路１２０から走査信号を出力して、各走査線１２を一水平走査期間毎に上から順に走査し、これと同期して信号線１１に映像信号をサンプリングすると、走査された走査線１２に接続するすべての第１のスイッチ素子１４は、一水平走査期間だけオン状態となり、信号線１１にサンプリングされていた映像信号は第１のスイッチ素子１４を通じて画素電極１３に書き込まれる。この映像信号は画素電極１３と対向電極１５との間（及び補助容量１９）に信号電圧として充電され、この信号電圧の大きさに応じて液晶層１６が応答することで表示画素からの透過光量が制御される。このような動作を一フレーム期間内にすべての走査線１２について実施することにより、一画面の映像が出来上がる。
【００３２】
次に、実施形態１における表示画素１０の回路構成を、図１及び図２を参照しながら、さらに詳細に説明する。
【００３３】
図１は、表示画素１０の回路構成図、図２はその概略平面図である。ここでは、横方向に並んだ３つの表示画素１０を区別するために、その構成要素を例えば１４−１，１４−２，１４−３のように表記する。ただし、本文中では必要に応じて、例えば１４と表記する。また、各表示画素に共通なものについては、例えば１５と表記する。
【００３４】
各ＤＭスイッチ回路１７は、第２のスイッチ素子２１と第３スイッチ素子２２とで構成され、ＤＭ１８の非反転出力端子２７及び反転出力端子２８と、各画素電極１３との間にそれぞれ挿入されている。ＤＭスイッチ回路１７において、第２のスイッチ素子２１のゲートは制御信号線２０ａに接続され、第３のスイッチ素子２２のゲートは制御信号線２０ｂにそれぞれ接続されている。制御信号線２０ａ，２０ｂは走査線駆動回路１２０に接続されており、表示形態に応じてオン又はオフレベルの電位が供給されることで、２つのスイッチ素子は独立して制御される。このＤＭスイッチ回路１７と第１のスイッチ素子１４は、ともにＭＯＳトランジスタで構成されている。
【００３５】
ＤＭ１８は、２つのインバータ回路２４，２５と、第４のスイッチ素子２６で構成されている。このうち、第４のスイッチ素子２６は、第１のスイッチ素子１４とは逆チャネルのスイッチ素子であり、第１のスイッチ素子１４と相補型のＭＯＳトランジスタで構成されている。これらＤＭ１８を構成する各素子は、３つの表示画素内に分散して配置されている。ただし、各素子の配置は図１の例に限定されるものではなく、同等に機能し得る全ての構成に置き換え可能である。
【００３６】
第４のスイッチ素子２６のゲートは、第１のスイッチ素子１４のゲートと同じ走査線１２に接続されている。このため、中間調／動画表示時にオンレベルの走査信号が印加されると、第１のスイッチ素子１４がオン、第４のスイッチ素子２６がオフする。このときは、信号線１１にサンプリングされた映像信号を画素電極１３に書き込むことで表示が行われ、この間、ＤＭ１８の機能は停止する。また、静止画表示時に走査信号がオフレベルになると、第１のスイッチ素子１４がオフ、第４のスイッチ素子２６がオンする。このときは、ＤＭ１８に書き込まれた映像信号を画素電極１３に書き込むことで表示が行われ、この間、信号線１１に映像信号をサンプリングする信号線駆動回路１３０の動作は停止する。
【００３７】
次に、上記のように構成されたＡＭ−ＬＣＤ１００において、中間調／動画表示時（通常表示）及び静止画表示を行う場合の動作について説明する。
【００３８】
まず、中間調／動画表示時には、制御信号線２０ａ，２０ｂをともにオフレベルとし、ＤＭスイッチ回路１７をオフする。この間は、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれクロック信号、スタート信号及び映像信号を供給して、フルカラーによる高画質な中間調／動画表示を行う。この場合は、ＤＭを持たない一般的なＡＭ−ＬＣＤと同様に、信号線１１にサンプリングされた映像信号を画素電極１３に書き込むことでフルカラー表示が行われる。
【００３９】
一方、通常表示から静止画表示に切り替える際は、通常表示から静止画表示に移行する最後のフレーム（静止画書き込みフレーム）において、制御信号線２０ａをオンレベル、制御信号線２０ｂをオフレベルとする。そして、オンレベルの走査信号により第１のスイッチ素子１４がオンしている間に、信号線駆動回路１３０から信号線１１に２値化された映像信号をサンプリングし、これを第１のスイッチ素子１４、ＤＭスイッチ回路１７の第２のスイッチ素子２１を通じてＤＭ１８に書き込む。ここで、２値化された映像信号とは、静止画表示時に表示するマルチカラー画像用の映像信号である。
【００４０】
ＤＭ１８に２値化された映像信号を書き込んだ後に、走査信号がオフレベルとなり、第１のスイッチ素子１４がオフすると、第４のスイッチング素子２６がオンして、書き込まれた映像信号は２つのインバータ回路２４，２５を回るループに保持される。さらに、この状態で制御信号線２０ｂをオンレベル、制御信号線２０ａをオフレベルとすると、ＤＭ１８に保持されている２値化された映像信号は各ＤＭスイッチ回路１７の第３のスイッチ素子２２を通じて出力され、３つの表示画素１０−１〜１０−３の各画素電極１３に書き込まれ、これにより２値のマルチカラー表示が行われる。
【００４１】
この実施形態１のように、ＤＭ１８の出力と接続する複数の隣接する画素電極１３の組み合わせを、横方向に隣接して一画素を構成する赤、緑、青の３つの画素電極とした場合、映像信号のサンプリング周波数は中間調／動画表示時の１／３となる。したがって、正常な表示を行うためには、外部からＤＭ１８に供給される２値化された映像信号を、あらかじめ白黒表示用の映像信号に変換しておく必要がある。
【００４２】
また、静止画表示の期間において、ＤＭ１８に書き込まれた映像信号は、短時間であればこの状態で保持することもできるが、長時間保持すると直流成分により液晶層１６が劣化するため、交流駆動する必要がある。このため、一定の周期で制御信号線２０ａ，同２０ｂを交互にオンレベルとし、ＤＭスイッチ回路１７の２つのスイッチ素子２１，２２を交互にオンするとともに、これに合わせて対応電極１５の電位を反転させることで交流駆動を行う。
【００４３】
このように、２つのスイッチ素子２１，２２を交互にオンすることで、画素電極１３の電位は電源／接地電位が交互に出力され、これと同期させて対向電極１５の電位を電源／接地電位間でシフトすることにより、対向電極１５と極性が同じ表示画素１０では液晶層１６に電圧がかからず、逆極性の表示画素１０では液晶層１６に電圧がかかるため、２値表示（白黒表示）を行うことができる。このとき、表示画素部１１０で動作しているのは、低周波数の補助容量線２９と対向電極１５だけであり、また信号線駆動回路１３０も低いサンプリング周波数で駆動されるため、待ち受け時（静止画表示時）には、中間調／動画表示時よりも画像の解像度はやや低くなるが、従来よりも更に低消費電力で白黒表示を行うことが可能となる。
【００４４】
さらに、静止画表示から通常表示に切り替える際は、最後のフレーム（静止画最終フレーム）を経て、再び２本の制御信号線２０ａ，２０ｂをともにオフレベルとし、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれ通常のクロック信号、スタート信号及び映像信号を供給する。
【００４５】
上記実施形態１によれば、横方向に隣接する３つの画素電極１３を１つのＤＭ１８で駆動するようにしているため、一画素あたりのＤＭの配置面積を減らすことができる。したがって、画素サイズを小さくした場合でもＤＭを画素内に納めることができるようになり、画面の高精細化を図ることができる。また、各画素毎にＤＭを配置した従来構成と比べてＤＭを構成するスイッチ素子数を減らすことができるため、負荷容量を減らすことができるようになり、また周辺駆動回路の駆動を停止又は更なる低周波数で駆動することができるので、更なる低消費電力化を図ることができる。
【００４６】
［実施形態２］
次に、実施形態２として、一つのＤＭの出力と接続する組み合わせを、縦方向に隣接する同一色の２つの画素電極とした例について説明する。ただし、実施形態１の図３及び図４に相当する説明は省略し、表示画素の構成と動作についてのみ説明する。
【００４７】
図５は、実施形態２における表示画素１０の回路構成図、図６はその概略平面図であり、図１と同等部分には同一符号を付している。ここでは、縦方向に並んだ２つの表示画素１０を区別するために、その構成要素を例えば１４−１，１４−２のように表記する。ただし、本文中では必要に応じて、例えば１４と表記する。また、各表示画素に共通なものについては、例えば１５と表記する。
【００４８】
ＤＭスイッチ回路３１は、第２のスイッチ素子３４と第３のスイッチ素子３５とで構成され、ＤＭ３３の非反転出力端子２７及び反転出力端子２８と、各画素電極１３との間にそれぞれ挿入されている。ＤＭスイッチ回路３１において、第２のスイッチ素子３４のゲートは制御信号線２０ａに接続され、第３のスイッチ素子３５のゲートは制御信号線２０ｂにそれぞれ接続されている。制御信号線２０ａ，２０ｂは図示しない走査線駆動回路に接続されており、表示形態に応じてオン又はオフレベルの電位が供給されることで、２つのスイッチ素子は独立して制御される。このＤＭスイッチ回路３１と第１のスイッチ素子１４は、ともにＭＯＳトランジスタで構成されている。
【００４９】
ＤＭ３３は、２つのインバータ回路３６，３７と、第４のスイッチ素子３８で構成されている。第４のスイッチ素子３８は第１のスイッチ素子１４とは逆チャネルのスイッチ素子であり、第１のスイッチ素子１４と相補型のＭＯＳトランジスタで構成されている。ただし、各素子の配置は図５の例に限定されるものではなく、同等に機能し得る全ての構成に置き換え可能である。
【００５０】
次に、上記のように構成されたＡＭ−ＬＣＤにおいて、中間調／動画表示時（通常表示）及び静止画表示を行う場合の動作について説明する。
【００５１】
まず、中間調／動画表示時には、制御信号線２０ａ，２０ｂをともにオフレベルとし、ＤＭスイッチ回路３１をオフする。この間は、図３に示す走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれクロック信号、スタート信号及び映像信号を供給して、フルカラーによる高画質な中間調／動画表示を行う。この場合は、ＤＭを持たない一般的なＡＭ−ＬＣＤと同様に、信号線１１にサンプリングされた映像信号を画素電極１３に書き込むことでフルカラー表示が行われる。
【００５２】
一方、通常表示から静止画表示に切り替える際は、通常表示から静止画表示に移行する最後のフレーム（静止画書き込みフレーム）において、制御信号線２０ａをオンレベル、制御信号線２０ｂをオフレベルとする。そして、オンレベルの走査信号により第１のスイッチ素子１４がオンしている間に、信号線駆動回路１３０から信号線１１に２値化された映像信号をサンプリングし、これを第１のスイッチ素子１４、ＤＭスイッチ回路３１の第２のスイッチ素子３４を通じてＤＭ３３に書き込む。
【００５３】
ＤＭ３３に２値化された映像信号を書き込んだ後に、走査信号がオフレベルとなり、第１のスイッチ素子１４がオフすると、第４のスイッチング素子３８がオンして、書き込まれた映像信号は２つのインバータ回路３６，３７を回るループに保持される。さらに、この状態で制御信号線２０ｂをオンレベル、制御信号線２０ａをオフレベルとすると、ＤＭ３３に保持されている２値化された映像信号は各ＤＭスイッチ回路３１の第３のスイッチ素子３５を通じて出力され、上下２つの表示画素１０−１，１０−２の各画素電極１３に書き込まれ、これにより２値のマルチカラー表示が行われる。
【００５４】
この実施形態２のように、ＤＭ３３の出力と接続する組み合わせを、縦方向に隣接する同一色の２つの画素電極１３とした場合、映像信号のサンプリング周波数は中間調／動画表示時の１／２となる。したがって、正常な表示を行うためには、外部からＤＭ３３に供給される２値化された映像信号の周波数変換とデータの並び替えをしておく必要がある。
【００５５】
また、静止画表示の期間に、一定の周期で制御信号線２０ａ，同２０ｂを交互にオンレベルとし、ＤＭスイッチ回路３１の２つのスイッチ素子３４，３５を交互にオンするとともに、これに合わせて対応電極１５の電位を反転させる交流駆動を行うことにより、液晶層１６の劣化を防止することができる。この実施形態２においても、待ち受け時（静止画表示時）には、中間調／動画表示時よりも画像の解像度はやや低くなるものの、従来よりも更に低消費電力でマルチカラー表示を行うことが可能となる。
【００５６】
さらに、静止画表示から通常表示に切り替える際は、最後のフレーム（静止画最終フレーム）を経て、再び２本の制御信号線２０ａ，２０ｂをともにオフレベルとし、走査線駆動回路１２０及び信号線駆動回路１３０に対し、それぞれ通常のクロック信号、スタート信号及び映像信号を供給する。
【００５７】
上記実施形態２によれば、縦方向に隣接する２つの画素電極１３を１つのＤＭ３３で駆動するようにしているため、一画素あたりのＤＭの配置面積を減らすことができるようになり、画面の高精細化を図ることができる。また、ＤＭを構成するスイッチ素子数を減らすことができるため、負荷容量を減らすことができ、また周辺駆動回路の駆動を停止又は更なる低周波数で駆動することができるので、更なる低消費電力化を図ることができる。
【００５８】
次に、上記実施形態１及び２のＡＭ−ＬＣＤについて、その製造方法を図７を用いて説明する。
【００５９】
図７は、ＡＭ−ＬＣＤの製造プロセスを示す概略断面図であり、実線の右側の領域は画素部（表示画素部１１０）、左側の領域が駆動回路部（走査線駆動回路１２０など）を示している。以下、図７の（ａ）〜（ｆ）の順に説明する。
【００６０】
（ａ）ガラスなどの透明絶縁基板５０上に、プラズマＣＶＤ法により厚さ５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）薄膜５１を堆積し、このアモルファスシリコン薄膜５１を図示しないＸｅＣｌエキシマレーザ装置でアニールすることで多結晶化する。ここで、前記ＸｅＣｌエキシマレーザ装置からのレーザ光５２は、図中Ａの方向に走査され、このレーザ光５２が照射された領域は結晶化され多結晶シリコン膜５３となる。その際、レーザ照射エネルギーを段階的に上げて複数回照射を行うことにより、アモルファスシリコン膜中の水素を効果的に抜くことができ、結晶化時のアブレーションを防ぐことができる。なお、照射エネルギーは２００〜５００ｍＪ／ｃｍ２とする。
【００６１】
（ｂ）多結晶シリコン膜５３をフォトリソグラフィ法を用いてパターニングし、薄膜トランジスタの活性層５４を形成する。
【００６２】
（ｃ）シリコン酸化膜によるゲート絶縁膜５５をプラズマＣＶＤ法で形成した後、モリブデン−タングステン合金膜をスパッタ法で成膜、パターニングすることでゲート電極５６を形成する。また、前記パターニング時に走査線も同時に形成する。ゲート絶縁膜５５としては、このほかに窒化シリコン膜や常圧ＣＶＤ法によるシリコン酸化膜を使うことができる。
【００６３】
ゲート電極５６を形成後に、ゲート電極５６をマスクとしてイオンドーピング法で不純物を打ち込み、薄膜トランジスタのソース／ドレイン領域５４ａを形成する。不純物としては、Ｎ−ｃｈトランジスタについてはリンを、Ｐ−ｃｈトランジスタについてはボロンを用いることができる。画素部のトランジスタについてはオフ時のリーク電流を抑えるためにＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造を用いるのが効果的である。この場合、ソース／ドレイン電極５４ａへの不純物注入後にゲート電極５６を再パターニングし、一定量だけ細かくした後、再度低濃度の不純物打ち込みを行う。
【００６４】
（ｄ）ゲート電極５６上にプラズマＣＶＤ法又は常圧ＣＶＤ法でシリコン酸化膜による第１の層間絶縁膜５７を形成する。
【００６５】
（ｅ）第１の層間絶縁膜５７及びゲート絶縁膜５５にコンタクトホールを形成後、スパッタ法でＡｌ膜を形成、パターニングすることでソース／ドレイン電極５９、６０を形成する。このとき、信号線も同時に形成する。
【００６６】
（ｆ）前記Ａｌ膜上に低誘電率絶縁膜（第２の層間絶縁膜）６１を形成する。低誘電率絶縁膜６１としては、プラズマＣＶＤ法で作成した窒化シリコン膜や、酸化シリコン膜、有機絶縁膜等の低誘電率絶縁膜を用いることができる。そして、低誘電率絶縁膜６１にコンタクトホールを形成し、Ａｌ薄膜６２を形成し、パターニングすることで画素電極を形成する。
【００６７】
以上のプロセスにより、透明絶縁基板５０上に画素部と駆動回路部とを一体で形成することができる。この後、透明絶縁基板５０と、図示しない対向電極が形成された対向基板とを対向し、周囲をエポキシ樹脂からなるシール材で密閉し、内部に液晶組成物を注入、封止することで液晶表示装置を完成することができる（図４参照）。
【００６８】
なお、ｐ−Ｓｉ（ポリシリコン）ＴＦＴは、ａ−ＳｉＴＦＴに比べて電子の移動度が二桁程度高いため、ＴＦＴサイズを小さくすることが可能であり、周辺駆動回路をも同時に基板上に一体に形成することができる。この周辺回路としては、高速化、低消費電力化を図るためにＣＭＯＳ構造とすることが望ましい。そのため、前記不純物ドーピング工程は、レジストマスクを用いてＰ型及びＮ型不純物ドーピング工程の２回に分けて行っている。
【００６９】
また、この実施形態のように、画素電極１３を金属薄膜で構成された光反射型の画素電極とした場合は、バックライトが不要となるため、バックライトを用いた透過型の構成に比べて、さらに低消費電力での駆動が可能となる。ちなみに、対角５ｃｍ、２５万画素の液晶パネルについてフレーム周波数６０Ｈｚで静止画表示を行ったところ、消費電力を５ｍＷとすることができた。
【００７０】
【発明の効果】
以上説明したように、この発明に係わる液晶表示装置によれば、一画素あたりのデジタルメモリの配置面積を減らすことができるため、画素サイズを小さくした場合でもデジタルメモリを画素内に納めることができるようになり、画面の高精細化を図ることができる。また、デジタルメモリを構成するスイッチ素子数を減らすことができるため、負荷容量を減らすことができ、また周辺駆動回路の駆動を停止又は更なる低周波数で駆動することができるので、更なる低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】実施形態１における表示画素の回路構成図。
【図２】図１の概略平面図。
【図３】実施形態１に係わるＡＭ−ＬＣＤの回路構成図。
【図４】図３の概略断面図。
【図５】実施形態２における表示画素の回路構成図。
【図６】図５の概略平面図。
【図７】ＡＭ−ＬＣＤの製造プロセスを示す概略断面図。
【符号の説明】
１０…表示画素、１１…信号線、１２…走査線、１３…画素電極、１４…第１のスイッチ素子、１５…対向電極、１６…液晶層、１７…ＤＭスイッチ回路、１８…ＤＭ（デジタルメモリ）、１９…補助容量、２０（２０ａ，２０ｂ）…制御信号線、２１，３４…第２のスイッチ素子、２２，３５…第３のスイッチ素子、２４，２５，３６，３７…インバータ回路、２６，３８…第４のスイッチ素子、１０１…アレイ基板、１０２…対向基板、１１０…表示画素部、１２０…走査線駆動回路、１３０…信号線駆動回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device with high image quality and low power consumption used for a mobile phone, an electronic book, and the like.
[0002]
[Prior art]
In recent years, liquid crystal display devices have been used as displays for small information terminals such as mobile phones and electronic books, taking advantage of light weight, thinness, and low power consumption. Since these small information terminals are generally battery-powered, low power consumption is an important issue. For example, mobile phones are required to be able to display with low power consumption during the standby time. For example, Japanese Patent Laid-Open No. 58-23091 can be cited as a technique for realizing this. The image display device disclosed herein includes a digital memory in a pixel, and operates only an AC driving circuit for AC driving a liquid crystal during standby (still image display), and other peripheral driving. By stopping the circuit, the power consumption is greatly reduced.
[0003]
[Problems to be solved by the invention]
By the way, in recent years, color halftone display and moving image display for mobile phones and the like have begun on the Internet and TV phones, and high definition and further lower power consumption are required. In order to cope with this, there has been proposed a liquid crystal display device having a structure in which driving by a digital memory and normal TFT driving are switched by a switching element incorporated in each pixel. However, the liquid crystal display device having such a structure requires an area for arranging a digital memory in each pixel. Therefore, when the pixel size is reduced, it is difficult to arrange the digital memory, and high definition is achieved. It was difficult. Moreover, since the load capacity increases when the definition is increased, it is difficult to realize further reduction in power consumption.
[0004]
An object of the present invention is to realize high definition and further lower power consumption in a liquid crystal display device having a structure for switching between driving by a digital memory and normal TFT driving.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, the inventions of claim 1 are arranged to cross each other. Multiple scan lines And a plurality of signal lines, pixel electrodes disposed at the intersections of these two lines, and on / off control by a scanning signal supplied to the scanning line, and when the signal line is on, the signal line and the pixel electrode are electrically connected. A first electrode substrate including a first switch element for writing a video signal supplied to the signal line to the pixel electrode; and a second electrode substrate including a counter electrode disposed to face the pixel electrode at a predetermined interval. A liquid crystal layer sandwiched between the first electrode substrate and the second electrode substrate, a signal line driving circuit for supplying a video signal to the plurality of signal lines, and a scanning signal to the scanning line A scanning line driving circuit for sequentially supplying Video display and still image display are possible In the liquid crystal display device, the first electrode substrate is electrically connected to a plurality of adjacent pixel electrodes and can hold a video signal supplied to the signal line. One With digital memory, It is arranged between each of the plurality of adjacent pixel electrodes and the digital memory so that it is turned off when displaying a moving image and turned on when displaying a still image. A digital memory switch circuit for controlling electrical continuity between the pixel electrode and the output of the digital memory.
[0006]
According to a second aspect of the present invention, in the first aspect, the digital memory switch circuit includes: The second switch element includes a second switch element and a third switch element, and the second switch element is turned on until the first switch element is turned off in the still image writing frame, and the video signal is transmitted. Writing to the digital memory, the third switch element is turned on after the first switch element is turned off, and the video signal written to the digital memory is written to the pixel electrode, and the second switch element And the third switch element is alternately turned on and off. It is characterized by that.
[0009]
As a preferred embodiment, the pixel electrode is a light reflective pixel electrode made of a metal thin film.
[0010]
As a preferred embodiment, the digital memory switch circuit includes at least a second switch element connected to a non-inverted output terminal of the digital memory and a third switch element connected to an inverted output terminal of the digital memory. It is characterized by that.
[0011]
As a preferred embodiment, the second switch element and the third switch element are connected to independent control signal lines.
[0012]
As a preferred form, the digital memory is characterized by comprising at least two inverter circuits and a fourth switch element.
[0013]
As a preferred embodiment, each element constituting the digital memory is arranged in a distributed manner in each region of a plurality of adjacent pixel electrodes.
[0014]
As a preferred mode, the fourth switch element is connected to the scanning line.
[0015]
As a preferred embodiment, the first switch element and the fourth switch element are constituted by complementary MOS transistors.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which the liquid crystal display device according to the present invention is applied to an active matrix liquid crystal display device (hereinafter referred to as AM-LCD) will be described.
[0017]
[Embodiment 1]
FIG. 3 is a circuit configuration diagram of the AM-LCD according to the first embodiment, and FIG. 4 is a schematic cross-sectional view of FIG.
[0018]
In the first embodiment, a combination of a plurality of adjacent pixel electrodes connected to the output of one digital memory is controlled by the same scanning line, and red, green, and blue constituting one pixel adjacent in the horizontal direction. An example in which three pixel electrodes are used will be described.
[0019]
The AM-LCD 100 includes a display pixel unit 110, a scanning line driving circuit 120, and a signal line driving circuit 130. Here, an example in which the scanning line driving circuit 120 and the signal line driving circuit 130 are formed integrally with the signal line 11, the scanning line 12, the pixel electrode 13, and the like on the array substrate 101 (FIG. 4) is shown. The line drive circuit 120 and the signal line drive circuit 130 may be disposed on an external drive substrate (not shown).
[0020]
In the display pixel unit 110, a plurality of signal lines 11 and a plurality of scanning lines 12 intersecting with the signal lines 11 are arranged on the array substrate 101 in a matrix form through an insulating film (not shown). The display pixel 10 is arranged in the area.
[0021]
The display pixel 10 includes a pixel electrode 13, a first switch element 14, a counter electrode 15, a liquid crystal layer 16, a digital memory switch circuit (hereinafter referred to as DM switch circuit) 17, a digital memory (hereinafter referred to as DM) 18, and an auxiliary capacitor 19. It is configured. FIG. 3 shows a state in which one pixel is composed of three (red, green, and blue) display pixels 10 (sub-pixels) arranged in the horizontal direction. For ease of explanation, FIG. 3 shows a diagram in which the DM 18 is connected to the center display pixel 10 among the three display pixels 10 arranged in the horizontal direction. As will be described later, the display pixels 10 are distributed and arranged in three display pixels 10.
[0022]
In the display pixel 10, the source of the first switch element 14 is connected to the signal line 11, the gate is connected to the scanning line 12, and the drain is connected to the pixel electrode 13. The pixel electrode 13 is connected to the DM 18 via the DM switch circuit 17. The gate of the DM switch circuit 17 is connected to the control signal line 20, the source is connected to the pixel electrode 13, and the drain is connected to the DM 18. The configurations of the DM switch circuit 17 and the DM 18 will be described later.
[0023]
Although two control signal lines 20 are arranged as control signal lines 20a and 20b as will be described later, FIG. 3 shows one control signal line 20 for ease of explanation.
[0024]
The pixel electrode 13 is formed on the array substrate 101, and the counter electrode 15 facing the pixel electrode 13 is formed on the counter substrate 102. The counter electrode 15 is given a predetermined counter potential from a control IC arranged on an external drive substrate (not shown). In addition, an auxiliary capacitor 19 is connected in parallel to the pixel electrode 13 in order to maintain a potential relationship with the counter electrode 15. The auxiliary capacitor 19 forms a capacitor Cs between the pixel electrode 13 and the auxiliary capacitor line 29. The auxiliary capacitance line 29 is connected in common with the auxiliary capacitance 19 of all the display pixels 10 and is supplied with a predetermined potential from a controller IC (not shown).
[0025]
The scanning line driving circuit 120 includes a shift register 121 and a buffer circuit (not shown). The scanning line driving circuit 120 is sequentially arranged for each horizontal scanning period based on a control signal (vertical clock / start signal) supplied from the control IC. An on-level scanning signal is output to the scanning line 12.
[0026]
The scanning line driving circuit 120 outputs scanning signals to the scanning lines 12 in order from the top in the same manner as in a normal active matrix liquid crystal display device at the time of halftone display or moving image display (hereinafter referred to as halftone / moving image display). . When displaying a still image, the scanning line 12 is set to the off level. Further, as described later, the scanning line driving circuit 120 supplies a predetermined level of memory control signal to the control signal line 20 during halftone / moving image display and still image display.
[0027]
The signal line driving circuit 130 includes a shift register 131, an ASW (analog switch) 132, and the like, and a video signal is supplied from a control IC (not shown) through a control signal (horizontal clock / start signal) and a video bus 133. Yes. The signal line driver circuit 130 samples the video signal supplied from the video bus 133 to the signal line 11 at a predetermined timing by supplying an open / close signal of the ASW 132 from the shift register 131 based on the horizontal clock / start signal. To do.
[0028]
The scanning line driving circuit 120 and the signal line driving circuit 130 are supplied with a driving power supply voltage from a control IC (not shown).
[0029]
Further, the liquid crystal layer 16 is sandwiched between the array substrate 101 and the counter substrate 102, and the periphery thereof is sealed with a sealing material 103.
[0030]
Here, a basic operation of the AM-LCD 100 configured as described above will be briefly described.
[0031]
When a scanning signal is output from the scanning line driving circuit 120, each scanning line 12 is sequentially scanned from the top every horizontal scanning period, and a video signal is sampled on the signal line 11 in synchronization with this, the scanned scanning line is scanned. All the first switch elements 14 connected to 12 are turned on for one horizontal scanning period, and the video signal sampled on the signal line 11 is written to the pixel electrode 13 through the first switch element 14. This video signal is charged as a signal voltage between the pixel electrode 13 and the counter electrode 15 (and the auxiliary capacitor 19), and the liquid crystal layer 16 responds according to the magnitude of the signal voltage, whereby the transmitted light amount from the display pixel. Is controlled. By performing such an operation for all the scanning lines 12 within one frame period, an image of one screen is completed.
[0032]
Next, the circuit configuration of the display pixel 10 in Embodiment 1 will be described in more detail with reference to FIGS. 1 and 2.
[0033]
FIG. 1 is a circuit configuration diagram of the display pixel 10, and FIG. 2 is a schematic plan view thereof. Here, in order to distinguish the three display pixels 10 arranged in the horizontal direction, the components are expressed as 14-1, 14-2, 14-3, for example. However, in the text, for example, 14 is written as necessary. In addition, a common element for each display pixel is expressed as 15, for example.
[0034]
Each DM switch circuit 17 includes a second switch element 21 and a third switch element 22, and is inserted between the non-inverted output terminal 27 and the inverted output terminal 28 of the DM 18 and each pixel electrode 13. Yes. In the DM switch circuit 17, the gate of the second switch element 21 is connected to the control signal line 20a, and the gate of the third switch element 22 is connected to the control signal line 20b. The control signal lines 20a and 20b are connected to the scanning line driving circuit 120, and an ON or OFF level potential is supplied depending on the display form, so that the two switch elements are controlled independently. Both the DM switch circuit 17 and the first switch element 14 are composed of MOS transistors.
[0035]
The DM 18 includes two inverter circuits 24 and 25 and a fourth switch element 26. Among these, the fourth switch element 26 is a switch element having a channel opposite to that of the first switch element 14, and is composed of a MOS transistor complementary to the first switch element 14. Each element constituting the DM 18 is distributed in three display pixels. However, the arrangement of each element is not limited to the example of FIG. 1, and can be replaced with all configurations that can function equally.
[0036]
The gate of the fourth switch element 26 is connected to the same scanning line 12 as the gate of the first switch element 14. Therefore, when an on-level scanning signal is applied during halftone / moving image display, the first switch element 14 is turned on and the fourth switch element 26 is turned off. At this time, display is performed by writing the video signal sampled on the signal line 11 to the pixel electrode 13, and during this time, the function of the DM 18 is stopped. When the scanning signal is turned off during still image display, the first switch element 14 is turned off and the fourth switch element 26 is turned on. At this time, display is performed by writing the video signal written in the DM 18 to the pixel electrode 13, and during this time, the operation of the signal line driving circuit 130 that samples the video signal on the signal line 11 is stopped.
[0037]
Next, in the AM-LCD 100 configured as described above, an operation when halftone / moving image display (normal display) and still image display will be described.
[0038]
First, at the time of halftone / moving image display, both the control signal lines 20a and 20b are set to the off level, and the DM switch circuit 17 is turned off. During this time, a clock signal, a start signal, and a video signal are supplied to the scanning line driver circuit 120 and the signal line driver circuit 130, respectively, and high-quality halftone / moving image display is performed in full color. In this case, a full color display is performed by writing the video signal sampled on the signal line 11 to the pixel electrode 13 as in a general AM-LCD having no DM.
[0039]
On the other hand, when switching from the normal display to the still image display, the control signal line 20a is set to the on level and the control signal line 20b is set to the off level in the last frame (still image writing frame) that shifts from the normal display to the still image display. . Then, while the first switch element 14 is turned on by the on-level scanning signal, the binarized video signal is sampled from the signal line driver circuit 130 to the signal line 11, and this is sampled as the first switch element. 14. Write to the DM 18 through the second switch element 21 of the DM switch circuit 17. Here, the binarized video signal is a video signal for a multi-color image displayed when a still image is displayed.
[0040]
After the binarized video signal is written to the DM 18, the scanning signal is turned off, and when the first switch element 14 is turned off, the fourth switching element 26 is turned on. It is held in a loop around the inverter circuits 24 and 25. Further, in this state, when the control signal line 20b is turned on and the control signal line 20a is turned off, the binarized video signal held in the DM 18 passes through the third switch element 22 of each DM switch circuit 17. The data is output and written to the pixel electrodes 13 of the three display pixels 10-1 to 10-3, whereby a binary multi-color display is performed.
[0041]
When the combination of a plurality of adjacent pixel electrodes 13 connected to the output of the DM 18 is three pixel electrodes of red, green, and blue that constitute one pixel adjacent in the horizontal direction as in the first embodiment, The sampling frequency of the video signal is 1/3 of halftone / moving image display. Therefore, in order to perform normal display, it is necessary to convert a binarized video signal supplied from the outside to the DM 18 into a video signal for monochrome display in advance.
[0042]
Further, during the still image display period, the video signal written in the DM 18 can be held in this state for a short time, but if held for a long time, the liquid crystal layer 16 deteriorates due to the DC component, so that the AC drive is performed. There is a need to. For this reason, the control signal lines 20a and 20b are alternately turned on at regular intervals, the two switch elements 21 and 22 of the DM switch circuit 17 are turned on alternately, and the potential of the corresponding electrode 15 is set accordingly. AC drive is performed by reversing.
[0043]
In this way, by alternately turning on the two switch elements 21 and 22, the power supply / ground potential is alternately output as the potential of the pixel electrode 13, and the potential of the counter electrode 15 is changed to the power / ground potential in synchronization with this. In the display pixel 10 having the same polarity as that of the counter electrode 15, no voltage is applied to the liquid crystal layer 16. In the display pixel 10 having the opposite polarity, a voltage is applied to the liquid crystal layer 16. )It can be performed. At this time, only the low-frequency storage capacitor line 29 and the counter electrode 15 are operating in the display pixel unit 110, and the signal line driving circuit 130 is also driven at a low sampling frequency. When displaying an image), the resolution of the image is slightly lower than when displaying a halftone / moving image, but it is possible to perform monochrome display with lower power consumption than in the past.
[0044]
Further, when switching from still image display to normal display, after passing through the last frame (still image last frame), both the two control signal lines 20a and 20b are turned off again, and the scanning line driving circuit 120 and signal line driving are performed. A normal clock signal, start signal, and video signal are supplied to the circuit 130, respectively.
[0045]
According to the first embodiment, since the three pixel electrodes 13 adjacent in the horizontal direction are driven by one DM 18, the arrangement area of the DM per pixel can be reduced. Therefore, even when the pixel size is reduced, the DM can be accommodated in the pixel, and the screen can be made high definition. Further, since the number of switch elements constituting the DM can be reduced as compared with the conventional configuration in which the DM is arranged for each pixel, the load capacity can be reduced, and driving of the peripheral drive circuit is stopped or updated. Therefore, the power consumption can be further reduced.
[0046]
[Embodiment 2]
Next, as Embodiment 2, an example will be described in which the combination connected to the output of one DM is two pixel electrodes of the same color adjacent in the vertical direction. However, the description corresponding to FIGS. 3 and 4 of Embodiment 1 is omitted, and only the configuration and operation of the display pixel will be described.
[0047]
FIG. 5 is a circuit configuration diagram of the display pixel 10 according to the second embodiment, and FIG. 6 is a schematic plan view thereof. The same parts as those in FIG. Here, in order to distinguish two display pixels 10 arranged in the vertical direction, their constituent elements are expressed as 14-1, 14-2, for example. However, in the text, for example, 14 is written as necessary. In addition, a common element for each display pixel is expressed as 15, for example.
[0048]
The DM switch circuit 31 includes a second switch element 34 and a third switch element 35, and is inserted between the non-inverting output terminal 27 and the inverting output terminal 28 of the DM 33 and each pixel electrode 13. Yes. In the DM switch circuit 31, the gate of the second switch element 34 is connected to the control signal line 20a, and the gate of the third switch element 35 is connected to the control signal line 20b. The control signal lines 20a and 20b are connected to a scanning line driving circuit (not shown), and an ON or OFF level potential is supplied according to the display form, so that the two switch elements are controlled independently. Both the DM switch circuit 31 and the first switch element 14 are composed of MOS transistors.
[0049]
The DM 33 includes two inverter circuits 36 and 37 and a fourth switch element 38. The fourth switch element 38 is a switch element having a channel opposite to that of the first switch element 14 and is composed of a MOS transistor complementary to the first switch element 14. However, the arrangement of each element is not limited to the example of FIG. 5 and can be replaced with all configurations that can function in the same manner.
[0050]
Next, the operation when halftone / moving image display (normal display) and still image display are performed in the AM-LCD configured as described above will be described.
[0051]
First, at the time of halftone / moving image display, both the control signal lines 20a and 20b are set to the off level, and the DM switch circuit 31 is turned off. During this time, a clock signal, a start signal, and a video signal are supplied to the scanning line driving circuit 120 and the signal line driving circuit 130 shown in FIG. In this case, a full color display is performed by writing the video signal sampled on the signal line 11 to the pixel electrode 13 as in a general AM-LCD having no DM.
[0052]
On the other hand, when switching from the normal display to the still image display, the control signal line 20a is set to the on level and the control signal line 20b is set to the off level in the last frame (still image writing frame) that shifts from the normal display to the still image display. . Then, while the first switch element 14 is turned on by the on-level scanning signal, the binarized video signal is sampled from the signal line driver circuit 130 to the signal line 11, and this is sampled as the first switch element. 14. Write to the DM 33 through the second switch element 34 of the DM switch circuit 31.
[0053]
After the binarized video signal is written to the DM 33, when the scanning signal is turned off and the first switch element 14 is turned off, the fourth switching element 38 is turned on, and the written video signal is divided into two signals. It is held in a loop around the inverter circuits 36 and 37. Further, in this state, when the control signal line 20b is turned on and the control signal line 20a is turned off, the binarized video signal held in the DM 33 is passed through the third switch element 35 of each DM switch circuit 31. The data is output and written to the pixel electrodes 13 of the upper and lower display pixels 10-1 and 10-2, thereby performing binary multi-color display.
[0054]
As in the second embodiment, when the combination connected to the output of the DM 33 is the two pixel electrodes 13 of the same color adjacent in the vertical direction, the sampling frequency of the video signal is 1/2 of the halftone / moving image display time. It becomes. Therefore, in order to perform normal display, it is necessary to convert the frequency of the binarized video signal supplied to the DM 33 from the outside and rearrange the data.
[0055]
In addition, during the still image display period, the control signal lines 20a and 20b are alternately turned on at a constant cycle, and the two switch elements 34 and 35 of the DM switch circuit 31 are alternately turned on. By performing AC driving that inverts the potential of the corresponding electrode 15, deterioration of the liquid crystal layer 16 can be prevented. Also in the second embodiment, the image resolution is slightly lower at the time of standby (still image display) than at the time of halftone / moving image display, but multicolor display can be performed with lower power consumption than before. It becomes possible.
[0056]
Further, when switching from still image display to normal display, after passing through the last frame (still image last frame), both the two control signal lines 20a and 20b are turned off again, and the scanning line driving circuit 120 and signal line driving are performed. A normal clock signal, start signal, and video signal are supplied to the circuit 130, respectively.
[0057]
According to the second embodiment, since the two pixel electrodes 13 adjacent in the vertical direction are driven by one DM 33, the arrangement area of the DM per pixel can be reduced, and the screen High definition can be achieved. In addition, since the number of switch elements constituting the DM can be reduced, the load capacity can be reduced, and driving of the peripheral drive circuit can be stopped or driven at a lower frequency, so that further lower power consumption can be achieved. Can be achieved.
[0058]
Next, a manufacturing method of the AM-LCD according to the first and second embodiments will be described with reference to FIG.
[0059]
FIG. 7 is a schematic cross-sectional view showing a manufacturing process of an AM-LCD, Fruit A region on the right side of the line indicates a pixel portion (display pixel portion 110), and a region on the left side indicates a drive circuit portion (scanning line drive circuit 120 or the like). Hereinafter, description will be made in the order of (a) to (f) in FIG.
[0060]
(A) An amorphous silicon (a-Si) thin film 51 having a thickness of 50 nm is deposited on a transparent insulating substrate 50 such as glass by a plasma CVD method, and this amorphous silicon thin film 51 is annealed by a XeCl excimer laser device (not shown). To polycrystallize. Here, the laser beam 52 from the XeCl excimer laser device is scanned in the direction A in the figure, and the region irradiated with the laser beam 52 is crystallized to become a polycrystalline silicon film 53. At that time, by performing laser irradiation energy stepwise and performing irradiation a plurality of times, hydrogen in the amorphous silicon film can be effectively removed, and ablation during crystallization can be prevented. In addition, irradiation energy shall be 200-500 mJ / cm <2>.
[0061]
(B) The polycrystalline silicon film 53 is patterned using a photolithography method to form an active layer 54 of the thin film transistor.
[0062]
(C) After forming the gate insulating film 55 made of a silicon oxide film by the plasma CVD method, a gate electrode 56 is formed by forming and patterning a molybdenum-tungsten alloy film by the sputtering method. Further, scanning lines are simultaneously formed during the patterning. As the gate insulating film 55, a silicon nitride film or a silicon oxide film formed by atmospheric pressure CVD can be used.
[0063]
After forming the gate electrode 56, impurities are implanted by ion doping using the gate electrode 56 as a mask to form a source / drain region 54a of the thin film transistor. As the impurity, phosphorus can be used for the N-ch transistor and boron can be used for the P-ch transistor. For the transistor in the pixel portion, it is effective to use an LDD (Lightly Doped Drain) structure in order to suppress a leakage current when the transistor is off. In this case, after the impurity is implanted into the source / drain electrode 54a, the gate electrode 56 is re-patterned to make it fine by a certain amount, and then a low concentration impurity is implanted again.
[0064]
(D) A first interlayer insulating film 57 made of a silicon oxide film is formed on the gate electrode 56 by plasma CVD or atmospheric pressure CVD.
[0065]
(E) After forming contact holes in the first interlayer insulating film 57 and the gate insulating film 55, source / drain electrodes 59 and 60 are formed by forming and patterning an Al film by sputtering. At this time, signal lines are also formed at the same time.
[0066]
(F) A low dielectric constant insulating film (second interlayer insulating film) 61 is formed on the Al film. As the low dielectric constant insulating film 61, a low dielectric constant insulating film such as a silicon nitride film, a silicon oxide film, or an organic insulating film formed by a plasma CVD method can be used. Then, a contact hole is formed in the low dielectric constant insulating film 61, an Al thin film 62 is formed, and a pixel electrode is formed by patterning.
[0067]
Through the above process, the pixel portion and the drive circuit portion can be integrally formed on the transparent insulating substrate 50. Thereafter, the transparent insulating substrate 50 and the counter substrate on which a counter electrode (not shown) is formed face each other, the periphery is sealed with a sealing material made of an epoxy resin, and a liquid crystal composition is injected and sealed inside. A display device can be completed (see FIG. 4).
[0068]
Note that p-Si (polysilicon) TFTs have an electron mobility that is about two orders of magnitude higher than a-Si TFTs, so that the TFT size can be reduced, and the peripheral drive circuit is also integrated on the substrate at the same time. Can be formed. The peripheral circuit is preferably a CMOS structure in order to increase the speed and reduce the power consumption. Therefore, the impurity doping process is performed in two steps using a resist mask, a P-type impurity process and an N-type impurity doping process.
[0069]
Further, as in this embodiment, when the pixel electrode 13 is a light-reflective pixel electrode made of a metal thin film, a backlight is not necessary, and therefore, compared to a transmissive configuration using a backlight. Further, driving with lower power consumption becomes possible. Incidentally, when a still image was displayed at a frame frequency of 60 Hz on a liquid crystal panel with a diagonal of 5 cm and 250,000 pixels, the power consumption could be reduced to 5 mW.
[0070]
【The invention's effect】
As described above, according to the liquid crystal display device according to the present invention, since the arrangement area of the digital memory per pixel can be reduced, the digital memory can be accommodated in the pixel even when the pixel size is reduced. As a result, high definition of the screen can be achieved. In addition, since the number of switch elements constituting the digital memory can be reduced, the load capacity can be reduced, and driving of the peripheral drive circuit can be stopped or driven at a further lower frequency, so that further reduction in consumption can be achieved. Electricity can be achieved.
[Brief description of the drawings]
1 is a circuit configuration diagram of a display pixel in Embodiment 1. FIG.
FIG. 2 is a schematic plan view of FIG.
FIG. 3 is a circuit configuration diagram of an AM-LCD according to the first embodiment.
4 is a schematic sectional view of FIG. 3;
5 is a circuit configuration diagram of a display pixel in Embodiment 2. FIG.
6 is a schematic plan view of FIG.
FIG. 7 is a schematic cross-sectional view showing a manufacturing process of the AM-LCD.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Display pixel, 11 ... Signal line, 12 ... Scan line, 13 ... Pixel electrode, 14 ... 1st switch element, 15 ... Counter electrode, 16 ... Liquid crystal layer, 17 ... DM switch circuit, 18 ... DM (digital memory) ), 19 ... Auxiliary capacity, 20 (20a, 20b) ... Control signal line, 21, 34 ... Second switch element, 22, 35 ... Third switch element, 24, 25, 36, 37 ... Inverter circuit, 26 , 38 ... fourth switch element, 101 ... array substrate, 102 ... counter substrate, 110 ... display pixel unit, 120 ... scanning line drive circuit, 130 ... signal line drive circuit

Claims

On / off control is performed by a plurality of scanning lines and a plurality of signal lines arranged to intersect each other, pixel electrodes arranged at the intersections of these two lines, and a scanning signal supplied to the scanning lines. A first electrode substrate including a first switch element that conducts a signal line and the pixel electrode and writes a video signal supplied to the signal line to the pixel electrode, and is disposed opposite to the pixel electrode at a predetermined interval. A second electrode substrate including the counter electrode formed, a liquid crystal layer sandwiched between the first electrode substrate and the second electrode substrate, and a signal line for supplying a video signal to the plurality of signal lines In a liquid crystal display device capable of moving image display and still image display , comprising a drive circuit and a scan line drive circuit that sequentially supplies a scan signal to the scan lines,
The first electrode substrate includes:
One digital memory electrically connected to a plurality of adjacent pixel electrodes and capable of holding a video signal supplied to the signal line;
An electrical circuit disposed between each of a plurality of adjacent pixel electrodes and the digital memory and electrically connected between the pixel electrode and the output of the digital memory so as to be turned off during moving image display and turned on during still image display. A digital memory switch circuit for controlling conduction;
A liquid crystal display device comprising:

The digital memory switch circuit is composed of a second switch element and a third switch element,
The second switch element is turned on until the first switch element is turned off in a still image writing frame to write the video signal to the digital memory,
The third switch element is turned on after the first switch element is turned off and the video signal written in the digital memory is written to the pixel electrode,
The liquid crystal display device according to claim 1, wherein the second switch element and the third switch element are alternately turned on and off .