JP4617339B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4617339B2 JP4617339B2 JP2007245851A JP2007245851A JP4617339B2 JP 4617339 B2 JP4617339 B2 JP 4617339B2 JP 2007245851 A JP2007245851 A JP 2007245851A JP 2007245851 A JP2007245851 A JP 2007245851A JP 4617339 B2 JP4617339 B2 JP 4617339B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing resin
- columnar electrode
- electrode
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
Description
本発明は半導体装置の製造方法に係り、特に一端部が半導体素子上に配設された配線層に接続されると共に他端に外部接続部材が配設される柱状電極を有した半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device, and in particular, manufacture of a semiconductor device having a columnar electrode in which one end is connected to a wiring layer provided on a semiconductor element and an external connection member is provided on the other end. Regarding the method.
一般に、携帯電話等の携帯端末装置に代表される小型化電子機器に搭載される半導体装置として、ＣＳＰ(Chip Size Package)が広く用いられるようになってきている。このＣＳＰタイプの半導体装置では、小型化及び高密度化を図ることができる。しかしながら、近年の半導体装置に対する更なる小型化への要求に伴って、外部接続端子の端子ピッチはますます狭くなる傾向にある。 In general, a CSP (Chip Size Package) has been widely used as a semiconductor device mounted on a miniaturized electronic device typified by a mobile terminal device such as a mobile phone. This CSP type semiconductor device can be reduced in size and density. However, with the recent demand for further miniaturization of semiconductor devices, the terminal pitch of the external connection terminals tends to become narrower.
このように、外部接続端子ピッチが狭くなった場合、実装基板に形成されている電極と半導体装置の外部接続端子との接合面積が小さくなるため、半導体装置の実装基板に対する実装信頼性は低下してしまう。これを回避するため、半導体チップと外部接続端子との間に柱状電極を形成した半導体装置が考案されている（例えば、特許文献１，２参照）。この柱状電極を有する半導体装置は、柱状電極およびその周りの樹脂層で実装時に発生する応力を緩和或は吸収することができるため、柱状電極が無い半導体装置に比べて実装信頼性に優れることが知られている。
図1及び図２は、柱状電極を有する従来の半導体装置の一例を示している。図１に示す半導体装置１Ａは、半導体素子２Ａの回路形成面側にポリイミド等の絶縁膜３が形成されており、この絶縁膜３の上部には配線層４（再配線層）が形成されている。この配線層４は、絶縁膜３に形成された孔を介して半導体素子２Ａと電気的に接続されている。
As described above, when the pitch of the external connection terminals is narrowed, the bonding area between the electrodes formed on the mounting substrate and the external connection terminals of the semiconductor device is reduced, so that the mounting reliability of the semiconductor device with respect to the mounting substrate is reduced. End up. In order to avoid this, a semiconductor device in which a columnar electrode is formed between a semiconductor chip and an external connection terminal has been devised (see, for example, Patent Documents 1 and 2). Since the semiconductor device having the columnar electrode can relieve or absorb the stress generated during mounting by the columnar electrode and the resin layer around the columnar electrode, the mounting reliability is superior to the semiconductor device without the columnar electrode. Are known.
1 and 2 show an example of a conventional semiconductor device having a columnar electrode. In the
柱状電極５は、この配線層４上に立設した状態で形成されている。この柱状電極５は円柱形状を有しており、その図中上端は配線層４に接合されると共に、下端部にはバリアメタル６（例えば、NiAuめっき）を介して外部接続端子となるはんだボール７が配設されている。
The
また、半導体素子２Ａの底面には、封止樹脂８が形成されている。この封止樹脂８は配線層４及び柱状電極５を保護する機能を奏するものであり、従来ではバリアメタル６が形成される先端部を除き、柱状電極５の略全体を埋めるような厚さで形成されていた。このため、従来の半導体装置１Ａの構造では、柱状電極５のバリアメタル６が形成される側の端部は封止樹脂８の表面と同一平面状に有り、よってはんだボール７と封止樹脂８も離間されていない構造とされていた。
A sealing
これに対して図２に示す半導体装置１Ｂは、高周波対応の半導体装置である。図２において、図１に示した構成と同一構成については同一符号を付している。また、同図は半導体装置１Ｂが実装基板１０に実装された状態を示しており、よって各柱状電極５．５Ａは、実装基板１０の接続電極１１，１１Ａにはんだボール７を介して接合されている。
On the other hand, the
前記のように、半導体装置１Ｂは高周波対応であるため、高周波で信号がやりとりされる柱状電極５Ａ及び接続電極１１Ａは、半導体素子２Ｂと配線層４（再配線）間の寄生容量低減のため、他の柱状電極５及び接続電極１１よりも小さくなっている。尚、図中符号９で示すのはパッシベーション膜である。
図１及び図２に示した半導体装置１Ａ，１Ｂは、柱状電極５，５Ａおよびその周りの封止樹脂８で実装時に発生する応力を緩和或は吸収することができるため、実装信頼性の向上を図ることができる。しかしながら、半導体装置１Ａ，１Ｂの更なる小型化及び高密度化が進み、これに伴いはんだボール７（外部接続端子）の狭ピッチ化が更に進むと、柱状電極５，５Ａを用いた半導体装置１Ａ，１Ｂであっても、実装信頼性の低下は同様に生じてしまう。
The
また、狭ピッチ化により隣接する柱状電極５，５Ａの距離が近くなると、はんだボール７を柱状電極５，５Ａに配設する際、また柱状電極５，５Ａを実装基板１０の接続電極１１，１１Ａに接合する際に、隣接するはんだボール７間で短絡（ブリッジ）が発生しやすくなるという問題点が生じる。
Further, when the distance between the adjacent
特に、図１及び図２に示すような外部接続端子の材料としてはんだを用いた場合には、従来のように柱状電極５，５Ａの先端部と封止樹脂８の表面が略同一面である構成では、はんだ中の溶剤成分が熱印加時に封止樹脂８の表面を流れ、隣の柱状電極５，５Ａに接触しやすくなる。この溶剤成分ははんだに対する濡れ性が良好であるため、結果として溶剤成分の接触により隣接する柱状電極５，５Ａははんだボール７により短絡してしまう。
In particular, when solder is used as the material for the external connection terminals as shown in FIGS. 1 and 2, the tip of the
更に、図１及び図２に示す半導体装置１Ａ，１Ｂは、封止樹脂８が柱状電極５，５Ａの略全部（先端部を残し）を埋設する構成とされていたため、その厚さは比較的厚いものであった。このため、シリコン等よりなる半導体素子２Ａ，２Ｂと、熱膨張率がシリコンと異なる封止樹脂８との間で熱膨張差が発生し、これに起因して半導体装置１Ａ，１Ｂに反りが発生してしまうという問題点があった。
Further, the
本発明は上記の点に鑑みてなされたものであり、隣接する外部接続部材間で短絡の発生を抑制しうると共に反りの発生を抑制しうる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a semiconductor device that can suppress the occurrence of a short circuit between adjacent external connection members and suppress the occurrence of warpage. .
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。 In order to solve the above-described problems, the present invention is characterized by the following measures.
請求項１記載の発明に係る半導体装置の製造方法は、
半導体基板上に配線層を形成する工程と、
該配線層上に柱状電極を形成するための開口部を有するレジストを形成すると共に、該レジストを用いて導電性金属を前記開口部に前記レジストの厚さを超えて形成する工程と、
前記レジストを剥離した後、前記半導体基板上に封止樹脂を形成する工程と、
前記封止樹脂の表面と前記柱状電極の先端部とが離間するように前記封止樹脂の厚さを薄くする処理を行う工程と、
前記封止樹脂の厚さを薄くする処理を実施した後、前記柱状電極の先端部にリフローにより外部接続部材を形成する工程とを有することを特徴とするものである。
A method of manufacturing a semiconductor device according to the invention of claim 1
Forming a wiring layer on a semiconductor substrate;
Forming a resist having an opening for forming a columnar electrode on the wiring layer, and forming a conductive metal in the opening beyond the thickness of the resist using the resist;
Forming a sealing resin on the semiconductor substrate after removing the resist;
Performing a process of reducing the thickness of the sealing resin so that the surface of the sealing resin and the tip of the columnar electrode are separated from each other;
And a step of forming an external connection member by reflowing at the tip of the columnar electrode after performing the process of reducing the thickness of the sealing resin .
上記発明によれば、封止樹脂の厚さを薄くする処理を行うことにより柱状電極の端部を封止樹脂の表面に対して離間させるため、簡単かつ確実に柱状電極の端部を封止樹脂の表面から離間させることができる。また、封止樹脂の厚さを薄くすることにより柱状電極の端部を封止樹脂の表面から離間させた後、柱状電極の端部に外部接続部材を形成するため、外部接続部材の形成時に外部接続部材から溶剤成分が漏洩しても、この溶剤成分は封止樹脂の表面から突出した柱状電極の表面に沿うため、この溶剤成分に起因して隣接する外部接続部材間で短絡（ブリッジ）が発生することを防止できる。 According to the above invention, the end of the columnar electrode is separated from the surface of the sealing resin by performing the process of reducing the thickness of the sealing resin, so that the end of the columnar electrode is sealed easily and reliably. It can be separated from the surface of the resin. In addition, after the end of the columnar electrode is separated from the surface of the sealing resin by reducing the thickness of the sealing resin, the external connection member is formed at the end of the columnar electrode. Even if the solvent component leaks from the external connection member, the solvent component runs along the surface of the columnar electrode protruding from the surface of the sealing resin, so a short circuit (bridge) occurs between adjacent external connection members due to the solvent component. Can be prevented.
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記封止樹脂の厚さを薄くする処理として、アッシングを用いたことを特徴とするものである。
The invention according to
In the manufacturing method of the semiconductor device according to claim 1,
As a process for reducing the thickness of the sealing resin, ashing is used.
上記発明によれば、封止樹脂を形成した後、アッシングにより封止樹脂の厚さを薄くしているため、そのアッシングの際、柱状電極の表面等に付着した不要な封止樹脂を完全に除去することができ、よって外部端子形成時の歩留まり向上を図ることができる。 According to the above invention, after the sealing resin is formed, the thickness of the sealing resin is reduced by ashing, so that unnecessary sealing resin adhering to the surface of the columnar electrode is completely removed during the ashing. Therefore, it is possible to improve the yield when forming the external terminals.
また、請求項１または２記載の半導体装置の製造方法において、前記封止樹脂を、トランスファーモールド法を用いて形成することも有効である。
In the method for manufacturing a semiconductor device according to
このようにトランスファーモールド法を用いた場合には、柱状電極の高さによらず封止が可能であり、また封止樹脂内のフィラー量やサイズを自由に変えることができるので線膨張率などを自由に選択することも可能となる。 In this way, when the transfer mold method is used, sealing is possible regardless of the height of the columnar electrode, and the amount of filler and size in the sealing resin can be freely changed, so that the linear expansion coefficient, etc. It is also possible to select freely.
本発明によれば、外部接続部材の形成時や半導体装置の実装時において隣接する外部接続部材同士が短絡（ブリッジ）してしまうことを防止でき、また、外部接続端子と封止樹脂とを離間させることにより封止樹脂を薄くすることができ、半導体装置に発生する反り量を低減することができる。 According to the present invention, it is possible to prevent the adjacent external connection members from being short-circuited (bridged) when forming the external connection member or mounting the semiconductor device, and to separate the external connection terminal from the sealing resin. By doing so, the sealing resin can be thinned, and the amount of warpage generated in the semiconductor device can be reduced.
次に、本発明を実施するための最良の形態について図面と共に説明する。 Next, the best mode for carrying out the present invention will be described with reference to the drawings.
図３は、本発明の第１実施例である半導体装置２０Ａを示している。半導体装置２０Ａは、ＣＳＰ(Chip Size Package)であり、小型化及び高密度化が図られた半導体装置である。この半導体装置２０Ａは、例えば携帯電話等の携帯端末装置に搭載されるものである。
FIG. 3 shows a
半導体装置２０Ａは、大略すると半導体素子２２，配線層２４,柱状電極２５Ａ，はんだボール２７及び封止樹脂２８等により構成されている。半導体素子２２は、シリコン基板上に電子回路が形成されたものであり、図３では半導体素子２２の下面が回路形成面となっている。半導体素子２２の回路形成面側には、絶縁膜２３が形成されている。この絶縁膜２３としては、例えばポリイミドを用いることができる。
The
絶縁膜２３上には、配線層２４が形成されている。この配線層２４は、いわゆる再配線として機能するものであり、一端は絶縁膜２３に形成された孔を介して半導体素子２２の電極部（図示せず）に接続されている。また、配線層２４の他端部は所定位置まで引き出されて電極パッド３８を一体的に形成している。この配線層２４は、例えば銅により形成されている。
A
柱状電極２５Ａは、円筒形状を有したポスト部３５Ａと、このポスト部３５Ａの直径Ｒ１よりも大きい直径Ｒ２を有した先端部３６Ａとにより構成されている。このポスト部３５Ａと先端部３６Ａは、後述するようにめっき法を用いて一体的に形成されるものである。また、その全体形状は、マッシュルームに類似した形状となっている。
The
ポスト部３５Ａの図中上端部（先端部３６Ａが形成されてない側の端部）は、配線層２４（電極パッド３８）に一体的に接合されている。また、ポスト部３５Ａの他端部に形成された先端部３６Ａにはバリアメタル２６を介してはんだボール２７が配設された構成とされている。このバリアメタル２６は、例えばNiAuめっきである。
The upper end portion of the
このように、柱状電極２５Ａとはんだボール２７との間にバリアメタル２６を設けることにより、柱状電極２５Ａとはんだボール２７材との接合信頼性を高めることができる。また、上記のようにはんだボール２７が配設される先端部３６Ａの直径Ｒ２は、ポスト部３５Ａの直径Ｒ１よりも大きい（Ｒ１<Ｒ２）ため、はんだボール２７と先端部３６Ａとの接合面積は、従来のような円筒形状の柱状電極に比べて広くなり、これによってもはんだボール２７と先端部３６Ａとの接合信頼性を高めることができる。
Thus, by providing the
封止樹脂２８は、半導体素子２２の回路形成面側に形成されている。この封止樹脂２８は、配線層２４及び柱状電極２５Ａを保護するために設けられている。また、封止樹脂２８の材質としては、例えばエポキシ系の樹脂を用いることができる。
The sealing
ここで、半導体装置２０Ａを構成する柱状電極２５Ａと封止樹脂２８に注目する。本実施例では、柱状電極２５Ａが封止樹脂２８から突出するよう形成し、この柱状電極２５Ａの封止樹脂２８から突出した他端部（即ち、先端部３６Ａ）に外部接続部材となるはんだボール２７を配設した構成としている。これにより、はんだボール２７は、封止樹脂２８の表面から離間した構成となる。
Here, attention is paid to the
本実施例では、柱状電極２５Ａの封止樹脂２８の表面からの突出量Ｈ２（封止樹脂２８の表面からポスト部３５Ａと先端部３６Ａとの界面までの離間距離）は、１０μｍ以上８０μｍ以下とされている。これは、柱状電極２５Ａの高さの約１／２〜１／３に相当する）。尚、半導体素子２２の表面（回路形成面）からポスト部３５Ａと先端部３６Ａとの界面までの離間距離Ｈ１は、約１００μｍ程度である。
In the present embodiment, the protruding amount H2 of the
図４は、上記のように柱状電極２５Ａが封止樹脂２８の表面から突出するよう構成した半導体装置２０Ａを実装基板３０に実装した状態を示している。このように、柱状電極２５Ａを封止樹脂２８の表面から突出させることにより、柱状電極２５Ａの先端部３６Ａに配設されるはんだボール２７は、封止樹脂２８の表面から離間した構成となる。
FIG. 4 shows a state where the semiconductor device 20 </ b> A configured such that the
尚、実装基板３０は、柱状電極２５Ａの形成位置に対応した接続電極３１が形成されており、また接続電極３１の形成位置以外の領域はソルダーレジスト３２により保護された構成とされている。
The mounting
本実施例のように、はんだボール２７と封止樹脂２８とを離間させることにより、図４に示す実装時において、隣接するはんだボール２７同士がブリッジ（短絡）してしまうことを防止できる。以下、この理由に付いて説明する。
By separating the
実装時においては、半導体素子２２が実装基板３０に押圧されることにより、はんだボール２７には圧縮力が作用し、これにより変形しようとする。従来のようにはんだボール７が封止樹脂８に接した構成（図１参照）では、この圧縮力によりはんだボール７は横方向（隣接するはんだボール７と近接する方向）に変形しようとし、これにより短絡が発生していた。
At the time of mounting, the
しかしながら、本実施例に係る半導体装置２０Ａでは、はんだボール２７と封止樹脂２８とが離間しており、またはんだボール２７と封止樹脂２８との間には柱状電極２５Ａ（ポスト部３５Ａ）が位置する構成となっている。このため、はんだボール２７が圧縮されても、はんだボール２７は柱状電極２５Ａに沿ってはんだボール２７と封止樹脂２８との離間部分に移動する。これにより、隣接するはんだボール２７間でブリッジ（短絡）が発生することを防止でき、実装信頼性を高めることができる。
However, in the semiconductor device 20 </ b> A according to the present embodiment, the
図５は、本実施例において隣接するはんだボール２７間の短絡が防止できる他の理由を、従来例と比較しつつ説明するための図である。図５（Ａ）は従来例を示し、図５（Ｂ）は本実施例を示している。
FIG. 5 is a diagram for explaining another reason why a short circuit between
はんだボール２７は、一般にはんだペーストを用いた印刷法により柱状電極２５Ａに配設される。周知のように、はんだペーストにははんだ粉と共に溶剤成分が混入されており、この溶剤成分ははんだに対し濡れ性が良好な材料が選定されている。
The
はんだペーストを用いてはんだボール７，２７を形成する場合、柱状電極５，２５Ａにはんだペーストを印刷し、これをリフロー処理する。このリフロー時の加熱により、はんだペーストから液体状の溶剤成分１４，３４が溶出する。
When the
従来例のように柱状電極５の先端が封止樹脂８の表面と略同一面である場合には、図５（Ａ）に示すように、溶剤成分１４は封止樹脂８の表面上で広がってしまい、隣接する柱状電極５の位置（即ち、はんだボール７の形成位置）に容易に達してしまう。前記したように、溶剤成分１４ははんだに対する濡れ性が良好であるため、溶融したはんだは溶剤成分１４に沿って広がり、これにより隣接するはんだボール７間で短絡が発生しやすくなる。その傾向は，狭ピッチになればなるほど、溶剤成分１４の広がり範囲が制限されるためより顕著となる。
When the tip of the
これに対して本実施例では、はんだボール２７と封止樹脂２８の表面が離間した構成であるため、図５（Ｂ）に示すように、溶剤成分３４は表面張力により柱状電極２５Ａの先端部３６Ａと封止樹脂２８の表面との間に留まり、封止樹脂２８の表面上で広がるようなことはない。よって、隣接するはんだボール２７間で短絡が発生することを防止することができる。
On the other hand, in the present embodiment, since the surfaces of the
また、本実施例のようにはんだボール２７と封止樹脂２８の表面とを離間させることにより、応力集中に起因してはんだボール２７が柱状電極２５Ａから脱落することを防止することができる。この理由について、図６を用いて説明する。図６は、本実施例においてはんだボール２７の柱状電極２５Ａからの脱落を防止できる他の理由を、従来例と比較しつつ説明するための図である。図６（Ａ）は従来例を示し、図６（Ｂ）は本実施例を示している。
Further, by separating the
図６（Ａ）に示す従来の半導体装置１Ａでは、柱状電極５の先端部が封止樹脂８の表面と略同一平面上にあるため、実装時の応力は柱状電極５とはんだボール７との界面に応力が集中する（以下、この位置を応力集中部１３という）。このように、従来の半導体装置１Ａでは、応力集中部１３に応力が集中するため、はんだボール７が柱状電極５から離脱することが多発していた。
In the
これに対し、図６（Ｂ）に示すように本実施例に係る半導体装置２０Ａでは、先端部３６Ａの直径を大きくすることによりはんだボール２７と柱状電極２５Ａとの接合面積を増やすことで実装信頼性を向上させている。更に本実施例では、はんだボール２７と封止樹脂２８とを離間させることにより、実装時に応力が印加される場所を、柱状電極２５Ａとはんだボール２７との界面（第１の応力集中部３３Ａ）と、封止樹脂２８の表面と柱状電極２５Ａの側面との界面（第２応力集中部３３Ｂ）に分散させることができる。このように、応力が分散されることにより、はんだボール２７が柱状電極２５Ａから脱落することを防止でき、更なる実装信頼性の向上が実現できる。
On the other hand, as shown in FIG. 6B, in the
また、はんだボール２７と封止樹脂２８とを離間させるため、封止樹脂２８を薄くしたことにより半導体装置２０Ａに発生する反りを防止することができる。即ち、シリコンよりなる半導体素子２２と、エポキシ等の樹脂よりなる封止樹脂２８は、熱膨張率が大きく異なっている。従来例では柱状電極の高さが封止樹脂の厚さであったため、封止樹脂の厚さを任意に設定することはできなかった。封止樹脂が厚いと、封止樹脂の熱変形の影響が大きく生じ、半導体素子と封止樹脂との熱膨張差により半導体装置２０Ａは大きく反ってしまう。
Further, since the
これに対して本実施例では、柱状電極２５Ａの高さに拘わらず封止樹脂２８の厚さを設定できるため、封止樹脂２８を薄くすることができる。これにより、半導体装置２０Ａ内における封止樹脂２８の熱膨張の影響を小さくすることができ、よって半導体装置２０Ａに発生する反り量を低減することができる。
On the other hand, in this embodiment, since the thickness of the sealing
前記したように、封止樹脂２８の表面とはんだボール２７との離間距離は、１０μｍ以上８０μｍ以下であることが望ましい。これは、離間距離が１０μｍ未満となると、上記した理由により隣接するはんだボール２７同士が短絡するおそれが大きくなり、また離間距離が８０μｍを超えると、封止樹脂２８の本来的な機能である配線層２４及び柱状電極２５Ａの保護を確実に行うことが困難になるからである。反りの低減により、応力集中部にかかる応力自体も低下するため、更なる実装信頼性の向上が実現できる。
As described above, the distance between the surface of the sealing
続いて、上記した第１実施例に係る半導体装置２０Ａの製造方法について説明する。図７は、半導体装置２０Ａの製造方法を製造手順に沿って示している。
Next, a method for manufacturing the
半導体装置２０Ａを製造するには、予め回路形成が行なわれた半導体基板２１（後に、ダイシングされ半導体素子２２となる）の表面に、スピンコート等によりポリイミド等の絶縁膜２３を形成すると共に、この絶縁膜２３の半導体基板２１に形成されている電極部と対向する位置に孔２３ａを形成する。続いて、絶縁膜２３が形成された半導体基板２１をスパッタ装置に装着し、後述する電解めっきのシード層となるスパッタ膜４０を形成する。図７（Ａ）は、スパッタ膜４０が形成された状態を示している。このスパッタ膜４０の材料としては、チタン（Ti），クロム（Cr），銅（Cu）等のバリアメタル効果のある金属であれば、どの金属を使用してもよい。
In order to manufacture the
続いて、スパッタ膜４０の上部に、配線層２４の形状に対応した開口（パターン）を有した配線用レジスト４２を形成する。そして、前記したスパッタ膜４０をシード層として銅の電解めっきを行い、図７（Ｂ）に示すようにめっき層４１を形成する。
Subsequently, a wiring resist 42 having an opening (pattern) corresponding to the shape of the
配線用レジスト４２を除去した後、めっき層４１の上部に、柱状電極２５Ａに対応した開口（パターン）を有した電極用レジスト４３を配設する。この電極用レジスト４３としては、例えばドライフィルムレジスト（ＤＦＲ）を用いることができる。そして、スパッタ膜４０及びめっき層４１を電源層として銅の電解めっきを行い、図７（Ｃ）に示すように柱状電極２５Ａを形成する。尚、本実施例ではめっき層４１（配線層２４）及び柱状電極２５Ａの材料としてCuを挙げたが，めっき成長可能な金属であればどの金属を使用してもよい。
After removing the wiring resist 42, an electrode resist 43 having an opening (pattern) corresponding to the
また、電解めっきが終了した時点で、図７（Ｃ）に示すように、柱状電極２５Ａは先端部３６Ａと、先端部３６Ａよりも大径である先端部３６Ｂが形成されている。このような形状を有する柱状電極２５Ａを形成するには、柱状電極２５Ａの形成時の銅めっき処理を電極用レジスト４３の厚さを超えるまで行う。これにより、電極用レジスト４３の上面には、ポスト部３５Ａよりも直径及び面積が大きい先端部３６Ａが形成される。本実施例では、このようにして柱状電極２５Ａが形成された後、先端部３６Ａの表面にニッケル（Ni）と金（Au）めっきを行うことにより、バリアメタル２６を形成する。
When the electrolytic plating is completed, as shown in FIG. 7C, the
上記のように柱状電極２５Ａ及びバリアメタル２６が形成されると、電極用レジスト４３のレジスト剥離が行なわれる。続いて、めっき層４１の不要部分がエッチングにより除去され、これにより電極パッド３８を有する所定形状の配線層２４が形成される。また、この状態において、柱状電極２５Ａは電極パッド３８上に立設した状態となっている（図示せず）。
When the
次に、柱状電極２５Ａが形成された半導体基板２１は、金型に装着されて封止樹脂２８を形成するためのトランスファーモールド処理（例えば、175℃程度）が実施される。この際、柱状電極２５Ａの先端部３６Ａが金型のキャビティと当接する部分には、樹脂フィルムが介装され、これにより柱状電極２５Ａに樹脂が付着するのを防止すると共に先端部３６Ａの変形を防止している。
Next, the
このように、トランスファーモールド法を用いて封止樹脂２８を形成することにより、柱状電極２５Ａの高さによらず封止樹脂２８により柱状電極２５Ａを封止することが可能であり、また封止樹脂２８内のフィラー量やサイズを自由に変えることができるので線膨張率などを自由に選択することも可能となる。図７（Ｄ）は、半導体基板２１上に封止樹脂２８が形成された状態を示している。同図に示すように、トランスファーモールドが終了した直後においては、封止樹脂２８の表面はポスト部３５Ａと先端部３６Ａとの境界部分まで位置している。
Thus, by forming the sealing
上記のように封止樹脂２８の形成処理が終了すると、続いて封止樹脂２８の厚さを薄くする処理が実施される。本実施例では、封止樹脂２８の厚さを薄くする方法として、アッシングを用いている。このアッシング処理を実施することにより、図７（Ｅ）に示すように、封止樹脂２８の表面と柱状電極２５Ａの先端部（先端部３６Ａ）は、距離Ｈ２だけ離間した状態となる。
When the formation process of the sealing
アッシング装置は、レジスト剥離を行う装置として一般に用いられているものである。よって、このアッシング装置を利用することにより、新たな装置を導入する必要はなく、容易、確実、かつ安価に封止樹脂２８を薄くすることができる。また、アッシング法を用いることにより、封止樹脂２８の形成時に柱状電極２５Ａの表面等に不要な樹脂が付着しても、この不要樹脂はアッシングにより除去される。これにより、柱状電極２５Ａに対してはんだボール２７を確実に配設することができ、はんだボール２７の形成時における歩留まりの向上を図ることができる。
The ashing apparatus is generally used as an apparatus for removing a resist. Therefore, by using this ashing device, it is not necessary to introduce a new device, and the sealing
上記のアッシング処理が終了すると、続いて柱状電極２５Ａにはんだボール２７を形成する処理が行われる。このはんだボール２７の形成方法としては、予め別工程で形成しておいたはんだボールを搭載する方法（以下、転写法という）や、はんだを柱状電極２５Ａに印刷した後リフローして形成する方法（以下、印刷法という）等がある。はんだボール２７の直径が0.5mmよりも小さい狭ピッチの場合は、ボール搭載用治具が高価となるため、転写法に比べて印刷法の方が有利である。また、はんだボール２７の材質としては特に限定されるものではなく、共晶はんだ，いわゆる鉛フリーはんだ等のいずれであっても使用可能である。続いて、半導体基板２１を半導体素子２２に対応した領域でダイシングし個片化することにより、図７（Ｆ）に示す半導体装置２０Ａが製造される。
When the ashing process is finished, a process of forming
上記した本実施例の半導体装置２０Ａの製造方法では、封止樹脂２８を薄くすることにより柱状電極２５Ａの端部（先端部３６Ａ）を封止樹脂２８の表面から離間させた後、柱状電極２５Ａの端部にはんだボール２７を形成するため、先に図５を用いて説明したように、はんだボール２７のリフロー時に溶剤成分３４が発生しても、隣接するはんだボール２７間で短絡（ブリッジ）が発生することを防止できる。
In the manufacturing method of the
次に、本発明の第２乃至第４実施例である半導体装置２０Ｂ〜２０Ｄについて、図８乃至図１０を用いて説明する。尚、図８乃至図１０、及びそれ以降の各図において、図２乃至図７に示した構成と同一構成については、同一符号を付してその説明を省略するものとする。
Next,
図８乃至図１０に示す第２乃至第４実施例に係る半導体装置２０Ｂ〜２０Ｄは、第１実施例と同様に、柱状電極２５Ｂ〜２５Ｄがポスト部３５Ｂ〜３５Ｄと先端部３６Ｂ〜３６Ｄとにより構成されている。また、いずれの半導体装置２０Ｂ〜２０Ｄにおいても、柱状電極２５Ｂ〜２５Ｄの先端部３６Ｂ〜３６Ｄは、封止樹脂２８の表面から突出し、よってはんだボール２７は封止樹脂２８の表面から離間した構成となっている。
In the
第２実施例に係る半導体装置２０Ｂは、先端部３６Ｂに鋸歯状の凹凸を形成することにより、はんだボール２７と柱状電極２５Ｂとの接触面積を増大させた構成としている。また、第３実施例に係る半導体装置２０Ｃは、先端部３６Ｃに波状の凹凸を形成することにより、はんだボール２７と柱状電極２５Ｃとの接触面積を増大させた構成としている。更に、第４実施例に係る半導体装置２０Ｄは、先端部３６Ｄの側部までバリアメタル２６を形成することにより、はんだボール２７が先端部３６Ｄの側面にも接することができるよう構成することにより、はんだボール２７と柱状電極２５Ｄの接触面積を増大させた構成としている。
The
この第２乃至第４実施例に係るいずれの半導体装置２０Ｂ〜２０Ｄによっても、第１実施例と同様に、柱状電極２５Ｂ〜２５Ｄの先端部３６Ｂ〜３６Ｄが封止樹脂２８の表面から突出しており、かつ、従来に比べてはんだボール２７と先端部３６Ｂ〜３６Ｄとの接触面積の増大が図られているため、前記した第１実施例に係る半導体装置２０Ａと同様の効果を実現することができる。
In any of the
図１１及び図１２は、第２実施例に係る半導体装置２０Ｂの製造方法を示している。尚、第１実施例に係る半導体装置２０Ａの製造方法と共通する処理については説明を適宜省略する。
11 and 12 show a method for manufacturing the
図１１（Ａ），（Ｂ）に示す処理は、図７を用いて説明した第１実施例に係る半導体装置２０Ａの製造方法と同様である。図１１（Ｂ）に示すようにめっき層４１が形成されると、図７（Ｃ）を用いて説明したと同様の処理が実施され、電極用レジスト４３に柱状電極２５Ｂが形成される。図７（Ｃ）に示す第１実施例では、電極用レジスト４３の上部に先端部３６Ａが形成されるようにしたが、本実施例では先端部３６Ａが形成される前に電解めっきを停止する。これにより、本実施例では電解めっきにより円柱状の柱状電極２５Ｂ（図１２（Ａ）参照）が形成される。
The processes shown in FIGS. 11A and 11B are the same as the method for manufacturing the
続いて、このように円柱形状の柱状電極２５Ｂが形成されると、続いて柱状極２５Ｂに鋸歯状の凹凸を有した先端部３６Ｂを形成する処理を行う。図１２は、鋸歯状の凹凸を有した先端部３６Ｂの形成方法を示している。図１２（Ａ）に示す方法は、鋸歯状の凹凸部４６が形成されている治具４４を柱状電極２５Ｂ（バリアメタル２６が形成されている）にプレスすることにより、柱状電極２５Ｂの先端部３６Ｂに鋸歯状の凹凸を形成するものである。この方法では、プレスを用いたいわゆるスタンピングにより柱状電極２５Ｂの成形ができるため、半導体装置２０Ｂの生産性を高めることができる。
Subsequently, when the
図１２（Ｂ）に示す方法は、図１１（Ａ）に示すスパッタ膜４０を形成する前に、予め絶縁膜２３の柱状電極２５Ｂ形成位置に凸部４７を形成しておくことを特徴としている。この凸部４７は、絶縁膜２３と一体的に形成される。このように凸部４７が形成された絶縁膜２３上にスパッタ膜４０，めっき層４１，及び柱状電極２５Ｂをめっき形成することにより、めっき後に凸部４７の形状が履歴的にスパッタ膜４０の表面、めっき層４１の表面、そして柱状電極２５Ｂの先端部に残ることとなる。これにより、柱状電極２５Ｂの先端部３６Ｂに鋸歯状の凹凸が形成される。
The method shown in FIG. 12B is characterized in that a convex portion 47 is formed in advance in the formation position of the
この方法を用いた場合には、図１２（Ａ）に示した構成と異なり、治具４４を用いることがないため、製造工程の簡単化を図ることができる。また、凸部４７の形状を適宜変更することにより、先端部３６Ｂの形状を任意に設定することができる。例えば、凸部４７の形状を波形状とすることにより、図９に示した第３実施例に係る半導体装置２０Ｃを形成することも可能となる。
When this method is used, unlike the configuration shown in FIG. 12A, the
ここで、図１１に戻り説明を続ける。図１１（Ｃ）は、上記のようにして柱状電極２５Ｂの先端部３６Ｂに鋸歯状の凹凸が形成された状態を示している。また、めっき層４１の不要部分もエッチングにより除去され、これにより電極パッド３８を有する所定形状の配線層２４が形成される。また、この状態において、柱状電極２５Ａは配線層２４に形成された電極パッド３８上に立設した状態となっている。
Here, returning to FIG. FIG. 11C shows a state in which serrated irregularities are formed at the
次に、柱状電極２５Ｂが形成された半導体基板２１は、金型に装着されて封止樹脂２８を形成するためのトランスファーモールド処理が実施される。トランスファーモールドが終了した直後においては、図１１（Ｄ）に示すように、封止樹脂２８の表面はポスト部３５Ｂと先端部３６Ｂとの境界部分まで位置している。
Next, the
上記のように封止樹脂２８の形成処理が終了すると、続いて封止樹脂２８の厚さを薄くするアッシング処理が実施される。このアッシング処理を実施することにより、図１１（Ｅ）に示すように、封止樹脂２８の表面と柱状電極２５Ｂの先端部（先端部３６Ｂ）は、距離Ｈ２だけ離間した状態となる。このアッシング処理が終了すると、続いて柱状電極２５Ａにはんだボール２７を形成する処理が行われる。以上の工程を経ることにより、図１１（Ｆ）に示す半導体装置２０Ｂが製造される。
When the formation process of the sealing
図１３は、第４実施例に係る半導体装置２０Ｄの製造方法を示している。尚、以下の説明においても、第１実施例に係る半導体装置２０Ａの製造方法と共通する処理については説明を適宜省略する。また、本実施例では柱状電極２５Ｄにバリアメタル２６を配設する方法に特徴を有するため、柱状電極２５Ｄにバリアメタル２６を配設する方法についてのみ説明するものとする。
FIG. 13 shows a method for manufacturing the semiconductor device 20D according to the fourth embodiment. In the following description, the description of processes common to the method for manufacturing the
図１３（Ａ）は、電極用レジスト４３（ＤＦＲよりなる）に形成された開口部４８に柱状電極２５Ｄを電解めっきにより形成した状態を示している。このように柱状電極２５Ｄが形成されると、続いて電極用レジスト４３に対し熱処理が行なわれる。
FIG. 13A shows a state in which the
この熱処理は、電極用レジスト４３として用いられＤＦＲの材料等により異なるが、一例として温度１００〜２００℃の熱を５分〜６０分印加することにより、電極用レジスト４３の開口部４８の端部を図１３（Ｂ）に示すように広げることができる。これにより、開口部４８の端部の形状は、ラッパ状の形状となる。
Although this heat treatment varies depending on the material of the DFR used as the electrode resist 43, for example, by applying heat at a temperature of 100 to 200 ° C. for 5 to 60 minutes, the end of the
また、このように開口部４８の端部が広がることにより、柱状電極２５Ｄの先端部３６Ｄは外部に広く露出した状態となる。そして、この状態で柱状電極２５Ｄの先端部３６Ｄに対してバリアメタル２６を配設する処理を行う。これにより、バリアメタル２６は、３６の側部まで配設されることとなる。
In addition, since the end portion of the
従って、後の工程において柱状電極２５Ｄにはんだボール２７を配設する際、バリアメタル２６が柱状電極２５Ｄ（先端部３６Ｄ）の側部まで形成されているため、はんだボール２７を柱状電極２５Ｄ（先端部３６Ｄ）の側部まで設けることができる。これにより、はんだボール２７と柱状電極２５Ｄとの接触面積を増大させることができる。
Accordingly, when the
次に、本発明の第５及び第６実施例である半導体装置２０Ｅ，２０Ｆについて説明する。図１４は第５実施例である半導体装置２０Ｅを示しており、図１５は半導体装置２０Ｅの製造方法を示している。また、図１６は第６実施例である半導体装置２０Ｆを示しており、図１７は半導体装置２０Ｆの製造方法を示している。この半導体装置２０Ｅ及び半導体装置２０Ｆは、いずれも高周波対応（５００MHz以上の高周波）の半導体装置である。 Next, semiconductor devices 20E and 20F according to fifth and sixth embodiments of the present invention will be described. FIG. 14 shows a semiconductor device 20E according to the fifth embodiment, and FIG. 15 shows a method for manufacturing the semiconductor device 20E. FIG. 16 shows a semiconductor device 20F according to the sixth embodiment, and FIG. 17 shows a method for manufacturing the semiconductor device 20F. The semiconductor device 20E and the semiconductor device 20F are both high frequency compatible (high frequency of 500 MHz or higher) semiconductor devices.
前記したように、高周波対応の半導体装置２０Ｅ，２０Ｆでは、寄生容量の低減を図るために半導体素子２２との接合位置においては、高周波対応の柱状電極は、高周波対応ではない他の柱状電極よりも小さくすることが望ましい。しかしながら、単に高周波対応の柱状電極５Ａを小さくした従来の半導体装置１Ｂの構成では、高周波用柱状電極５Ａの伝送特性には優れるが、実装信頼性が低下してしまうことも前述した通りである。
As described above, in the high-frequency compatible semiconductor devices 20E and 20F, in order to reduce the parasitic capacitance, the high-frequency compatible columnar electrode is more than the other high-frequency compatible columnar electrodes at the junction position with the
そこで、図１４に示す半導体装置２０Ｅでは、高周波対応である高周波用柱状電極２５Ｆのはんだボール２７と接する部分の直径（Ｌ１）が、高周波用電極パッド４５Ａ（配線層２４）と接する部分の直径（Ｌ２）に比べて長くとなるよう（Ｌ１>Ｌ２）構成したことを特徴としている。従って、高周波用柱状電極２５Ｆのはんだボール２７と接する部分の面積（Ｓ１）も、高周波用電極パッド４５Ａ（配線層２４）と接する部分の面積（Ｓ２）に比べて広い面積（Ｓ１>Ｓ２）となっている。
尚、高周波用電極パッド４５Ａは、通常の電極パッド４５と同様に配線層２４と一体的に形成されるものであるが、半導体素子２２の高周波対応の接続パッドと接続されたものである。
Therefore, in the semiconductor device 20E shown in FIG. 14, the diameter (L1) of the portion in contact with the
The high
本実施例において、高周波用柱状電極２５Ｆは、その断面積が高周波用電極パッド４５Ａ（配線層２４）から離間するに従い連続的に大きくなる形状とされている。具体的には、高周波用柱状電極２５Ｆは、略円錐台状の形状とされている。また、本実施例に係る半導体装置２０Ｅでは、製造上の観点より高周波対応でない通常の柱状電極２５Ｅについても、高周波用柱状電極２５Ｆの形状と同一の形状とされている。
In the present embodiment, the high-
上記したように、本実施例に係る半導体装置２０Ｅは、高周波用電極パッド４５Ａと接する部分では、高周波用柱状電極２５Ｆの面積Ｓ２（直径Ｌ２）が小さいため、高周波用柱状電極２５Ｆと半導体素子２２との間の寄生容量の低減を図ることができ、伝送特性を向上することができる。また、はんだボール２７と接する先端部においては、高周波用柱状電極２５Ｆの面積Ｓ１（直径Ｌ１）を大きくできるため、高周波用柱状電極２５Ｆとはんだボール２７との接合を高めることができ、実装信頼性を高めることができる。
As described above, in the semiconductor device 20E according to the present embodiment, the area S2 (diameter L2) of the high-
尚、各柱状電極２５Ｅ，２５Ｆは、前記した各実施例と同様にその先端部が封止樹脂２８の表面から突出している。また、各柱状電極２５Ｅ，２５Ｆの先端部にはバリアメタル２６を介してはんだボール２７が配設されている。よって、はんだボール２７と封止樹脂２８の表面とは離間した構成であり、前記した各実施例と同様の効果を実現することができる。
The
続いて、上記構成とされた半導体装置２０Ｅの製造方法について説明する。図１５は、半導体装置２０Ｅの製造方法を製造手順に沿って示している。 Next, a method for manufacturing the semiconductor device 20E having the above configuration will be described. FIG. 15 shows a method of manufacturing the semiconductor device 20E along the manufacturing procedure.
半導体装置２０Ｅを製造するには、図１５（Ａ）に示すように、パッシベーション膜２９が形成された半導体基板２１上に絶縁膜２３を形成すると共に、この絶縁膜２３の半導体基板２１に形成されている電極部と対向する位置に孔４９を形成する。
In order to manufacture the semiconductor device 20E, as shown in FIG. 15A, the insulating
続いて、図１５（Ｂ）に示すように、所定のパターンが形成された配線用レジスト４２を絶縁膜２３の上部に形成し、この配線用レジスト４２を用いて配線層２４，電極パッド４５，及び高周波用電極パッド４５Ａを形成する。この各パッド等２４，４５，４５Ａの形成処理が終了すると、図１５（Ｃ）に示すように、配線用レジスト４２は除去される。
Subsequently, as shown in FIG. 15B, a wiring resist 42 having a predetermined pattern is formed on the insulating
続いて、各パッド等２４，４５，４５Ａが形成された半導体基板２１上に、電極用レジスト４３を形成する。この電極用レジスト４３を半導体基板２１上に形成するには、先ず電極用レジスト４３となるＤＦＲを半導体基板２１上に配設する。このＤＦＲは感光性の樹脂であり、露光処理等を実施することにより任意の開口パターンを形成することができる。
Subsequently, an electrode resist 43 is formed on the
本実施例では、露光条件を最適化することにより、円錐台形状の開口パターン５０を形成している。図１５（Ｄ）は、円錐台形状の開口パターン５０が形成された状態を示している。この各開口パターン５０の下部には開口が形成され、よって電極パッド４５及び高周波用電極パッド４５Ａが開口パターン５０に露出した構成となっている。
In this embodiment, the
このように開口パターン５０を有する電極用レジスト４３が形成されると、続いて図１５（Ｄ）に示すように、電極用レジスト４３を用いて開口パターン５０内に高周波用柱状電極２５Ｆ及び柱状電極２５Ｅを形成する処理が行われる。また、各柱状電極２５Ｅ，２５Ｆが形成されると、その先端部にバリアメタル２６が形成される。
When the electrode resist 43 having the
続いて、電極用レジスト４３が除去された後、トランスファーモールドにより封止樹脂２８が形成される。その後、ダイシング処理が実施されることにより、半導体基板２１は個片化され、これにより図１５（Ｆ）に示す半導体装置２０Ｅが形成される。
Subsequently, after the electrode resist 43 is removed, the sealing
一方、図１６に示す半導体装置２０Ｆにおいても、高周波用柱状電極２５Ｈのはんだボール２７と接する部分の直径（Ｌ３）が、高周波用電極パッド４５Ａ（配線層２４）と接する部分の直径（Ｌ４）に比べて長くとなるよう（Ｌ３>Ｌ４）構成したことを特徴としている。従って、高周波用柱状電極２５Ｈのはんだボール２７と接する部分の面積（Ｓ３）も、高周波用電極パッド４５Ａ（配線層２４）と接する部分の面積（Ｓ４）に比べて広い面積（Ｓ３>Ｓ４）となっている。
On the other hand, also in the semiconductor device 20F shown in FIG. 16, the diameter (L3) of the portion in contact with the
本実施例において、高周波用柱状電極２５Ｈは、その断面積が高周波用電極パッド４５Ａ（配線層２４）から離間するに従い段階的に大きくなる形状とされている。具体的には、高周波用柱状電極２５Ｈは、はんだボール２７の配設側に位置する大径部５１と、高周波用電極パッド４５Ａ側に位置する小径部５２とにより構成されており、よって大径部５１と小径部５２との間に段部が形成された構成とされている。尚、本実施例においても、高周波対応でない通常の柱状電極２５Ｇについても、高周波用柱状電極２５Ｈと同一形状とされている。
In the present embodiment, the high-
本実施例に係る半導体装置２０Ｆは、図１４に示した第５実施例に係る半導体装置２０Ｅと同様に、高周波用電極パッド４５Ａとが接する部分では高周波用柱状電極２５Ｈの面積Ｓ４（直径Ｌ４）が小さいため、高周波用柱状電極２５Ｈと半導体素子２２との間の寄生容量の低減を図ることができ、伝送特性を向上することができる。また、はんだボール２７と接する先端部においては、高周波用柱状電極２５Ｈの面積Ｓ１（直径Ｌ１）が大きいため、高周波用柱状電極２５Ｈとはんだボール２７との接合を高めることができ、実装信頼性を高めることができる。
Similarly to the semiconductor device 20E according to the fifth embodiment shown in FIG. 14, the semiconductor device 20F according to the present embodiment has an area S4 (diameter L4) of the high-
尚、本実施例に係る半導体装置２０Ｆにおいても、各柱状電極２５Ｇ，２５Ｈは、前記した各実施例と同様にその先端部が封止樹脂２８の表面から突出している。また、各柱状電極２５Ｇ，２５Ｈの先端部にはバリアメタル２６を介してはんだボール２７が配設されている。よって、はんだボール２７と封止樹脂２８の表面とは離間した構成であり、前記した各実施例と同様の効果を実現することができる。
Note that, also in the semiconductor device 20F according to the present embodiment, the end portions of the
続いて、上記構成とされた半導体装置２０Ｆの製造方法について説明する。図１７は、半導体装置２０Ｆの製造方法を製造手順に沿って示している。尚、図１５に示した半導体装置２０Ｅの製造方法と共通する処理については、適宜その説明を省略するものとする。 Next, a method for manufacturing the semiconductor device 20F configured as described above will be described. FIG. 17 shows a method of manufacturing the semiconductor device 20F along the manufacturing procedure. Note that the description of processes common to the method for manufacturing the semiconductor device 20E shown in FIG. 15 will be omitted as appropriate.
図１７（Ａ）〜（Ｃ）は、図１５（Ａ）〜（Ｃ）と同一処理である。本実施例では、図１７（Ｃ）に示すように各電極パッド等２４，４５，４５Ａが形成された後、図１７（Ｄ）に示すように第２の絶縁膜５３を形成する。この第２の絶縁膜５３は、各電極パッド等４５，４５Ａと対向する位置に小径開口５４が形成されている。この小径開口５４の直径及び面積は、前記した高周波用柱状電極２５Ｈの小径部５２の直径（Ｌ４）及び面積（Ｓ４）とされている。尚、この第２の絶縁膜５３の材質は、内部応力発生防止の面から、絶縁膜２３と同一材料であることが望ましい。
FIGS. 17A to 17C are the same processing as FIGS. 15A to 15C. In this embodiment, after the
続いて、第２の絶縁膜５３が形成された半導体基板２１上に、電極用レジスト４３を形成する。この電極用レジスト４３を半導体基板２１上に形成するには、先ず電極用レジスト４３となる感光性のＤＦＲを半導体基板２１上に配設し、これに露光処理等を実施することにより大径開口５５を形成する。この大径開口５５の直径及び面積は、前記した高周波用柱状電極２５Ｈの大径部５１の直径（Ｌ３）及び面積（Ｓ３）とされている。
Subsequently, an electrode resist 43 is formed on the
図１７（Ｅ）は、大径開口５５が形成された状態を示している。この各大径開口５５の下部には、第２の絶縁膜５３に形成された小径開口５４が位置している。よって、この小径開口５４及び大径開口５５を介して、電極パッド４５及び高周波用電極パッド４５Ａは露出した構成となっている。
FIG. 17E shows a state where the large-
このように大径開口５５を有する電極用レジスト４３が形成されると、続いて図１７（Ｆ）に示すように、電極用レジスト４３を用いて大径開口５５及び小径開口５４内に高周波用柱状電極２５Ｈ及び柱状電極２５Ｇを形成する処理を行う。また、各柱状電極２５Ｇ，２５Ｈが形成されると、その先端部にバリアメタル２６が形成される。
When the electrode resist 43 having the large-
続いて、電極用レジスト４３が除去された後、トランスファーモールドにより封止樹脂２８が形成される。その後、ダイシング処理が実施されることにより、半導体基板２１は個片化され、これにより図１７（Ｇ）に示す半導体装置２０Ｆが形成される。
Subsequently, after the electrode resist 43 is removed, the sealing
以上の説明に関し、更に以下の項を開示する。
（付記１）
半導体素子と、
前記半導体素子上に配設された配線層と、
該配線層に一端部が接続された柱状電極と、
前記半導体素子上に形成された封止樹脂とを有する半導体装置であって、
前記柱状電極を前記封止樹脂から突出するよう形成し、
該柱状電極の前記封止樹脂から突出した他端部に、前記封止樹脂の表面から離間するよう外部接続部材を配設したことを特徴とする半導体装置。
（付記２）
付記１記載の半導体装置において、
前記封止樹脂と前記外部接続部材との離間距離が１０μｍ以上８０μｍ以下であることを特徴とする半導体装置。
（付記３）
付記１または２記載の半導体装置において、
前記柱状電極と前記外部接続部材との間にバリアメタルが設けられていることを特徴とする半導体装置。
（付記４）
付記１乃至３のいずれかに記載の半導体装置において、
前記柱状電極と前記外部接続部材とが接する面積が、前記柱状電極と前記配線層とが接する面積に比べて広い面積となるよう構成されていることを特徴とする半導体装置。
（付記５）
付記４記載の半導体装置において、
前記柱状電極の面積が、前記配線層から離間するに従い連続的に大きくなるよう構成したことを特徴とする半導体装置。
（付記６）
付記４記載の半導体装置において、
前記柱状電極の面積が、前記配線層から離間するに従い段階的に大きくなるよう構成したことを特徴とする半導体装置。
（付記７）
付記１乃至３のいずれかに記載の半導体装置において、
前記柱状電極の前記封止樹脂の表面から離間した側の端部の直径が、前記配線層と接する部分の直径に比べて大きくなるよう構成されていることを特徴とする半導体装置。
（付記８）
付記７記載の半導体装置において、
前記柱状電極の直径が、前記配線層から離間するに従い連続的に大きくなるよう構成したことを特徴とする半導体装置。
（付記９）
付記７記載の半導体装置において、
前記柱状電極の直径が、前記配線層から離間するに従い段階的に大きくなるよう構成したことを特徴とする半導体装置。
（付記１０）
半導体基板上に配線層を形成する工程と、
該配線層上に柱状電極を形成するための開口部を有するレジストを形成すると共に、該レジストを用いて導電性金属を前記開口部に前記レジストの厚さを超えて形成する工程と、
前記レジストを剥離した後、前記半導体基板上に封止樹脂を形成する工程と、
前記封止樹脂の厚さを薄くする処理を行う工程と
を有することを特徴とする半導体装置の製造方法。
（付記１１）
付記１０記載の半導体装置の製造方法において、
前記封止樹脂の厚さを薄くする処理として、アッシングを用いたことを特徴とする半導体装置の製造方法。
（付記１２）
付記１０または１１記載の半導体装置の製造方法において、
前記封止樹脂の厚さを薄くする処理を実施した後、前記柱状電極の前記封止樹脂から離間した端部に外部接続部材を形成する工程を実施することを特徴とする半導体装置の製造方法。
（付記１３）
請求項１０乃至１２のいずれかに記載の半導体装置の製造方法において、
前記封止樹脂を、トランスファーモールド法を用いて形成したことを特徴とする半導体装置の製造方法。
Regarding the above description, the following items are further disclosed.
(Appendix 1)
A semiconductor element;
A wiring layer disposed on the semiconductor element;
A columnar electrode having one end connected to the wiring layer;
A semiconductor device having a sealing resin formed on the semiconductor element,
Forming the columnar electrode so as to protrude from the sealing resin;
An external connection member is disposed at the other end of the columnar electrode protruding from the sealing resin so as to be separated from the surface of the sealing resin.
(Appendix 2)
In the semiconductor device according to attachment 1,
A semiconductor device, wherein a separation distance between the sealing resin and the external connection member is 10 μm or more and 80 μm or less.
(Appendix 3)
In the semiconductor device according to
A semiconductor device, wherein a barrier metal is provided between the columnar electrode and the external connection member.
(Appendix 4)
In the semiconductor device according to any one of appendices 1 to 3,
2. A semiconductor device, wherein an area where the columnar electrode and the external connection member are in contact with each other is larger than an area where the columnar electrode and the wiring layer are in contact with each other.
(Appendix 5)
In the semiconductor device according to
2. A semiconductor device according to claim 1, wherein the area of the columnar electrode is continuously increased as the area is separated from the wiring layer.
(Appendix 6)
In the semiconductor device according to
A semiconductor device characterized in that the area of the columnar electrode increases stepwise as it is separated from the wiring layer.
(Appendix 7)
In the semiconductor device according to any one of appendices 1 to 3,
The semiconductor device is characterized in that a diameter of an end of the columnar electrode on a side away from the surface of the sealing resin is larger than a diameter of a portion in contact with the wiring layer.
(Appendix 8)
In the semiconductor device according to
2. A semiconductor device according to claim 1, wherein a diameter of the columnar electrode is continuously increased as the column electrode is separated from the wiring layer.
(Appendix 9)
In the semiconductor device according to
A semiconductor device characterized in that the diameter of the columnar electrode increases stepwise as the distance from the wiring layer increases.
(Appendix 10)
Forming a wiring layer on a semiconductor substrate;
Forming a resist having an opening for forming a columnar electrode on the wiring layer, and forming a conductive metal in the opening beyond the thickness of the resist using the resist;
Forming a sealing resin on the semiconductor substrate after removing the resist;
And a step of performing a process of reducing the thickness of the sealing resin.
(Appendix 11)
In the method for manufacturing a semiconductor device according to
A method for manufacturing a semiconductor device, characterized in that ashing is used as a process for reducing the thickness of the sealing resin.
(Appendix 12)
In the method for manufacturing a semiconductor device according to
A method of manufacturing a semiconductor device, comprising performing a process of reducing the thickness of the sealing resin and then forming an external connection member at an end portion of the columnar electrode spaced apart from the sealing resin. .
(Appendix 13)
In the manufacturing method of the semiconductor device according to
A method of manufacturing a semiconductor device, wherein the sealing resin is formed using a transfer molding method.
２０Ａ〜２０Ｇ 半導体装置
２１ 半導体基板
２２ 半導体素子
２３ 絶縁膜
２４ 配線層
２５Ａ〜２５Ｇ 柱状電極
２５Ｆ，２５Ｈ 高周波用柱状電極
２６ バリアメタル
２７ はんだボール
２８ 封止樹脂
３０ 実装基板
３１ 接続電極
３３ 応力集中部
３４ 溶剤成分
３５Ａ〜３５Ｄ ポスト部
３６Ａ〜３６Ｄ 先端部
４２ 配線用レジスト
４３ 電極用レジスト
４４ 治具
４５，４５Ａ 電極パッド
４８ 開口部
５０ 開口パターン
５３ 第２の絶縁膜
20A to
Claims (2)
該配線層上に柱状電極を形成するための開口部を有するレジストを形成すると共に、該レジストを用いて導電性金属を前記開口部に前記レジストの厚さを超えて形成する工程と、
前記レジストを剥離した後、前記半導体基板上に封止樹脂を形成する工程と、
前記封止樹脂の表面と前記柱状電極の先端部とが離間するように前記封止樹脂の厚さを薄くする処理を行う工程と、
前記封止樹脂の厚さを薄くする処理を実施した後、前記柱状電極の先端部にリフローにより外部接続部材を形成する工程とを有することを特徴とする半導体装置の製造方法。 Forming a wiring layer on a semiconductor substrate;
Forming a resist having an opening for forming a columnar electrode on the wiring layer, and forming a conductive metal in the opening beyond the thickness of the resist using the resist;
Forming a sealing resin on the semiconductor substrate after removing the resist;
Performing a process of reducing the thickness of the sealing resin so that the surface of the sealing resin and the tip of the columnar electrode are separated from each other;
And a step of forming an external connection member by reflowing at the tip of the columnar electrode after performing the process of reducing the thickness of the sealing resin .
前記封止樹脂の厚さを薄くする処理として、アッシングを用いたことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, characterized in that ashing is used as a process for reducing the thickness of the sealing resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007245851A JP4617339B2 (en) | 2007-09-21 | 2007-09-21 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007245851A JP4617339B2 (en) | 2007-09-21 | 2007-09-21 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004142765A Division JP4119866B2 (en) | 2004-05-12 | 2004-05-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008060588A JP2008060588A (en) | 2008-03-13 |
| JP4617339B2 true JP4617339B2 (en) | 2011-01-26 |
Family
ID=39242895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007245851A Expired - Fee Related JP4617339B2 (en) | 2007-09-21 | 2007-09-21 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4617339B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6076020B2 (en) * | 2012-02-29 | 2017-02-08 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| US9159678B2 (en) | 2013-11-18 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336548A (en) * | 1986-07-31 | 1988-02-17 | Nec Corp | Semiconductor device and manufacture thereof |
| JPH0637093A (en) * | 1992-07-14 | 1994-02-10 | Sanken Electric Co Ltd | Forming method for bump electrode |
| JP2000323510A (en) * | 1999-05-11 | 2000-11-24 | Shinko Electric Ind Co Ltd | Semiconductor wafer having columnar electrodes, manufacture of the same, and semiconductor device |
| JP2001035869A (en) * | 1999-07-21 | 2001-02-09 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor device |
-
2007
- 2007-09-21 JP JP2007245851A patent/JP4617339B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6336548A (en) * | 1986-07-31 | 1988-02-17 | Nec Corp | Semiconductor device and manufacture thereof |
| JPH0637093A (en) * | 1992-07-14 | 1994-02-10 | Sanken Electric Co Ltd | Forming method for bump electrode |
| JP2000323510A (en) * | 1999-05-11 | 2000-11-24 | Shinko Electric Ind Co Ltd | Semiconductor wafer having columnar electrodes, manufacture of the same, and semiconductor device |
| JP2001035869A (en) * | 1999-07-21 | 2001-02-09 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008060588A (en) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4119866B2 (en) | Semiconductor device | |
| JP5624649B2 (en) | Fusible input / output interconnect system and method for flip chip packaging with stud bumps attached to a substrate | |
| CN102163578B (en) | Semiconductor device, method of manufacturing the semiconductor device, chip-on-chip mounting structure, and method of forming the chip-on-chip mounting structure | |
| US7391118B2 (en) | Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same | |
| JP4731495B2 (en) | Semiconductor device | |
| US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
| TWI502666B (en) | Electronic parts mounting body, electronic parts, substrate | |
| JP2009071156A (en) | Semiconductor device and its manufacturing method | |
| US7994638B2 (en) | Semiconductor chip and semiconductor device | |
| JP2008160158A (en) | Semiconductor device | |
| JP4617339B2 (en) | Manufacturing method of semiconductor device | |
| KR101926713B1 (en) | Semiconductor package and method of fabricating the same | |
| EP3301712A1 (en) | Semiconductor package assembley | |
| JP2008517475A (en) | Substrate having electric contact and method of manufacturing the same | |
| US20120007233A1 (en) | Semiconductor element and fabrication method thereof | |
| JP3457926B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP7022541B2 (en) | Semiconductor device | |
| JP2017092341A (en) | Electrode structure, bonding method and semiconductor device | |
| JP2893634B2 (en) | Connection structure of electronic components | |
| KR101025418B1 (en) | Semiconductor Device And Fabricating Method Thereof | |
| JP3078781B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR101046377B1 (en) | Printed circuit board for semiconductor package and manufacturing method thereof | |
| JPH11261210A (en) | Method for connecting chip parts to printed wiring board | |
| JP2002353265A (en) | Mounting structure and method of mounting the same | |
| JPH1131696A (en) | Semiconductor element, semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |