JP4612700B2 - 半導体集積回路装置 - Google Patents

Description

この発明は、半導体集積回路装置に関する。例えば、ＦＭ受信機能を備えたＳｏＣ（System on Chip）に関する。

近年、種々の無線システムの普及により、複数の無線送受信機を一体化した複合無線装置が普及してきた。この複合化される無線システムには、デジタル通信方式のシステムのみならず、アナログ通信方式のシステムも一体化される。アナログ通信方式のシステムは、例えばＦＭ受信機である。ＦＭ受信機は、文字通りＦＭ放送を受信するための装置である。

従来のＦＭ受信機では、受信したＦＭ信号の周波数を、複数の発振器を用いて第１中間周波数、及び第２中間周波数に変換した後に、ＦＭ検波を行う回路構成が多かった。これに対して近年では、複数の周波数選択フィルタを削除する目的で、中間周波数を低く設定する手法が用いられてきている。そして中間周波数にダウンコンバートした後、Ａ／Ｄコンバータによってデジタル信号に変換し、その後、ＤＳＰ（Digital Signal Processor）等による信号処理によってＦＭ検波を行う回路構成が普及してきた。これにより、ＦＭ受信機の回路規模の削減や、部品点数の削減が可能となってきた。そして、上記構成のＦＭ受信機の普及により、他の無線システムの送受信機を備えたＬＳＩ（ＳｏＣ）に、ＦＭ受信機が加えられるようになってきた。

しかしながら、ＳｏＣにＦＭ受信機を搭載した場合、ノイズが大きな問題となる。ＦＭ受信機単体におけるノイズの除去に関しては、従来、多くの提案がなされている（例えば、特許文献１参照）。しかし、ＦＭ受信機をＳｏＣに搭載した場合には、これらのＦＭ受信機単体におけるノイズ除去方法では対応出来ない、という問題があった。
特開２００３−１６８９９１号公報

この発明は、ＦＭ放送の受信性能を向上出来る半導体集積回路装置を提供する。

この発明の一態様に係る半導体集積回路装置は、クロックを生成するクロック生成部と、前記クロック生成部で生成された前記クロックに同期して動作し、無線通信によりデータを送受信する信号処理部と、前記クロック生成部で生成された前記クロックに同期して動作し、ＦＭ信号を受信するＦＭ受信部と、前記クロック生成部で生成された前記クロックに同期して動作し、前記信号処理部及び前記ＦＭ受信部の動作を制御するプロセッサと、前記信号処理部、前記ＦＭ受信部、及び前記プロセッサ間をデータ通信可能に接続するバスとを具備し、前記ＦＭ受信部は、前記クロック生成部で生成された前記クロックを基準信号として用いて、受信した前記ＦＭ信号を周波数変換するＲＦ部と、前記信号処理部と前記バスとの少なくともいずれかにおける信号を、前記クロック生成部で生成された前記クロックを基準信号として周波数変換し、前記周波数変換して得た信号を参照信号として用いて、ノイズのレプリカを生成し、前記ＦＭ信号に重畳したノイズを、前記生成したレプリカを用いてキャンセルするキャンセラと、前記キャンセラにおいて前記ノイズがキャンセルされた前記ＦＭ信号を検波する検波器とを備え、前記ＦＭ信号に重畳した前記ノイズは、前記クロックに起因するノイズであり、前記信号処理部は、第１の周波数の帯域幅で前記無線通信を行い、前記クロック生成部は、前記第１の周波数の整数倍である第２の周波数の前記クロックを生成し、前記クロック生成部、前記信号処理部、前記ＦＭ受信部、前記プロセッサ、及び前記バスは、同一の半導体基板上に形成されている。

この発明によれば、ＦＭ放送の受信性能を向上出来る半導体集積回路装置を提供出来る。

以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

［第１の実施形態］
この発明の第１の実施形態に係る半導体集積回路装置について、図１を用いて説明する。図１は、本実施形態に係る半導体装置のブロック図である。

＜半導体装置の全体構成について＞
図示するように本実施形態に係る半導体装置１は、半導体集積回路（ＬＳＩ）２、基準発振器３、メモリ４、第１ＲＦ（Radio Frequency） ＩＣ（Integrated Circuit device）５、第２ＲＦ ＩＣ６、バンドパスフィルタ（band pass filter: BPF）７を備えている。半導体装置１の一例は、例えば携帯電話やＰＤＡに搭載されるＬＳＩモジュールである。

半導体集積回路２は、少なくとも１つの無線送受信機を実現する信号処理機能を有したＳｏＣである。以下では、無線ＬＡＮ（Local Area Network）機能、携帯電話機能、及びＦＭ受信機能を有したＳｏＣの場合を例に挙げて説明する。

基準発振器３は、半導体集積回路２で使用されるクロックの基準信号となる発振信号を生成する。この発振信号を用いて、半導体集積回路２はクロックを生成する。

メモリ４は、半導体集積回路２の外部記憶装置として機能するものであり、例えばＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM）等の不揮発性半導体メモリである。そして半導体集積回路２で処理されたデータ等が、メモリ４に保持される。

第１ＲＦ ＩＣ５は、半導体集積回路２における無線ＬＡＮ機能についてのＲＦ部として機能するＬＳＩである。すなわちデータの送信時には、無線ＬＡＮ機能から送信データについてのベースバンド信号（アナログ信号）を受け取る。そして受け取ったベースバンド信号について信号の増幅等を行い、無線ＬＡＮの所定の無線周波数に周波数変換する。更に、周波数変換した信号を、アンテナ８から無線伝送路上へ送信する。またデータの受信時には、第１ＲＦ ＩＣ５は、無線ＬＡＮ通信によって受信したアナログ信号につき周波数をダウンコンバートし、これにより得られたベースバンド信号を半導体集積回路２における無線ＬＡＮ機能に出力する。

第２ＲＦ ＩＣ６は、半導体集積回路２における携帯電話機能についてのＲＦ部として機能するＬＳＩである。そして第２ＲＦ ＩＣ６は、携帯電話機能について、アンテナ９を用いて第１ＲＦ ＩＣ５と同様の処理を行う。

バンドパスフィルタ７は、無線伝送路からアンテナ１０で受信した信号につき、ＦＭ放送における所定の周波数帯域の信号のみを通過させる。そして、通過させた信号を半導体集積回路２のＦＭ受信機能へ出力する。

なお第１、第２ＲＦ ＩＣ５、６は、その実装方法によってはＬＳＩ（第１、第２ＲＦ ＩＣ５、６自身）の外部にフィルタなどを必要とする場合がある。例えばＲＦ信号を選択する信号を、ＬＳＩ外部に設けたＳＡＷ（Surface Acoustic Wave）フィルタで濾波する場合などである。この場合には、ＬＳＩ内でＳＡＷフィルタ接続用にインピーダーンス調整した後に、一旦外部に出力され、その後に再びＬＳＩ内に戻されることになる。図１ではこのような結線は省略している。また図１では、第１、第２ＲＦ ＩＣ５、６の動作を制御するための配線や、その制御機能自体の図示は省略している。

＜半導体集積回路２の詳細について＞
次に、上記半導体集積回路２の構成の詳細について、引き続き図１を用いて説明する。図示するように半導体集積回路２は、クロック生成器２０、プロセッサ２１、第１信号処理モジュール２２、第２信号処理モジュール２３、ＦＭ受信機２４、バス２５、ＲＦ受信部２６、Ａ／Ｄ（Analog to Digital）コンバータ２７〜２９、及びＤ／Ａ（Digital to Analog）コンバータ３０、３１を備えている。これらは同一の半導体基板上に形成され、ＳｏＣを構成している。なお図１は、本実施形態の説明に必要な要素のみを示すものであり、半導体集積回路２の全機能の動作に必要な全ての構成要素を示したものでは無い。

クロック生成器２０は、基準発振器３から与えられる発振信号を元に、半導体集積回路２の動作の基準となるクロックを生成する。このクロックは、例えばプロセッサ２１、第１信号処理モジュール２２、第２信号処理モジュール２３、ＦＭ受信機２４、バス２５、及びＲＦ受信部２６に与えられる。そしてクロック生成器２０の動作設定は、プロセッサ２１からの命令によって変更される。すなわち、例えばクロックの生成の開始／停止や、クロックの周波数、デューティ等が、プロセッサ２１により制御される。

プロセッサ２１は、クロック生成器２０の生成するクロックに同期して動作する。そして、半導体集積回路２内の各ユニットを制御することで、半導体集積回路２の全体としての動作を制御する。

第１信号処理モジュール２２は、クロック生成器２０の生成するクロックに同期して動作し、プロセッサ２１の制御に基づいて信号処理を行うユニットである。そして、例えば上記の無線ＬＡＮ機能を実現するユニットである。すなわち第１信号処理モジュール２２は、無線ＬＡＮ通信での通信に使用されるパケットの生成や、受信したパケットの復号などの信号処理を行う。

データの送信時において第１信号処理モジュール２２は、送信データを生成する。送信データの生成は、プロセッサ２１において行われても良い。そして送信データにつき、ＭＡＣ（Media Access Control）ヘッダを付与してフレーム（frame）を組み立てる。フレームとは、無線通信により通信可能に組み立てられた送受信データのことである。その後このフレームは、冗長符号化や直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）変調されてベースバンド信号となる。その後ベースバンド信号は、Ｄ／Ａコンバータ３０においてアナログ信号に変換され、第１ＲＦ ＩＣ５を介してアンテナ８から、無線伝送路上へ送信される。

データの受信時において第１信号処理モジュール２２は、送信時と逆の処理を行う。アンテナ８で受信された受信データは、第１ＲＦ ＩＣ５を介してＡ／Ｄコンバータ２７に入力され、アナログ信号からデジタル信号に変換される。そして第１信号処理モジュール２２は、デジタル信号に変換された受信データにつき、ＯＦＤＭ復調や誤り訂正復号を行ってフレームを得る。更にフレームからＭＡＣヘッダを取り除き、パケット（packet）を得る。パケットとは、送受信データがパーソナルコンピュータ等において扱えるデータ構造に組み立てられたものである。このパケットは第１信号処理モジュール２２で処理されても良いし、プロセッサ２１で処理されても良い。

第２信号処理モジュール２３は、クロック生成器２０の生成するクロックに同期して動作し、プロセッサ２１の制御に基づいて信号処理を行うユニットである。そして、例えば上記の携帯電話機能を実現するユニットである。すなわち第２信号処理モジュール２３は、携帯電話通信に使用される音声信号のデコード及びエンコードなどの信号処理を行う。

携帯電話通信時において第１信号処理モジュール２２は、音声信号等ににつき冗長符号化や変調を行って、送信データを生成する。この送信信号は、Ｄ／Ａコンバータ３１においてアナログ信号に変換され、第２ＲＦ ＩＣ６を介してアンテナ９から、無線伝送路上へ送信される。また、アンテナ９で受信された受信データは、第２ＲＦ ＩＣ６を介してＡ／Ｄコンバータ２８に入力され、デジタル信号に変換される。そして第２信号処理モジュール２３は、デジタル信号に変換された受信データにつき、復調や誤り訂正復号を行って、音声信号を得る。すなわち、第２信号処理モジュール２３は、第１信号処理モジュール２２と同じく無線データ通信を司るユニットであり、その基本的な動作は同一である。

ＦＭ受信機２４は、クロック生成器２０の生成するクロックに同期して動作し、プロセッサ２１の制御に基づいて信号処理を行うユニットである。そして、上記ＦＭ受信機能を実現するユニットである。すなわちＦＭ受信機２４は、受信したＦＭ信号につき、音声処理やデータ処理を行う。またＦＭ受信機２４は、受信したＦＭ信号に重畳するノイズを除去する。この際、ＬＳＩ２内で発生したノイズを除去するために、第１、第２信号処理モジュール２２、２３及びバスにおける信号を、参照信号として用いる。従って、この参照信号を伝送するための配線が、ＦＭ受信機２４と、第１、第２信号処理モジュール２２、２３及びバス２５との間に設けられている。

ＲＦ受信機２６は、バンドパスフィルタ７を通過した信号（ＦＭ放送の無線周波数帯域の信号）につき、周波数変換（ダウンコンバート）を行い、ベースバンド信号を得る。この周波数変換に使用する局部発振周波数は、クロック生成器２０から与えられる。そして、ＲＦ受信機２６で周波数変換された信号は、Ａ／Ｄコンバータ２９でデジタル信号に変換される。そして、このデジタル信号がＦＭ信号として上記ＦＭ受信機２４に入力される。

バス２５は、クロック生成器２０の生成するクロックに同期して動作する。そして、プロセッサ２１、第１信号処理モジュール２２、第２信号処理モジュール２３、及びＦＭ受信機２４を、互いに通信可能に接続する。

＜ＦＭ受信機能の詳細について＞
次に、上記構成の半導体集積回路２におけるＦＭ受信機能の詳細について説明する。まず、ＦＭ受信機２４及びＲＦ受信部２６の詳細について図２を用いて説明する。図２は、半導体集積回路２のブロック図であり、特にＦＭ受信機２４及びＲＦ受信部２６の詳細な構成を示している。

＜ＲＦ受信部２６の詳細について＞
まずＲＦ受信部２６について説明する。図示するようにＲＦ受信部２６は、アンプ（amplifier）４０、ミキサ（mixer）４１、及びローパスフィルタ（low pass filter: LPF）４２を備えている。

アンプ４０は、バンドパスフィルタ７を通過したＦＭ受信信号を増幅する。ミキサ４１は、アンプ４０で増幅された受信信号と局部周波数とをミキシングして、中間周波数にダウンコンバートする。局部周波数はクロック生成器２０から与えられる。この局部周波数は、受信するＦＭ放送のチャネルに応じて変更される。ローパスフィルタ４２は、ミキサ４１においてダウンコンバートされた受信信号につきフィルタリングし、その結果をＡ／Ｄコンバータ２９へ出力する。

＜ＦＭ受信機２４の詳細について＞
次にＦＭ受信機２４について説明する。図示するようにＦＭ受信機２４は、トラッキングフィルタ５１、隣接妨害波検出部５２、キャンセラ（canceller）５３、ＦＭ検波部５４、ミュート部５５、バッファメモリ５６、及び制御部５０を備えている。

トラッキングフィルタ５１は、遮断周波数が可変の帯域通過型フィルタ（ＢＰＦ）を備えている。遮断周波数は、隣接妨害波検出部からの設定指示によって変更される。そしてトラッキングフィルタ５１は、帯域通過型フィルタを用いて、Ａ／Ｄコンバータ２９から与えられるＦＭ信号につき、隣接周波数の妨害波を除去する。妨害波の除去されたＦＭ信号は、キャンセラ５３及び隣接妨害波検出部５２へ出力される。

隣接妨害波検出部５２では、受信対象となるＦＭ信号に隣接する周波数の信号レベルを観測し、その信号レベルに応じてトラッキングフィルタ５１の遮断周波数を決定する。隣接する周波数帯に妨害波が存在する場合には、トラッキングフィルタ５１によって所望信号の通過周波数を狭くする制御を行う。

すなわち隣接妨害波検出部５２は、第１帯域通過型フィルタ、第２帯域通過型フィルタ、第１検波回路、第２検波回路、レベル検知回路、及び制御回路を備える。第１帯域通過型フィルタは、ＦＭ信号の周波数帯域の高周波数帯域を切り出す。そして第１検波回路は、第１帯域通過型フィルタの信号レベルを得る。第２帯域通過型フィルタは、ＦＭ信号の周波数帯域の低周波数帯域を切り出す。そして第２検波回路は、第２帯域通過型フィルタの信号レベルを得る。レベル検知回路は、第１、第２検波回路の検波出力から、妨害波のレベルを得る。制御回路は、レベル検知回路で得られた信号レベルに基づき、トラッキングフィルタ５１の遮断周波数を制御する。

キャンセラ５３は、トラッキングフィルタ５１から出力されたＦＭ信号から、ノイズを除去する。このノイズは、半導体集積回路２の内部信号成分である。これによって、半導体集積回路２自身が放射するノイズの周波数成分が、ＦＭ放送の周波数帯と合致して受信性能を劣化させてしまう影響を取り除く。この際、キャンセラ５３はノイズの除去のために、半導体集積回路２内の信号を参照信号として使用する。キャンセラ５３の動作の詳細については、後述する。

ＦＭ検波部５４は、キャンセラ５３から出力されたＦＭ信号につき、ＦＭ検波を行う。その後、必要に応じてミュート部５５においてミュート処理が行われる。そして、ミュート処理の後、ＦＭ信号はバッファメモリ５６に格納される。バッファメモリ５６に格納されたＦＭ信号は、バス２５を介して、ＦＭ受信機２４の外部に出力される。

制御部５０は、ＦＭ受信機２４内部における各処理部の制御を司る。

＜キャンセラ５３の詳細について＞
次に、上記キャンセラ５３の詳細について説明する。キャンセラ５３は、半導体集積回路２が放射するノイズのレプリカを作成し、そのレプリカを受信信号から削除する構成を有している。図３は、キャンセラ５３の構成を示す回路図である。

図示するようにキャンセラ５３は、３つのレプリカ生成部６０−１〜６０−３、重み付け制御部６１、及びミキサ６２を備えている。以下、３つのレプリカ生成部６０−１〜６０−３を区別しない場合には、単にレプリカ生成部６０と呼ぶことにする。またレプリカ生成部６０の数は３つに限らず、１つでも良いし、２つ以上の複数であっても良い。

レプリカ生成部６０−１〜６０−３は、半導体集積回路２内における内部信号のいずれかを、それぞれ参照信号Ref1〜Ref3として用いてレプリカを生成する。以下、レプリカ生成部６０−１の場合を例に以下説明する。レプリカ生成部６０−２、６０−３も同様の構成である。レプリカ生成部６０は、大まかには入力部６３及び生成部６４を備えている。

入力部６３は、ミキサ６５、ローパスフィルタ６６、及びＡ／Ｄコンバータ６７を備えている。ミキサ６５は、参照信号Ref1と、クロック生成器２０で生成されたクロックＣＫとをミキシングする。すなわちミキサ６５は、ＲＦ受信機２６に入力された局部周波数と同じ信号を用いて、参照信号Ref1をダウンコンバートする。ミキサ６５でダウンコンバートされた参照信号Ref1は、ローパスフィルタ６６でフィルタリングされた後、Ａ／Ｄコンバータ６７でアナログ信号からデジタル信号に変換される。そして、Ａ／Ｄコンバータ６７でデジタル信号に変換された参照信号Ref1が、生成部６４に入力される。

生成部６４は、入力部６３から与えられる参照信号Ref1を元にして、ノイズのレプリカを生成する。生成部６４は、タップつき遅延ラインで構成されており、その各タップから出力される信号は、それぞれ重み係数が乗じられた後に、加算される。このようにして生成されたレプリカ信号が、ＦＭ信号から削除される。すなわち生成部６４は、図示するようにｎ個（ｎは１以上の自然数）の遅延回路６８−１〜６８−ｎ、（ｎ＋１）個のミキサ６９−０〜６９−ｎ、及びｎ個の加算器７０−１〜７０−ｎを備えている。

ｎ個の遅延回路６８−１〜６８−ｎは直列接続されている。最も前段に位置する遅延回路６８−１は、Ａ／Ｄコンバータ６７の出力を遅延させる。また、２段目以降の遅延回路６８−ｉ（ｉ＝２〜ｎ）は、自身よりも前段に位置する遅延回路６８−（ｉ−１）の出力を、それぞれ遅延させる。ミキサ６９−０は、重み付け制御部６１の制御に従い、Ａ／Ｄコンバータ６５の出力に対する重み付けを行う。またミキサ６９−１〜６９−ｎはそれぞれ、遅延回路６８−１〜６８−ｎの出力に対する重み付けを行う。加算器７０−１〜７０−ｎのうち、最も前段に位置する加算器７０−１は、ミキサ６９−０の出力とミキサ６９−１の出力とを加算する。また、２段目以降の加算器７０−ｉ（ｉ＝２〜ｎ）は、自身よりも前段に位置する加算器７０−（ｉ−１）の出力と、ミキサ６９−ｉの出力とを、それぞれ加算する。

そして、加算器７０−ｎの出力が、参照信号Ref1に基づくノイズのレプリカとして出力される。

ミキサ６２には、トラッキングフィルタ５１から出力されるＦＭ信号が、入力信号Ｓinとして入力される。そしてミキサ６２は、入力信号Ｓinから、レプリカ生成部６０−１〜６０−３で生成されたノイズのレプリカを減算する。この減算結果が、キャンセラ５３の出力信号Ｓoutとして出力される。

重み付け制御部６１は、タップつき遅延ラインの各タップから出力される信号に対する重み係数を決定する。すなわち重み付け制御部６１は、レプリカ生成部６０におけるミキサ６９−０〜６９−ｎにおいて使用する重み係数を決定する。この際、重み付け制御部６１は、ミキサ６２の出力信号Ｓoutを監視し、出力信号Ｓoutにおいてノイズが削除されるように、重み係数を制御する。この制御には、例えばブラインド等化信号処理などが用いられる。

以下、キャンセラ５３の動作について説明する。キャンセラ５３は、半導体集積回路２自身が放射するノイズのうち、ＦＭ放送の帯域と合致してしまった成分を抑圧する。所望波に対して重畳するノイズ成分n(t)は、ある信号源から複数の伝搬路を経て混入したものであるため、下記（１）式で表すことが出来る。

但し、a(t)はノイズ源、tは時間、h(t)はノイズの振幅及び位相変動、並びにｉは伝搬路の数である。そして、ai(t)及びhi(t)はそれぞれ、各伝搬路におけるノイズ源と、振幅及び位相変動とを示す。つまりノイズ成分n(t)は、伝搬経路によって異なる遅延時間を有したノイズ源a(t-τ)に、伝搬路の振幅及び位相変動を乗じた成分h(t)・a(t-τ)が複数集まったものとなる。なお、τiは、各伝搬路における遅延時間を示す。

このノイズ成分n(t)を再現するために、キャンセラ５３は図３に示すように、複数の遅延素子６８−１〜６８−ｎ（タップつき遅延ライン）と、複数の重み係数を乗算する乗算器６９−０〜６９−ｎ、そして、それらを加算する加算器７０−１〜７０−ｎを備える。

半導体集積回路では、複数のゲートを信号線路に挿入するなどの方法によって、ある所望の遅延時間を作り出すことは、容易に実現できる。これは、デジタル信号処理集積回路では、複数のフリップフロップの動作タイミングを一致させる必要があり、内部クロックの遅延時間を調整することが必須であるためである。キャンセラ５３の遅延素子６８−１〜６８−ｎには、半導体集積回路内に作成するこの遅延線路を用いればよい。

キャンセラ５３が除去するノイズは半導体集積回路２自身が放射するものであるため、そのノイズ源は半導体集積回路２内に存在する。そのため、本願では、キャンセラ５３を動作させる際の参照信号として、半導体集積回路２で用いているデジタル信号を用いる。

まずキャンセラ５３は、重み付け制御部６１が仮の重み係数を決定することにより、レプリカ生成部６０−１〜６０−３がレプリカを作成する。このレプリカを入力信号Ｓinから差し引くと、理想的には、所望のＦＭ信号（全てのノイズが除去されたＦＭ信号）のみが残ることになる。しかしながら、先に作成されたレプリカは、仮の重み係数を使用して作成したものであるから、真のノイズ成分とは等価ではない。従って、出力信号Ｓoutには、誤差成分（真のノイズ成分からレプリカを差し引いた残りのノイズ成分）が残る。重み付け制御部６１では、この誤差成分を取り出し、先の使用した重み係数を微妙に変更する。そして再度、レプリカ生成部６０に対してレプリカを作成させる。そして、同様にして再び誤差成分を取り出し、その誤差成分が小さくなるように重み係数を変更してゆく。

この重み係数を制御する信号処理は、既に複数の方法が提案されている。所望信号の波形が時々変化するような場合であっても、所望信号成分とノイズ成分とを分離する方法(ブラインドアルゴリズム)の種々提案されている。従って重み係数の制御には、これらの方法を用いればよい。

＜効果＞
上記のように、この発明の第１の実施形態に係る半導体集積回路であると、下記（１）の効果が得られる。

（１）ＦＭ放送の受信性能を向上出来る。
本実施形態に係る半導体集積回路２は、複数の無線システム用の無線送受信機の信号処理機能を含み、且つＦＭ受信機を備えたＳｏＣにおいて、ＳｏＣ内部で使用されている信号を除去するためのキャンセラを、ＦＭ受信機が備えている。従って、ＳｏＣにおけるＦＭ放送の受信性能を向上出来る。本効果について、以下詳細に説明する。

背景技術でも説明したとおり、近年、種々の無線システムの普及により、複数の無線送受信機を一体化した、複合無線装置が普及してきた。さらにこの複数の無線通信システム機能を備えた半導体集積回路（ＳｏＣ）に、ＦＭ受信機が備えられることが多くなってきた。

複合無線機としてＳｏＣに混載される無線システムの例としては、例えば携帯電話や無線ＬＡＮシステムが挙げられる。無線ＬＡＮシステム用の信号処理機能が使用するクロックの周波数は、その無線ＬＡＮの規格がＩＥＥＥ８０２．１１ａや８０２．１１ｇに準拠している場合、２０ＭＨｚの倍数であることが多い。これは、無線ＬＡＮシステムが２０ＭＨｚの帯域幅を使用して無線通信を行うためである。この際、無線ＬＡＮの信号処理機能が接続されているバス（図１におけるバス２５）の動作周波数や、プロセッサ（図１におけるプロセッサ２１）の動作周波数も同様にして、２０ＭＨｚの倍数に設定されることが多い。これは、ＳｏＣ内部で用いられる各種クロックを供給するクロック生成器２０の、生成すべきクロック数を減らし、クロック生成器２０の構成を簡素化できるためである。

すると、上記２０ＭＨｚの倍数は、ＦＭ放送の周波数帯域と合致する場合がある。例えば、上記バスのクロックや、ハードウェアで実装された信号処理機能（ファンクションモジュール）が、８０ＭＨｚのクロックを使用する場合には、この周波数はＦＭ放送の周波数帯域と重なる。その結果、この周波数帯域におけるＦＭ放送の受信性能が劣化する。

図４は、図１に示す半導体集積回路２が放射するスペクトルの例を示したものである。横軸が周波数、縦軸がスペクトル密度である。この放射される信号のレベルは非常に微弱ではある。このレベルは、半導体集積回路のレイアウト設計や内部回路の構成の技術革新によって、低下させる努力が重ねられているが、依然としてある程度の電力レベルが出力されていることも事実である。そして信号処理機能の高速化やプロセッサの高速化に伴って、数十ＭＨｚから数百ＭＨｚの線スペクトルが現れる。この線スペクトルは、内部バスの周波数やその整数倍の周波数、プロセッサの周波数やその整数倍の周波数などの位置に出現する。

前述したように、無線ＬＡＮシステム用の信号処理機能が使用するクロックは、２０ＭＨｚの倍数であることが多い。この場合、図４の線スペクトルは、２０ＭＨｚ毎に出現することになる。このように高機能化したＳｏＣが放射するノイズの周波数は、ＦＭ放送の帯域と合致してしまうことが発生するようになった。また、他の無線システム用の信号処理部についても、プロセッサや信号処理ロジックの高速化に伴い、そのシステム周波数が、ＦＭ放送の帯域と合致してしまうようになってきた。

これに対してＦＭ受信機では、インパルス性雑音などのノイズ成分を除去するために、急激な時間変化成分があった場合に、その変化成分をマスクすることで雑音を低減する機能が実装されていることが多い。しかしながら、これらの機能はＦＭ受信機単体での対策であり、このノイズ低減機能では、ＳｏＣの内部で使用されているクロックとＦＭ放送の周波数帯が合致した場合に生じる受信性能の劣化を防ぐことは難しい。

またＦＭ受信機は、異なる複数の発振器を用いて周波数変換されることが多い。このため、ＦＭ放送の受信信号に重畳する不要信号がコヒーレントでなくなってしまい、キャンセラなどで除去しにくくなってしまうという問題もあった。この点について、図５を用いて説明する。図５は、従来のＦＭ受信機及びＲＦ部のブロック図である。

図示するように、アンテナ１００で受信されたＦＭ信号は、同調回路１１０を介してアンプ１０２で増幅された後、ミキサ１０３において第１中間周波数（例えば１０．７ＭＨｚ帯）にダウンコンバートされる。この際、ミキサ１０３は第１発振回路１０４を局部発振器として使用する。その後、ＦＭ信号はローパスフィルタ１０５を介して、ミキサ１０６において第２中間周波数（例えば４５５ｋＨｚ帯）にダウンコンバートされる。この際、ミキサ１０６は第２発振回路１０７を局部発振器として使用する。その後、ＦＭ信号はローパスフィルタ１０８を介してＦＭ検波器１０９へ入力され、アンプ１１０で増幅される。このように、従来の構成であると、複数の局部発振器を用いて周波数変換が行われるため、コヒーレンシーを保つことは難しかった。

更に、ＦＭ放送の受信周波数に対してＳｏＣ内部で使用するクロックなどの干渉波が影響しないようにするため、ＳｏＣ内部で使用する周波数をＦＭ放送の受信周波数に応じて変化させる方法も考えられる。しかしこの手法であると、他の無線信号処理機能の構成が非常に複雑になってしまうという課題があった。

以上のように、種々の無線通信ステムを包含したＳｏＣにＦＭ受信機を付与する場合、そのＳｏＣ内部で用いられている周波数に依存して、特定のＦＭ放送の受信性能が劣化してしまうという問題がある。このように、ＳｏＣ内部で発生するデジタルノイズが所望波に干渉する現象は、複数の無線システム用の送受信機をＳｏＣに混載して、複合無線機として用いるようになった集積回路に特有の問題である。機能の高度化、実装密度の高度化が進めば進むほど、厳しい状況となる。従って従来、ＦＭ受信機において、伝送路上で重畳するノイズを除去する手法については、種々、提案がなされてきたが、上記のようにＳｏＣ内部で発生したノイズについては、そのような問題は起きてこなかったし、本問題の解決手法も提案されてこなかった。

上記の問題に鑑みて本実施形態では、ＳｏＣ内部で使用されるデジタル信号を参照信号として用いて、キャンセラ５３の生成部６４がノイズのレプリカを生成している。参照信号の一例は、バス２５のクロックや、他の信号処理モジュール２２、２３で使用される制御信号である。より詳細には、これらの信号を周波数変換したのち、Ａ／Ｄコンバータ６６７でデジタル信号に変換した信号を用いて、生成部６４がレプリカを生成する。これにより、ＳｏＣ内部で発生し、且つＦＭ放送の帯域と合致するノイズ成分を抑圧出来る。

また本実施形態に係る構成であると、ミキサ６５が参照信号を周波数変換する際に使用する局部発振信号と、ＲＦ受信部２６において周波数変換する際に使用する局部発振信号とは、共にクロック生成器２０が発生する。従って、両者において周波数変換される信号は、互いにコヒーレントである（位相が揃っている）。従って、ＦＭ信号に重畳したノイズ成分と、レプリカ生成部６０で生成されるレプリカとはコヒーレントである。従って、キャンセラ５３により、より効果的にノイズを除去出来る。

なお、図１では第１ＲＦ ＩＣ５及び第２ＲＦ ＩＣ６は、を半導体集積回路２の外部に配置されている。しかしながら、これらは半導体集積回路２内部に配置されても良い。このような例について、図６に示す。

図示するように、図１に示す構成において、第１ＲＦ ＩＣ５及び第２ＲＦ ＩＣ６が廃され、新たにＲＦ受信部３２、３３が半導体集積回路２内に設けられる。ＲＦ受信部３２、３３は、それぞれ第１ＲＦ ＩＣ５及び第２ＲＦ ＩＣ６と同様の機能を備え、それぞれ無線ＬＡＮ用及び携帯電話用のＲＦ部として機能する。そしてＲＦ受信部３２、３３は、クロック生成器２０で生成されたクロックを用いて、周波数変換を行う。また、図１及び図６に示す構成において、バンドパスフィルタ７が更に半導体集積回路２内に配置されても良い。

［第２の実施形態］
次に、この発明の第２の実施形態に係る半導体集積回路装置について説明する。本実施形態は、上記第１の実施形態において、キャンセラ５３の重み付けを決定する際に、無線伝送路を介して受信されるＦＭ受信信号の入力を禁止するものである。以下では、上記第１の実施形態と異なる点についてのみ説明する。

図７は、本実施形態に係る半導体装置のブロック図である。図示するように、本実施形態に係る半導体集積回路２は、上記第１の実施形態で説明した図１に示す構成において、係数決定部３４及びスイッチ３５を備えている。その他の構成は図１と同様である。

スイッチ３５は、バンドパスフィルタ７とＲＦ受信部２６との間の接続／非接続をスイッチングする。スイッチ３５がバンドパスフィルタ７とＲＦ受信部２６とを接続することで、無線伝送路を介して受信されたＦＭ信号が、ＲＦ受信部２６に入力される。非接続とされた際には、ＦＭ信号のＲＦ受信部２６への入力は禁止される。

係数決定部３４は、スイッチ３５、及びキャンセラ５３における重み付け制御部６１の動作を制御する。すなわち係数決定部３４は、重み付け制御部６１において重み係数の決定を命令する。そして重み係数を決定する際には、スイッチ３５をオフさせる。すなわち、バンドパスフィルタ７とＲＦ受信部２６との間を非接続とし、ＦＭ受信信号の半導体集積回路２への入力を禁止する。そして重み係数が決定された後は、バンドパスフィルタ７とＲＦ受信部２６との間を接続し、ＦＭ受信信号の半導体集積回路２への入力を許可する。

以下、係数決定部３４、スイッチ３５、及びＦＭ受信機２４におけるキャンセラ５３の動作について、具体的に説明する。

ＦＭ受信機２４を動作させる時、まず係数決定部３４は、アンテナ１０からのＦＭ信号がＲＦ受信部２６に入らないように、スイッチ３５を制御する。すなわち、スイッチ３５をオフさせる。その後、係数決定部３４は、ＦＭ受信機２４内部のキャンセラ５３が備える重み付け制御部６１に対して、誤差信号が最小となるように重み係数を決定するよう命令する。重み係数が決定された後、係数決定部３４は再びスイッチ３５を制御し、ＦＭ信号がＲＦ受信部２６に入力されるように設定する。すなわち、スイッチ３５をオンさせる。

なお重み係数は、ＦＭ受信機２４の動作開始時にのみ決定されても構わないし、ブラインドアルゴリズムなどを用いて逐次最適化されるように更新しても構わない。誤差信号は、（所望波成分（正味のＦＭ信号）＋不要波成分（半導体集積回路２内で生じたノイズ）−レプリカ成分）により求められる。ブラインドアルゴリズムでは、この誤差信号から所望波成分を除去し、（不要波成分−レプリカ成分）がゼロに近づくように演算が行われる。

上記のように、この発明の第２の実施形態に係る半導体集積回路であると、第１の実施形態で説明した（１）の効果に加えて、下記（２）の効果が得られる。

（２）ノイズのキャンセルを容易に出来る。
キャンセラ５３において受信信号に重畳した成分のレプリカを作成するためには、キャンセラ５３の重み係数を最適化する必要がある。このためには、受信信号から削除した後の信号である誤差信号が最小になるような重み係数を選定する。

この点、本実施形態に係る構成であると、重み係数の決定時においては、無線伝送路を介して受信されるＦＭ信号がＦＭ受信機２４に入力されないようにしている。つまり、図３における入力信号Ｓinには、ＦＭ信号は含まれず、その背景信号とノイズのみが含まれる。従って、キャンセラ５３においてレプリカを生成するための信号処理が簡易となり、ノイズのキャンセルを容易に出来る。

なお、図７の構成ではスイッチ３５が半導体集積回路２の内部に設けられる場合について説明した。しかし、スイッチ３５は半導体集積回路２の外部に設けられても良い。この場合について、図８を用いて説明する。図８は半導体装置１のブロック図である。

図示するように、スイッチ３５はアンテナ１０とバンドパスフィルタ７との間をスイッチングするものであっても良い。前述の通り、キャンセラ５３で除去すべきノイズ成分は、半導体集積回路２の内部で使用されている信号である。つまり、ノイズ成分は、この内部信号の発生点と、ＦＭ受信信号の所望波にこの内部信号が重畳する点である干渉点との関係（結合度の関係）によって変化する。従って、キャンセラの重み係数は、結合関係によって変化する。

従って、この結合度に応じてスイッチ３５を配置する場所を決定しても良い。すなわち、図７に示す構成は、半導体集積回路２の内部で結合するノイズが支配的である場合に有効である。他方、図８に示す構成は、半導体集積回路２の信号端子から当該半導体集積回路２の外部に漏れたノイズ成分が、当該半導体集積回路２を実装する実装基板内で結合する場合に有効である。

また、図７及び図８に示す構成は、図６に適用することも可能である。すなわち、図６に示す構成において、スイッチ３５を設けても良い。

［第３の実施形態］
次に、この発明の第３の実施形態に係る半導体集積回路装置について説明する。本実施形態は、上記第１、第２の実施形態において、重み係数を決定するタイミングに関するものである。以下では、上記第１、第２の実施形態と異なる点についてのみ説明する。

図９は、本実施形態に係る半導体装置のブロック図である。図示するように、本実施形態に係る半導体装置１は、上記第２の実施形態で説明した図７の構成において、監視部３６を更に設けたものである。その他の構成は図７と同様であるので説明は省略する。

監視部３６は、第１信号処理モジュール２２及び第２信号処理モジュール２３の動作モードを監視する。そして、第１信号モジュール２２及び第２信号処理モジュール２３の動作モードが変化した際に、係数決定部３４に対して重み係数の決定を命令する。

次に、監視部３６、係数決定部３４、スイッチ３５、及びＦＭ受信機２４におけるキャンセラ５３の動作について、図１０を用いて説明する。図１０は、重み係数を決定する際の動作を示すフローチャートである。

図示するように、まず監視部３６が、第１信号モジュール２２及び第２信号処理モジュール２３の動作モードを監視する（ステップＳ１０）。なお監視対象にはプロセッサ２１等、半導体集積回路２内に存在する他のユニットが含まれていても良い。

監視部３６は、いずれかのユニットの動作モードの変化を検出すると、係数決定部３４に対して重み係数を更新するよう命令する（ステップＳ１２）。

すると、係数決定部３４は第２の実施形態で説明した通り、スイッチ３５を制御してアンテナ１０（バンドパスフィルタ７）をＲＦ受信部２６から分離する（ステップＳ１３）。更に係数決定部３４は、ＦＭ受信機２４のキャンセラ５３に対して、重み係数を更新するよう命令する（ステップＳ１４）。そして、ステップＳ１４の命令に応答して、キャンセラ５３が重み係数を、最適値となるように更新する（ステップＳ１５）。

上記のように、この発明の第３の実施形態に係る半導体集積回路であると、第１、第２の実施形態で説明した（１）、（２）の効果に加えて、下記（３）の効果が得られる。

（３）効率的にノイズをキャンセル出来る。
第２の実施形態で説明したように、ＦＭ信号に重畳するＳｏＣが放射するノイズ成分は、ＳｏＣにおける内部信号の発生点と、ＦＭ放送所望波に対して重畳する点である干渉点との結合度の関係によって変化する。

そこで、本実施形態に係る構成であると、監視部３６がＳｏＣ内部を監視し、ＳｏＣ内部において動作モードの変更があった場合に、キャンセラ５３における重み係数を更新している。換言すれば、上記結合度の関係が変化した場合にのみ、重み係数を更新している。ＳｏＣによっては、重み係数の更新は、結合度の関係が変化した場合のみで十分だからである。

このように、重み係数の更新タイミングを、内部動作モードの変更時に制限することで、効率的にノイズをキャンセル出来る。そして、ＳｏＣの内部動作モードが変更された場合にのみ、キャンセラ５３の重み付け制御部６１が動作するようにしておくことで、重み制御のための信号処理を簡素化することが可能となる。

なお、「ＳｏＣの内部動作モードが変更された」とは、例えば、ＳｏＣ内の信号処理機能の一部が動作を開始したり、停止したりすることを指す。より具体的には、例えば図９における無線ＬＡＮ機能（第１信号モジュール２２）であれば、
・無線ＬＡＮの信号処理機能がＯＮした、またはＯＦＦした。
・使用するＲＦチャネルが変わった。
・間欠受信動作になった、または連続受信動作になった。
などである。他方、携帯電話機能（第２信号処理モジュール２３）であれば、
・電話機能がＯＮした、またはＯＦＦした。
・待ち受け動作になった、または連続受信動作になった。
・映像パケットの受信再生動作になった。
などである。しかしながら、内部動作モードの変更は上記に限定されるものでは無く、結合度に影響を与えるものであれば良い。

また、上記実施形態では図７に示す構成において、監視部３６を設ける場合を例に説明した。しかし、第１の実施形態で説明した図１及び図６に示す構成に、監視部３６を設けても良い。この場合、重み係数を更新する処理は、前述したように受信対象信号が入力されている状態で、ブラインドアルゴリズムなどを用いて実施される。更には、第２の実施形態で説明した図８に示す構成において、監視部３６を設けても良い。更には、監視部３６を設ける代わりに、監視部３６の動作をプロセッサ２１が行っても良い。

以上のように、この発明の第１乃至第３の実施形態に係る半導体集積回路１は、同一の半導体基板上に形成されたクロック生成部２０と、信号処理部２２、２３と、ＦＭ受信部２４、２６と、プロセッサ２１と、バス２５とを備える。クロック生成部２０は、クロックを生成する。信号処理部２２、２３は、クロック生成部２０で生成されたクロックに同期して動作し、無線通信によりデータを送受信する。ＦＭ受信部２４、２６は、クロック生成部で生成されたクロックに同期して動作し、ＦＭ信号を受信する。プロセッサ２１は、クロック生成部２０で生成されたクロックに同期して動作し、信号処理部２２、２３、及びＦＭ受信部２４、２６の動作を制御する。バス２５は、信号処理部２２、２３、ＦＭ受信部２４、及びプロセッサ２１間をデータ通信可能に接続する。

上記ＦＭ受信部２４、２６は、ＲＦ部２６と、キャンセラ５３と、検波器５４を備える。ＲＦ部２６は、受信したＦＭ信号を、クロック生成部２０で生成されたクロックを基準信号として用いて周波数変換する。キャンセラ５３は、信号処理部２２、２３とバス２５との少なくともいずれかにおける信号を、クロック生成部２０で生成されたクロックを基準信号として周波数変換して得た信号を参照信号として用いて、ノイズのレプリカを生成し、ＦＭ信号に重畳したノイズをキャンセルする。検波器は、キャンセラ５３においてノイズがキャンセルされたＦＭ信号を検波する。つまり、キャンセラ５３の参照信号は、受信したＦＭ放送をダウンコンバートする際に使用する基準信号とコヒーレントな信号を用いて周波数変換される。

従って、無線ＬＡＮなどの複数の無線システム用の無線送受信機、及びＦＭ受信機を備えたＳｏＣにおいて、ＳｏＣ内部で使用される周波数成分もしくはその高調波が、ＦＭ放送の周波数と重なった場合に、そのＦＭ放送の受信が妨害されることを防ぐことが出来る。よって、高機能化した無線信号処理ＳｏＣにおけるＦＭ放送の受信特性を向上出来る。その結果、ＳｏＣ内部で用いられている周波数に依存して特定のＦＭ放送の受信性能が劣化してしまうことを防ぐことが出来る。

また、上記キャンセラ５３は、レプリカ生成部６０−１〜６０−３と、重み付け制御部６１と、ミキサ６２とを備える。レプリカ生成部６０−１〜６０−３の各々は、ノイズのレプリカを生成する。重み付け制御部６１は、レプリカ生成部６０−１〜６０−３において、ＦＭ信号に重畳したノイズが再現されるように、レプリカ生成部６０−１〜６０−３における重み係数を決定する。ミキサ６２は、レプリカ生成部６０−１〜６０−３で生成されたレプリカを、ＦＭ信号から取り除く。

そしてレプリカ生成部６０−１〜６０−３の各々は、入力部６３と、複数の遅延回路６８−１〜６８−ｎと、ミキサ７０−１〜７０−ｎと、加算器６２とを備える。入力部６３は、信号処理部２２、２３とバス２５との少なくともいずれかにおける信号を、クロック生成部２０で生成された前記クロックを基準信号として周波数変換して参照信号を得る。遅延回路６８−１〜６８−ｎは、参照信号を遅延させる。ミキサ７０−１〜７０−ｎは、重み付け制御部６１で決定された重み係数に基づいて、遅延回路６８−１〜６８−ｎの各々の出力に重み付けをする。加算器６２は、ミキサ７０−１〜７０−ｎの出力を加算し、加算結果をレプリカとして出力する。

更に第２の実施形態に係る構成であると、スイッチ３５と、タイミング制御部３４とを更に備える。スイッチ３５は、ＲＦ部２６と、ＦＭ信号を受信し且つ受信したＦＭ信号をＲＦ部２６に供給するアンテナ１０との間をスイッチングする。タイミング制御部３４は、スイッチ３５によりＲＦ部２６とアンテナ１０とが非接続とされた状態で、重み係数が決定されるよう、スイッチ３５と重み付け制御部６１とを制御する。

本構成であると、ＦＭ受信信号成分をゼロにすることが出来る。従って、キャンセラ５３の出力信号が（不要波成分−レプリカ成分）となり、キャンセラの重み係数を算出するための信号処理を簡易にすることが出来る。

更に第３の実施形態であると、重み付け制御部６１は、信号処理部２２、２３における動作モードが変化した際に、重み係数を更新する。

本構成とすることで、ＳｏＣの内部信号の発生点と、ＦＭ放送所望波に対して重畳する点である干渉点との結合関係が変化した場合にのみ、キャンセラの重み係数を更新することが可能となる。従って、重み制御のための信号処理を簡素化することが出来る。

なお、上記実施形態において、ファンクションモジュールが有する機能として、無線ＬＡＮ機能及び携帯電話機能の場合を例に挙げて説明した。しかし、勿論、これらに限定されるものでは無く、複数のファンクションモジュールがＦＭ受信機と共にＬＳＩ内に形成される構成であれば、広く適用出来る。

また、キャンセラ５３で使用する参照信号は、ファンクションモジュール（第１、第２信号処理モジュール２２、２３）で使用される制御信号や、バス２５に伝送される信号に限られるものでは無く、ＳｏＣ２内部で使用される信号であれば限定されない。例えば、プロセッサ２１やＲＦ受信部２６等で使用される信号であっても良い。しかし、ファンクションモジュールで使用される制御信号は、種々の周波数で動作することが通常である。この際には、より高周波数で動作する制御信号を用いることが好ましく、いずれの制御信号を参照信号として用いるかは、適宜選択出来る。

更に、図７、図８、図９等で説明した構成において、スイッチ３５はＲＦ受信部２６とバンドパスフィルタ７との間、及びバンドパスフィルタ７とアンテナ１０との間の両方に設けても良い。この場合には係数決定部３４が、いずれか一方のスイッチ３５を適宜選択して、オフさせれば良い。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

この発明の第１の実施形態に係る半導体装置のブロック図。 この発明の第１の実施形態に係る半導体装置のブロック図。 この発明の第１の実施形態に係るキャンセラのブロック図。 ＬＳＩ内部で発生するノイズを示すグラフ。 従来のＦＭ受信機のブロック図。 この発明の第１の実施形態の変形例に係る半導体装置のブロック図。 この発明の第２の実施形態に係る半導体装置のブロック図。 この発明の第２の実施形態の変形例に係る半導体装置のブロック図。 この発明の第３の実施形態に係る半導体装置のブロック図。 この発明の第３の実施形態に係る半導体集積回路の動作を示すフローチャート。

符号の説明

１…半導体装置、２…ＬＳＩ（ＳｏＣ）、３…基準発振器、４…メモリ、５、６…ＲＦ ＩＣ、７、４２、６６…フィルタ、８〜１０…アンテナ、２０…クロック生成器、２１…プロセッサ、２２、２３…信号処理モジュール、２４…ＦＭ受信機、２５…バス、２６、３２、３３…ＲＦ受信部、２７〜２９、６７…Ａ／Ｄコンバータ、３０、３１…Ｄ／Ａコンバータ、３４…係数決定部、３５…スイッチ、３６…監視部、４０…アンプ、４１、６２、６５、６９−０〜６９−ｎ…ミキサ、５０…制御部、５１…トラッキングフィルタ、５２…隣接妨害波検出部、５３…キャンセラ、５４…ＦＭ検波部、５５…ミュート部、５６…バッファメモリ、６０、６０−１〜６０−３…レプリカ生成部、６１…重み付け制御部、６３…入力部、６４…生成部、６８−１〜６８−ｎ…遅延回路、７０−１〜７０−ｎ…加算器

Claims (5)

1. クロックを生成するクロック生成部と、
   前記クロック生成部で生成された前記クロックに同期して動作し、無線通信によりデータを送受信する信号処理部と、
   前記クロック生成部で生成された前記クロックに同期して動作し、ＦＭ信号を受信するＦＭ受信部と、
   前記クロック生成部で生成された前記クロックに同期して動作し、前記信号処理部及び前記ＦＭ受信部の動作を制御するプロセッサと、
   前記信号処理部、前記ＦＭ受信部、及び前記プロセッサ間をデータ通信可能に接続するバスと
   を具備し、前記ＦＭ受信部は、前記クロック生成部で生成された前記クロックを基準信号として用いて、受信した前記ＦＭ信号を周波数変換するＲＦ部と、
   前記信号処理部と前記バスとの少なくともいずれかにおける信号を、
   前記クロック生成部で生成された前記クロックを基準信号として周波数変換し、
   前記周波数変換して得た信号を参照信号として用いて、ノイズのレプリカを生成し、
   前記ＦＭ信号に重畳したノイズを、前記生成したレプリカを用いてキャンセルするキャンセラと、
   前記キャンセラにおいて前記ノイズがキャンセルされた前記ＦＭ信号を検波する検波器と
   を備え、前記ＦＭ信号に重畳した前記ノイズは、前記クロックに起因するノイズであり、
   前記信号処理部は第１の周波数の帯域幅で前記無線通信を行い、前記クロック生成部は前記第１の周波数の整数倍である第２の周波数の前記クロックを生成し、
   前記クロック生成部、前記信号処理部、前記ＦＭ受信部、前記プロセッサ、及び前記バスは、同一の半導体基板上に形成されていることを特徴とする半導体集積回路装置。
2. 前記キャンセラは、各々が前記ノイズのレプリカを生成する複数のレプリカ生成部と、
   前記レプリカ生成部において、前記ＦＭ信号に重畳した前記ノイズが再現されるように、前記レプリカ生成部における重み係数を決定する重み付け制御部と、
   前記レプリカ生成部で生成された前記レプリカを、前記ノイズの重畳した前記ＦＭ信号から取り除く第１ミキサと
   を備え、前記レプリカ生成部の各々は、前記信号処理部と前記バスとの少なくともいずれかにおける信号を、前記クロック生成部で生成された前記クロックを基準信号として周波数変換して前記参照信号を得る入力部と、
   前記参照信号を遅延させる複数の遅延回路と、
   前記重み付け制御部で決定された前記重み係数に基づいて、前記遅延回路の各々の出力に重み付けをする第２ミキサと、
   前記第２ミキサの出力を加算し、加算結果を前記レプリカとして出力する加算器と
   を備えることを特徴とする請求項１記載の半導体集積回路装置。
3. 前記ＲＦ部と、前記ＦＭ信号を受信し且つ受信した前記ＦＭ信号を前記ＲＦ部に供給するアンテナとの間をスイッチングするスイッチと、
   前記スイッチにより前記ＲＦ部と前記アンテナとが非接続とされた状態で、前記重み係数が決定されるよう、前記スイッチと前記重み付け制御部とを制御するタイミング制御部と
   を更に備えることを特徴とする請求項２記載の半導体集積回路装置。
4. 前記重み付け制御部は、前記信号処理部における動作モードが変化した際に、前記重み係数を更新する
   ことを特徴とする請求項２または３記載の半導体集積回路装置。
5. 前記信号処理部は、無線ＬＡＮ機能と携帯電話機能とのいずれかの機能を有する
   ことを特徴とする請求項１記載の半導体集積回路装置。

Images