JP4591179B2

JP4591179B2 - 通信用無線機およびこれに用いる送受信回路、および半導体集積回路装置

Info

Publication number: JP4591179B2
Application number: JP2005126041A
Authority: JP
Inventors: 剛佐々木; 順治伊藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-04-25
Filing date: 2005-04-25
Publication date: 2010-12-01
Anticipated expiration: 2025-04-25
Also published as: JP2006304140A

Description

本発明は、通信用無線機に適した送受信回路、及び該送受信回路を有する半導体集積回路装置及び通信用無線機に関するものである。

近年、通信用無線機、例えば携帯電話無線機においては、小型化、軽量化及び低価格化が進み、その利用者数が急増している。従来の通信方式においては、送信用の周波数と受信用の周波数とを分ける方式がとられている。ところで、更に多くの利用者に対応する為に、通信用無線機のデジタル化が進められており、このデジタル方式の通信用無線機によると、従来１回線当り二つの周波数が必要であったものを、送信と受信とを時分割することによって、同一の周波数により、送信と受信とを行うことができる。

また、最近では、携帯用無線機の高機能化、多機能化に伴い、無線回路の小型軽量化に対する要望が高まっている。更に、一つの無線機に複数の無線システムが搭載される機器も開発がなされており、無線回路としては、更なる小型化が要望されており、送信用電力増幅器、切替えスイッチ回路、受信用低雑音増幅器、及び整合回路などを含む送受信回路をそのまま半導体集積化しようとする試みも盛んである。

以下、図面を参照しながら、従来の送受信回路の一例について、説明する。

従来の通信用無線機の送受信回路、半導体集積回路装置としては、例えば、特許文献１及び特許文献２には、図１３の構成が記載されている。

図１３は従来のデジタル方式の送受信回路の構成を示している。図１３において、入力された送受信信号を増幅して出力する送信回路ブロック１１０と、入力された受信信号を増幅して出力する受信回路ブロック１２０と、送信状態と受信状態を時分割に切替える切替えスイッチ回路１３０と、入力された受信信号のインピーダンスと受信回路ブロック１２０の入力インピーダンスとの整合を取る第一の整合回路１４０と、送信回路ブロック１１０の出力インピーダンスを所定のインピーダンスに整合する第二の整合回路１５０と、第二の整合回路と送受信兼用のアンテナ１７０とを接続する特性インピーダンス５０Ωの配線１６０と、切替えスイッチ回路１３０と第一の整合回路１４０とを交流的に結合する結合容量１６１とから構成されている。

図１３に示す送信回路ブロック１１０において、送信信号を入力する送信入力端子１１１と、送信信号を出力する送信出力端子１１２を備えている。

また、図１３に示す受信回路ブロック１２０において、増幅された受信信号を出力する受信出力端子１２２を備えている。

また、図１３に示す切替えスイッチ回路１３０において、切替えを制御するスイッチ制御信号入力端子１３１を備えている。

図１３に示す第一の整合回路１４０において第一のインダクタ素子１４１は、第一の結合容量１６１に接続され、他端がＧＮＤに接続され、第二のインダクタ素子１４２は一端が第一の結合容量１６１に接続され、他端が受信回路ブロックの入力に接続されている。

以下前記のように構成された送受信回路の動作を説明する。まず受信時の動作を説明する。図１３に示すように、アンテナ１７０から入力された微弱な受信信号は特性インピーダンス５０Ωの配線１６０を通って切替えスイッチ回路１３０に入力される。次に切替えスイッチ回路１３０において、スイッチ制御信号入力端子１３１から入力された制御信号によって、スイッチ回路１３０がオンにされている為、入力された受信信号はスイッチ回路１３０を通って第一の整合回路１４０へ入力される。

次に入力された受信信号は、受信信号のインピーダンスと受信回路ブロック１２０の入力インピーダンスとの整合がとられ、受信回路ブロック１２０へ入力される。このとき、送信用の増幅器は、（ベース電圧を０Ｖにしておく、またはゲート電圧を高くしておくことで、）十分高いインピーダンスを保っている為、第一の整合回路１４０を構成している第一のインダクタ素子１４１、及び第二のインダクタ素子１４２によって、受信回路ブロック１２０の入力インピーダンスの整合を取ることができる。入力された受信信号は、受信回路ブロックにより増幅され、出力端子１２２から出力される。

次に図１３を参照しながら、送信時の動作について説明する。

まず、変調され、所定の信号レベルまで増幅された送信信号は送信回路ブロック１１０の入力端子１１１に入力される。

次に入力された送信信号は送信回路ブロックによって、所望のレベルまで増幅され、出力端子１１２より出力される。

次に出力された信号は、第二の整合回路１５０によって５０Ωに整合され、配線１６０を通ってアンテナより電波として放射出力される。

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１、特許文献２が知られている。
国際公開第９７／２３０５３号パンフレット米国特許第６３４１２１６号明細書

送信動作時には切替えスイッチ回路はオフ状態であり、スイッチ回路１３０のアイソレーション特性によって第一の整合回路と送信回路ブロックは分離されている。しかしながら、従来の構成では、受信動作時のスイッチ回路の挿入損失を低く抑えつつ、送信動作時のアイソレーション特性を確保することが困難であった。これにより従来の構成では第一の整合回路のインピーダンスが送信時の送信回路ブロックに影響を及ぼし、出力電力を損失してしまうという課題があった。

上記課題を解決するために本発明の送受信回路、半導体集積回路装置及び通信用無線機は受信動作時に受信回路ブロックの入力インピーダンスと受信信号のインピーダンス整合を行う整合回路に（スイッチ回路などの）選択手段を持たせることにより、送信動作時に送信回路ブロックが当該整合回路の影響を受けないようにするものである。

本発明に係る送受信回路、半導体集積回路装置及び通信用無線機は、入力された送信信号を増幅して出力する送信回路ブロックと、入力された受信信号を増幅して出力する受信回路ブロックと、アンテナ入出力端子を有し、前記送信回路ブロックから出力され、前記アンテナ入出力端子より入力される送信信号を電波として出力するとともに、電波として飛来する受信信号を受信し前記アンテナ入出力端子を介して前記受信回路ブロックへ出力するアンテナ回路ブロックと、前記送信回路ブロックから出力された送信信号が、前記アンテナ回路ブロックへと入力され電波として出力される第一の選択状態と、前記アンテナ回路ブロックで受信した受信信号が受信回路ブロックに入力される第二の選択状態のいずれかを選択する、前記送信回路ブロックの出力と前記アンテナ入出力端子に接続された第一の選択手段と、前記第一の選択手段の出力端子と前記受信回路ブロックの入力端子との間に接続され、一端が接地された選択手段付き整合回路とを備え、前記選択手段付き整合回路は、前記第一の選択状態と前記第二の選択状態のいずれかを選択する第二の選択手段と、前記第二の選択手段の出力端子に接続するとともに、他端を接地しており、前記受信回路ブロックの入力インピーダンスと前記アンテナ回路ブロックの整合をとるための第一の整合回路と、を備え、前記第二の選択手段は、前記第一の選択手段と連動して開閉する第二のスイッチ回路であり、前記第二のスイッチ回路は、前記第一の選択状態において開放状態となり、第二の選択状態においては短絡状態とすることを特徴とする。この構成により、受信動作時の損失を抑えつつ、送信動作時に第一の選択手段及び第二の選択手段により、第一の整合回路と送信回路ブロックが十分に分離され、送信回路ブロックの出力に接続される負荷インピーダンスに対する第一の整合回路の影響が低減され、送信回路ブロックから出力される送信信号は、アンテナ回路ブロックのみに伝わり、損失を軽減することができる。

本発明の送受信回路、半導体集積回路装置及び通信用無線機は、上記構成を有し、受信動作時にアンテナ回路ブロックと受信回路ブロックの間にシリースに挿入される回路を第一の選択手段のみとし、第一の整合回路をシャント素子で構成し、かつ第一の整合回路を第二の選択手段により送信動作時に送信回路ブロックから見えなくすることで、受信動作時の損失を抑えつつ、送信動作時に送信回路ブロックと第一の整合回路の分離度を高めることにより、第一の整合回路が送信動作時に送信回路ブロックの負荷インピーダンスへ与える影響を低減する効果がある。

以下、本発明の実施の形態を、図面を参照しながら説明する。

（実施の形態１）
図１は本発明の第一の実施形態を示す回路ブロック図である。

図１において、入力された送信信号を所定のレベルまで増幅して出力する送信回路ブロック１０と、入力された受信信号を増幅して出力する受信回路ブロック２０とを有し、前記送信回路ブロック１０は送信入力端子１１と送信出力端子１２を備え、受信回路ブロックは受信入力端子２１と受信出力端子２２を備えている。

さらに、本発明の通信用無線機は、アンテナ回路ブロック７０を有し、このアンテナ回路ブロック７０はアンテナ入出力端子７１を備え、前記送信回路ブロック１０から出力されアンテナ入出力端子７１より入力される送信信号を電波として出力するとともに、電波として飛来する受信信号を受信して前記アンテナ入出力端子７１を介して前記受信回路ブロック２０へ出力する。

本発明の第一の選択手段として用いられる第一のスイッチ回路３０は、第一の入力端子３１と第一の出力端子３２を備え、前記送信回路ブロック１０から出力された送信信号が、前記アンテナ回路ブロック７０へと入力されて電波として出力される第一の選択状態と、前記アンテナ回路ブロック７０で受信した受信信号が受信回路ブロック２０に入力される第二の選択状態のいずれかを選択する前記送信出力端子１２と、前記アンテナ入出力端子７１に接続されている。

選択手段付き整合回路６０は、第二の入力端子４１と第二の出力端子４２を備えた第二の選択手段として用いられる第二のスイッチ回路４０と、前記受信回路ブロック２０の入力インピーダンスと前記アンテナ回路ブロック７０の整合をとる為の第一の整合回路５０とを有し、前記第一の出力端子３２と前記受信入力端子２１との間にシャント接続されている。

また、送信回路ブロック１０は少なくとも１つ以上の増幅回路を有し、受信動作時にアンテナ入出力端子７１からみたインピーダンスが、第一の選択手段側よりも十分に高い。図２は送信回路ブロックの出力部の一例を示している。例えば、図２に示すように、オープンコレクタ出力とした、エミッタ接地トランジスタによる増幅器において、ベース電圧を受信動作時に０Ｖにすることで具現化できる。図２においてエミッタ接地トランジスタ１３ａ、ベースバイアスを与えるベース抵抗１３ｂ、オープンコレクタ端子１３ｃ、ベースバイアス端子１３ｄからなる。また、受信回路ブロック２０は少なくとも一つ以上の増幅回路を有する。

本構成による送受信回路は主に送受信動作を時分割によって切替える送受信システムに適用される。

以下、前記のように構成された送受信回路の動作を、図１を用いて説明する。受信動作について、説明する。

まず、飛来する受信信号はアンテナ回路ブロック７０により受信される。このとき、第一の選択手段である第一のスイッチ回路３０、及び第二の選択手段である第二のスイッチ回路４０は、共に短絡状態となることで第二の選択状態にあり、また、このとき送信回路ブロックの出力は非常に高いインピーダンスとなっているため、アンテナ入出力端子７１から出力された受信信号は第一のスイッチ回路を通過し選択手段付き整合回路６０によって受信回路ブロック２０の入力インピーダンスに整合されて、受信入力端子２１より受信回路ブロック２０に入力され、増幅された後受信出力端子２２より後段の回路へと出力される。

次に送信動作について説明する。

まず、送信入力端子１１から入力された送信信号は送信回路ブロック１０により所定の出力レベルまで増幅される。この際、第一の選択手段である第一のスイッチ回路３０、及び第二の選択手段である第二のスイッチ回路４０は、共に開放状態となることで、送信信号を通過させない第一の選択状態となっており、送信回路ブロック１０と第一の整合回路５０は第一のスイッチ回路３０と第二のスイッチ回路４０によって十分分離されるため、送信信号にとって第一の整合回路５０の影響は非常に小さく、送信出力端子１２から出力された送信信号は、アンテナ入出力端子７１よりアンテナ回路ブロック７０へ入力され、電波として空中へ出力される。

本実施形態の特徴として、送信動作時において、第一の整合回路５０と送信回路ブロック１０を第一のスイッチ回路３０及び第二のスイッチ回路４０により分離しているが、第二の選択状態において、受信信号が通過する経路にシリースに挿入されているのは第一のスイッチ回路３０だけであり、第二のスイッチ回路４０は経路に対してシャントに挿入されているので第二のスイッチ回路のオン抵抗による受信信号の損失への影響が小さく、送信時のアイソレーション特性を確保しつつ、受信時の選択手段での損失を低く抑えることができる。

また、第一の選択手段及び第二の選択手段として、第一のスイッチ回路３０及び第二のスイッチ回路４０の代わりに、スイッチ付き並列共振回路を適用しても同様の効果が得られる。

ここで、スイッチ付き並列共振回路とは、少なくとも一つのスイッチ回路を有し、そのうち特定の一つのスイッチ回路を短絡状態にすると、当該スイッチ付き並列共振回路全体が送信周波数で並列共振し、逆にそのスイッチ回路を開放状態にした時には送信周波数では共振しない回路であり、具体的には例えば図３に示す回路で実現できる。

図３においてスイッチ付き並列共振回路３３は、容量素子３３ａと、この容量素子３３ａと並列に、スイッチ回路３３ｂと、誘導素子３３ｃとが直列に接続されている。スイッチ付き並列共振回路３３は第一の選択状態でスイッチ回路３３ｂが短絡状態となることで送信周波数により並列共振し、前後の回路を送信周波数において分離することができ、第二の選択状態でスイッチ回路３３ｂが開放状態となることで、等価的には容量素子３３ａだけが有効となる。これにより第一の選択状態、すなわち送信動作時において前後の回路の分離をしつつ、第二の選択状態つまり受信状態においてはさらに損失を低減する効果がある。

また、スイッチ付き並列共振回路は図４に示す回路でも実現が可能である。

図４において、スイッチ付き並列共振回路３４は、容量素子３４ａと、この容量素子３４ａと並列に、スイッチ回路３４ｂと、誘導素子３４ｃと、スイッチ回路３４ｄとが直列に接続されている。スイッチ付き並列共振回路３４は第一の選択状態でスイッチ回路３４ｂ及びスイッチ回路３４ｄが共に短絡状態となることで送信周波数において並列共振し、前後の回路を送信周波数において分離することができ、第二の選択状態でスイッチ回路３４ｂ及びスイッチ回路３４ｄが共に開放状態となることで、等価的に容量素子３４ａだけが有効となる。これにより、第一の選択状態すなわち送信動作時において、前後の回路を分離しつつ、第二の選択状態つまり受信状態においてはさらに損失低減する効果があり、加えて第二の選択状態において誘導素子とグランドパターンなどの周辺回路が浮遊容量により結合した場合でも、誘導素子の損失分が受信信号にとって、影響しにくい構成となっている。

また、スイッチ付き並列共振回路は図５に示す回路でも実現可能である。

図５においてスイッチ付き並列共振回路３５は、容量素子３５ａと、この容量素子３５ａと並列に、スイッチ回路３５ｂと、誘導素子３５ｃとが直列に、さらに並列して、スイッチ回路３５ｅと、容量素子３５ｆとが直列に接続されている。スイッチ回路３５ｅはスイッチ回路３５ｂと同じ論理または逆の論理で使用することができる。

スイッチ回路３５ｅをスイッチ回路３５ｂと同じ論理で使用する場合、スイッチ付き並列共振回路３５は第一の選択状態でスイッチ回路３５ｂ及びスイッチ回路３５ｅが短絡状態になることで送信周波数において並列共振し、前後の回路を送信周波数において分離することができ、第二の選択状態でスイッチ回路３５ｂ及びスイッチ回路３５ｅが共に開放状態となることで、等価的に容量素子３５ａだけが有効となる。これにより第一の選択状態すなわち送信動作時において前後の回路を分離しつつ、第二の選択状態つまり受信状態において損失低減する効果がある。また、スイッチ回路３５ｅによって、第一の選択状態においてのみ容量素子３５ｆを有効とすることができるので、第二の選択状態での回路の容量値となる容量素子３５ａの容量値を変更することなく、小さな値の誘導素子を誘導素子３５ｃとして使用することができる効果がある。

なお特に、大きな誘導素子を低損失で形成するのが困難な場合、例えば半導体基板上にインダクタ素子を形成する場合に有効である。また、誘導素子をチップインダクタにより構成し、誘導素子自身の自己共振周波数よりも低い周波数で使用する場合、直流抵抗成分が高くなるため誘導値が大きいほど損失が大きくなることが多く、こういった場合などにも有効である。

逆に、スイッチ回路３５ｅをスイッチ回路３５ｂと逆の論理で使用する場合、スイッチ付き並列共振回路３５は第一の選択状態でスイッチ回路３５ｂが短絡状態となり、スイッチ回路３５ｅが開放状態となることで送信周波数にて並列共振し、前後の回路を送信周波数において分離することができ、第二の選択状態でスイッチ回路３５ｂが開放状態となり、スイッチ回路３５ｅが短絡状態となることで、等価的に容量素子３５ａと容量素子３５ｆの並列接続回路として動作する。これにより第一の選択状態すなわち送信動作時において前後の回路を分離しつつ、第二の選択状態つまり受信状態においては損失低減する効果がある。

また、スイッチ回路３５ｅによって第二の選択状態においてのみ容量素子３５ｆを有効とすることができるので、第二の選択状態での回路の容量値を同じ値にしても、誘導素子３５ｃとして大きな誘導値を選ぶことができる効果がある。

また、スイッチ付き並列共振回路は図６に示す回路でも実現可能である。

図６においてスイッチ付き並列共振回路３６は、容量素子３６ａと、この容量素子３６ａと並列に、スイッチ回路３６ｂ、誘導素子３６ｃ、スイッチ回路３６ｄとが直列に、さらに並列して、スイッチ回路３６ｅと、容量素子３６ｆとが直列に接続されている。スイッチ回路３６ｂとスイッチ回路３６ｄは同じ論理で開閉し、スイッチ回路３６ｅはスイッチ回路３６ｂと同じ論理または逆の論理で開閉する。

また、当該スイッチ付き並列共振回路３６における容量素子３６ａ、スイッチ回路３６ｂ、誘導素子３６ｃ、スイッチ回路３６ｄは、それぞれ図４における容量素子３４ａ、スイッチ回路３４ｂ、誘導素子３４ｃ、スイッチ回路３４ｄと同様の動作、機能であり、また、図６におけるスイッチ回路３６ｅ、容量素子３６ｆは、それぞれ図５におけるスイッチ回路３５ｅ、容量素子３５ｆと同様の動作、機能であるので説明は省略する。また効果についても、図４、図５に記載のスイッチ付き並列共振回路３４及び３５の効果と同様である。

また、選択手段付き整合回路としては、図１の中に記載した第二の選択手段４０と第一の整合回路５０の直列接続回路で構成された、選択手段付き整合回路６０を用いる代わりに、図７に示す選択手段付き整合回路６１とすることでも同様の効果を得ることができる。図７において、第二の選択手段４３は一端が接地された第一の容量素子４３ａとスイッチ回路４３ｂの直列接続から構成され、第一の整合回路５１が並列して接続されている。

選択手段付き整合回路以外の部分については図１と同じであるので同じ符号を付して説明を省略する。スイッチ回路４３ｂは第一の選択状態において短絡状態となり、選択手段付き整合回路６１全体が送信周波数で並列共振をすることで、送信周波数において非常に高いインピーダンスとなるため、送信ブロック回路から第一の選択手段側をみたインピーダンスに対して、選択手段付き整合回路６１がほとんど影響を及ぼさなくなる。

また第二の選択状態においては、スイッチ回路４３ｂが開放状態となることで第二の選択手段のインピーダンスが第一の整合回路５１に比べ十分高くなるため、選択手段付き整合回路６１は第一の整合回路５１とほぼ等価となる。これにより、図１の回路同様に、第二の選択状態においてアンテナ入出力端子７１から受信入力端子２１の間の信号経路に対しシリースに挿入される回路は第一の選択手段だけであることから受信信号の損失を抑えつつ、第一の選択状態において、送信信号に対する第一の整合回路の影響を抑える効果が得られる。

また、送信信号の周波数と受信信号の周波数が異なり、かつ送受信の切替えを時分割により行うシステムにおいては、第一の選択手段及び第二の選択手段として、図８に示す第一のフィルタ３８または第二のフィルタ４４を用いても図１の回路における第一の選択手段ないし第二の選択手段と同等の効果を得ることができる。

第一のフィルタ３８及び第二のフィルタ４４は受信周波数の信号を通過させ、送信周波数の信号を通過させない特性をもったフィルタ回路またはフィルタ素子であり、送信信号の周波数と受信信号の周波数が異なる場合、図１に記載の第一のスイッチ回路３０、第二のスイッチ回路４０同様、第一の選択状態において送信回路ブロック１０と第一の整合回路５０を送信周波数において分離し、第二の選択状態においては受信信号を通過させる役割を果たす。

従って、送受信信号の周波数が異なるシステムにおいては、第一の選択手段あるいは第二の選択手段を、第一のフィルタ３８及び第二のフィルタ４４とすることでも、図１の回路同様に、アンテナ回路ブロックと受信回路ブロックの間の受信信号経路にシリースに挿入される回路が第一のフィルタだけとなり、第二の選択状態での損失を抑えつつ、第一の選択状態において、送信信号に対する第一の整合回路の影響を抑える効果が得られる。

前述のように、送受信を時分割で切替える送受信システムにおいては、第一の選択手段としては、図１に示す第一のスイッチ回路３０、図３、図４、図５、図６に示すスイッチ付き並列共振回路３３、３４、３５、３６を適用可能であり、選択手段付き整合回路としては、図１に示す、第二のスイッチ回路４０と第一の整合回路５０の直列接続、及び図３、図４、図５、図６に示すスイッチ付き並列共振回路３３、３４、３５、３６と第一の整合回路５０の直列接続、または図７に示す第二の選択手段４３と第一の整合回路５１との並列接続が適用可能であるが、これら第一の選択手段と選択手段付き整合回路は、任意の組合せが可能である。また、送信信号、受信信号の周波数が異なるシステムにおいては、さらに第一の選択手段として図８に示す第一のフィルタ回路３８が適用可能で、また選択手段付き整合回路として第二のフィルタ４４と第一の整合回路の直列接続が適用可能であり、これらも併せて任意に組み合わせることが可能である。

また、図１、図３、図４、図５、図６、図７に含まれるスイッチ回路については、図９に示すような、ＭＯＳＦＥＴを用いた回路を適用することが可能であり、電流を消費しないという効果がある。図９においてスイッチ素子であるＭＯＳＦＥＴ３０ａと、ＭＯＳＦＥＴ３０ａを制御する為の第一の制御端子３０ｂと、ＭＯＳＦＥＴ３０ａを制御する為の第二の制御端子３０ｃと、ＭＯＳＦＥＴ３０ａのソース端子、ドレイン端子に逆バイアスを与える為の第一のバイアス抵抗３０ｄと、第二のバイアス抵抗３０ｅと、バックゲートを接地するための第三のバイアス抵抗３０ｆとを備えている。また、図１の第一の選択手段における第一の入力端子３１、同第二の出力端子３２に相当する入力端子３１ａと、出力端子３２ａとを備えている。

図９におけるスイッチ回路では、第一の制御端子を電源電圧レベルに設定し、第二の制御端子を０Ｖに設定することで、入力端子３１ａと３２ａの間が短絡状態となり、第一の制御端子を０Ｖ、第二の制御端子を電源電圧レベルとすることで、入力端子３１ａと出力端子３２ａの間が開放状態となり、スイッチとして動作する。

この回路のように、回路の開閉の切替えにゲート電圧だけでなく、ソース、ドレインの電圧も切替える回路を適用すると、ＭＯＳＦＥＴが開放状態の時に、その分離特性（アイソレーション特性）が向上する効果がある。

また、図１０に示すようなダイオードを用いた回路も適用が可能であり、この回路では特に信号の損失を抑えることを優先したい場合などに、電流を調整して損失を低減することが可能である。図１０において、スイッチ素子であるダイオード３０ｇと、ダイオード３０ｇを制御するそれぞれ第三の制御端子３０ｈと、第四の制御端子３０ｉと、制御時のバイアスを与える為の第三のバイアス抵抗３０ｊと、第四のバイアス抵抗３０ｋを備えている。また、図１の第一の選択手段における第一の入力端子３１、同第二の出力端子３２に相当する入力端子３１ｂと、出力端子３２ｂとを備えている。

図１０に示すダイオードを用いたスイッチ回路は第三の制御端子３０ｈを電源電圧レベル、第四の制御端子３０ｉを０Ｖに設定することで短絡状態となり、第三の制御端子３０ｈを０Ｖ、第四の制御端子３０ｉを電源電圧レベルに設定することで、開放状態となる。

また、各ブロックを平衡回路で構成し、平衡接続した場合でも、同様の効果を得ることができ、かつ回路構成を平衡とすることで回路の安定化効果がある。これは、特に小型の半導体集積回路装置として送受信回路を実現する場合に重要な効果である。図１、図８に記載した選択手段付き整合回路または図３〜図６に記載したスイッチ付き並列共振回路を適用した選択手段付き整合回路６３を使用した送受信回路を平衡回路とした場合の構成を図１１に示す。図１と同等の機能の回路には同じ番号を付して説明を省略する。また、平衡回路にしたために２つになっている端子、ブロックには同じ番号を付して説明を省略する。

図１１において、一般的に不平衡回路の接地点を平衡回路の仮想接地点と考え、第一の整合回路５２は図１における第一の整合回路５０を直列接続した回路と等価となる。

同様に図７に示した選択手段付き整合回路６１を平衡回路として構成する場合も、当該選択手段付き整合回路の接地点を平衡回路の仮想接地点として構成をすれば、同様の効果が得られる。

また、図１１に示すような平衡回路による回路を構成した際、アンテナ回路ブロック７０を図１２に示す構成とした場合、平衡不平衡変換回路を省略でき、通信用無線機として実装面積を減らす効果があると共に平衡不平衡変換回路分の損失を低減できる効果がある。ここで、図１２において７２ａは第二の整合回路、７２ｂは送信信号の不要な周波数成分を抑圧するとともに、受信信号に含まれる不要な妨害波を抑圧する平衡入出力フィルタ、７２ｃは送信信号を電波として出力し、受信信号を受信する送受信アンテナを表し、７１ａ”および７１ａ’はアンテナ入出力端子を平衡対としたものである。但し、第二の整合回路７２ａは第一の選択状態において、送信回路ブロック１０と平衡入出力フィルタの整合をとる為の整合回路である。

また、本発明に記載の送受信回路において、送信回路ブロック、受信回路ブロック、第一の選択手段、選択手段付き整合回路を半導体基板上に形成して、半導体集積回路装置としても、同様の効果を得ることができるとともに、通信用無線機として小型化が図れ、量産効果によりコスト低減の効果もある。

また、前述のように本発明に記載の送受信回路において、送信回路ブロック、受信回路ブロック、第一の選択手段、選択手段付き整合回路を半導体基板上に形成する場合に、第一の整合回路については、半導体基板上に設けず、当該半導体集積回路装置を実装する樹脂基板、セラミック基板などの外部基板上に分布定数回路、または集中定数回路として形成しても、同様の効果が得られるとともに、損失の低い誘導素子を使用できるため、受信動作時の損失を低減する効果が得られる。

また、前述のように本発明に記載の送受信回路において、送信回路ブロック、受信回路ブロック、第一の選択手段、選択手段付き整合回路を半導体基板上に形成する場合で、かつ第一の選択手段または第二の選択手段としてスイッチ付き並列共振回路を使用する場合、含まれる誘導素子を、当該半導体集積回路装置を実装する樹脂基板、セラミック基板などの外部基板上或いは基板内部に分布定数回路、または集中定数回路として形成しても、同様の効果が得られるとともに、損失の低い誘導素子を使用できるため、送信動作時における第一の選択手段及び第二の選択手段における分離特性（アイソレーション特性）が改善される効果がある。

以上のように、本発明に係る通信用無線機の送受信機によると、受信動作時にアンテナ回路ブロックと受信回路ブロックの間にシリースに挿入される回路を第一の選択手段のみとし、第一の整合回路をシャント素子で構成し、第一の選択手段と第二の選択手段により送信動作時に送信回路ブロックと第一の整合回路の分離度を高めることができ、第一の整合回路が送信動作時に送信回路ブロックの負荷インピーダンスへ与える影響を低減することが可能となる為、受信動作時の損失を抑えつつ、送信動作時の送信信号の損失を低減することができる。

本発明の実施の形態１における送受信回路を示す図同実施の形態に係る送受信回路の送信回路ブロックにおける出力部の回路構成例を示す図同実施の形態における第一の選択手段及び第二の選択手段として置き換えが可能なスイッチ付き並列共振回路の回路構成例を示す図同実施の形態における第一の選択手段及び第二の選択手段として置き換えが可能なスイッチ付き並列共振回路の回路構成例を示す図同実施の形態における第一の選択手段及び第二の選択手段として置き換えが可能なスイッチ付き並列共振回路の回路構成例を示す図同実施の形態における第一の選択手段及び第二の選択手段として置き換えが可能なスイッチ付き並列共振回路の回路構成例を示す図同実施の形態における選択手段付き整合回路を第一の整合回路と第二の選択手段の並列回路にて実現する場合の回路構成例を示す図同実施の形態において、送信周波数と受信周波数が異なる場合に、第一の選択手段及び第二の選択手段として、フィルタ回路を適用した場合の回路図同実施の形態において用いられるスイッチ回路として、ＭＯＳＦＥＴを用いた場合のスイッチ回路を示す図同実施の形態において用いられるスイッチ回路として、ダイオードを用いた場合のスイッチ回路を示す図同実施の形態において、送信回路ブロック、受信回路ブロック、第一の選択手段、選択手段付き整合回路の各回路ブロック及び配線を平衡回路で構成した場合の回路図同実施の形態において、送信回路ブロック、受信回路ブロック、第一の選択手段、選択手段付き整合回路の各回路ブロック及び配線を平衡回路で構成した場合のアンテナ回路ブロックの構成例を示す図従来の送受信回路を示すブロック図

符号の説明

１０送信回路ブロック
１１送信入力端子
１２送信出力端子
２０受信回路ブロック
２１受信入力端子
２２受信出力端子
３０第一の選択手段（第一のスイッチ回路）
３１第一の入力端子
３２第一の出力端子
４０第二の選択手段（第二のスイッチ回路）
４１第二の入力端子
４２第二の出力端子
５０第一の整合回路
６０選択手段付き整合回路
７０アンテナ回路ブロック
７１アンテナ入出力端子

Claims

入力された送信信号を増幅して出力する送信回路ブロックと、
入力された受信信号を増幅して出力する受信回路ブロックと、
アンテナ入出力端子を有し、前記送信回路ブロックから出力され、前記アンテナ入出力端子より入力される送信信号を電波として出力するとともに、電波として飛来する受信信号を受信し前記アンテナ入出力端子を介して前記受信回路ブロックへ出力するアンテナ回路ブロックと、
前記送信回路ブロックから出力された送信信号が、前記アンテナ回路ブロックへと入力され電波として出力される第一の選択状態と、前記アンテナ回路ブロックで受信した受信信号が前記受信回路ブロックに入力される第二の選択状態のいずれかを選択する、前記送信回路ブロックの出力と前記アンテナ入出力端子に接続された第一の選択手段と、
前記第一の選択手段の出力端子と前記受信回路ブロックの入力端子との間に接続され、一端が接地された選択手段付き整合回路とを備え、
前記選択手段付き整合回路は、前記第一の選択状態と前記第二の選択状態のいずれかを選択する第二の選択手段と、前記第二の選択手段の出力端子に接続するとともに、他端を接地しており、前記受信回路ブロックの入力インピーダンスと前記アンテナ回路ブロックの整合をとるための第一の整合回路と、を備え、前記第二の選択手段は、前記第一の選択手段と連動して開閉する第二のスイッチ回路であり、前記第二のスイッチ回路は、前記第一の選択状態において開放状態となり、第二の選択状態においては短絡状態とすることを特徴とする送受信回路。
入力された送信信号を増幅して出力する送信回路ブロックと、
入力された受信信号を増幅して出力する受信回路ブロックと、
アンテナ入出力端子を有し、前記送信回路ブロックから出力され、前記アンテナ入出力端子より入力される送信信号を電波として出力するとともに、電波として飛来する受信信号を受信し前記アンテナ入出力端子を介して前記受信回路ブロックへ出力するアンテナ回路ブロックと、
前記送信回路ブロックから出力された送信信号が、前記アンテナ回路ブロックへと入力され電波として出力される第一の選択状態と、前記アンテナ回路ブロックで受信した受信信号が前記受信回路ブロックに入力される第二の選択状態のいずれかを選択する、前記送信回路ブロックの出力と前記アンテナ入出力端子に接続された第一の選択手段と、
前記第一の選択手段の出力端子と前記受信回路ブロックの入力端子との間に接続され、一端が接地された選択手段付き整合回路とを備え、
前記選択手段付き整合回路は、前記第一の選択状態と前記第二の選択状態のいずれかを選択する第二の選択手段と、前記第二の選択手段の出力端子に接続するとともに、他端を接地しており、前記受信回路ブロックの入力インピーダンスと前記アンテナ回路ブロックの整合をとるための第一の整合回路と、を備え、第二の選択手段は、前記第一の選択手段と連動して開閉するスイッチ付き並列共振回路であり、前記スイッチ付き並列共振回路は、前記第一の選択状態において送信周波数で並列共振する状態となり、第二の選択状態においては送信周波数で並列共振しない状態とすることを特徴とする送受信回路。
入力された送信信号を増幅して出力する送信回路ブロックと、
入力された受信信号を増幅して出力する受信回路ブロックと、
アンテナ入出力端子を有し、前記送信回路ブロックから出力され、前記アンテナ入出力端子より入力される送信信号を電波として出力するとともに、電波として飛来する受信信号を受信し前記アンテナ入出力端子を介して前記受信回路ブロックへ出力するアンテナ回路ブロックと、
前記送信回路ブロックから出力された送信信号が、前記アンテナ回路ブロックへと入力され電波として出力される第一の選択状態と、前記アンテナ回路ブロックで受信した受信信号が前記受信回路ブロックに入力される第二の選択状態のいずれかを選択する、前記送信回路ブロックの出力と前記アンテナ入出力端子に接続された第一の選択手段と、
前記第一の選択手段の出力端子と前記受信回路ブロックの入力端子との間に接続され、一端が接地された選択手段付き整合回路とを備え、
前記選択手段付き整合回路は、第二の選択手段と第一の整合回路の並列接続により構成され、前記第二の選択手段は一端が接地された第一の容量素子と第三のスイッチ回路との直列接続であり、前記第三のスイッチ回路の他端は前記第一の整合回路、前記第一の選択手段及び受信回路ブロックに接続され、前記第一の整合回路の他端は接地されるとともに、
第一の選択状態において前記第三のスイッチ回路が短絡状態となることより前記第二の選択手段と前記第一の整合回路が送信周波数で並列共振し、第二の選択状態においては前記第三のスイッチ回路が開放状態となり、受信信号からは等価的に前記第一の整合回路だけが見えることを特徴とする送受信回路。
前記スイッチ付き並列共振回路は、第四のスイッチ回路と、前記第四のスイッチ回路の一端に接続された第一の誘導素子と、前記第四のスイッチ回路と第一の誘導素子との直列接続に対し並列に接続された第二の容量素子から構成され、前記スイッチ付き並列共振回路と前後の回路との接続は前記第二の容量素子の両端部分で接続される回路であるとともに、第一の選択状態で前記第四のスイッチ回路が短絡状態となることで前記スイッチ付き並列共振回路が送信周波数で並列共振し、第二の選択状態で第四のスイッチ回路が開放状態となることを特徴とする、請求項２に記載の送受信回路。
前記スイッチ付き並列共振回路は、第二の誘導素子と、前記第二の誘導素子の一端に接続された第五のスイッチ回路及び他端に接続された第六のスイッチ回路と、前記第五のスイッチ回路と第二の誘導素子と第六のスイッチ回路の直列接続に対し並列に接続された第三の容量素子から構成され、前記スイッチ付き並列共振回路と前後の回路との接続は前記第三の容量素子の両端部分により接続されるとともに、第一の選択状態で第五のスイッチ回路及び第六のスイッチ回路が共に短絡状態となることで前記スイッチ付き並列共振回路が送信周波数で並列共振し、第二の選択状態で前記第五のスイッチ回路及び前記第六のスイッチ回路が共に開放状態となることを特徴とする、請求項２に記載の送受信回路。
前記スイッチ付き並列共振回路は、第七のスイッチ回路と、前記第七のスイッチ回路の一端に接続された第三の誘導素子と、前記第七のスイッチ回路と前記第三の誘導素子との直列接続に対し並列に接続された第四の容量素子と、さらに前記第四の容量素子に並列に、第八のスイッチ回路及び第五の容量素子の直列接続回路を接続して構成され、前記スイッチ付き並列共振回路は、前後の回路ブロックとは前記第四の容量素子の両端部分により接続され、前記第七のスイッチ回路は第一の選択状態で短絡状態となることで前記スイッチ付き並列共振回路が送信周波数で並列共振し、第二の選択状態で前記第七のスイッチ回路は開放状態となり、前記第八のスイッチ回路は前記第七のスイッチ回路と同じまたは逆の論理で開閉することを特徴とする、請求項２に記載の送受信回路。
前記スイッチ付き並列共振回路は、第四の誘導素子と、前記第四の誘導素子の一端に接続された第九のスイッチ回路及び他端に接続された第十のスイッチ回路と、前記第九のスイッチ回路と前記第四の誘導素子と前記第十のスイッチ回路の直列接続に対し並列に接続された第六の容量素子と、さらに前記第六の容量素子に並列に、第十一のスイッチ回路及び第七の容量素子の直列接続回路を接続して構成され、前記スイッチ付き並列共振回路が、前後の回路ブロックとは前記第六の容量素子の両端部分により接続され、前記第九のスイッチ回路と前記第十のスイッチ回路が第一の選択状態で短絡状態となることで、前記スイッチ付き並列共振回路が送信周波数で並列共振し、前記第九のスイッチ回路と前記第十のスイッチ回路が第二の選択状態で開放状態となり、前記第十一のスイッチ回路は前記第九のスイッチ回路と同じ、または逆の論理で開閉することを特徴とする請求項２に記載の送受信回路。
送信回路ブロック、第一の選択手段、選択手段付き整合回路、受信回路ブロックが平衡回路で構成され、かつ各々回路ブロックを接続する配線を平衡配線で接続する構成とすることを特徴とする、請求項１から請求項３のいずれかに記載の送受信回路。
前記アンテナ回路ブロックはアンテナ入出力端子に接続された第二の整合回路と、前記第二の整合回路に接続された入出力平衡フィルタとを有することを特徴とする請求項８に記載の送受信回路。
第一のスイッチ回路または、第二のスイッチ回路または、第一のスイッチ付き並列共振回路または、第二のスイッチ付き並列共振回路に含まれるスイッチ素子をＭＯＳＦＥＴで構成することを特徴とする、請求項１から請求項３のいずれかに記載の送受信回路。
スイッチ素子としてＭＯＳＦＥＴを有するスイッチ回路は、スイッチがオフの場合に前記ＭＯＳＦＥＴのドレイン端子及びソース端子にゲート端子とは逆極性の電圧を印加される構成とすることを特徴とする請求項１０に記載の送受信回路。
第一のスイッチ回路または、第二のスイッチ回路または、第一のスイッチ付き並列共振回路または、第二のスイッチ付き並列共振回路に含まれるスイッチ素子をダイオードで構成することを特徴とする、請求項１から請求項３のいずれかに記載の送受信回路。
送信回路ブロック、受信回路ブロック、第一の選択手段及び選択手段付き整合回路が半導体基板上に形成されていることを特徴とする請求項１から請求項３のいずれかに記載の送受信回路、半導体集積回路装置及び通信用無線機。
第一の整合回路が半導体外部に設けられることを特徴とする請求項１３に記載の送受信回路、半導体集積回路装置及び通信用無線機。