JP4588806B2 - マルチレベル・メモリ・ストレージ・システムにおけるマルチビット・エラー訂正の方法およびプログラム - Google Patents

Description

本発明は、メモリ・ストレージ・システムの動作に関し、より詳細には、高密度ストレージ・システムにおいて統計的方法、パリティ検査及び２進割り当て方式を用いた、メモリ・ストレージ・システムにおけるエラー検出及び訂正に関する。

典型的な半導体コンピュータ・メモリは、多数の物理メモリ・セルのアレイから成る半導体基板上に製造される。一般に、２進データの１ビットは、メモリ・セルに関連付けられた物理パラメータの変化として表される。一般的に使用される物理パラメータには、不揮発性の電気的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲＯＭ:Electrically Erasable Programmable Read Only Memory）におけるフローティング・ゲート又はトラップ層内に貯蔵された電荷量に起因する金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ: Metal Oxide Field Effect Transistor）の閾値電圧変化、相変化ランダム・アクセス・メモリ（ＰＲＡＭ: Phase-change Random Access Memory）又はオボニック・ユニファイド・メモリ（ＯＵＭ: Ovonic Unified Memory）における相変化メモリ素子の抵抗変化、及び揮発性ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ:Dynamic Random Access Memory）における電荷蓄積変化が含まれる。

単一の物理半導体メモリ・セル内に格納されるビットの数を増大させることは、１ビットあたりの製造コストを下げるための効果的な方法である。物理パラメータの変化を複数のビット値に関連付けることができる場合には、多重ビットのデータも単一のメモリ・セル内に格納することができる。この多重ビットのストレージ・メモリ・セルは、マルチレベル・セル（ＭＬＣ）として一般に知られている。コンピュータ・メモリ・デバイス及び回路の設計における努力のかなりの量が、単一の物理メモリ・セル内に格納されるビットの数を最大化することに向けて傾注されている。これは、大容量ストレージ・デバイスとして一般に使用されている普及型の不揮発性フラッシュ・メモリのようなストレージ・クラスのメモリの場合には特に当てはまる。

半導体メモリ・セルにおける多重ビット・ストレージのための基本的な必要条件は、複数の重なり合わない値の帯域を収容する、物理パラメータ変化のスペクトルを有することである。ｎビット・セルに必要とされる帯域の数は、２^ｎである。２ビット・セルは４帯域を必要とし、３ビット・セルは８帯域を必要とし、以下同様である。従って、半導体メモリ・セル内で利用可能な物理パラメータのスペクトルが、多重ビット・メモリ・ストレージにとっての制限因子である。

制限的なスペクトル幅に加えて、温度、電力及び時間のような環境変数の変動が、典型的な半導体ストレージ・デバイスのすべての動作及びデータ保全性に影響を及ぼす。データ保全性は、環境変数の変動に起因するデータ・ストレージ・システムにとっての主要な問題である。半導体ストレージ・システムにおいて格納されたデータの保全性を保つための、費用効果が高い方法を考案することが望ましい。

本発明の１つの例示的な実施形態は、メモリ・セル集合体を動作させる方法である。メモリ・セル集合体は、メモリ・セルのグループごとに少なくとも１つのパリティ・セルに関連付けられたメモリ・セル・グループとして組織化された、複数のメモリ・セルを含む。メモリ・セル・グループ内のメモリ・セルの各々は、１つの特性パラメータの特性パラメータ帯域によって境界を定められた２進マルチビット値を格納し、隣接する特性パラメータ帯域同士は、１ビットだけ異なる割当てられた２進マルチビット値を有する。パリティ・セルは、マルチビット・パリティ値を格納する。さらに、特性パラメータは、経時的にシフトする。

メモリ・コントローラの動作のための方法は、メモリ・セルの集合体における特性パラメータを複数の特性パラメータ帯域に分割することを伴う。２つの隣接する特性パラメータ帯域同士が１ビットだけ異なる割り当てられた２進マルチビット値を有するように、２進マルチビット値が特性パラメータ帯域の各々に割り当てられる。関連付け動作が、メモリ・セル集合体内のメモリ・セル・グループを少なくとも１つのパリティ・セルに関連付ける。パリティ・セルは、マルチビット・パリティ値を格納し、マルチビット・パリティ値は、そのメモリ・セル・グループについて、格納された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示すので、メモリ・セル・グループ及びパリティ・セルにおける各ビット位置は、期待パリティ検査値（expected parity check value）を有するようになっている。

変換動作が、２進マルチビット値及びマルチビット・パリティ値を特性パラメータ値に変換する。特性パラメータ値は、その２進マルチビット値に対応する割り当てられた２進マルチビット値に関連付けられた特性パラメータ帯域内にある。格納動作が、メモリ・セル・グループ及びパリティ・セル内に２進マルチビット値及びマルチビット・パリティ値を格納する。

その後の時点で、抽出（retrieving）動作が、メモリ・セル・グループ及びパリティ・セルから、格納された特性パラメータ値を抽出する。変換動作が、割り当てられた２進マルチビット値に従って、格納された特性パラメータ値を抽出された２進マルチビット値に変換する。計算動作が、実パリティ検査値（actual parity check value）を計算する。実パリティ検査値は、メモリ・セル・グループについて、抽出された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示す。

実パリティ検査値が期待パリティ検査値に等しくない場合には、方法は、計算動作、識別動作及び割り当て動作をさらに含む。計算動作は、メモリ・セル・グループ内の各メモリ・セル及びパリティ・セルについて、格納された特性パラメータ値がその２進マルチビット値に割り当てられた特性パラメータ帯域に属する帯域確率を計算する。識別動作は、低い帯域確率を有する少なくとも１つのエラー・メモリ・セルを識別する。エラー・メモリ・セルは、メモリ・セル・グループ内のメモリ・セル及びパリティ・セルのうちの少なくとも１つに対応する。割り当て動作は、第２の実パリティ検査値が、メモリ・セルのグループについて、抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを正しく示すように、エラー・メモリ・セルに、抽出された２進マルチビット値に関連付けられた特性パラメータ帯域に隣接する特性パラメータ帯域内の特性パラメータ値をもつ訂正された２進マルチビット値を割り当てる。

本発明の別の例示的な実施形態は、メモリ・デバイスである。メモリ・デバイスは、複数のメモリ・セルを含む少なくとも１つのメモリ・セル集合体を含む。複数のメモリ・セルは、メモリ・セル・グループとして組織化される。グループ内の各メモリ・セルは、１つの特性パラメータの特性パラメータ帯域によって境界を定められた２進マルチビット値を格納するように構成され、隣接する特性パラメータ帯域同士は１ビットだけ異なる割り当てられた２進マルチビット値を有する。少なくとも１つのパリティ・セルが、メモリ・セル・グループに関連付けられる。パリティ・セルは、マルチビット・パリティ値を格納するように構成され、マルチビット・パリティ値は、そのメモリ・セルのグループについて、格納された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示すので、メモリ・セル・グループ及びパリティ・セルにおける各ビット位置は、期待パリティ検査値を有することになる。

メモリ・デバイス内の受信ユニットは、メモリ・セル・グループ内の各メモリ・セル及びパリティ・セルについて、格納された特性パラメータ値を受信するように構成される。検知ユニットは、メモリ・セル集合体内の各メモリ・セルについて、特性パラメータにおけるシフトした値を検知するように構成される。生成ユニットは、メモリ・セル集合体内の各メモリ・セルについて、特性パラメータのシフトした値から、格納された２進マルチビット値の各々について特性パラメータ値の確率分布関数を生成するように構成される。確率決定ユニットは、メモリ・セル・グループ及びパリティ・セル由来の格納された特性パラメータ値が格納された２進マルチビット値についての確率分布関数内にある帯域確率を決定するように構成される。変換ユニットは、メモリ・セル・グループ及びパリティ・セル由来の格納された特性パラメータ値を、確率が最も高い、抽出された２進マルチビット値に変換するように構成される。エラー訂正ユニットは、実パリティ検査値を計算するように構成される。実パリティ検査値は、メモリ・セル・グループについて、抽出された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示す。実パリティ検査値が期待パリティ検査値に等しくない場合には、エラー訂正ユニットは、格納された特性パラメータ値がその２進マルチビット値に割り当てられた特性パラメータ帯域に属する帯域確率を受信するように構成される。さらに、エラー訂正ユニットは、低い帯域確率を有する少なくとも１つのエラー・メモリ・セルを識別するように構成される。エラー・メモリ・セルは、メモリ・セル・グループ内のメモリ・セル及びパリティ・セルのうちの少なくとも１つに対応する。エラー訂正ユニットはまた、第２の実パリティ検査値を計算することで、メモリ・セル・グループについて、抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを正しく示すように、エラー・メモリ・セルに、抽出された２進マルチビット値に関連付けられた特性パラメータ帯域に隣接する特性パラメータ帯域内の特性パラメータ値をもつ訂正された２進マルチビット値を割り当てる。

本発明のさらに別の例示的な実施形態は、複数のメモリ・セルを含むメモリ・セル集合体を動作させるためのコンピュータ・プログラム・コードを実体化した有形のコンピュータ可読媒体を含むコンピュータ・プログラムである。複数のメモリ・セルは、メモリ・セル・グループとして組織化される。各メモリ・セル・グループは、少なくとも１つのパリティ・セルに関連付けられる。メモリ・セル・グループ内の各メモリ・セルは、１つの特性パラメータの特性パラメータ帯域によって境界を定められる２進マルチビット値を格納するように構成され、隣接する特性パラメータ帯域同士は１ビットだけ異なる割り当てられた２進マルチビット値を有するようになっている。パリティ・セルは、マルチビット・パリティ値を格納するように構成され、マルチビット・パリティ値は、そのメモリ・セルのグループについて、格納されたマルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示すので、メモリ・セル・グループ及びパリティ・セルにおける各ビット位置は、期待パリティ検査値を有することになる。

コンピュータ・プログラムは、メモリ・セル・グループから、及び関連したパリティ・セルから、格納された特性パラメータ値を受信するように構成された、コンピュータ実行可能命令を含む。コンピュータ実行可能命令は、割り当てられた２進マルチビット値に従って、格納された特性パラメータ値を抽出された２進マルチビット値に変換するように構成される。コンピュータ実行可能命令はまた、実パリティ検査値を計算するように構成される。実パリティ検査値は、メモリ・セル・グループについて、抽出された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示す。実パリティ検査値が期待パリティ検査値に等しくない場合には、コンピュータ実行可能命令は、格納された特性パラメータ値がその２進マルチビット値に割り当てられた特性パラメータ帯域に属する帯域確率を計算するように、さらに構成される。コンピュータ実行可能命令はまた、低い帯域確率をもつ少なくとも１つのエラー・メモリ・セルを識別するように構成される。エラー・メモリ・セルは、メモリ・セル・グループ内の少なくとも１つのメモリ・セル又はパリティ・セルに対応する。さらに、コンピュータ実行可能命令は、第２の実パリティ検査値を計算することで、メモリ・セル・グループについて、抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを正しく示すように、エラー・メモリ・セルに、抽出された２進マルチビット値に関連付けられた特性パラメータ帯域に隣接する特性パラメータ帯域内の特性パラメータ値をもつ訂正された２進マルチビット値を割り当てる。

本発明として考えられる対象は、本明細書の結論部にある特許請求の範囲において詳細に指示され、かつ明確に特許請求される。本発明の前述及びその他の目的、特徴及び利点は、添付の図面と併せて解釈される以下の詳細な説明から明らかである。

本発明によるメモリ・システムの特定の実施形態を示す。 メモリ・システムの動作に対する環境の影響を示す。 本発明の例示的なメモリ・セル集合体における特性パラメータ分布を示す。 本発明の１つの実施形態による、（Ａ）パリティ検査動作、（Ｂ）帯域への２進値の割り当て、及び（Ｃ）パリティ検査によるエラー表示を示す。 本発明の１つの実施形態によるエラー検出動作を示す。 本発明の１つの実施形態によるエラー検出及び訂正動作のフローを示す。 本発明の１つの実施形態によるエラー検出及び訂正メモリ・デバイスを示す。

詳細な説明は、図面を参照して、例として本発明の好ましい実施形態を利点及び特徴と共に説明する。

本発明を、図１−図７を参照して説明する。図面を参照する場合に、全体を通して図示されている同様の要素は、同様の参照数字で示される。

図１は、本発明の１つの実施形態によるメモリ・システム１０２の例示的な実施形態を例示する。システムは、メモリ・バス１０８を介して１つ又は複数のメモリ・ユニット１０６に結合されたメモリ・コントローラ１０４を含む。

メモリ・ユニット１０６は、個別にパッケージされたメモリチップとすることもでき、又はメモリ・ユニット１０６は、互いに多重化された単一のパッケージ内に存在することもできる。さらに、メモリ・コントローラ１０４は別個にパッケージされることもでき、又はメモリ・ユニット１０６と共に組み込まれることもできる。

メモリ・ユニット１０６は特定のメモリ・ストレージ技術に限定されない。当業者であれば、異なるメモリ技術はデータを格納するために異なる特性パラメータを用いることを認識する。例えば、動的ランダム・アクセス・メモリ（ＤＲＡＭ）技術は、２進データを保持するための特性パラメータとして電荷蓄積の変化を用いる。相変化メモリ（ＰＣＭ）及び抵抗変化ランダム・アクセス・メモリ（ＲＲＡＭ:Resistive Random Access Memory）技術は、２進データを格納するための特性パラメータとして抵抗変化を用いる。メモリ・セル・システム１０２は、全てのメモリ・セル１１４について共通の特性パラメータであるということに拘束されることを必要とするのみである。

図示されるように、各メモリ・ユニット１０６は、複数のメモリ・セル集合体１１０に分割される。各メモリ・セル集合体１１０は、複数のメモリ・セル・グループ１１２から構成される。各メモリ・セル・グループ１１２は、複数のメモリ・セル１１４及び少なくとも１つのパリティ・セル１１６を含む。さらに、個別のメモリ・セル１１４及びパリティ・セル１１６の各々は、２進値をメモリ・セル内の特性パラメータ帯域に関連付けることによって、少なくとも１つの可能な２進値を含む。特性パラメータ帯域は、図２でさらに説明される格納動作の間に、プリセットされた特性パラメータの値の範囲によって境界を定められる。本発明のエラー検出及び訂正方式の実施形態において、メモリ・セル集合体１１０内のメモリ・セル１１４は、互いに物理的に近接して位置し、ほぼ同時に書き込み及び読み出しされ、従って、同様の特性パラメータの摂動及び劣化を受けることになる。

１つの実施形態において、メモリ・コントローラ１０４は、命令／データ・バス１１８を通して中央処理ユニット（ＣＰＵ）から指令及び対応するデータを受信して、メモリ・セル集合体１１０をプログラムする。データを受信すると、メモリ・コントローラ１０４は、プログラムされるメモリ・セル集合体１１０にデータを送信する前に、データをグループに細分し、計算し、各グループに少なくとも１つのパリティ・セル１１６でタグを付ける。

パリティ・セル１１６をメモリ・セル・グループ１１２に組み込む利点は、データのエラー訂正方式において明らかである。パリティ・セル１１６のデータは、ビット位置における２進「真」値の数が奇数又は偶数のどちらであるかを示す。これにより、メモリ・セル・システム１０２が、抽出された各ビット・カラム内の２進「真」値の奇数又は偶数の数を、プリセットされた期待される２進「真」値の奇数又は偶数の数と比較することによって、抽出されたデータを、後述する環境因子の結果として変化する可能性がある値について検査することが可能になる。値が等しくない場合には、メモリ・セル・システム１０２は訂正行動をとることができる。

図２に移ると、本発明によるメモリ・セル動作手順２０２が示される。ステップ２０４において、格納されるべきデータが取得される。データは、中央処理ユニット（ＣＰＵ）、又はメモリ・セルを含むメモリ・ユニットに結合された周辺デバイスのような、種々のソースからもたらされることができる。

プログラミング動作２０６において、取得されたデータはメモリ・セルに書き込まれる。使用されるストレージ技術に応じて、データを書き込むことは、電荷蓄積のためにキャパシタ内に電荷を格納すること、閾値電圧の変化のためのフローティング・ゲート・トランジスタ内のソース、ドレイン又は制御ゲートに電圧を印加すること、光屈折率を変化させるために相変化材料を溶融及び冷却すること、又は抵抗を変化させるために相変化材料を溶融及び冷却することから構成されることができる。データは、メモリ内に書き込まれた後、格納動作２０８において、ある期間にわたって格納される。

格納動作２０８後のさらにあとの時点で、読み出し動作２１０の間にデータがメモリ・セルから抽出される。データを抽出するための厳密なプロセスもまた使用される技術に依存する。例えば、ＤＲＡＭメモリを読み出す場合には、トランジスタが駆動され、メモリ・セルのキャパシタを読み出し線（sense line）に接続する。ＰＣＭメモリ・セルを読み出す場合には、電流がセルの相変化材料に通される。データはステップ２１２で最終的に抽出される。

環境２１４（メモリ・セルの内部及び外部の両方）は、メモリ・セル動作手順２０２のプログラミング動作２０６、格納動作２０８及び読み出し動作２１０に影響を及ぼす。それらに限定されないが、湿度、時間、温度、磁界及び電界のような環境因子は、例えば、ＤＲＡＭにおける電荷の漏れ、ＥＥＰＲＯＭにおける閾値電圧のシフト、光メモリの相変化材料における光屈折率の変化を引き起こし、又はＰＣＭ及びＲＲＡＭにおける抵抗レベルを変化させることがある。より一般的には、メモリ・セル内に２進値を描く（delineate)ために使用される特性パラメータは、環境条件によって経時的にシフトすることがある。環境因子２１４はデータの歪みを引き起こし、その結果、メモリ・セルから引き出されるデータがメモリ・セルへ入力されたデータと同じではないことがある。後述のように、本発明の実施形態は、統計的演算及びパリティ検査を用いたエラー検出及び訂正方法を用いて特性パラメータにおける経時的なシフトを補償する、動作手順である。

図３は、３ビットの２進値を有するメモリ・セル集合体分布３０２のための割り当て方式、及びメモリ・セル集合体内での特性パラメータ値のシフトを示す。各メモリ・セルにおける特性パラメータは、複数の特性パラメータ帯域（値の範囲とも呼ばれる）に分割される。各々の初期特性パラメータ帯域３１０は、割り当てられた２進マルチビット値３０４に関連づけられ、隣接する２つの初期特性パラメータ帯域３１０は１ビットだけ異なる割り当てられた２進マルチビット値３０４を有する。グレイコードは、この例示的な実施形態のために実施することができる割り当て方式の例である。さらに、初期特性パラメータ帯域３１０は各々、プリセットされた特性パラメータ基準値３０６（例えば、パラメータＰ_ｒｅｆ０−Ｐ_ｒｅｆ７として指定される）を中心とする。メモリ・セルをプログラムする場合、そのメモリ・セルについての特性パラメータ値は、プリセットされた特性パラメータ基準値３０６に対してプログラムされる。

理想的には、メモリ・セル集合体内に格納された２進マルチビット値は、プリセットされた特性パラメータ基準値３０６に厳密に等しい正確な特性パラメータ値により表される。しかし実際には、特性パラメータ値は、プリセットされた特性パラメータ基準値３０６を中心にして値の範囲／帯域（典型的にはガウス分布曲線）を形成する。これは、典型的には、メモリ・セル製造の際の固有の変動に起因する。従って、プリセットされた特性パラメータ基準値３０６（Ｐ_ｒｅｆ０−Ｐ_ｒｅｆ７）は、データがメモリ・セル集合体において最初にプログラムされたときの特性パラメータの平均値である。さらに、特性パラメータ値は、上述のように、環境因子の結果として経時的にシフトする。各メモリ・セル集合体の初期特性パラメータ帯域３１０は、最初は一様であり、プリセットされた特性パラメータ基準値Ｐ_ｒｅｆ０−Ｐ_ｒｅｆ７を中心とする。一般性を失うことなく、ここで、各初期特性パラメータ帯域３１０内にあるメモリ・セルの数は同一であると仮定されるが、しかしながら、実際には、メモリ・セルの数は異なっていてもよい。

図３はまた、環境因子の結果としての特性パラメータ値のシフトを、その値が形成する特性パラメータ値の範囲／帯域の形態で図示する。図示されているように、シフトした特性パラメータ帯域３１２は、もはやプリセットされた特性パラメータ基準値３０６を中心とはせず、シフトした特性パラメータ基準値３０８を中心とする。特性パラメータ値は、初期特性パラメータ帯域３１０から、ストレージ環境又は動作環境におけるメモリ・セル・パラメータのポテンシャル・エネルギーがより低い構成を表す、左方向にシフトする。一般に、最低ポテンシャル・エネルギーの構成から離れるほど、シフトはより著しくなり、分散はより広くなる。例えば、図３における特性パラメータは、フラッシュＥＥＰＲＯＭのメモリ・セル集合体の見掛けの閾値電圧を表すことができ、この場合、見掛けの閾値電圧はフローティング・ゲート内に格納された電子の数の増加関数であり、最低ポテンシャル・エネルギーの構成は格納された電子が存在しないことであり、これは最も低い見掛けの閾値電圧に対応する。

メモリ・コントローラは、メモリ・セル集合体内の目標とするメモリ・セルの特性パラメータ値だけでなく、メモリ・セル集合体内の全てのメモリ・セルの特性パラメータ値を読み出すことによって、特性パラメータ値の減衰を有利に補償する。データ抽出動作において、メモリ・コントローラは、メモリ・セル集合体内の各メモリ・セルについて高精度の特性パラメータ値を受信し、統計的方法によって、分散し、かつシフトした特性パラメータ帯域を確からしい分布曲線にあてはめる。

目標メモリ・セルの特性パラメータ値は、構築された、シフトした特性パラメータ帯域３１２に対して求められ、目標メモリ・セルについての最も尤もらしい２進値は、最も高い確率値をもつ帯域を選択することによって決定される。メモリ・セル集合体内のいかなるメモリ・セルを目標メモリ・セルとすることもできる。この方式で、メモリ・セル集合体内の全てのメモリ・セルの２進値を抽出することができる。本発明の１つの実施形態において、メモリ・セル集合体のシフトした特性パラメータ帯域３１２は、目標メモリ・セル又はメモリ・セル・グループ又はメモリ・セル集合体全体が読み出されるたびに、再構築される。メモリ・セルのデータは、閾値の時間間隔の後、及び／又はメモリ・セルがプログラム又は再プログラムされたときに、再書き込み又は再格納することができる。

１つの実施形態において、特性パラメータ帯域は、確率分布関数

によって作成され、ここで、ｎ_ｋはｋ番目の帯域内の特性パラメータをもつメモリ・セルの数であり、ｍは１メモリ・セルあたりのビット・ストレージ値の数であり、ｘ^ｋは、特定の帯域に付随するメモリ・セルから読み出される特性パラメータ値の値であって、ｘのｋ乗ではなく、従って、ｘ_１ ^１は、メモリ・セル集合体１１０における第１の特性パラメータ帯域からの第１の特性パラメータを示すことになる。帯域の数（ｋ）、及び読み出される特性パラメータ値の平均

は、

によって定義される。さらに、μ_ｋはｋ番目の帯域の平均であり、基準点Ｐ_ｒｅｆとしても用いられ、σ_ｋ ^２はｋ番目の帯域の分散である。

最尤推定量は、

で与えられ、ここで、

はｋ番目の帯域の平均推定量であり、

はｋ番目の帯域の分散推定量である。最尤推定量を用いて、特定の値が属する帯域と、そして次にメモリ・セルが格納する２進データとが、最小二乗法を使用して求められる。メモリ・セルから検知された値は、メモリ・セル集合体の個別の各帯域内に置かれ、その値と帯域の平均値に対するその関係とに基づいて、確率が各帯域に割り当てられる。

個別の各メモリ・セルが別個にプログラムされた場合には、シフトした分布帯域の構築における問題が生じる。各メモリ・セルは、プログラミング間で異なる持続時間にわたって環境因子にさらされることがあるので、各々の特性パラメータのシフトが互いに異なることになる。例えば、ＥＥＰＲＯＭにおいて、フローティング・ゲート内に格納された電子は、時間の経過に応じて、及び熱によって漏れることがある。異なる回数プログラムされたメモリ・セルは、その最初のプログラミングからどれくらいの期間にわたって熱にさらされたかに応じて、異なる量の電子の漏れを有することになる。さらに、特性パラメータ帯域はメモリ・セル集合体ごとに大きく異なることになる。

あるデータを変更する必要があるかどうかにかかわらずセルを全て同時にプログラムした場合には、一貫したデータシフトが引き起こされる。電子の漏れがメモリ・セル集合体にわたって一貫しているので、これにより、さまざまな程度のシフトにともなう前述の問題が防止される。ここで、確率分布関数及び最尤推定量を用いて、新規の分布帯域を一貫してシフトしたデータにより作り出すことができる。

時間、熱及び他の環境因子が特性パラメータ値及びその帯域をシフトさせるので、ある期間が経つと、値の範囲が１つの連続した帯域になり始めるほどシフトすることがある。図３を再度参照すると、例えば、２進データ「１１０」及び「１１１」に対応するシフトした特性パラメータ帯域３１２は、ポイント３１４で重なり始める。最尤推定量を用いて、重なり領域中に位置する値についての良好な推定値を生成することができるが、重なりが増大するにつれて最尤推定量の精度は低下する。最尤推定におけるこの不確実性の克服を補助するために、以下に詳述されるように、エラー訂正方式が利用される。

図４（Ａ）は、８つのメモリ・セル１１４のグループについて３ビットの２進ストレージ値を用いた本発明の例示的な実施形態を例示する。サンプルデータは、例証の目的で入れられている。ビット位置を示す３つのビット・カラム４０２は、２進「真」値又は２進「偽」値のいずれかを含む。メモリ・セル１１４のグループに関連付けられたパリティ・セル１１６のデータ・ビットは、メモリ・セル１１４及びパリティ・セル１１６を含むデータ・ビットの各ビット・カラム４０２の値を求めて、偶数の２進「真」値の総数となるようにすることによって得られる。他のパリティ方式も同様に利用することができることに留意されたい。

図４（Ｂ）は、３ビット・メモリ・システムにおける特性パラメータ帯域に関連付けられる割り当てられた２進マルチビット値についての表を示す。図４（Ｃ）は、例示的な３ビット・メモリ・システムについての８つの可能な実パリティ検査値４１２を示す。図４（Ｃ）に示されるように、実パリティ検査値４１２を求めて「０００」４１４となる場合には、検出されたエラーは存在しない。

ビット位置において実パリティ検査値４１２から求められた全ての２進「真」値は、特性パラメータ値の帯域間のシフトに対応するエラーに帰着する。「００１」、「０１０」及び「１００」のような１つの２進「真」値をもつ実パリティ検査値４１２は、メモリ・セル・グループ１１２における１ビット・エラー４１６を示す。「００１」の実パリティ検査値４１２は、典型的には、全て右端のビット・カラム４０６（最下位ビット）で発生する、２進値における４つの可能なシフトの結果である。「０１０」の実パリティ検査値４１２は、典型的には、両方とも中間のビット・カラム４０８で発生する、２進値におけるシフトの結果である。最後の１ビット・エラー４１６は「１００」の実パリティ検査値４１２によって示され、この場合、左端のビット・カラム４１０において発生した２進値のシフトが存在する。

「０１１」、「１０１」及び「１１０」のような２ビット・エラー４１８、及び実パリティ検査値「１１１」によって示される３ビット・エラー４２０もまた、１ビット・エラー４１６の組み合わせとして識別及び訂正することができる。例えば、「０１１」の実パリティ検査値４１２は、中間のビット・カラム及び右端のビット・カラムにエラーがあることを示しているので、４０８及び４０６の２進値シフトが発生している。

このパリティ及び割り当て方式における全ての検出可能なエラーは、訂正することができる。しかしながら、同じビット・カラム内の偶数のエラーは、検出不可能なエラーをもたらすことになるので、従って訂正することができない。この一例は、帯域１と０との間でシフトした値、及び帯域３と２との間でシフトした値である。両方とも右端のビット・カラムのエラー４０６であるので、実パリティ検査４１２は右端のビット・カラムにおいて２進「偽」値となり、エラーは検出されない。

以下を例として、エラー検出及び訂正方式を説明する。各メモリ・セルが３ビットのデータを格納する上記のメモリ・セル集合体を参照して、図５は、８つのメモリ・セル１１４のメモリ・セルのグループ中に格納された２進データの例を、偶数の期待パリティ検査値に対してコード化されたパリティ・セル１１６と共に示す。後の読み取り操作の際に、メモリ・セル・グループ１１２の抽出された２進マルチビット値５０２は誤りデータを含む。抽出されたデータから求められた実パリティ検査値４１２は「００１」であり、これはエラーが検出されたことを示す（データ・セル２は、ここでは、図４（Ａ）における「１００」の代わりに「１０１」と読める）。メモリ・セル・グループ１１２内の各メモリ・セル１１４及びパリティ・セル１１６から抽出された２進データと共に、帯域確率５０４は、抽出されたデータがプログラミング操作の間に各メモリ・セル内に格納された尤度を示す。各メモリ・セルについての帯域確率５０４は、上述のような統計的方法を用いて求められる。メモリ・セル・グループ１１２の帯域確率５０４を比較すると、データ・セル２について抽出されたデータ「１０１」は、正しいものである確率がメモリ・セル・グループ内で最も低く、よって最も確からしいエラー・メモリ・セルである。

図４（Ｂ）及び図４（Ｃ）を再度参照すると、実パリティ検査値「００１」は４１６エラーを示し、これは４つの可能な２進値シフトのみを有する。さらに、データ・セル２は、帯域６に関連付けられた抽出された２進マルチビット値を有する。帯域６のエラーが実パリティ検査値「００１」と共に生じる唯一の可能な状況は、帯域７に関連付けられた特性パラメータ値が、誤って帯域６に関連付けられたデータとして識別されるほど左側にシフトした場合である。データ・セル２は、ここで、シフトした特性パラメータ基準値３０８（図３）を中心とする新規な特性パラメータ値を用いて再プログラムされる。

実パリティ検査値５０６は、ここで、期待パリティ検査値４０４に従って偶数パリティ（「０００」）に戻されるべきである。実パリティ検査値５０６が偶数パリティを示さない場合には、エラーを訂正することができず、エラー状態が示される。

図６に移ると、本発明の実施形態によるエラー検出及び訂正のフローチャートが示される。フローチャートの各ブロック、及びフローチャートにおけるブロックの組み合わせは、コンピュータ・プログラム命令によって実施できることが理解される。これらのコンピュータ・プログラム命令は、汎用コンピュータ、専用コンピュータ、又は他の機械製造用プログラマブル・データ処理装置のプロセッサに与えることができ、コンピュータ又は他のプログラマブル・データ処理装置のプロセッサを通じて実行される命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックの中で指定された関数／動作を実施するための手段を生成するようになっている。これらのコンピュータ・プログラム命令はまた、コンピュータ又は他のプログラマブル・データ処理装置が特定の方式で機能するように命ずることができるコンピュータ可読メモリに格納することができ、コンピュータ可読メモリに格納された命令が、フローチャートにおいて指定された関数／動作を実施する命令手段を含む製品を製造するようになっている。

コンピュータ・プログラム命令はまた、コンピュータで実施されるプロセスを生成するためにコンピュータ又は他のプログラマブル装置上で実行される一連の動作ステップを生じさせるために、コンピュータ又は他のプログラマブル・データ処理装置にロードすることもでき、コンピュータ又は他のプログラマブル装置上で実行する命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックの中で指定された関数／動作を実施するためのステップを提供するようになっている。

当業者に理解されるように、本発明は、方法、システム、又はコンピュータ・プログラム製品として実体化することができる。従って、本発明は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）、又はソフトウェア及びハードウェアの態様を組み合わせた実施形態の形態をとることができ、これらは全て、本明細書において概略的に「回路」、「モジュール」又は「システム」と呼ぶことができる。さらに、本発明は、媒体内で具体化されたコンピュータ使用可能プログラム・コードを有する、コンピュータ使用可能ストレージ媒体上のコンピュータ・プログラム製品の形態をとることができる。

いかなる好適なコンピュータ使用可能媒体又はコンピュータ可読媒体を利用することもできる。コンピュータ使用可能媒体又はコンピュータ可読媒体は、例えば、電子的、磁気的、光学的又は半導体のシステム、装置又はデバイスとすることができるが、それらに限定されない。コンピュータ可読媒体のより具体的な例（非網羅的なリスト）は、以下のもの、すなわち、ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能プロブラマブル読み出し専用メモリ（ＥＰＲＯＭ又はフラッシュ・メモリ）、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、光学ストレージ・デバイス又は磁気ストレージ・デバイスを含む。

図示されるように、プロセスフローは抽出動作６１０で開始する。抽出動作６１０の間に、２進マルチビット値及びマルチビット・パリティ値を格納する特性パラメータ値がメモリ・セル・グループから抽出される。上述のように、本発明は、特定のメモリ・ストレージ技術に限定されず、本発明に従ってデータを格納するために種々の特性パラメータを使用することができる。本発明の１つの実施形態において、アナログ・センス増幅器及びアナログ−デジタル変換器回路が抽出動作６１０を実行する。抽出動作６１０が完了した後、制御は変換動作６２０へと移る。

変換動作６２０において、格納された特性パラメータ値は、２進マルチビット値及び１つ又は複数のマルチビット・パリティ値に変換される。特性パラメータ値を２進マルチビット値に変換するために、当該技術分野で公知のグレイコードのような種々の２進コード化方式を用いることができる。

本発明の特定の実施形態において、特性パラメータ値をマルチビット・データ値及びマルチビット・パリティ値に変換することは、メモリ・セル集合体内の各メモリ・セルについて特性パラメータのシフトした値を検知することを含む。次に、各メモリ・セルについての特性パラメータのシフトした値から、可能な２進マルチビット値の各々について、確率分布関数が生成される。メモリ・セル・グループ及びパリティ・セル由来の格納された特性パラメータ値が確率分布関数内にある確率が、可能な２進マルチビット値の各々について決定される。さらに、メモリ・セル・グループ及びパリティ・セル由来の格納された特性パラメータ値は、確率が最も高い、抽出された２進マルチビット値及びマルチビット・パリティ値に変換される。変換動作６２０が完了した後、プロセスフローは計算動作６３０へと移る。

計算動作６３０において、マルチビット・データ値が調べられ、実パリティ検査値が計算される。実パリティ検査値は、抽出されたパリティ検査値と同様に、抽出された２進マルチビット値の各ビット位置における２進「真」値の出現回数が奇数であるか又は偶数であるかを示す。計算動作６３０が完了した後、制御は決定動作６４０へと移る。

判定動作６４０において、実パリティ検査値は、パリティ・セルから抽出された期待パリティ検査値に対して比較される。実パリティ検査値が期待パリティ検査値と等しい場合には、このことは抽出された２進マルチビット値がエラーを含まないことを示し、プロセスフローは判定動作６９０へと進む。しかしながら、実パリティ検査値と期待パリティ検査値との間に不一致が存在する場合には、制御は識別動作６５０へと移る。

識別動作６５０において、格納された特性パラメータ値がその２進マルチビット値に割り当てられた特性パラメータ帯域に属する帯域確率が、メモリ・セル・グループ内の各メモリ・セル及びパリティ・セルについて計算される。各メモリ・セルについての帯域確率は、上述のような統計的方法を用いて求められる。識別動作６５０はさらに、低い帯域確率を有する、メモリ・セル・グループ及び／又はパリティ・セルに属する少なくとも１つのエラー・メモリ・セルを識別する。本発明の特定の実施形態において、エラー・メモリ・セルの帯域確率は確率の閾値に対して比較され、確率の閾値を上回る帯域確率を有するメモリ・セルは、エラー・メモリ・セルとはみなされない。識別動作６５０が完了した後、制御は比較動作６６０へと移る。

比較動作６６０において、エラー・メモリ・セルの帯域確率が、確率の閾値に対して比較される。エラー・メモリ・セルの帯域確率が閾値より低くない場合には、エラー指標（error indication）がエラー動作６６２で送信される。比較動作６６０はまた、エラー・メモリ・セルが属していた確率が最も高い隣接帯域である、最も近い又は近接した隣接帯域を探す。特に、この動作は、エラー・メモリ・セルの現在の特定パラメータ帯域に隣接する帯域内に実パリティ検査値を訂正し得るマルチビットの２進値があるかどうかを検査する。エラー・メモリ・セルが、それが属する、尤もらしい近接した隣接帯域を有さない場合には、ステップは失敗し、エラー動作６６２へと進む。エラー・メモリ・セルの帯域確率が閾値を満たし、かつ、エラー・メモリ・セルが、それが属する尤もらしい近接した隣接帯域を有する場合には、制御は再書き込み動作６７０へと移る。

再書き込み動作６７０において、訂正されたデータがエラー・メモリ・セルに再書き込みされる。このステップの間に、第２の実パリティ検査値が、メモリ・セル・グループについて、抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現の数が奇数であるか又は偶数であるかを正しく示すように、エラー・メモリ・セルに、抽出された２進マルチビット値に関連付けられた特性パラメータ帯域に隣接する特性パラメータ帯域内の特性パラメータ値をもつ訂正された２進マルチビット値が割り当てられる。再書き込み動作６７０が完了した後、制御は判定動作６８０へと移る。

判定動作６８０において、第２の実パリティ検査値を用いた第２のパリティ検査から得られる結果が調べられる。第２の実パリティ検査値が、メモリ・セル・グループについて、抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現の数が奇数であるか又は偶数であるかを、期待パリティ検査値に従って、正しく示さない場合には、エラー動作６８２においてエラー指標が伝送される。第２のパリティ検査値がメモリ・セル・グループについてパリティを正しく示す場合には、制御は判定動作６９０へと移る。

判定動作６９０において、メモリ・セル集合体内にエラー検出及び訂正を必要とするさらなるメモリ・セル・グループが存在するかどうかについて判定がなされる。メモリ・セル集合体内にエラー検出及び訂正を必要とするメモリ・セル・グループがさらに存在する場合には、システムは次のメモリ・セル・グループに移動し、制御フローは抽出動作６１０に戻る。メモリ・セル集合体内のメモリ・セル・グループがエラー検出及び訂正を必要とする最後の又は唯一のメモリ・セル・グループである場合には、プロセスは終了する。

図７を参照すると、１つの例示的な実施形態において、メモリ・コントローラは、受信ユニット７０４、検知ユニット７１０、生成ユニット７１２、確率決定ユニット７１４、変換ユニット７１６及びエラー訂正ユニット７１８を含む。

受信ユニット７０４は、メモリ・アレイ７０２内の各メモリ・セルについて特性パラメータの値を受信する。受信ユニット７０４によって調べられるメモリ・セルは、例えば、メモリ・アレイ７０２へのブロック・アドレス入力を用いてアドレス指定することができる。より具体的は、データは、所望のデータを含むメモリ・アレイ７０２のブロック・アドレスの位置を特定することによりアクセスされる。生データは、アナログ・センス増幅器７０６によってアナログ信号として読み出される。アナログ・センス増幅器７０６は、信号を増幅し、その信号をアナログ−デジタル変換器７０８に送信する。アナログ−デジタル変換器７０８は、アナログ信号を、検知ユニット７１０によって読み取り、処理することが可能なデジタルデータへと変換する。１つの実施形態において、アナログ−デジタル変換器７０８の分解能は、各メモリ・セル内に格納されるビット数の倍数である。例えば、アナログ−デジタル変換器７０８の分解能は、１メモリ・セルあたりに格納されるビット数の３倍の分解能を有することができる。従って、２ビットを格納しているメモリ・セルの場合、解像度は６ビットに等しくなる。

検知ユニット７１０は、受信ユニット７０４からデジタルデータを受信し、メモリブロック内のメモリ・セルの各々について特性パラメータにおけるシフトした値を検知する。上述のように、特性パラメータ値は、それらに限定されないが、湿度、時間、温度、磁界及び電界のような多数の因子によってシフトすることがある。

生成ユニット７１２は、シフトした特性パラメータ値を受信し、メモリブロック由来の格納された２進マルチビット値の各々について、特性パラメータ値の確率分布関数を生成する。さらに、生成ユニット７１２は、確率分布関数を用いてメモリブロックについての正規分布曲線を作り出す。これらの分布曲線／帯域の平均及び分散もまた、生成ユニット７１２によって計算される。

確率決定ユニット７１４は、メモリブロック由来の格納された特性パラメータ値が、格納された２進マルチビット値の各々について確率分布関数内にある帯域確率を決定する。帯域確率は、確率決定ユニット７１４から導き出される。

変換ユニット７１６は、目標メモリ・セルについての特性パラメータの値を、確率が最も高い２進マルチビット値に変換する。

エラー訂正ユニット７１８は、変換ユニット７１６から受信した２進データ上でパリティ検査を実行することによって、エラー・セルを識別する。帯域確率は、上述の処理によって、確率決定ユニット７１４から各メモリ・セルに割り当てられる。エラー訂正ユニット７１８は、エラー・メモリ・セルを識別及び訂正するために、パリティ検査におけるエラーのビット位置及び帯域確率を併用して用いる。システムの１つの実施形態において、エラー・メモリ・セルについての確率決定ユニット７１４からの帯域確率が閾値を下回る場合には、エラー訂正ユニット７１８によってエラー指標が伝送される。訂正されたデータがエラー・メモリ・セルに書き込まれた後で、さらなるパリティ検査が期待パリティ検査値に帰着しなかった場合には、エラー訂正ユニット７１８によってエラー指標が伝送される。

メモリ・セル・システムを動作させるための前述の方法は、この方法のためにプログラムされ、構成された構造デバイス、及びこの方法のために構成されたコンピュータ実行可能命令を用いて書かれたコンピュータ・ソフトウェアの両方と互換性がある。

マルチレベル・メモリのエラー検出及び訂正システム並びに方法のための好ましい実施形態（例示的であることが意図され、限定的であることを意図しない）を説明してきたが、当業者によれば、上記の教示を考慮して改変及び変形を行うことができることに留意されたい。従って、開示された特定の実施形態における変更を行うことができ、それらは添付の特許請求の範囲によって概説される本発明の範囲及び精神の範囲内にあることが理解される。このように、特許法によって要求される詳細及び具体性をもって本発明の態様を説明してきたが、権利を請求し、特許によって保護されることを所望する事柄は、添付の特許請求の範囲において述べられる。

１０２：メモリ・セル・システム
１０４：メモリ・コントローラ
１０６：メモリ・ユニット
１０８：メモリ・バス
１１２：メモリ・セル・グループ
１１４：メモリ・セル
１１６：パリティ・セル
１１８：命令／データ・バス
３０２：メモリ・セル集合体分布
３０４：２進マルチビット値
３１０：初期特性パラメータ帯域
３１２：シフトした特性パラメータ帯域
３０６：プリセットされた特性パラメータ基準値
３０８：シフトした特性パラメータ基準値

Claims (12)

1. ２進データを格納するメモリ・セル集合体を動作させるための方法であって、前記方法は、
   前記メモリ・セル・集合体における特性パラメータを複数の特性パラメータ帯域に分割するステップと、
   隣接する特性パラメータ帯域同士が１ビットだけ異なる割り当てられた２進マルチビット値を有するように、２進マルチビット値を前記複数の特性パラメータ帯域の各々に割り当てるステップと、
   前記メモリ・セル集合体内のメモリ・セル・グループを少なくとも１つのパリティ・セルに関連付けるステップであって、前記パリティ・セルはマルチビット・パリティ値を格納し、前記マルチビット・パリティ値は、前記メモリ・セル・グループについて、格納された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示すので、前記メモリ・セル・グループ及び前記パリティ・セルにおける各ビット位置は期待パリティ検査値を有するようになっている、ステップと、
   前記２進マルチビット値及び前記マルチビット・パリティ値を特性パラメータ値に変換するステップであって、前記特性パラメータ値は、前記２進マルチビット値に対応する前記割り当てられたマルチビット値に関連付けられた特性パラメータ帯域内にある、ステップと、
   前記メモリ・セル・グループ及び前記パリティ・セル内に前記２進マルチビット値及び前記マルチビット・パリティ値を格納するステップと、
   前記メモリ・セル・グループ及び前記パリティ・セルから前記格納された特性パラメータを抽出するステップと、
   前記割り当てられた２進マルチビット値に従って、前記格納された特性パラメータ値を抽出された２進マルチビット値に変換するステップと
   実パリティ検査値を計算するステップであって、前記実パリティ検査値は、前記メモリ・セル・グループについて、前記抽出された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示す、ステップとを含み、
   前記実パリティ検査値が前記期待パリティ検査値に等しくない場合には、前記方法はさらに、
   ａ）前記メモリ・セル・グループ内の各メモリ・セル及び前記パリティ・セルについて、前記格納された特性パラメータ値が前記２進マルチビット値に割り当てられた前記特性パラメータ帯域に属する帯域確率を計算するステップと、
   ｂ）低い帯域確率を有する少なくとも１つのエラー・メモリ・セルを識別するステップであって、前記少なくとも１つのエラー・メモリ・セルは、前記メモリ・セル・グループ内の前記メモリ・セル及び前記パリティ・セルのうちの少なくとも１つに対応する、ステップと、
   ｃ）第２の実パリティ検査値が、前記メモリ・セル・グループについて、前記抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを正しく示すように、前記エラー・メモリ・セルに、前記抽出された２進マルチビット値に関連付けられた前記特性パラメータ帯域に隣接する特性パラメータ帯域内の特性パラメータ値をもつ訂正された２進マルチビット値を割り当てるステップとを含む、方法。
2. 前記格納された特性パラメータ値を前記抽出された２進マルチビット値に変換するステップが、
   前記メモリ・セル集合体内の前記メモリ・セルの各々について、前記特性パラメータのシフトした値を検知するステップと、
   前記メモリ・セル集合体内の前記メモリ・セルの各々について、前記特性パラメータの前記シフトした値から、前記可能な２進マルチビット値の各々について前記特性パラメータ値の確率分布関数を生成するステップと、
   前記メモリ・セル・グループ及び前記パリティ・セル由来の前記格納された特性パラメータ値が前記可能な２進マルチビット値の各々についての前記確率分布関数内にある確率を決定するステップと、
   前記メモリ・セル・グループ及び前記パリティ・セル由来の前記格納された特性パラメータ値を、前記確率が最も高い、前記抽出された２進マルチビット値及び前記マルチビット・パリティ値に変換するステップと
   を含む、請求項１に記載の方法。
3. 第２の実パリティ検査値を計算するステップが、前記メモリ・セル・グループについて、前記抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを正しく示すような、前記抽出された２進マルチビット値に関連付けられた前記特性パラメータ帯域に隣接する前記特性パラメータ帯域に関連付けられた前記訂正された２進マルチビット値を有するエラー・メモリ・セルが識別されない場合には、エラー指標を伝送するステップをさらに含む、請求項１に記載の方法。
4. 前記エラー・メモリ・セルの前記帯域確率が最大確率値を上回る場合に、エラー指標を伝送するステップをさらに含む、請求項１に記載の方法。
5. 前記少なくとも１つのエラー・メモリ・セルを識別するステップは、前記帯域確率と確率の閾値とを比較して、前記確率の閾値を上回る前記帯域確率を有するメモリ・セルは前記エラー・メモリ・セルではないものとするステップを含む、請求項１に記載の方法。
6. 前記メモリ・セルに前記訂正された２進マルチビット値を割り当てるステップは、前記訂正された２進マルチビット値を、前記エラー・メモリ・セルに対応する前記メモリ・セル内に格納するステップを含む、請求項１に記載の方法。
7. メモリ・デバイスであって、
   メモリ・セル・グループとして組織化されたメモリ・セルであって、前記グループ内の各メモリ・セルは、隣接する特性パラメータ帯域同士が１ビットだけ異なる割り当てられた２進マルチビット値を有するように、１つの特性パラメータの特性パラメータ帯域によって境界を定められた２進マルチビット値を格納するように構成された、メモリ・セルと、
   前記メモリ・セル・グループに関連付けられた少なくとも１つのパリティ・セルであって、前記パリティ・セルは、マルチビット・パリティ値を格納するように構成され、前記マルチビット・パリティ値は、前記メモリ・セル・グループについて、前記格納された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示し、各ビット位置において期待パリティ検査値が計算される、少なくとも１つのパリティ・セルと、
   前記メモリ・セル・グループ内の各メモリ・セル及び前記パリティ・セルについて、格納された特性パラメータ値を受信するための受信ユニットと、
   前記メモリ・セル集合体内の各メモリ・セルについて、前記特性パラメータにおけるシフトした値を検知するための検知ユニットと、
   前記メモリ・セル集合体内の各メモリ・セルについて、前記特性パラメータの前記シフトした値から前記格納された２進マルチビット値の各々について前記特性パラメータ値の確率分布関数を生成するための生成ユニットと、
   前記メモリ・セル・グループ及び前記パリティ・セル由来の前記格納された特性パラメータ値が前記格納された２進マルチビット値の各々についての前記確率分布関数内にある帯域確率を決定するための確率決定ユニットと、
   前記メモリ・セルの前記グループ及び前記パリティ・セル由来の前記格納された特性パラメータ値を、前記確率が最も高い、前記抽出された２進マルチビット値に変換するための変換ユニットと、
   実パリティ検査値を計算するためのエラー訂正ユニットであって、前記実パリティ検査値は、前記メモリ・セル・グループについて、抽出された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示し、前記実パリティ検査値が前記期待パリティ検査値に等しくない場合には、前記エラー訂正ユニットは、
   ａ）前記格納された特性パラメータ値が前記２進マルチビット値に割り当てられた前記特性パラメータ帯域に属する前記帯域確率を受信し、
   ｂ）低い帯域確率を有する少なくとも１つのエラー・メモリ・セルを識別し、前記少なくとも１つのエラー・メモリ・セルは、前記メモリ・セル・グループ内の前記メモリ・セル及び前記パリティ・セルのうちの少なくとも１つに対応し、
   ｃ）第２の実パリティ検査値を計算することで、前記メモリ・セル・グループについて、前記抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを正しく示すように、前記エラー・メモリ・セルに、前記抽出された２進マルチビット値に関連付けられた前記特性パラメータ帯域に隣接する前記特性パラメータ帯域内の前記特性パラメータ値をもつ訂正された２進マルチビット値を割り当てるように構成された、エラー訂正ユニットと
   を含む、メモリ・デバイス。
8. 前記エラー訂正ユニットは、前記第２の実パリティ検査値が、前記メモリ・セル・グループについて、前記抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかどうかを正しく示すような、前記抽出された２進マルチビット値をもつ前記特性パラメータ帯域に隣接する前記特性パラメータ帯域に関連付けられた前記訂正された２進マルチビット値を有するエラー・メモリ・セルが識別されない場合には、エラー指標を伝送するようにさらに構成された、請求項７に記載のメモリ・デバイス。
9. 前記エラー訂正ユニットは、前記エラー・メモリ・セルの前記帯域確率が最大確率値を上回る場合にエラー指標を伝送するようにさらに構成された、請求項７に記載のメモリ・デバイス。
10. 前記エラー訂正ユニットは、前記帯域確率と確率の閾値とを比較して、前記確率の閾値を上回る前記帯域確率を有するメモリ・セルは前記エラー・メモリ・セルではないものとするようにさらに構成された、請求項７に記載のメモリ・デバイス。
11. 前記エラー訂正ユニットは、前記訂正された２進マルチビット値を、前記エラー・メモリ・セルに対応する前記メモリ・セル内に格納するようにさらに構成された、請求項７に記載のメモリ・デバイス。
12. 少なくとも１つのパリティ・セルに関連付けられた少なくとも１つのメモリ・セル・グループを動作させるためのプログラムであって、
    前記メモリ・セル・集合体における特性パラメータを複数の特性パラメータ帯域に分割するステップと、
    隣接する特性パラメータ帯域同士が１ビットだけ異なる割り当てられた２進マルチビット値を有するように、２進マルチビット値を前記複数の特性パラメータ帯域の各々に割り当てるステップと、
    前記メモリ・セル集合体内のメモリ・セル・グループを少なくとも１つのパリティ・セルに関連付けるステップであって、前記パリティ・セルはマルチビット・パリティ値を格納し、前記マルチビット・パリティ値は、前記メモリ・セル・グループについて、格納された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示すので、前記メモリ・セル・グループ及び前記パリティ・セルにおける各ビット位置は期待パリティ検査値を有するようになっている、ステップと、
    前記２進マルチビット値及び前記マルチビット・パリティ値を特性パラメータ値に変換するステップであって、前記特性パラメータ値は、前記２進マルチビット値に対応する前記割り当てられたマルチビット値に関連付けられた特性パラメータ帯域内にある、ステップと、
    前記メモリ・セル・グループ及び前記パリティ・セル内に前記２進マルチビット値及び前記マルチビット・パリティ値を格納するステップと、
    前記メモリ・セル・グループ及び前記パリティ・セルから前記格納された特性パラメータを抽出するステップと、
    前記割り当てられた２進マルチビット値に従って、前記格納された特性パラメータ値を抽出された２進マルチビット値に変換するステップと
    実パリティ検査値を計算するステップであって、前記実パリティ検査値は、前記メモリ・セル・グループについて、前記抽出された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを示す、ステップとを含み、
    前記実パリティ検査値が前記期待パリティ検査値に等しくない場合には、前記方法はさらに、
    ａ）前記メモリ・セル・グループ内の各メモリ・セル及び前記パリティ・セルについて、前記格納された特性パラメータ値が前記２進マルチビット値に割り当てられた前記特性パラメータ帯域に属する帯域確率を計算するステップと、
    ｂ）低い帯域確率を有する少なくとも１つのエラー・メモリ・セルを識別するステップであって、前記少なくとも１つのエラー・メモリ・セルは、前記メモリ・セル・グループ内の前記メモリ・セル及び前記パリティ・セルのうちの少なくとも１つに対応する、ステップと、
    ｃ）第２の実パリティ検査値が、前記メモリ・セル・グループについて、前記抽出され訂正された２進マルチビット値の各ビット位置における２進「真」値の出現数が奇数であるか又は偶数であるかを正しく示すように、前記エラー・メモリ・セルに、前記抽出された２進マルチビット値に関連付けられた前記特性パラメータ帯域に隣接する特性パラメータ帯域内の特性パラメータ値をもつ訂正された２進マルチビット値を割り当てるステップと、
    をコンピュータに実行させるプログラム。

Images