JP4581893B2 - Electronic devices, and electronic equipment - Google Patents

Electronic devices, and electronic equipment Download PDF

Info

Publication number
JP4581893B2
JP4581893B2 JP2005219516A JP2005219516A JP4581893B2 JP 4581893 B2 JP4581893 B2 JP 4581893B2 JP 2005219516 A JP2005219516 A JP 2005219516A JP 2005219516 A JP2005219516 A JP 2005219516A JP 4581893 B2 JP4581893 B2 JP 4581893B2
Authority
JP
Japan
Prior art keywords
transistor
line
plurality
gate
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005219516A
Other languages
Japanese (ja)
Other versions
JP2006039574A (en
Inventor
貴士 宮澤
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001274140 priority Critical
Priority to JP2002160245 priority
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2005219516A priority patent/JP4581893B2/en
Publication of JP2006039574A publication Critical patent/JP2006039574A/en
Application granted granted Critical
Publication of JP4581893B2 publication Critical patent/JP4581893B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電気光学装置等の電子装置、及び電子機器に関する。 The present invention relates to an electronic apparatus such as an electro-optical device, and an electronic apparatus.

近年、従来のLCD(Liquid Crystal Display)素子に代わる次世代の発光デバイスとして、有機EL(Electronic Luminescence)素子が注目されている。 Recently, as a next-generation light-emitting devices in place of traditional an LCD (Liquid Crystal Display) device, an organic EL (Electronic Luminescence) element has attracted attention. 有機EL素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力であるなど、表示パネルとして優れた特性を有している。 The organic EL element is self-luminous less viewing angle dependence because it is, also, a backlight and reflected light is low power consumption in order to be unnecessary and has excellent characteristics as a display panel .

このような有機EL素子を駆動するための従来の回路(例えば、特許文献1)としては、例えば、図14に示す構成が挙げられる。 Conventional circuit for driving such an organic EL element (for example, Patent Document 1) As, for example, the configuration shown in FIG. 14. この回路において、駆動トランジスタTr1のドレインは、正孔注入用電極を介して、電流型の被駆動素子L(有機EL素子)に接続されている。 In this circuit, the drain of the driving transistor Tr1 via a hole injection electrode, and is connected to a current-type driven element L (organic EL element). スイッチングトランジスタTr3のゲートは走査線Sに、ソースはデータ線Dに、ドレインは駆動トランジスタTr1のゲートと容量素子Cの一端とにそれぞれ接続されている。 Gate of the switching transistor Tr3 to the scan line S, a source to the data line D, the drain is connected to one end of the gate and the capacitor C of the driving transistor Tr1. 容量素子Cの他端は電源線Vに接続されている。 The other end of the capacitor C is connected to the power supply line V. スイッチングトランジスタTr3は、走査線Sからゲートに供給される選択電位によりオン・オフ制御され、このオンの期間中にデータ線Dから供給される信号電圧により容量素子Cに電荷が蓄電される。 The switching transistor Tr3 is turned on and off controlled by a selection potential supplied to the gate from the scan line S, the charge in the capacitor C is charged by a signal voltage supplied from the data line D during the on.

そして、この電荷により生じる容量素子Cの端子間電圧により駆動トランジスタTr1のゲートに電圧が印加され、この電圧に応じた量の電流Idsが電源線Vから被駆動素子Lに供給される。 Then, the voltage to the gate of the capacitor drive transistor Tr1 by the voltage across the terminals of C generated by the charge is applied, the current Ids in an amount corresponding to the voltage supplied from the power source line V to the driven element L. なお、駆動トランジスタTr1のゲートに印加される電圧に応じて駆動トランジスタTr1のソース・ドレイン間のコンダクタンスが制御され、これにより被駆動素子Lたる有機EL素子の輝度が定められる。 Incidentally, the conductance between the source and drain of the driving transistor Tr1 in accordance with the voltage applied to the gate of the driving transistor Tr1 is controlled, thereby the luminance of the driven element L serving organic EL element is determined.

国際公開第WO98/36407号パンフレット International Publication No. WO98 / 36407 pamphlet

しかしながら、上記回路を適用した表示パネルの製造プロセスにおいて、画素を構成する被駆動素子Lの特性については、表示パネルの各画素にわたって比較的均一に構成することができるのに対し、駆動トランジスタTr1の特性については、半導体膜の膜質や、膜厚、不純物濃度や拡散領域、ゲート絶縁膜等の材質、膜厚、動作温度などの各種条件により、表示パネルの各画素にわたって均質化することは難しい。 However, in the manufacturing process of a display panel to which the above circuit, the characteristics of the driven element L forming a pixel, whereas it can be relatively uniformly configured over each pixel of the display panel, the driving transistor Tr1 the characteristics, quality and the semiconductor film, the film thickness, impurity concentration and diffusion areas, material such as a gate insulating film, film thickness, the various conditions such as the operating temperature, it is difficult to homogenize over each pixel of the display panel.

ここで、上記回路における各トランジスタを、薄膜トランジスタにより構成する場合、各トランジスタの特性にバラツキが生じやすく、とくに上記回路を用いて表示パネルを構成したときには、駆動トランジスタTr1のゲート電圧に対するドレイン・ソース間電流の特性のバラツキが問題となる。 Here, the transistors in the circuit, when constituting a thin film transistor, tends to occur variations in characteristics of the transistors, when particularly to constitute a display panel using the above circuit, the drain-source with respect to the gate voltage of the driving transistor Tr1 variations in the characteristics of the current becomes a problem. すなわち、各画素の駆動トランジスタTr1のゲートに共通の電圧を印加しても、有機EL素子を流れる電流量は、上記バラツキの存在により画素毎に異なるため、各画素の発光輝度にむらが生じて表示パネルの画像品質が著しく損なわれてしまうことになる。 That is, even by applying a common voltage to the gate of the driving transistor Tr1 of each pixel, the amount of current flowing through the organic EL element is different for each pixel due to the presence of said variations, uneven emission luminance of each pixel is generated so that the image quality of the display panel is deteriorated remarkably.

このような事情から、電流型の被駆動素子を駆動する駆動トランジスタのバラツキを補償するための回路が必要とされている。 Under such circumstances, a circuit for compensating for variations of the driving transistor for driving a driven element of the current type is required.

本発明に係る電子装置は、上記の問題に対して顕著な効果を奏する。 Electronic device according to the present invention exhibits a remarkable effect for the above problems.

本発明の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の単位回路と、複数の電源線と、を含み、前記複数の単位回路の各々は、第1のゲートを含む駆動トランジスタと、第2のゲートを含むスイッチングトランジスタと、を備え、前記第2のゲートは前記複数の第1の信号線のうちの一つの第1の信号線に接続され、前記第1のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第2の信号線のうちの一つの第2の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定され、前記複数の電源線の各々は、複数の電位に設定可能であることを特徴とする。 Electronic device of the present invention includes a plurality of first signal lines, includes a plurality of second signal lines, a plurality of unit circuits, a plurality of power supply lines, the each of the plurality of unit circuits, the a driving transistor including a first gate, a switching transistor comprising a second gate, wherein the second gate is connected to a first signal line of one of said plurality of first signal lines, the gate voltage of the first gate, while through the switching transistor and one power line of the one of the second signal line and the plurality of power supply lines of the plurality of second signal lines is set by the data current flowing in each of said plurality of power supply lines is characterized in that it is settable to a plurality of potentials.

本発明の他の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の単位回路と、複数の電源線と、前記複数の電源線の電位を複数の電位に設定する、または、前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、前記複数の単位回路の各々は、第1のゲートを含む駆動トランジスタと、第2のゲートを含むスイッチングトランジスタと、を備え、前記第2のゲートは前記複数の第1の信号線のうちの一つの第1の信号線に接続され、前記第1のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第2の信号線のうちの一つの第2の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定されることを特徴とする。 Another electronic device of the present invention includes a plurality of first signal lines, a plurality of second signal lines, a plurality of unit circuits, a plurality of power supply lines, said plurality of potential multiple potential of the power supply line set to, or includes, a power-line control circuit for controlling the cutting and connection of said plurality of power supply lines and the predetermined potential, each of the plurality of unit circuits includes a driving transistor including a first gate, and a switching transistor including a second gate, the second gate is connected to a first signal line of one of said plurality of first signal lines, the gate voltage of the first gate it is set by the data current flowing between one of the power supply line of the one of the second signal line and the plurality of power supply lines of the switching transistors of the plurality of second signal lines through the the features.

上記の電子装置において、前記複数の単位回路の各々は、さらに第3のゲートを備えた補償トランジスタを含み、前記データ電流は、前記補償トランジスタ及び前記スイッチングトランジスタを介して前記一つの第2の信号線と前記一つの電源線との間に流れるようにしてもよい。 In the above electronic device, each of the plurality of unit circuits further includes a compensating transistor having a third gate, the data current, a second signal of the one through the compensating transistor and the switching transistor it may be flowing between the one power supply line and the line.

上記の電子装置において、前記第3のゲートは、前記補償トランジスタのソースまたはドレインのいずれかに接続されていてもよい。 In the above electronic device, the third gate can be connected to either the source or the drain of the compensating transistor.

上記の電子装置において、前記複数の単位回路の各々に含まれるトランジスタは、3個のみであってもよい。 In the above electronic device, transistors included in each of the plurality of unit circuits, may be only three.

上記の電子装置において、前記複数の単位回路の各々に含まれるトランジスタは、前記駆動トランジスタ、前記スイッチングトランジスタ及び前記補償トランジスタのみであってもよい。 In the above electronic device, transistors included in each of the plurality of unit circuits, the driving transistor may be only the switching transistor and the compensating transistor.

上記の電子装置において、前記補償トランジスタと前記駆動トランジスタの導電型は同一であることが好ましい。 In the above electronic device, the conductivity type of the compensation transistor and the driving transistor is preferably the same.

上記の電子装置において、前記複数の単位回路の各々は、さらに被駆動素子を含み、前記被駆動素子に供給される駆動電流の電流レベルは、前記第1のゲートの前記ゲート電圧に対応していることが好ましい。 In the above electronic device, each of the plurality of unit circuits further includes a driven element, the current level of the driving current supplied to the driven element, in response to the gate voltage of the first gate it is preferable to have.

上記の電子装置において、前記第1のゲートの前記ゲート電圧の設定は第1の期間に行われ、前記被駆動素子に対する前記駆動電流の供給は、前記第1の期間とは異なる第2の期間に行われてもよい。 In the above electronic device, the setting of the first of said gate voltage of the gate is carried out during the first period, the supply of the drive current to the driven element, a second period different from the first period it may be performed.

上記の電子装置において、前記複数の電源線は、前記複数の走査線の延設方向に沿って配置されていることが好ましい。 In the above electronic device, the plurality of power supply lines are preferably arranged along the extending direction of the plurality of scanning lines.

上記の電子装置において、前記駆動トランジスタの閾値電圧は、前記補償トランジスタの閾値電圧より高くならないように設定されていることが好ましい。 In the above electronic device, the threshold voltage of the driving transistor is preferably set to not higher than the threshold voltage of the compensating transistor.

上記の電子装置において、前記被駆動素子は、電気光学素子であり、前記複数の第1の信号線の各々が走査線として機能し、前記複数の第2の信号線の各々がデータ線として機能してもよい。 In the above electronic device, the driven element is an electro-optical element, each of said plurality of first signal lines functions as a scan line, each of the plurality of second signal lines functions as a data line it may be.
上記の電子装置において、前記電気光学素子は、有機EL素子であってもよい。 In the above electronic device, the electro-optical element may be an organic EL element.

上記の電子装置において、前記複数の第1の信号線の各々に沿って、前記被駆動素子として同色の電気光学素子が配置されていてもよい。 In the above electronic device, along each of said plurality of first signal lines, the same color of the electro-optical element may be arranged as the driven element.

本発明の他の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の単位回路と、複数の電源線と、前記複数の電源線の電位を複数の電位に設定する、または、前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、前記複数の単位回路の各々は、第1のゲートを含む駆動トランジスタと、第2のゲートを含むスイッチングトランジスタと、を備え、前記第2のゲートは前記複数の第1の信号線のうちの一つの第1の信号線に接続され、前記第1のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第2の信号線のうちの一つの第2の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定され、前記電源線制御回路は、バッファ回路及びソ Another electronic device of the present invention includes a plurality of first signal lines, a plurality of second signal lines, a plurality of unit circuits, a plurality of power supply lines, said plurality of potential multiple potential of the power supply line set to, or includes, a power-line control circuit for controlling the cutting and connection of said plurality of power supply lines and the predetermined potential, each of the plurality of unit circuits includes a driving transistor including a first gate, and a switching transistor including a second gate, the second gate is connected to a first signal line of one of said plurality of first signal lines, the gate voltage of the first gate the is data current by and set that flows between one of the power supply line of the through switching transistor and a second signal line of one of the plurality of second signal lines of the plurality of power supply lines, the power line control circuit, a buffer circuit, and Seo スフォロワ回路のうち少なくとも一つを含むことを特徴とする。 Characterized in that it comprises at least one of the source-follower circuit.

本発明の他の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の単位回路と、複数の電源線と、前記複数の電源線の電位を複数の電位に設定する、または、前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、前記複数の単位回路の各々は、第1のゲートを含む駆動トランジスタと、第2のゲートを含むスイッチングトランジスタと、を備え、前記第2のゲートは前記複数の第1の信号線のうちの一つの第1の信号線に接続され、前記第1のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第2の信号線のうちの一つの第2の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定され、前記電源線制御回路は、前記複数の電源線の Another electronic device of the present invention includes a plurality of first signal lines, a plurality of second signal lines, a plurality of unit circuits, a plurality of power supply lines, said plurality of potential multiple potential of the power supply line set to, or includes, a power-line control circuit for controlling the cutting and connection of said plurality of power supply lines and the predetermined potential, each of the plurality of unit circuits includes a driving transistor including a first gate, and a switching transistor including a second gate, the second gate is connected to a first signal line of one of said plurality of first signal lines, the gate voltage of the first gate the is data current by and set that flows between one of the power supply line of the through switching transistor and a second signal line of one of the plurality of second signal lines of the plurality of power supply lines, the power line control circuit of the plurality of power supply lines ンピーダンスを低下させる手段を備えていることを特徴とする。 Characterized in that it comprises means for reducing the impedance.

上記の電子装置において、前記駆動トランジスタはpチャネル型であることが好ましい。 In the above electronic device, it is preferable that the driving transistor is a p-channel type.

上記の電子装置は電子機器に実装することができる。 The above electronic devices can be mounted on an electronic device.

本発明に係る単位回路は、被駆動素子と、前記被駆動素子への電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲートに接続された容量素子と、前記ゲートに直接接続され、ダイオード接続された補償トランジスタとを含み、前記補償トランジスタを通過する、データ信号として供給されるデータ電流に応じて前記駆動トランジスタの導通状態が設定されることを特徴とする。 A unit circuit according to the present invention, the driven element, wherein a driving transistor for controlling the amount of current to the driven element, and a capacitive element connected to the gate of the driving transistor, is connected directly to the gate, the diode-connected and a Equalizers transistors, passes through the compensating transistor, the conduction state of the driving transistor, characterized in that it is set in accordance with the data current supplied as the data signal. この構成によれば、例えば、補償トランジスタが駆動トランジスタのゲートに直接接続されているので、これら2つのトランジスタは互いに近接して設けられる結果、その2つのトランジスタの特性を揃えること、または特性比を調整することが容易となる。 According to this configuration, for example, since the compensating transistor is directly connected to the gate of the driving transistor, the result of these two transistors are provided in proximity to each other, to align the characteristics of the two transistors, or the characteristic ratio It can be easily adjusted. また、補償トランジスタを通過するデータ電流が、駆動トランジスタによって制御される電流量に直接反映される。 The data current passing through the compensating transistor is directly reflected in the amount of current controlled by the driving transistor. ここで、前記補償トランジスタと、ソースまたはドレインのいずれか一方を介して直列に接続された第1のスイッチングトランジスタとを含み、前記第1のスイッチングトランジスタのソースまたはドレインの他方は、信号線に接続され、前記第1のスイッチングトランジスタを介して前記信号線と前記補償トランジスタとが電気的に接続された時に前記データ電流が前記補償トランジスタを通過する構成が好ましい。 Here, said compensating transistor, and a first switching transistor connected in series via one of the source and the drain, the other of the source and the drain of said first switching transistor is connected to a signal line is, constituted by the data current when the first of said compensating transistor and the signal line through the switching transistor is electrically connected through said compensating transistor is preferable.

本発明の他の単位回路は、被駆動素子と、前記被駆動素子への電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲートに接続された容量素子と、前記駆動トランジスタのゲートに接続された第1のスイッチングトランジスタと、前記第1のスイッチングトランジスタのゲートに接続された第1の信号線と、前記第1のスイッチングトランジスタのソースまたはドレインのいずれか一方に接続された第2の信号線と、電源電圧が印加された電源線とを備えた単位回路であって、前記電源線と前記第1のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第2のスイッチングトランジスタを有し、前記補償トランジスタはダイオード接続され、前記第2のスイッチ Another unit circuit of the present invention, the driven element, wherein a driving transistor for controlling the amount of current to the driven element, and a capacitive element connected to the gate of the driving transistor is connected to the gate of the driving transistor the first switching transistor and said first second signal line connected to the first signal line connected to the gate of the switching transistor, to one of a source and a drain of said first switching transistor When, a unit circuit that includes a power supply line to which a power supply voltage is applied, the compensation transistor connected in series in between the other one of the source and the drain of the said power supply line and the first switching transistor and a second switching transistor, said compensating transistor is diode-connected, the second switch グトランジスタのゲートは前記第1の信号線とは異なる第3の信号線に接続されている構成を特徴とする。 The gate of the grayed transistor and said configuration being connected to a different third signal line and the first signal line. また、本発明は、電流駆動される被駆動素子と、前記被駆動素子への電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲートに接続された容量素子と、前記駆動トランジスタのゲートに接続された第1のスイッチングトランジスタと、前記第1のスイッチングトランジスタのゲートに接続された第1の信号線と、前記第1のスイッチングトランジスタのソースまたはドレインのいずれか一方に接続された第2の信号線と、電源電圧が印加された電源線とを備えた単位回路であって、前記電源線と前記第1のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第2のスイッチングトランジスタを有し、前記補償トランジスタはダイオード接続され、前記第2のス Further, the present invention is connected to a driven element that is current driven, the driving transistor for controlling the amount of current to the driven element, and a capacitive element connected to the gate of the driving transistor, to the gate of the driving transistor a first switching transistor that is, the first of the first signal line, the first second signal connected to one of a source and a drain of the switching transistor connected to the gate of the switching transistor a unit circuit comprising a line and a power line to which a power supply voltage is applied, the compensation which is connected in series in between the other one of the source and the drain of the said power supply line and the first switching transistor has a transistor and a second switching transistor, said compensating transistor is diode-connected, the second scan ッチングトランジスタのゲートは前記第1の信号線に接続されている構成を特徴とする。 The gate of Tsu quenching transistor is characterized structure connected to the first signal line. いずれの構成においても、駆動トランジスタのバラツキを補償することが可能となる。 In either configuration, it is possible to compensate for variations of the driving transistor. ここで、前者と後者とを比較すると、後者に係る構成の方では、第1及び第2のスイッチングトランジスタのゲートが同一の第1の信号線に接続されるので、第3の信号線が不要となり、配線数を削減することが可能となる。 Now comparing the former and the latter, you were configured according to the latter, since the gates of the first and second switching transistors are connected to the first signal line identical, the third signal line is not required next, it is possible to reduce the number of wirings. なお、ダイオード接続されたトランジスタとは、そのソースまたはドレインのいずれか一方が、ゲートに接続された状態にあるトランジスタをいう。 Note that the diode-connected transistor, either a source or drain, refers to a transistor in a state of being connected to the gate. また、前者に係る構成において、前記第1のスイッチングトランジスタ及び前記第2のスイッチングトランジスタが共にオン状態となる期間が設けられている構成が好ましい。 In the configuration according to the former, the configuration period in which the first switching transistor and the second switching transistor are both turned on is provided it is preferable.

ここで、前者および後者に係る構成において、前記第2の信号線は、データ信号として電流を供給するデータ線である構成が好ましい。 Here, in the configuration according to the former and the latter, said second signal line is configured a data line for supplying a current as a data signal are preferred.

また、前記補償トランジスタに流れる電流量に応じた電荷が前記容量素子に蓄電される構成でも良い。 Further, it may be configured to charge corresponding to the amount of current flowing through the compensating transistor is accumulated in the capacitive element.

前記駆動トランジスタと前記補償トランジスタとにおいてゲート電圧に対するソース・ドレイン間の電流特性が略同一であることも好ましいが、前記補償トランジスタに流れる電流量は、前記駆動トランジスタによって制御された電流量よりも大きい構成であっても良い。 Although current characteristics between the source and the drain with respect to the gate voltage in said compensating transistor and the driving transistor is also preferably a substantially equal amount of current flowing through the compensating transistor is larger than the amount of current controlled by the driving transistor a configuration may be.

さらに、前記被駆動素子が有機エレクトロルミネッセンス素子であることが望ましい。 Further, it is desirable the driven element is an organic electroluminescence element.

また、前記駆動トランジスタ、前記第1及び第2のスイッチングトランジスタ、前記補償トランジスタは、それぞれ薄膜トランジスタであることが好ましいが、前記駆動トランジスタについては、経年変化の少ないpチャネル型であることが望ましい。 The driving transistor, the first and second switching transistors, said compensating transistor is preferably a respective thin film transistor, for the driving transistor is preferably a small p-channel type of aging.

上記目的を達成するために、本発明は、第1の走査線に供給される走査信号に応じてオンまたはオフするとともに、ソースまたはドレインのいずれか一方がデータ線に接続された第1のスイッチングトランジスタと、電源電圧が印加される電源線と前記第1のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第2のスイッチングトランジスタであって、ダイオードとして機能する補償トランジスタと、前記第1の走査線とは異なる第2の走査線に供給される走査信号に応じてオンまたはオフする第2のスイッチングトランジスタと、ゲートが前記第1のスイッチングトランジスタのソースまたはドレインのいずれか他方に接続されて、被駆動素子を駆動する駆動トランジス To achieve the above object, the present invention includes a first switching as well as on or off in response to the scan signal supplied to the first scan line, that one of a source or drain connected to the data line transistor and, a compensating transistor and a second switching transistor connected in series in between a power supply line to which a power supply voltage is applied to the first other one of the source and the drain of the switching transistor, as a diode compensating transistor and the source of the first second switching transistors and a gate of the first switching transistor which is turned on or off in accordance with a scanning signal supplied to the different second scan lines and the scan lines to function or it is connected to the other of the drain, for driving a driven element driven transistor と、前記駆動トランジスタのゲート電圧を保持する容量素子とを具備する構成を特徴とする。 When, characterized an arrangement for and a capacitor element for holding the gate voltage of the driving transistor.

また、本発明は、第1の走査線に供給される走査信号に応じてオンまたはオフするとともに、ソースまたはドレインのいずれか一方がデータ線に接続された第1のスイッチングトランジスタと、電源電圧が印加される電源線と前記第1のスイッチングトランジスタのソースまたはドレインのいずれか他方との間にて直列に接続された補償トランジスタ及び第2のスイッチングトランジスタであって、ダイオードとして機能する補償トランジスタと、前記第1の走査線に供給される走査信号に応じてオンまたはオフする第2のスイッチングトランジスタと、ゲートが前記第1のスイッチングトランジスタのソースまたはドレインのいずれか他方に接続されて、被駆動素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電圧を保 Further, the present invention is to turn on or off in response to the scan signal supplied to the first scan line, a first switching transistor which one of a source or drain connected to a data line, a power supply voltage a compensating transistor and a second switching transistor connected in series in between a power supply line to be applied and the first other one of the source and the drain of the switching transistor, the compensating transistor which functions as a diode, wherein the second switching transistor which is turned on or off in response to the scan signal supplied to the first scan line, the gate is connected to the other of the source and the drain of said first switching transistor, the driven element a driving transistor for driving, holding the gate voltage of the driving transistor する容量素子とを具備する構成を特徴とする。 It characterized an arrangement for and a capacitive element. いずれの構成においても、駆動トランジスタのバラツキを補償することが可能となる。 In either configuration, it is possible to compensate for variations of the driving transistor. ここで、前者と後者とを比較すると、後者に係る構成の方では、第1及び第2のスイッチングトランジスタのゲートが同一の走査線に接続されるので、第2の走査線が不要となり、配線数を削減することが可能となる。 Now comparing the former and the latter, than towards the arrangement according to the latter, since the gates of the first and second switching transistors are connected to the same scan line, the second scan line is not required, wire it is possible to reduce the number.

上記目的を達成するために、本発明は、走査線に供給される走査信号に応じてオンまたはオフするとともに、ソースまたはドレインのいずれか一方がデータ線に接続されたスイッチングトランジスタと、前記スイッチングトランジスタがオンする期間の少なくとも一部または全部の期間にて第1の電源電圧が印加される第1の電源線と前記スイッチングトランジスタのソースまたはドレインのいずれか他方との間にてダイオードとして機能する補償トランジスタと、ゲートが前記スイッチングトランジスタのソースまたはドレインの他方に接続されるとともに、自己のソースまたはドレインの一方が第2の電源電圧が印加された第2の電源線に接続されて、被駆動素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電圧を保 To achieve the above object, the present invention is to turn on or off in response to scanning signals supplied to the scanning line, a switching transistor one of a source or drain connected to a data line, the switching transistor at least a portion or compensation functions as a diode in between the other one of the source and the drain of the switching transistor and the first power supply line a first power supply voltage is applied at all of the time period but is turned on a transistor, a gate connected to the source or drain the other of said switching transistor, one of its source or drain connected to a second power supply line in which the second power supply voltage is applied, the driven element a driving transistor for driving, holding the gate voltage of the driving transistor する容量素子とを具備する構成を特徴とする。 It characterized an arrangement for and a capacitive element.

また、本発明は、走査信号が供給される走査線にゲートが接続されるとともに、ソースまたはドレインのいずれか一方がデータ線に接続されたスイッチングトランジスタと、ソースまたはドレインにゲートが接続された補償トランジスタであって、前記走査信号に応じて前記スイッチングトランジスタがオンする期間の少なくとも一部または全部の期間にて第1の電源電圧が印加される第1の電源線にソースまたはドレインのいずれか一方が接続され、前記スイッチングトランジスタのソースまたはドレインのいずれか他方に、自己のソースまたはドレインのいずれか他方が接続された補償トランジスタと、ゲートが前記スイッチングトランジスタのソースまたはドレインの他方に接続されるとともに、自己のソースまたはドレインの一方が Further, the present invention is a gate to the scan line a scan signal is supplied is connected, one of a source or a drain and a switching transistor connected to the data line, the gate to source or drain connected compensated a transistor, whereas either the source or drain to the first power supply line which first power supply voltage is applied in at least a part or the whole of the period of the period when the switching transistor is turned on in response to the scanning signal There are connected, to the other of the source or drain of the switching transistor, the compensating transistor and the other of its source or drain connected, together with the gate connected to the other of the source and the drain of the switching transistor , it is one of the self of the source or drain 2の電源電圧が印加された第2の電源線に接続されて、被駆動素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに一端が接続された容量素子とを具備する構成を特徴とする。 Is connected to a second power supply line 2 of the power supply voltage is applied, and wherein the structure includes a driving transistor for driving a driven element, and a capacitive element having one end to the gate of the driving transistor is connected . いずれの構成においても、駆動トランジスタのバラツキを補償するとともに、トランジスタを1個減らすことが可能となる。 In either configuration, as well as compensating for variations in driving transistors, it becomes possible to reduce one of the transistors.

ここで、前記第1の電源電圧と前記第2の電源電圧とは略等しいことが望ましい。 Here, substantially desirably equal to the first power supply voltage and the second power supply voltage.

また、上記単位回路を少なくとも1つ用いて、電気光学装置、記憶装置、センサー装置等の種々の電子装置を構成しても良い。 Further, the unit circuit at least one with an electro-optical device, the storage device may be configured to various electronic devices of the sensor device. 例えば、上記単位回路を画素回路として用いれば電気光学装置を構成することが可能である。 For example, it is possible to construct an electro-optical device by using the above-described unit circuit as a pixel circuit. このような電気光学装置を電子機器に実装しても良い。 The electro-optical device may be mounted on the electronic device.

上記目的を達成するために、本発明は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第1の端子及び第2の端子を含む駆動トランジスタと、第3の端子及び第4の端子を含み、前記駆動トランジスタのゲートに前記第3の端子が接続された補償トランジスタと、第5の端子及び第6の端子を含み、前記駆動トランジスタのゲート及び前記第3の端子に前記第5の端子が接続されたスイッチングトランジスタと、前記補償トランジスタ及び前記スイッチングトランジスタを経由して流れる電流に応じた電荷量を保持するとともに、前記駆動トランジスタのゲートに一端が接続された容量素子とを含み、前記第4の端子は前記複数の単位回路のうち他の単位回路の前記第4の端子と共に第1の電源線に接続され、前記 To achieve the above object, the present invention is an electronic circuit including a plurality of unit circuits, each of the plurality of unit circuits includes a driving transistor including a first terminal and a second terminal, the third It includes terminal and a fourth terminal, and a compensating transistor having a third terminal connected to the gate of the driving transistor, includes a fifth terminal and a sixth terminal, the gate and the third of the driving transistor a switching transistor the fifth terminal is connected to the terminal of the holds the electric charge amount corresponding to the current flowing through the compensating transistor and the switching transistor, one end to the gate of the driving transistor is connected and a capacitive element, said fourth terminal connected to the first power supply line together with the fourth terminals of the other unit circuits among the plurality of unit circuits, wherein 2の端子は第2の電源線に接続され、前記第1の電源線を複数の電位に設定する、または、前記第1の電源線と電源電位との切断・接続を制御する制御回路を備える構成を特徴とする。 Second terminal is connected to a second power source line, setting the first power line to a plurality of potentials, or a control circuit for controlling the disconnection and connection between the first power supply line and the power supply potential configuration and said. この構成によれば、簡素な構成で駆動トランジスタの閾値電圧を補償することができる。 According to this configuration, it is possible to compensate the threshold voltage of the driving transistor with a simple configuration.

この電子回路において、前記単位回路の各々には、前記駆動トランジスタ、前記補償トランジスタ及び前記スイッチングトランジスタ以外のトランジスタは存在しない。 In this electronic circuit, each of the unit circuits, the driving transistor, the compensating transistor and transistors other than the switching transistor is not present. したがって、駆動トランジスタの閾値電圧を補償しつつ、使用するトランジスタの個数を従来のものに較べて1個低減させることできる。 Thus, while compensating the threshold voltage of the driving transistor, the number of transistors used can be reduced one compared with the conventional.

この電子回路において、前記補償トランジスタは、そのゲートが前記第3の端子に接続されている。 In this electronic circuit, the compensating transistor has its gate connected to said third terminal. したがって、駆動トランジスタを流れる電流は、容量素子に充電される電圧で制御することができる。 Accordingly, the current flowing through the driving transistor can be controlled by the voltage charged in the capacitor.

この電子回路において、前記駆動トランジスタと前記補償トランジスタの導電型は同じである。 In this electronic circuit, the conductivity type of the compensation transistor and the driving transistor is the same. これによれば、駆動トランジスタを容易に補償することができる。 According to this, it is possible to easily compensate for the driving transistor.

この電子回路において、前記第1の端子には電子素子が接続されている。 In this electronic circuit, an electronic device is connected to the first terminal. 駆動トランジスタの閾値電圧は補償されているので、電子素子に流れる電流値を精度良く制御することができる。 Since the threshold voltage of the driving transistor is compensated, it is possible to accurately control the current flowing through the electronic device. なお、電子素子としては、電流駆動される被駆動素子である。 As the electronic element, a driven element which is current driven.

この電子回路において、前記制御回路は、第7の端子及び第8の端子を含むトランジスタであり、前記第7の端子は電源に接続され、前記第8の端子は前記第1の電源線に接続されている。 In this electronic circuit, the control circuit is a transistor comprising a seventh terminal and an eighth terminal of said seventh terminal is connected to the power supply, terminal of the eighth connected to said first power supply line It is. これによれば、制御回路を容易に構成することができる。 According to this, it is possible to easily configure a control circuit.

この電子回路において、前記補償トランジスタ及び前記スイッチングトランジスタを経由して電流が流れている期間、少なくとも前記第1の電源線及び前記第2の電源線の電位は実質的に同電位となるように設定されている。 In this electronic circuit, the potential of the compensation transistor and the period current through the switching transistor is flowing, at least the first power supply line and said second power supply line is set to be substantially the same potential It is. これによれば、補償トランジスタで生成された駆動トランジスタの閾値電圧とほぼ等しい電圧を該駆動トランジスタのゲートに確実に供給することができる。 According to this, a voltage approximately equal to the threshold voltage of the driving transistor generated in the compensating transistor can be reliably supplied to the gate of the driving transistor.

この電子回路において、前記第1の電源線と前記第2の電源線とが同電位を有する電源に電気的に接続可能である。 In this electronic circuit, the first power supply line and said second power supply line can be electrically connected to a power source having the same potential. これによれば、第1の電源線と第2の電源線とに供給される電圧を容易にほぼ等しくさせることができる。 According to this, the voltage supplied to the first power supply line and the second power supply line can easily be substantially equal.

この電子回路において、前記駆動トランジスタの閾値電圧は前記補償トランジスタの閾値電圧より高くならないように設定されている。 In this electronic circuit, the threshold voltage of the driving transistor is set so as not higher than the threshold voltage of the compensating transistor. これによれば、駆動トランジスタの閾値電圧を確実に補償することができる。 According to this, it is possible to reliably compensate for the threshold voltage of the driving transistor.

この電子回路において、前記補償トランジスタに流れる電流量は、前記駆動トランジスタによって制御された電流量よりも大きい構成が好ましい。 In this electronic circuit, the amount of current flowing through the compensating transistor is larger configuration than the current amount controlled by the driving transistor is preferred. この構成によれば、スイッチングトランジスタがオンしたときに、当該スイッチングトランジスタ及び補償トランジスタに流れる電流量に応じた電荷を迅速に容量素子に蓄積することが可能となる。 According to this configuration, the switching transistor when turned on, it is possible to accumulate charge corresponding to the amount of current flowing through the switching transistor and the compensating transistor quickly capacitive element.

上記の電子回路を少なくとも1つ用いて、例えば、電気光学装置、記憶装置、センサー装置等の種々の電子装置を構成しても良い。 The electronic circuit of said at least one using, for example, an electro-optical device, the storage device may be configured to various electronic devices of the sensor device.

また、本発明は、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、第1の端子及び第2の端子を含む駆動トランジスタと、第3の端子及び第4の端子を含み、前記駆動トランジスタのゲートに前記第3の端子が接続された補償トランジスタと、第5の端子及び第6の端子を含み、前記駆動トランジスタのゲート及び前記第3の端子に前記第5の端子が接続されたスイッチングトランジスタと、前記第1の端子に接続された電気光学素子と、前記補償トランジスタ及び前記スイッチングトランジスタを経由して流れる電流に応じた電荷量を保持し、前記駆動トランジスタのゲートに一端が接続された容量素子とを含み、前記第4の端子に接続された第1の電源線は、前記複数の単位回路のうち少なくとも1つの他 Further, the present invention provides an electro-optical device comprising a plurality of unit circuits, each of the plurality of unit circuits includes a driving transistor including a first terminal and a second terminal, the third terminal and a It includes 4 terminals, the compensating transistor and the third terminal connected to the gate of the driving transistor, includes a fifth terminal and a sixth terminal, the gate and the third terminal of the driving transistor holding a switching transistor fifth terminal is connected, an electro-optical element connected to the first terminal, a charge amount corresponding to the current flowing through the compensating transistor and the switching transistor, the driving and a capacitive element having one end connected to the gate of the transistor, the fourth of the first power supply line connected to the terminal, at least one other of the plurality of unit circuits 単位回路の前記第4の端子にも共通接続され、前記第2の端子は第2の電源線に接続され、前記第1の電源線を複数の電位に設定する、または、前記第1の電源線と電源電位との切断・接続を制御する制御回路を備える。 Are commonly connected to the fourth terminal of the unit circuit, the second terminal is connected to a second power source line, setting the first power line to a plurality of potential, or the first power supply a control circuit for controlling the disconnection and connection between the line and the power supply potential. これによれば、駆動トランジスタの閾値電圧を補償しつつ、従来のものと較べて使用するトランジスタが1個低減されるので、開口率を向上させて、表示品質の高くすることが可能となる。 According to this, while compensating the threshold voltage of the driving transistor, the transistor to be used in comparison with the conventional can be reduced one, increase the aperture ratio, it is possible to increase the display quality. また、単位回路を構成するトランジスタの数を従来のものと較べて1個低減させることができるため、歩留まりを向上させることができる。 Further, since the number of transistors constituting the unit circuit can be reduced one compared with the conventional, it is possible to improve the yield.

この電気光学装置において、前記電気光学素子は有機EL素子である。 In the electro-optical device, the electro-optic element is an organic EL element. これによれば、従来のものと較べて使用するトランジスタを1個低減させることで開光率が高く、かつ、有機EL素子の輝度階調を精度良く制御することができる。 According to this, the transistors used in comparison with the conventional high open light rate by causing one reduced, and it is possible to accurately control the luminance gradation of the organic EL element.

この電気光学装置において、前記制御回路は、第7の端子及び第8の端子を含むトランジスタであり、前記第7の端子は電源に接続され、前記第8の端子は前記第1の電源線に接続されている。 In the electro-optical device, the control circuit is a transistor comprising a seventh terminal and an eighth terminal of said seventh terminal is connected to the power supply, terminal of the eighth to the first power supply line It is connected. 駆動トランジスタの閾値電圧を補償しつつ、従来のものと較べて使用するトランジスタを1個低減した単位を容易に構成することができる。 While compensating the threshold voltage of the driving transistor, a unit obtained by the transistors reduces one to be used in comparison with the conventional can be easily configured.

この電気光学装置において、前記補償トランジスタ及び前記スイッチングトランジスタを経由して電流が流れている期間は少なくとも前記第1の電源線及び前記第2の電源線の電位は実質的に同電位となるように設定されている。 In the electro-optical device, the potential of the compensation transistor and the period current through the switching transistor is flowing at least said first power supply line and said second power supply line to be substantially the same potential It has been set. これによれば、補償トランジスタで生成された駆動トランジスタの閾値電圧とほぼ等しい電圧を同駆動トランジスタのゲートに確実に供給することができる。 According to this, a voltage approximately equal to the threshold voltage of the driving transistor generated in the compensating transistor can be reliably supplied to the gate of the driving transistor. この電気光学装置において、前記第1の電源線と前記第2の電源線とが同電位を有する電源に電気的に接続可能である。 In the electro-optical device, the first power supply line and said second power supply line can be electrically connected to a power source having the same potential. これによれば、単位回路に接続される第1の電源線と第2の電源線とに供給される電圧を容易にほぼ等しくさせることができる。 According to this, the first power supply line and the voltage supplied to the second power supply line connected to the unit circuits can be easily substantially equal.

この電気光学装置において、前記駆動トランジスタの閾値電圧は前記補償トランジスタの閾値電圧より高くならないように設定されている。 In the electro-optical device, the threshold voltage of the driving transistor is set so as not higher than the threshold voltage of the compensating transistor. これによれば、駆動トランジスタの閾値電圧を確実に補償することができる。 According to this, it is possible to reliably compensate for the threshold voltage of the driving transistor. したがって、電気光学素子の輝度階調を精度良く制御することができる。 Therefore, the luminance gradation of the electro-optical element can be accurately controlled.

本発明は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差部に対応してそれぞれ配置された単位回路と、複数の第1の電源線とを含む電気光学装置であって、前記単位回路の各々は、第1の端子及び第2の端子を含む駆動トランジスタと、第3の端子及び第4の端子を含み、前記駆動トランジスタのゲートに前記第3の端子が接続された補償トランジスタと、第5の端子及び第6の端子を含み、前記駆動トランジスタのゲート及び前記第3の端子に前記第5の端子が接続されたスイッチングトランジスタと、前記第1の端子に接続された電気光学素子と、前記補償トランジスタ及び前記スイッチングトランジスタを経由して流れる電流値に応じた電荷量を保持し、前記駆動トランジスタのゲートに一 The present invention includes a plurality of scanning lines, a plurality of data lines, the unit circuits arranged corresponding to respective intersections of the plurality of scanning lines and the plurality of data lines, a plurality of first power supply an electro-optical device comprising a line, each of the unit circuits includes a driving transistor including a first terminal and a second terminal comprises a third terminal and a fourth terminal, the gate of the driving transistor said third compensating transistor terminal connected to the includes a fifth terminal and a sixth terminal, and a switching transistor whose gate and said fifth terminal to the third terminal is connected to the driving transistor holds an electro-optical element connected to the first terminal, an amount of charge corresponding to a current value flowing through the compensating transistor and the switching transistor, one to the gate of the driving transistor が接続された容量素子とを含み、一連の単位回路に含まれるスイッチングトランジスタのゲートは一つの走査線に共通接続され、前記一連の単位回路における第4の端子は一つの第1の電源線に共通接続され、前記第1の電源線の各々を複数の電位に設定する、または、一つの第1の電源線と電源電位との切断・接続を制御する制御回路を備える。 There and a connected capacitor elements, the gate of the switching transistors included in the series of unit circuits are commonly connected to one scanning line, to the first power supply line of one fourth terminals in the series of unit circuits It is commonly connected, to set each of the first power supply line to a plurality of potentials, or a control circuit for controlling the cutting and connection of one of the first power supply line and the power supply potential. これによれば、単位回路内に設けられたすべての駆動トランジスタの閾値電圧を補償しつつ、従来のものと較べて使用するトランジスタが1個低減されるので、開口率を向上させて、表示品質の高くすることが可能となる。 According to this, while compensating the threshold voltage of all the driving transistors provided within the unit circuit, the transistors used in comparison with the conventional can be reduced one, increase the aperture ratio, the display quality it is possible to increase the. また、単位回路を構成するトランジスタの数を従来のものと較べて1個低減させることができるため、歩留まりを向上させることができる。 Further, since the number of transistors constituting the unit circuit can be reduced one compared with the conventional, it is possible to improve the yield.

この電気光学装置において、前記一連の単位回路における第2の端子は、一つの第2の電源線に共通接続されている。 In the electro-optical device, the second terminal of said series of unit circuits are commonly connected to one second power line. これによれば、表示品質の高くすることが可能となる。 According to this, it is possible to increase the display quality.

この電気光学装置において、前記補償トランジスタのゲートは、自己の第3の端子に接続されている。 In the electro-optical device, the gate of the compensating transistor is connected to a third terminal of the self. これによれば、補償トランジスタで生成された駆動トランジスタの閾値電圧とほぼ等しい電圧を同駆動トランジスタのゲートに確実に供給することができる。 According to this, a voltage approximately equal to the threshold voltage of the driving transistor generated in the compensating transistor can be reliably supplied to the gate of the driving transistor.

この電気光学装置において、前記電気光学素子は有機EL素子である。 In the electro-optical device, the electro-optic element is an organic EL element. これによれば、有機EL素子の輝度階調を精度良く制御することができる。 According to this, it is possible to accurately control the luminance gradation of the organic EL element. この電気光学装置において、前記走査線に沿って、同色の電気光学素子が配置されるようにした。 In the electro-optical device, along the scan lines, and as the same color of the electro-optical element is arranged. これによれば、開口率を更に向上させることができる。 According to this, it is possible to further improve the aperture ratio.

本発明は、第1の端子及び第2の端子を含む駆動トランジスタと、第3の端子及び第4の端子を含み、前記駆動トランジスタのゲートに前記第3の端子が接続された補償トランジスタと、第5の端子及び第6の端子を含み、前記駆動トランジスタのゲート及び前記第3の端子に前記第5の端子が接続されたスイッチングトランジスタと、前記駆動トランジスタのゲートに一端が接続された容量素子とを含む単位回路を複数備え、一連の単位回路における第4の端子は第1の電源線に共通接続された電子回路の駆動方法であって、前記一連の単位回路の第4の端子の各々を所定電位に電気的接続し、かつ、前記一連の単位回路に含まれるスイッチングトランジスタの各々をオン状態とすることにより、前記補償トランジスタを経由して流れる電 The present invention includes a driving transistor including a first terminal and a second terminal comprises a third terminal and a fourth terminal, and a compensating transistor having a third terminal to the gate of the driving transistor is connected, 5 includes a terminal and a sixth terminal of a switching transistor the fifth terminal to the gate and the third terminal of the driving transistor is connected, the capacitor element having one end to the gate of which is connected to the driving transistor a plurality of unit circuits including bets, the fourth terminal in the series of unit circuits to a commonly-connected driving method of the electronic circuit to the first power supply line, each of the fourth terminals of said series of unit circuits the electrically connected to a predetermined potential, and, by a respective on-state of the switching transistors contained in the series of unit circuits, electric flowing through the compensating transistor に応じた電荷量を容量素子に保持し、前記電荷量に応じた電圧を前記駆動トランジスタに印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、前記一連の単位回路の第4の端子の各々を前記所定電位から電気的に切り離すステップとを含む。 Held in the capacitor charge amount corresponding to the steps of applying a voltage corresponding to the charge amount to the drive transistor, for setting the conduction state between the first terminal and the second terminal and a step for disconnecting each of the fourth terminals of said series of unit circuits electrically from the predetermined potential. これによれば、駆動トランジスタの閾値電圧を補償して電子回路を駆動させることができる。 According to this, it is possible to drive the electronic circuit to compensate for the threshold voltage of the driving transistor.

本発明は、第1の端子及び第2の端子を含む駆動トランジスタと、第3の端子及び第4の端子を含み、前記駆動トランジスタのゲートに前記第3の端子が接続された補償トランジスタと、第5の端子及び第6の端子を含み、前記駆動トランジスタのゲート及び前記第3の端子に前記第5の端子が接続されたスイッチングトランジスタと、前記第1の端子に接続された電気光学素子と、前記駆動トランジスタのゲートに一端が接続された容量素子とを含む単位回路が、複数の走査線と複数のデータ線の各交差部に対応してそれぞれ配置され、一連の単位回路に含まれるスイッチングトランジスタのゲートが一つの走査線に共通接続され、前記一連の単位回路における第4の端子が一つの第1の電源線に共通接続された電気光学装置の駆動方法で The present invention includes a driving transistor including a first terminal and a second terminal comprises a third terminal and a fourth terminal, and a compensating transistor having a third terminal to the gate of the driving transistor is connected, includes a fifth terminal and a sixth terminal, and a switching transistor the fifth terminal to the gate and the third terminal of the driving transistor is connected, and the electro-optical element connected to the first terminal , switching unit circuit including a capacitive element having one end to the gate of the driving transistor is connected, is arranged in accordance with each intersection of the plurality of scanning lines and a plurality of data lines, it included in the series of unit circuits the gate of the transistor are commonly connected to one scanning line, the driving method of the commonly connected electro-optical device to the first power supply line of the fourth terminal is one in the series of unit circuits って、前記一連の単位回路の第4の端子の各々を所定電位に電気的接続し、かつ、前記一連の単位回路に含まれるスイッチングトランジスタのゲートにそれぞれ走査信号を供給しオン状態として、前記複数のデータ線の対応するデータ線と電気的に接続する期間に、前記補償トランジスタを経由して流れる電流の電流レベルに応じた電荷量を容量素子に保持し、前記電荷量に応じた電圧を前記第1のゲートに印加して、前記第1の端子と前記第2の端子との間の導通状態を設定するステップと、前記一連の単位回路の第4の端子の各々を前記所定電位から電気的に切り離すステップとを含む。 I, each of the fourth terminals of said series of unit circuits are electrically connected to a predetermined potential, and, as each supplied on state scan signal to the gate of the switching transistor included in the series of unit circuits, wherein the corresponding data line and a period for electrically connecting the plurality of data lines, hold the electric charge amount corresponding to the current level of the current flowing through the compensating transistor to the capacitor, the voltage corresponding to the charge amount is applied to the first gate, and setting a conduction state between the first terminal and the second terminal, each of the fourth terminals of said series of unit circuits from the predetermined potential and a step of electrically disconnecting. これによれば、駆動トランジスタの閾値電圧を補償して電気光学装置を駆動させることができる。 According to this, it is possible to drive the electro-optical device to compensate for the threshold voltage of the driving transistor.

本発明の電子機器は、上記電子回路または上記電気光学装置を実装しているので、回路内における駆動トランジスタの閾値電圧を補償することができる上、従来のものと較べて使用するトランジスタを1個低減することができるので、電子機器の歩留まりを向上させることができる。 Electronic device of the present invention, since the mounting the electronic circuit or the electro-optical device, one of the transistors used on can compensate for the threshold voltage of the driving transistor in the circuit, as compared with a conventional it can be reduced, thereby improving the yield of the electronic device.

以上説明したように本発明によれば、駆動トランジスタのバラツキの影響を受けにくくして、有機EL素子などのような電流型の被駆動素子に、目的とする電流を供給することが可能となる。 According to the present invention described above, and less susceptible to variations in the drive transistor, a current-type driven element such as an organic EL element, it is possible to supply a current of interest .

以下、本発明の実施形態について図面を参照して説明する。 It will be described below with reference to the accompanying drawings, embodiments of the present invention.
<第1実施形態> <First Embodiment>
まず、本発明の第1実施形態について説明する。 First, a description will be given of a first embodiment of the present invention. 図1は、第1実施形態に係る単位回路が適用される電気光学装置の構成を示す図である。 Figure 1 is a diagram showing a configuration of an electro-optical device unit circuit according to the first embodiment is applied. この図に示されるように、この電気光学装置においては、複数の走査線(S1、S2、S3、……、)および複数のデータ線(D1、D2、D3、……、)が互いに交差するように配設されるとともに、その交差の各々に、本実施形態に係る単位回路の一例である画素回路20がそれぞれマトリクス状に設けられている。 As shown in this figure, in this electro-optical device, a plurality of scan lines (S1, S2, S3, ......,) and a plurality of data lines (D1, D2, D3, ......,) cross each other while being arranged so as, at each of its intersections, the pixel circuits 20 are arranged in matrix, respectively, which is an example of a unit circuit according to this embodiment.

走査線駆動回路130は、走査線S1、S2、S3、……、に対し、所定のタイミングで選択電位Vselをそれぞれ印加する。 Scanning line drive circuit 130, the scanning lines S1, S2, S3, ......, to be respectively applied to the selection potential Vsel at a predetermined timing. データ線駆動回路140は、データ線D1、D2、D3、……、に対し、データ電流Idataを、それぞれデータ信号として供給する。 The data line driving circuit 140, the data lines D1, D2, D3, ......, to supply the data current Idata, as respective data signals.

なお、図1においては、後述する電源線Vが省略されている。 In FIG. 1, the power supply line V (to be described later) is omitted. また、この説明においては、画素回路20がマトリクス状に配列している部分を表示パネルと呼ぶこともある。 Further, in this description, also the pixel circuit 20 is referred to as a display panel portion are arranged in a matrix. 本実施形態においては、表示すべき画素の1つが、1つの画素回路20に対応しているが、1つの画素を複数のサブ画素によって表示する構成としても良い。 In the present embodiment, one pixel to be displayed, but corresponds to one pixel circuit 20 may be configured to display one pixel by a plurality of sub-pixels.

図2(a)は、本実施形態に係る単位回路としての画素回路20の詳細な構成を示す回路図である。 Figure 2 (a) is a circuit diagram showing a detailed configuration of the pixel circuit 20 as a unit circuit according to this embodiment. なお、この図における画素回路は、一般的な走査線Sとデータ線Dとの交差に対応するものの1つである。 The pixel circuit in this figure is one of those corresponding to the intersection between the common scan line S and the data line D.

この図において、被駆動素子Lは、例えば、電流駆動される有機EL素子であり、この図ではダイオードとして表記している。 In this figure, the driven element L is, for example, an organic EL element which is current driven, in this figure are denoted as a diode. この単位回路は、被駆動素子Lのほかに、駆動トランジスタTr1、スイッチングトランジスタTr2(第2のスイッチングトランジスタ)、スイッチングトランジスタTr3(第1のスイッチングトランジスタ)、補償トランジスタTr4、電荷を蓄積する容量素子Cを含んでいる。 The unit circuit, in addition to the driven element L, a driving transistors Tr1, a switching transistor Tr2 (second switching transistor), a switching transistor Tr3 (first switching transistor), the compensating transistor Tr4, the capacitor C for storing charge It contains. このうち、駆動トランジスタTr1、補償トランジスタTr4は、いずれも経時劣化の少ないpチャネル型の薄膜トランジスタ(Thin Film Transistor:TFT)であり、スイッチングトランジスタTr2、Tr3はnチャネル型のTFTである。 Among them, the driving transistors Tr1, the compensating transistor Tr4 are both less p-channel type of deterioration over time the thin film transistor: a (Thin Film Transistor TFT), a switching transistor Tr2, Tr3 are n-channel of the TFT.

なお、各トランジスタにpチャネル型もしくはnチャネル型のいずれの導電型を用いるかの選択は、ここで示したものに限られる訳ではない。 The selection of use of either conductivity type of each transistor in the p-channel type or n-channel type, not limited to those shown here. また、スイッチングトランジスタTr2、Tr3導電型(nチャネル型であるか、pチャネル型であるか)については互いに異なっていてもよい。 Further, (or an n-channel type, either p-channel type) switching transistors Tr2, Tr3 conductivity type may be different from each other for. ただし、スイッチングトランジスタTr2、Tr3との導電型を互いに異ならせる場合には、走査線Sにくわえて、これとは排他的な論理レベルをとる走査線を別途設けて、pチャネル型をとるスイッチングトランジスタのゲートを接続する必要がある。 However, when varying the conductivity types of the switching transistors Tr2, Tr3 each other, in addition to the scan line S, provided separately scanning line to take exclusive logic level to this, the switching transistor to take p-channel type it is necessary to connect the gate.

被駆動素子Lの一端は、図示しない正孔注入用電極を介して駆動トランジスタTr1のドレインに接続される一方、被駆動素子Lの他端は陰極Eに接続されている。 One end of the driven element L is, while being connected to the drain of the driving transistor Tr1 via a hole injection electrode (not shown), the other end of the driven element L is connected to the cathode E.

また、駆動トランジスタTr1のソースは電源線Vに接続される一方、そのゲートは、容量素子Cの一端と、スイッチングトランジスタTr3のドレインと、トランジスタTr4のドレインとにそれぞれ接続されている。 Also, one source of the driving transistor Tr1 is connected to the power supply line V, the gate and one end of the capacitor C, a drain of the switching transistor Tr3, are connected to the drain of the transistor Tr4. 容量素子Cの他端は電源線Vに接続されている。 The other end of the capacitor C is connected to the power supply line V.

補償トランジスタTr4のドレインは自己のゲートに接続されている。 The drain of the compensating transistor Tr4 is connected to its own gate. したがって、補償トランジスタTr4はダイオード接続となっている。 Therefore, the compensating transistor Tr4 is diode-connected.

なお、補償トランジスタTr4のドレインとゲートとは、容量素子Cの一端(駆動トランジスタTr1のゲート、スイッチングトランジスタTr3のドレイン)に接続され、また、補償トランジスタTr4のソースは、スイッチングトランジスタTr2のソースに接続されている。 Note that the drain and the gate of the compensating transistor Tr4, the one end of the capacitor C (the drive transistor Tr1 gate, the drain of the switching transistor Tr3) is connected to, and the source of the compensating transistor Tr4 is connected to the source of the switching transistor Tr2 It is. スイッチングトランジスタTr2のドレインは電源線Vに接続されている。 The drain of the switching transistor Tr2 is connected to the power supply line V. スイッチングトランジスタTr3のソースはデータ線Dに接続され、スイッチングトランジスタTr2、Tr3のゲートは、それぞれ走査線Sに接続されている。 The source of the switching transistor Tr3 is connected to a data line D, the gates of the switching transistors Tr2, Tr3 are each connected to the scanning line S.

つぎに、図2(a)の単位回路の動作について説明する。 Next, the operation of the unit circuit of FIG. 2 (a). スイッチングトランジスタTr2、Tr3は、走査線Sを介して各ゲートに印加される選択電位Vselによりオン・オフ制御される。 The switching transistors Tr2, Tr3 is turned on and off controlled by a selection potential Vsel applied via the scanning line S to the gate. ここで本実施形態において、スイッチングトランジスタTr2、Tr3は、ともにnチャネル型であるため、選択電位Vselがハイレベルのときにそれぞれオンとなる。 In the present embodiment where the switching transistors Tr2, Tr3 are the both n-channel type, the selection potential Vsel becomes respectively turned on when the high level. スイッチングトランジスタTr2、Tr3がオンの状態のときにデータ線Dを介してデータ電流Idataが供給されると、補償トランジスタTr4のゲートとソースの電位が等しくなるので、補償トランジスタTr4では、 When the switching transistor Tr2, Tr3 is data current Idata is supplied via the data line D when turned on, the potential of the gate and the source of the compensating transistor Tr4 become equal, the compensating transistor Tr4,
Vgs(ゲートとソースの電位差)=Vds(ドレインとソースの電位差) Vgs (potential difference between the gate and the source) = Vds (a potential difference between the drain and the source)
となり、この状態に対応した電荷が容量素子Cに蓄電され、これにより容量素子Cの端子間電圧が駆動トランジスタTr1のゲートに印加される。 Next, the charge corresponding to this state is accumulated in the capacitor C, thereby the terminal voltage of the capacitor C is applied to the gate of the driving transistor Tr1. すなわち、データ線Dから供給されるデータ電流Idataの量により駆動トランジスタTr1のゲート電圧が制御され、これにより駆動トランジスタTr1のドレイン・ソース間における電流量が制御され、被駆動素子Lを流れる電流Idsの値が制御されることになる。 That is, the amount by the gate voltage of the driving transistor Tr1 of the data current Idata supplied from the data line D are controlled, thereby a current amount between the drain and the source of the driving transistor Tr1 is controlled, a current flows through the driven element L Ids so that the value is controlled.

上記回路において、駆動トランジスタTr1と補償トランジスタTr4とは、いわゆるカレント・ミラー回路を構成しており、駆動トランジスタTr1のドレイン・ソース間における電流Idsの値、すなわち、被駆動素子Lに供給される電流の値は、補償トランジスタTr4のドレイン・ソース間における電流量に比例する。 In the above circuit, the driving transistor Tr1 and the compensating transistor Tr4 constitute a so-called current mirror circuit, the value of the current Ids between the drain and the source of the driving transistor Tr1, that is, the current supplied to the driven element L value is proportional to the amount of current between the drain and the source of the compensating transistor Tr4.

また、駆動トランジスタTr1のドレイン・ソース間における電流Idsと、補償トランジスタTr4のドレイン・ソース間を流れるデータ電流Idataとの比は、駆動トランジスタTr1と補償トランジスタTr4との特性により定まる。 Further, the current Ids between the drain and the source of the driving transistor Tr1, the ratio of the data current Idata flowing between the drain and the source of the compensating transistor Tr4 is determined by the characteristics of the driving transistor Tr1 and the compensating transistor Tr4. したがって、駆動トランジスタTr1と補償トランジスタTr4との特性の一つである利得係数(トランジスタのゲートおよびソースに一定の電圧を印加したときにそのトランジスタに流れる電流量)を一致させておくことで、駆動トランジスタTr1に流れる電流Idsと、補償トランジスタTr4を流れるデータ電流Idataとを一致させることができる。 Therefore, by to maintain consistency (the amount of current flowing through the transistor when a constant voltage is applied to the gate and source of the transistor) is one gain factor of the characteristics of the driving transistor Tr1 and the compensating transistor Tr4, the drive can be matched and the current Ids flowing through the transistors Tr1, the data current Idata flowing through the compensating transistor Tr4. 特に、本実施形態では、補償トランジスタTr4のドレインは駆動トランジスタTr1のゲートに直接接続されているので、補償トランジスタTr4を通過するデータ電流Idataが、駆動トランジスタによって制御される電流Idsに直接反映されて、両者の一致性を高めることができる。 In particular, in the present embodiment, the drain of the compensating transistor Tr4 because it is connected directly to the gate of the driving transistors Tr1, the compensating transistor the data current Idata passing through Tr4 is, is directly reflected in the current Ids controlled by the driving transistor , it is possible to increase both the consistency.

このため、駆動トランジスタTr1と補償トランジスタTr4との利得係数を一致するように表示パネルを構成すれば、たとえ表示パネルの画素ごとに形成されている駆動トランジスタTr1にバラツキが発生しても、表示パネルの各画素に含まれる被駆動素子Lに同じ大きさの電流Idsを供給することができる。 Therefore, if constituting the display panel to match the gain coefficients of the driving transistor Tr1 and the compensating transistor Tr4, even variation occurs in the driving transistor Tr1 which is even formed in each pixel of the display panel, the display panel it is possible to supply a current Ids of the same magnitude to the driven element L contained in each pixel of. よって、駆動トランジスタTr1の特性バラツキに起因する輝度むらを抑えることができる。 Therefore, it is possible to suppress the luminance nonuniformity caused by variations in the characteristics of the driving transistor Tr1.

よく知られているように、被駆動素子Lを含む表示パネルの製造プロセスにおいて、近接するトランジスタの特性を互いに一致させることは容易である。 As is well known, in the manufacturing process of a display panel including a driven element L, and it is easy to match the characteristics of transistors in proximity to each other. 上述したように本実施形態では、補償トランジスタTr4のドレインは駆動トランジスタTr1のゲートに直接接続されてほどに近接している。 In the present embodiment as described above, the drain of the compensating transistor Tr4 are close enough directly connected to the gate of the driving transistor Tr1. このため、同一の画素回路において、駆動トランジスタTr1と補償トランジスタTr4との利得係数を一致するように構成することは、困難なことではなく、したがって、輝度むらの少ない表示パネルを製造することは、比較的容易である。 Therefore, in the same pixel circuit, it is configured to match the gain coefficients of the driving transistor Tr1 and the compensating transistor Tr4 may not be difficult, therefore, possible to manufacture a small display panel luminance unevenness, it is relatively easy.

また、本実施形態では、データ線駆動回路140により供給されるデータ電流Idataに応じて駆動トランジスタTr1のゲート電圧が設定されるが、駆動トランジスタTr1と補償トランジスタTr4とがいわゆるカレント・ミラー回路を構成しているので、温度変化などによる駆動トランジスタTr1のドレイン・ソース間における電流Idsの変動が抑制されて、安定化が図られることにもなる。 Further, in the present embodiment, constituting the driving gate voltage of the transistor Tr1 but is set, the drive transistor Tr1 and the compensating transistor Tr4 is called a current mirror circuit in response to the data current Idata supplied by the data line driving circuit 140 since it has to, variation of the current Ids between the drain and the source of the driving transistor Tr1 due to the temperature change is suppressed, even so that stabilization is achieved.

図2(a)の回路では、補償トランジスタTr4を、スイッチングトランジスタTr2と、スイッチングトランジスタTr3との間に介在させているが、図2(b)に示すように、スイッチングトランジスタTr2と電源線Vとの間に介在させるようにしてもよい。 In the circuit of FIG. 2 (a), a compensating transistor Tr4, the switching transistor Tr2, but is interposed between the switching transistor Tr3, as shown in FIG. 2 (b), and the power supply line V switching transistor Tr2 it may be interposed between the. なお、この回路においても駆動トランジスタTr1のドレイン・ソース間電流Idsが、補償トランジスタTr4を流れるデータ電流Idataにより定まることは、図2(a)に示される回路と同様である。 The drain-source current Ids also the driving transistor Tr1 in this circuit, it is determined by the data current Idata flowing through the compensating transistor Tr4 are the same as the circuit shown in FIG. 2 (a).

図3は、図2(a)に示した単位回路の動作を説明するためのタイミングチャートである。 Figure 3 is a timing chart for explaining the operation of the unit circuit shown in FIG. 2 (a).

まず、走査線駆動回路130が走査線Sに供給する選択電位Vselをハイレベルにする一方、データ線駆動回路140がデータ線Dにデータ電流Idataを供給する。 First, while the scanning line driving circuit 130 to the high level selection potential Vsel to be supplied to the scan line S, and supplies the data current Idata data line driving circuit 140 to the data lines D.

選択電位Vselがハイレベルになると、スイッチングトランジスタTr2、Tr3がともにオン状態になるので、データ電流Idataは、電源線V、スイッチングトランジスタTr2、補償トランジスタTr4、スイッチングトランジスタTr3、およびデータ線Dという経路にて流れる。 If the selection potential Vsel becomes high level, the switching transistors Tr2, Tr3 is both turned on, the data current Idata, the power supply line V, the switching transistor Tr2, the compensating transistor Tr4, the path of the switching transistor Tr3, and the data lines D flowing Te.

このデータ電流Idataに応じて、駆動トランジスタTr1のゲート電圧が定められて、該ゲート電圧に応じた電流Idsが電源線Vより供給されて被駆動素子Lが発光するとともに、該ゲート電圧は、容量素子Cによって保持される。 In response to the data current Idata, stipulated gate voltage of the driving transistor Tr1, with the driven element L emits light current Ids corresponding to the gate voltage is supplied from the power supply line V, the gate voltage, the capacity It is held by the element C. したがって、選択電位Vselがローレベルになって、スイッチングトランジスタTr2、Tr3がともにオフ状態になっても、保持されたゲート電圧に応じた電流Idsが被駆動素子Lに流れ続けるので、被駆動素子Lの発光状態は、次回選択電位Vselが再びハイレベルになるまで、維持されることとなる。 Therefore, selection potential Vsel becomes low level, even if the switching transistor Tr2, Tr3 is turned both turned off, the current Ids corresponding to the held gate voltage continues to flow through the driven element L, a driven element L emission state of, until the next selection potential Vsel becomes high again, will be maintained.

ところで、カレント・ミラー回路を構成している駆動トランジスタTr1と補償トランジスタTr4との利得係数は、上述したようにこれを一致させる場合に限られず、この単位回路が適用される表示パネルのサイズや走査周波数等の種々の要求に応じて適宜設定することができる。 However, the gain coefficients of the driving transistor Tr1 which constitute a current mirror circuit and the compensating transistor Tr4 is not limited to the case to match this, as described above, the size and the scanning of the display panel which this unit circuit is applied it can be appropriately set according to various requirements such as the frequency.

例えば、補償トランジスタTr4の利得係数を、駆動トランジスタTr1の利得係数よりも大きくした構成としても良い。 For example, the gain coefficient of the compensating transistor Tr4, may be configured to be larger than the gain coefficient of the driving transistor Tr1. このような構成によれば、補償トランジスタTr4に流れる電流Idataが、駆動トランジスタTr1に流れる電流Idsよりも大きくなるので、容量素子Cにおいて電荷蓄積に要する時間を短縮化することができる。 According to such a configuration, the current Idata flowing through the compensating transistor Tr4 is, becomes larger than the current Ids flowing through the driving transistors Tr1, it is possible to shorten the time required for charge storage in the capacitive element C. このため、表示パネルの画素数の増大や大サイズ化に伴って要求される走査周波数の高周波数化に対処することが可能となる。 Therefore, it is possible to cope with higher frequency of the scanning frequency required with an increase or a large size of the number of pixels of the display panel.

これとは逆に、補償トランジスタTr4の利得係数を、駆動トランジスタTr1の利得係数よりも小さくした構成としても良い。 Conversely, the gain factor of the compensation transistor Tr4, may be configured to be smaller than the gain coefficient of the driving transistor Tr1. この構成によれば、補償トランジスタTr4によるデータ電流Idataが、駆動トランジスタTr1による電流Idsよりも小さくなるので、容量素子Cにおける電荷蓄積の際に消費される電力を抑えることができる。 According to this configuration, the data current Idata by the compensating transistor Tr4 is lower than with the current Ids by the driving transistors Tr1, it is possible to suppress the power consumed in the charge accumulation in the capacitor element C.

また、図2(a)または図2(b)において、同一行の画素回路20におけるスイッチングトランジスタTr2、Tr3のゲートは、互いに同一の走査線Sに接続された構成となっていた。 Further, in FIG. 2 (a) or FIG. 2 (b), the gate of the switching transistor Tr2, Tr3 in the pixel circuit 20 in the same row has been a configuration that is connected to the same scanning line S together. この構成に限られず、走査線Sとは異なる走査線を設けて、すなわち、1行につき2本の走査線を設けて、スイッチングトランジスタTr2、Tr3のゲートが互いに異なる走査線Sに接続された構成としても良い。 It is not limited to this configuration, by providing a different scan line and the scan line S, i.e., provided with two scanning lines per line, configuration in which the gate of the switching transistor Tr2, Tr3 are connected to different scanning lines S from each other it may be. ここで、両構成を比較すると、前者に係る構成(1行の画素回路20につき1本の走査線を有する構成)の方が、後者に係る構成(1行の画素回路20につき2本の走査線を有する構成)と比較して、配線に要する領域が少なくて済むので、有効光学面積を確保することによる開口率の向上が容易となる。 Here, comparing both configurations, towards the configuration (configuration with one scan line per row of pixel circuits 20) of the former, the configuration according to the latter (two scanning per row of pixel circuits 20 in comparison with a structure) having a linear, because only a small area required for the wiring, enhancing the aperture ratio is facilitated by ensuring the effective optical area.

次に、上記画素回路20における製造プロセスについて、TFTおよび画素の製造プロセスについて説明する。 Next, the manufacturing process in the pixel circuit 20, a description will be given of a manufacturing process of the TFT and the pixel.

まず、ガラス基板1上に、SiH 4を用いたPECVDや、Si 26を用いたLPCVDにより、アモルファスシリコンを形成するとともに、該アモルファスシリコンを、エキシマレーザー等のレーザー照射や、固相成長によって多結晶化させて、多結晶シリコン層2を形成する(図4(a)参照)。 First, on a glass substrate 1, PECVD and using SiH 4, by LPCVD using Si 2 H 6, thereby forming an amorphous silicon, the amorphous silicon by laser irradiation or solid phase growth such as an excimer laser by multi-crystallized to form a polycrystalline silicon layer 2 (see Figure 4 (a)).

多結晶シリコン層2をパターニングして、ゲート絶縁膜3を形成した後、さらにゲート4を形成する(図4(b)参照)。 The polycrystalline silicon layer 2 is patterned after forming the gate insulating film 3 is further formed a gate 4 (see Figure 4 (b)).

続いて、リンやボロンなどの不純物を、ゲート4をマスクとして用いて自己整合的に多結晶シリコン層2に打ち込み、トランジスタ5a、5bを形成する。 Subsequently, an impurity such as phosphorus or boron, a self-alignment manner implanted into the polycrystalline silicon layer 2 by using the gate 4 as a mask, to form the transistors 5a, 5b. なお、ここではトランジスタ5a、5bの導電型は、それぞれp型、n型である。 Here, the transistors 5a, 5b conductivity type is, p-type, respectively, an n-type. 第1層間絶縁膜6を形成した後、コンタクトホールを開孔し、さらに、ソースおよびドレイン7を形成する(図4(c)参照)。 After forming the first interlayer insulating film 6, contact holes are opening, further forming a source and a drain 7 (see FIG. 4 (c)).

そして、第2層間絶縁膜8を形成した後、コンタクトホールを開孔し、さらにITO(Indium Tin Oxide)からなる画素電極9を形成する(図4(d)参照)。 Then, after forming the second interlayer insulating film 8, a contact hole is opening, further to form the pixel electrode 9 made of ITO (Indium Tin Oxide) (see FIG. 4 (d)).

このように形成された第2層間絶縁膜8および画素電極9を覆うように、密着層10を形成し、発光領域に対応して開口部を形成する。 So as to cover the second interlayer insulating film 8 and the pixel electrode 9 thus formed, an adhesion layer 10, corresponding to the light emitting region to form an opening. さらに、層間層11を形成して、同じく発光領域に対応して開口部を形成する(図5(a)参照)。 Further, an interlayer layer 11, likewise corresponding to the light emitting region to form an opening (see Figure 5 (a)).

つぎに、酸素プラズマやCF 4プラズマなどのプラズマ処理によって、基板表面の濡れ性を制御する。 Next, by a plasma treatment such as oxygen plasma and CF 4 plasma, controlling the wettability of the substrate surface. その後、正孔注入層12および発光層13を、それぞれ液相プロセスや真空プロセスにより形成する。 Thereafter, the hole injection layer 12 and the light-emitting layer 13, formed by the respective liquid-phase process and a vacuum process. なお、液相プロセスには、スピンコートや、スキージ塗り、インクジェットプロセスなどが挙げられ、また、真空プロセスには、スパッタリングや、蒸着などが挙げられる。 Note that the liquid phase process, or a spin coating, squeegee coating, ink-jet processes and the like, also, the vacuum process, or sputtering, and the like evaporation. さらに、アルミニウムなどの金属を含んだ陰極14を形成する。 Further, a cathode 14 containing metal such as aluminum. 最後に、封止層15を形成し、有機EL素子を完成させる(図5(b)参照)。 Finally, to form a sealing layer 15, thereby completing the organic EL element (see Figure 5 (b)).

ここで、密着層10の役割は、基板と層間層11との密着性を向上し、また、正確な発光面積を得ることにある。 Here, the role of adhesion layer 10, to improve the adhesion between the substrate and the interlayer layer 11, also is to obtain an accurate light-emitting area. また、層間層11の役割は、ゲート4やソース、ドレイン7から陰極14を遠ざけて寄生容量を低減すること、液相プロセスで正孔注入層12や発光層13を形成する際に、表面の濡れ性を制御して正確なパターニングができるようにすることとにある。 Also, the role of the interlayer layer 11, the gate 4 and the source, drain 7 away the cathode 14 to reduce the parasitic capacitance, when forming the hole injection layer 12 and luminescent layer 13 in the liquid phase process, the surface of the by controlling the wettability in and to allow accurate patterning. なお、発光層13の上に電子輸送層(図示しない)を設けてもよい。 The electron transport layer (not shown) may be provided on the light-emitting layer 13.
<第2実施形態> <Second Embodiment>
上述した第1実施形態では、例えば、駆動トランジスタTr1と補償トランジスタTr4との利得係数が同じとなるように形成することによって、駆動トランジスタTr1のドレイン・ソース間における電流Idsを、補償トランジスタTr4のドレイン・ソース間を流れるデータ電流Idataに一致させることができた。 In the first embodiment described above, for example, by the gain factor of the driving transistor Tr1 and the compensating transistor Tr4 are formed to have the same, the current Ids between the drain and the source of the driving transistor Tr1, the drain of the compensating transistor Tr4 between source was able to match the data current Idata flowing through. このため、駆動トランジスタTr1に特性バラツキが発生しても、各画素にわたって被駆動素子Lに同じ大きさの電流Idsを供給することができ、駆動トランジスタの特性バラツキに起因する輝度むらを抑えることが可能となった。 Therefore, even when characteristic variation occurs in the driving transistors Tr1, can supply a current Ids of the same magnitude to the driven element L over each pixel, it is possible to suppress the luminance nonuniformity caused by variations in the characteristics of the driving transistor It has become possible.

しかしながら、第1実施形態では、図2(a)または図2(b)から明らかなように、1つの画素において計4個のトランジスタが必要である。 However, in the first embodiment, as apparent from FIGS. 2 (a) or FIG. 2 (b), requires a total of four transistors in one pixel. このため、表示パネルとしてみた場合、トランジスタの数の分だけ、歩留まりの低下や、開口率の低下を招きやすい。 For this reason, when viewed as a display panel, by an amount corresponding to the number of transistors, a decrease in yield, tends to lead to a reduction in the aperture ratio.

そこで、駆動トランジスタTr1の特性バラツキに起因する輝度むらを抑えた上で、1つの画素において必要となるトランジスタの個数を減少させた第2実施形態について説明することにする。 Therefore, while suppressing the luminance unevenness due to variations in the characteristics of the driving transistors Tr1, it will be described a second embodiment with a reduced number of transistors required in one pixel.

図6は、第2実施形態に係る単位回路が適用される有機ELディスプレイの構成を示すブロック図である。 Figure 6 is a block diagram showing a structure of an organic EL display unit circuit according to the second embodiment is applied.

この図に示されるように、有機ELディスプレイ100は、信号生成回路110、表示パネル部120、走査線駆動回路130、データ線駆動回路140および電源線制御回路150を備えている。 As shown in this figure, the organic EL display 100 includes a signal generation circuit 110, a display panel unit 120, the scanning line drive circuit 130, the data line driving circuit 140 and the power line control circuit 150.

有機ELディスプレイ100における信号生成回路110、走査線駆動回路130、データ線駆動回路140および電源線制御回路150は、それぞれが独立した電子部品によって構成されていてもよい。 Signal generating circuit 110 in the organic EL display 100, the scanning line driving circuit 130, the data line driving circuit 140 and the power line control circuit 150 may be constituted by an electronic component, each independent. 例えば、信号生成回路110、走査線駆動回路130、データ線駆動回路140および電源線制御回路150が、各々1チップの半導体集積回路装置によって構成されていてもよい。 For example, the signal generating circuit 110, the scanning line driving circuit 130, the data line driving circuit 140 and the power line control circuit 150 may be constituted by each one-chip semiconductor integrated circuit device. また、信号生成回路110、走査線駆動回路130、データ線駆動回路140および電源線制御回路150の全部若しくは一部がプログラマブルなICチップで構成され、その機能が当該ICチップに書き込まれたプログラムによってソフトウェア的に実現されてもよい。 The signal generating circuit 110, the scanning line driver circuit 130, all or part of the data line driving circuit 140 and the power line control circuit 150 is constituted by a programmable IC chip, the program whose function is written to the IC chip it may be realized in software.

信号生成回路110は、図示しない外部装置からの画像データに基づいて、表示パネル部120に画像を表示させるための走査制御信号およびデータ制御信号を作成する。 Signal generating circuit 110, based on image data from an external device (not shown), to create a scan control signal and a data control signal for displaying an image on the display panel unit 120. そして、信号生成回路110は、前記走査制御信号を走査線駆動回路130に出力するとともに、前記データ制御信号をデータ線駆動回路140に出力する。 The signal generating circuit 110, and outputs the scanning control signal to the scanning line driving circuit 130, and outputs the data control signal to the data line driving circuit 140. さらに、信号生成回路110は、電源線制御回路150に対してタイミング制御信号を出力する。 Further, the signal generating circuit 110 outputs a timing control signal to the power-line control circuit 150.

図7は、表示パネル部120およびデータ線駆動回路140の内部構成を示す図である。 Figure 7 is a diagram showing the internal configuration of the display panel unit 120 and the data line driving circuit 140. この図に示されるように、表示パネル部120は、列方向に沿って延びるM本のデータ線Xm(m=1〜M;mは整数)と、行方向に沿って延びるN本の走査線Yn(n=1〜N;nは整数)との交差部に対応する位置に単位回路としての画素回路200をそれぞれ有している。 As shown in this figure, the display panel 120, extends along the column direction M data lines Xm; and (m = 1 to M m is an integer), N number of scanning lines extending along the row direction Yn (n = 1~N; n is an integer) each have a pixel circuit 200 as a unit circuit at a position corresponding to the intersection of the. つまり、各画素回路200は、列方向に沿って延びるデータ線Xmと、行方向に沿って延びる走査線Ynとにそれぞれ接続されることによってマトリクス状に配列して、電子回路を構成している。 That is, each pixel circuit 200, a data line Xm extending along the column direction, and arranged in a matrix by being connected to the scanning line Yn extending along the row direction to constitute an electronic circuit .

また、行毎に、それぞれ行方向(走査線の延設方向)に沿って第1の電源線L1と第2の電源線L2とが設けられている。 Further, for each row, respectively a first power source line L1 along the row direction (extending direction of the scan lines) and a second power line L2 are provided.

画素回路200は、第1実施形態の被駆動素子Lと同様な有機EL素子210を含む。 The pixel circuit 200 includes the same organic EL element 210 and driven element L of the first embodiment. 1行分の画素回路200は、当該行に対応する第1の電源線L1および第2の電源線L2に接続されている。 Pixel circuits 200 for one row is connected to the first power line L1 and the second power line L2 corresponding to the row. すなわち、1行分の画素回路200は、第1の電源線L1および第2の電源線L2を互いに共用している。 That is, the pixel circuit 200 for one row is the first power line L1 and the second power line L2 shared with each other.

ここで、各行における第1の電源線L1は、それぞれトランジスタQを介して間接的に電圧供給線VLに接続されているが、各行における第2の電源線L2は、それぞれ直接的に電圧供給線VLに接続されて、画素回路200に、駆動電圧Vddを供給する構成となっている。 Here, the first power line L1 in each row is respectively connected indirectly to the voltage supply line VL via a transistor Q, the second power line L2 in each row is directly the voltage supply lines, respectively It is connected to VL, in the pixel circuit 200, and is configured and supplies a driving voltage Vdd.

走査線駆動回路130は、信号生成回路110から出力される走査制御信号に応じて、複数の走査線Ynのうち順番に1本ずつ走査線を選択するとともに、選択した走査線に対し、その選択を示す走査信号を供給する。 Scanning line drive circuit 130 in response to the scanning control signal output from the signal generating circuit 110, as well as select one by scanning lines in the order of the plurality of scanning lines Yn, to the selected scanning line, the selection the supply scanning signals indicative.

データ線駆動回路140は、データ線の1本毎にラインドライバ230を備え、1つのラインドライバ230は、それに対応するデータ線の一端に接続されている。 The data line driving circuit 140 includes a line driver 230 for each data line, one line driver 230 is connected to one end of the data line corresponding thereto. ここで、ラインドライバ230は、信号生成回路110から出力されたデータ制御信号に基づいて、データ電流Idataを生成し、対応するデータ線に供給する。 Here, the line driver 230, based on data output control signal from the signal generating circuit 110 generates data current Idata, and supplies the corresponding data line.

一般的に言えば、m列目のラインドライバ230は、n行目の走査線Ynが選択されたときに、n行m列に位置する画素回路200に含まれる有機EL素子210の輝度を指示するデータ電流Idataをm列目のデータ線Xmに供給する。 Generally speaking, m-th column of the line driver 230, when the n-th scanning line Yn is selected, specifying the brightness of the organic EL element 210 included in the pixel circuits 200 located n rows and m columns supplying a data current Idata to the data line Xm of the m-th column.

なお、画素回路200では、後述するように、対応するデータ線に供給されるデータ電流Idataに応じて内部状態が設定されると、該内部状態に応じて有機EL素子210に供給される駆動電流Idsが制御される構成となっている。 In the pixel circuit 200, as will be described later, when the internal state is set according to the corresponding data current Idata supplied to the data line, the driving current supplied to the organic EL device 210 according to the internal state Ids are and controlled.

電源線制御回路150は、行毎に設けられる電源線制御線Fに電源線制御信号をそれぞれ供給して、各行のトランジスタQのオン・オフを制御する。 Power-line control circuit 150 supplies each power line control signal to the power-line control line F provided for each row, and controls the on-off of each row of the transistor Q. 詳細には、電源線制御回路150は、信号生成回路110から出力される走査制御信号に基づき、ある行の電源線制御信号について、当該行の走査線の選択を示す走査信号と完全に一致するように生成して、または、その選択状態が時間的に一部重複するように生成して、当該行に対応する電源線制御線Fに供給する。 Specifically, the power-line control circuit 150, based on the scanning control signal output from the signal generating circuit 110, the power supply line control signal for a row entirely consistent with the scanning signal indicating the selection of the row scan line generated and so, or supplies the selected state is generated so as to temporally partially overlap, the power-line control line F corresponding to the row.

図8は、第2実施形態に係る単位回路としての画素回路200の詳細な構成を示す回路図である。 Figure 8 is a circuit diagram showing a detailed configuration of the pixel circuit 200 as a unit circuit according to the second embodiment. この図においては、各画素回路200のうち、n行目の走査線Ynとm列目のデータ線Xmとの交差に対応するものが例示されている。 In this figure, among the pixel circuits 200, which corresponds to the intersection of the n-th scanning line Yn and m-th data line Xm is illustrated.

図8に示されるように、画素回路200は、3つのトランジスタと1つの容量素子とを含んでいる。 As shown in FIG. 8, the pixel circuit 200 includes three transistors and one capacitor element. 詳細には、画素回路200は、駆動トランジスタTrd、補償トランジスタTrc、スイッチングトランジスタTrsおよび容量素子としての保持用キャパシタC1を含んでいる。 In detail, the pixel circuit 200, the driving transistor Trd, the compensating transistor Trc, includes a holding capacitor C1 as a switching transistor Trs and the capacitor.

なお、本実施形態では、駆動トランジスタTrdおよび補償トランジスタTrcの導電型は、それぞれ、p型(pチャネル)であり、スイッチングトランジスタTrsの導電型は、n型(nチャネル)であるが、これらの導電型の選択については、ここで示したものに限られない。 In the present embodiment, the drive transistor Trd and the conductivity type of the compensating transistor Trc, respectively, a p-type (p-channel), the conductivity type of the switching transistor Trs is n-type (n channel), these the selection of the conductivity type is not limited to those shown here. また、画素回路200に含まれるトランジスタは、通常、TFT(薄膜トランジスタ)で形成される。 The transistor included in the pixel circuit 200 is usually formed by a TFT (thin-film transistor).

駆動トランジスタTrdのドレイン(第1の端子)は、有機EL素子210の陽極に接続されている。 The drain of the drive transistor Trd (first terminal) is connected to the anode of the organic EL element 210. 有機EL素子210の陰極は接地されている。 Cathode of the organic EL element 210 is grounded. 駆動トランジスタTrdのソース(第2の端子)は、第2の電源線L2に接続されている。 The source of the driving transistor Trd (second terminal) is connected to the second power line L2. 第2の電源線L2は、表示パネル部120の右端側に設けられた電圧供給線VLに接続されている。 The second power line L2 is connected to a voltage supply line VL provided on the right end of the display panel unit 120. 駆動トランジスタTrdのゲート(第1のゲート)は、ノードNに接続されている。 The gate of the drive transistor Trd (first gate) is connected to the node N. なお、ノードNとは、駆動トランジスタTrdのゲートと、保持用キャパシタC1の一端と、スイッチングトランジスタTrsのドレインと、補償トランジスタTrcのドレインとの接続点である。 Note that the node N, and a gate of the driving transistor Trd, one end of the holding capacitor C1, which is the connection point of the drain of the switching transistor Trs, and the drain of the compensating transistor Trc. 保持用キャパシタC1の他端は、駆動トランジスタTrdのソース、すなわち、第2の電源線L2に接続されている。 The other end of the holding capacitor C1, the source of the driving transistor Trd, that is, is connected to the second power line L2.

スイッチングトランジスタTrsのドレイン(第6の端子)は、データ線Xmと接続され、そのドレイン(第5の端子)は、ノードNに接続されている。 The drain of the switching transistor Trs (sixth terminal) of is connected to the data line Xm, and the drain (fifth terminal) is connected to the node N. また、スイッチングトランジスタTrsのゲートは、走査線Ynに接続されている。 The gate of the switching transistor Trs is connected to the scanning line Yn. したがって、走査線Ynに、当該走査線Ynが選択されたことを示す走査信号が供給されると(ハイレベルになると)、スイッチングトランジスタTrsは導通状態となる。 Therefore, the scanning line Yn, a scanning signal indicating that the scanning line Yn is selected is supplied (becomes a high level), the switching transistor Trs is turned on.

ノードNには、補償トランジスタTrcのドレイン(第3の端子)のみならず、そのゲートも接続されている。 The node N is not only a drain of the compensating transistor Trc (third terminal), its gate is also connected. また、補償トランジスタTrcのソース(第4の端子)は、第1の電源線L1に接続されている。 The source of the compensating transistor Trc (fourth terminal) is connected to the first power supply line L1. したがって、補償トランジスタTrcは、第1の電源線L1からノードNまでを順方向とするダイオードとして機能する。 Therefore, the compensating transistor Trc functions from the first power line L1 to the node N as a diode to forward.

なお、各画素回路200内に配置形成されるトランジスタは、通常、TFT(薄膜トランジスタ)で構成されている。 Note that transistors arranged formed in each pixel circuit 200 is usually formed by a TFT (thin film transistor).

第1の電源線L1は、制御回路としてのトランジスタQを介して電圧供給線VLに接続されている。 The first power supply line L1 is connected to a voltage supply line VL via a transistor Q as a control circuit. なお、第1の電源線L1と第2の電源線L2とで電源線Lが構成されている。 The power line L is constituted by the first power line L1 and the second power line L2.

トランジスタQのゲートは、電源線制御線Fに接続されている。 The gate of the transistor Q is connected to the power-line control line F. トランジスタQは、電源線制御回路150から電源線制御線Fを介して供給される電源線制御信号に応じて、電気的切断の状態(オフ状態)または電気的接続の状態(オン状態)のいずれかとなる。 Transistor Q in response to the power-line control signal supplied from the power-line control circuit 150 via the power-line control line F, any electrical disconnection state of (off-state) or the state of electrical connection (on-state) the one. トランジスタQの導電型はp型(pチャネル)であるので、電源線制御信号がローレベルとなったときに、トランジスタQがオン状態となる。 Since the conductivity type of the transistor Q is p type (p channel), when the power-line control signal is at low level, the transistor Q is turned on.

次に、有機ELディスプレイ100における画素回路200の駆動方法について図9を参照して説明する。 It will now be described with reference to FIG method of driving the pixel circuit 200 in the organic EL display 100. 図9は、この駆動方法を説明するためのタイミングチャートである。 Figure 9 is a timing chart for explaining the driving method.

まず、データ書き込み期間Trpにおいて、走査線Ynの選択を示す走査信号が走査線駆動回路130によって供給されると(走査線Ynがハイレベルになると)、スイッチングトランジスタTrsがオン状態となる。 First, in the data writing period Trp, when a scanning signal indicating the selection of the scanning line Yn is supplied by the scanning line driving circuit 130 (when the scanning line Yn is set to the high level), the switching transistor Trs is turned on. このような走査信号の供給に合わせて、トランジスタQをオン状態にするローレベルの電源線制御信号が電源線制御線Fに供給されるので、データ書き込み期間Trpでは、トランジスタQもオン状態となる。 In accordance with the supply of such scan signals, the power supply line control signal of a low level that the transistor Q to the ON state is supplied to the power-line control line F, the data writing period Trp, it is also turned on the transistor Q .

したがって、電流が、電圧供給線VL、トランジスタQ、第1の電源線L1、補償トランジスタTrc、スイッチングトランジスタTrsおよびデータ線Xmという経路で流れる。 Therefore, a current, a voltage supply line VL, the transistor Q, the first power supply line L1, the compensating transistor Trc, flows through the path of the switching transistor Trs, and the data line Xm. このときに流れる電流は、ラインドライバ230によって生成されるデータ電流Idata、すなわち、n行m列の画素回路200に含まれる有機EL素子210の輝度を指示するデータ電流Idataである。 Current flowing at this time is data current Idata generated by the line driver 230, that is, data current Idata indicating the luminance of the organic EL element 210 contained in the pixel circuit 200 of n rows and m columns.

そして、このときに流れるデータ電流Idataに応じた電圧VC1がノードNに発生して、保持用キャパシタC1に保持されるとともに、駆動トランジスタTrdのゲートに印加される。 Then, a voltage VC1 corresponding to the data current Idata which flows at this time is generated in the node N, is held in the holding capacitor C1, it is applied to the gate of the driving transistor Trd. このため、駆動用トランジスタTrdに駆動電流Idsが流れ、有機EL素子210が発光し始める。 Therefore, the driving current Ids flows through the driving transistor Trd, the organic EL element 210 begins to emit light.

次に、データ書き込み期間Trpが終了して、発光期間Telに至ると、走査線Ynがローレベルになる。 Next, the data writing period Trp ends and reaches the light emission period Tel, the scanning line Yn becomes low level. このため、スイッチングトランジスタTrsがオフ状態となる。 Therefore, the switching transistor Trs is turned off. このような走査信号が状態遷移に合わせて、電源線制御信号がハイレベルに変化するので、トランジスタQもオフ状態となる。 Such scanning signal in accordance with the state transition, since the power-line control signal changes to high level, the transistor Q also becomes off. スイッチングトランジスタTrsおよびトランジスタQがともにオフ状態となっても、駆動トランジスタTrdのゲートには、保持用キャパシタC1によって保持された電圧VC1が印加されるので、有機EL素子210の発光状態は、次回、走査線Ynが再び選択されるまで(トランジスタQが再びオンになるまで)、維持されることになる。 Even when the switching transistor Trs and the transistor Q are both turned off, the gate of the driving transistor Trd, the voltage VC1 held by the holding capacitor C1 is applied, the light emitting state of the organic EL element 210, the next time, until the scanning line Yn is selected again (until the transistor Q becomes on again), will be maintained.

なお、このような動作は、走査線Ynに対応する1行分の画素回路200の各々においても、それぞれ同時に実行される。 Note that such operation, also in each of a row of pixel circuits 200 corresponding to the scanning line Yn, respectively are performed simultaneously. また、画素回路200の全体についてみると、1、2、3、…、N行目の走査線について順番に実行される。 In terms for the entire pixel circuit 200, 1, 2, 3, ..., it is executed in order for the N-th scanning line.

また、データ書き込み期間Trpと発光期間Telとで、駆動周期Tcが構成される。 Further, in a data writing period Trp and the light-emitting period Tel, the driving period Tc is constructed. この駆動周期Tcとは、有機EL素子210の輝度が1回ずつ更新される周期を意味しており、いわゆるフレーム期間(垂直走査期間)と同義である。 The driving period Tc, means a period in which the luminance of the organic EL element 210 is updated once, is synonymous with the so-called frame period (vertical scanning period).

上記の画素回路の動作機構を簡単に説明するために、補償用トランジスタTrcの閾値電圧Vth2を考慮して表すとすれば、前記ノードNでの電位Vnは、保持用キャパシタC1に生じた電圧VC1と、駆動電圧Vddから補償用トランジスタTrcの閾値電圧Vth2を差し引いた値(Vn=Vdd−Vth2)とを加算した値で表現される。 To illustrate the operation mechanism of the pixel circuits easily, if expressed in consideration of the threshold voltage Vth2 of the compensating transistor Trc, a potential Vn in the node N, the voltage generated in the holding capacitor C1 VC1 If is represented by a value obtained by adding the the subtracted value (Vn = Vdd-Vth2) threshold voltage Vth2 of the compensating transistor Trc from the driving voltage Vdd. すなわち、次式(1)で表される。 That is expressed by the following equation (1).

Vg=VC1+Vdd−Vth2 …(1) Vg = VC1 + Vdd-Vth2 ... (1)
駆動トランジスタTrdのゲート・ソース間電圧Vgsは、そのゲート電位Vgと駆動用トランジスタTrdのソース電位Vs(=Vdd)との差(Vg−Vs)であるので、駆動トランジスタのゲート・ソース間電圧Vgsは、次式(2)のように変形できる。 The gate-source voltage Vgs of the drive transistor Trd are the difference between the gate potential Vg and the source potential Vs of the driving transistor Trd (= Vdd) (Vg-Vs), the voltage between the gate and source of the driving transistor Vgs can be modified as the following equation (2).

Vgs=Vg−Vs …(2) Vgs = Vg-Vs ... (2)
この式(2)に、式(1)で示されるVgおよびVs(=Vdd)を代入すると、次式(3)が得られる。 This equation (2), and substituting Vg and Vs represented by the formula (1) (= Vdd), the following equation (3) is obtained.

Vgs=VC1+Vdd−Vth2−Vdd Vgs = VC1 + Vdd-Vth2-Vdd
=VC1−Vth2 …(3) = VC1-Vth2 ... (3)
ここで、上述したように補償トランジスタTrcの閾値電圧Vth2を駆動トランジスタTrdの閾値電圧Vth1とほぼ等しいとすれば、式(3)で示されるゲート・ソース間電圧Vgsは、次式(4)のように表すことができる。 Here, if substantially equal to the threshold voltage Vth1 of the driving transistor Trd and the threshold voltage Vth2 of the compensating transistor Trc As described above, the gate-source voltage Vgs of the formula (3), the following equation (4) it can be expressed as.

Vgs=VC1−Vth1 …(4) Vgs = VC1-Vth1 ... (4)
一方、駆動トランジスタTrdのソース・ドレイン間に流れる電流Idsは、次式(5)で表される。 On the other hand, the current Ids flowing between the source and drain of the driving transistor Trd is expressed by the following equation (5).

Ids=(1/2)β(−Vgs−Vth1) 2 …(5) Ids = (1/2) β (-Vgs -Vth1) 2 ... (5)
この式におけるβは、利得係数であり、 β in this equation is the gain factor,
β=(μAW/L) β = (μAW / L)
で示される。 In shown. ここで、μはキャリアの移動度、Aはゲート容量、Wはチャネル幅、Lはチャネル長を、それぞれ示している。 Here, mu is the carrier mobility, A is the gate capacity, W is the channel width, L is the channel length, respectively.

式(5)に、式(4)で示されるVgsを代入すると、 In equation (5), by substituting Vgs of formula (4),
Ids=(1/2)β(−VC1+Vth1−Vth1) 2 Ids = (1/2) β (-VC1 + Vth1-Vth1) 2
=(1/2)β(−VC1) 2 …(6) = (1/2) β (-VC1) 2 ... (6)
この式(6)を見ても判るように、駆動トランジスタTrdのソース・ドレイン間に流れる電流Idsは、保持用キャパシタC1に生じた電圧VC1のみで決定される。 The equation (6) As can be seen from the current Ids flowing between the source and drain of the driving transistor Trd is determined only by the voltage VC1 generated in the holding capacitor C1.

一般に、互いに近接するトランジスタの閾値特性等を揃えることは容易である。 In general, it is easy to align the threshold characteristic of the transistor such as close to each other. このため、同一画素回路のような、極めて近接する補償トランジスタTrcと駆動トランジスタTrdの閾値電圧特性を揃えることも容易であるので、有機EL素子210に流れる駆動電流Idsを、駆動トランジスタTrdの閾値電圧特性に依存することなく、データ電流Idataで決定することができる。 Therefore, as the same pixel circuit, since it is easy to align the threshold voltage characteristics of the compensating transistor Trc and the driving transistor Trd in close proximity, the driving current Ids flowing through the organic EL element 210, the threshold voltage of the driving transistor Trd without depending on the characteristics, it can be determined by the data current Idata.

すなわち、第2実施形態においても、補償トランジスタTrcのドレインは駆動トランジスタTrdのゲートに直接接続されているので、近接する結果、両トランジスタの特性を揃えることが容易であるとともに、補償トランジスタTrcを通過するデータ電流Idataが、駆動トランジスタTrdによって制御される電流Idsに直接反映されて、両者の一致性を高めることができる。 That is, passing in the second embodiment, the drain of the compensating transistor Trc is directly connected to the gate of the driving transistor Trd, a result of proximity with it is easy to align the characteristics of both transistors, the compensating transistor Trc data current Idata, is directly reflected in the current Ids controlled by the driving transistor Trd, it is possible to increase both the consistency.

したがって、表示パネル部120において画素回路200毎に、駆動トランジスタTrdの閾値電圧がバラツキによって相違しても、有機EL素子210に流れる電流Idsに影響を与えないので、駆動トランジスタの特性バラツキに起因する輝度むらを抑えることが、上記第1実施形態と同様に可能となる。 Thus, for each pixel circuit 200 in the display panel unit 120, the threshold voltage of the driving transistor Trd be different due to variations, it does not affect the current Ids flowing through the organic EL element 210, due to the characteristic variations of the driving transistor be suppressed luminance unevenness, it is possible as in the first embodiment.

さらに、第2実施形態では、1つの画素回路200に形成されるトランジスタは3個であり、第1実施形態の画素回路20の4個と比較して、1個少なくすることができる。 Furthermore, in the second embodiment, the transistors formed in one pixel circuit 200 is three, compared to the four pixel circuits 20 of the first embodiment, can be one less. このため、第2実施形態によれば、駆動トランジスタの特性バラツキに起因する輝度むらを抑えることができる点にくわえて、トランジスタの不良による歩留まり低下を抑えることができるとともに、1画素当たりの開口面積を確保して開口率を向上させることが可能となる。 Therefore, according to the second embodiment, in addition to that it is possible to suppress luminance unevenness due to variations in characteristics of the driving transistor, it is possible to suppress the reduction in yield due to failure of the transistor, the opening area per pixel it is possible to improve the aperture ratio to ensure.

なお、第2実施形態においても、第1実施形態と同様に適宜設定して良い。 Also in the second embodiment, it may be set similarly to the first embodiment as appropriate. 例えば、補償トランジスタTrcの利得係数を、駆動トランジスタTrdの利得係数よりも大きくした構成としても良い。 For example, the gain coefficient of the compensating transistor Trc, may be configured to be larger than the gain coefficient of the driving transistor Trd. このような構成によれば、補償トランジスタTrcに流れる電流Idataが、駆動トランジスタTrdに流れる電流Idsよりも大きくなるので、容量素子Cにおいて電荷蓄積に要する時間を短縮化することができる。 According to such a configuration, the current Idata flowing through the compensating transistor Trc is, becomes larger than the current Ids flowing through the driving transistor Trd, it is possible to shorten the time required for charge storage in the capacitive element C. このため、表示パネルの画素数の増大や大サイズ化に伴って要求される走査周波数の高周波数化に対処することが可能となる。 Therefore, it is possible to cope with higher frequency of the scanning frequency required with an increase or a large size of the number of pixels of the display panel.

これとは逆に、補償トランジスタTrcの利得係数を、駆動トランジスタTrdの利得係数よりも小さくした構成としても良い。 Conversely, the gain factor of the compensation transistor Trc, may be configured to be smaller than the gain coefficient of the driving transistor Trd. この構成によれば、補償トランジスタTrcによるデータ電流Idataが、駆動トランジスタTrdによる電流Idsよりも小さくなるので、容量素子Cにおける電荷蓄積の際に消費される電力を抑えることができる。 According to this configuration, the data current Idata by the compensating transistor Trc is lower than with the current Ids by the driving transistor Trd, it is possible to suppress the power consumed in the charge accumulation in the capacitor element C.

第2実施形態では、スイッチング用トランジスタTrsおよびトランジスタQは、データ書き込み期間Trpにおいてともにオン状態となり、発光期間Telにおいてともにオフ状態となるように設定されていることが好ましいが、特にこれには限定されない。 In the second embodiment, the switching transistor Trs and the transistor Q are both turned on, it is preferably set to both turned off during the light emission period Tel, particularly limited thereto in the data writing period Trp not. また、駆動電流Idsは、有機EL素子210にデータ書き込み期間Trpに流れず、発光期間Telに流れるように設定されていることが好ましいが、特にこれには限定されない。 The driving current Ids does not flow in the data writing period Trp organic EL element 210, although it is preferably set to flow in the light emitting period Tel, but are not particularly limited thereto.

駆動トランジスタTrdに対して補償トランジスタTrcのチャネル幅等を大きくすることにより、駆動トランジスタTrdと補償トランジスタTrcのサイズが同一である場合に比べて、低階調のデータを供給する際もデータ電流Idataとして相対的に高い電流を利用できるので、寄生容量等による動作遅延を抑制することができる。 By increasing the channel width of the compensating transistor Trc with respect to the driving transistor Trd, as compared with the case where the size of the drive transistor Trd and the compensating transistor Trc are the same, the data current when supplying the data of a low gradation Idata It enables utilization of relatively high current as can suppress the operation delay due to parasitic capacitance or the like.

また、画素回路200において、駆動トランジスタTrdの閾値電圧Vth1が補償トランジスタTrcの閾値電圧Vth2以上となるように設定されることが好ましいが、特にこれには限定されない。 Further, in the pixel circuit 200, but the threshold voltage Vth1 of the driving transistor Trd is preferably set so that the threshold voltage Vth2 or more compensating transistor Trc, but are not particularly limited thereto. 例えば、有機EL素子210をデータ書き込み期間Trpにおいても発光させるときは、駆動トランジスタTrdの閾値電圧Vth1を補償用トランジスタTrcの閾値電圧Vth2より低くなるように設定してもよい。 For example, when also emit light in the data writing period Trp organic EL element 210 may set the threshold voltage Vth1 of the driving transistor Trd to be lower than the threshold voltage Vth2 of the compensating transistor Trc.

くわえて、電源線制御信号が供給される期間と走査信号が供給させる期間とは完全、あるいは、一部時間的に重なるように設定される。 In addition, complete the period of time a scan signal supply line control signals are supplied to supply, or is set to overlap a part time. つまり、トランジスタQはデータ書き込み期間Trpとほぼ同じ期間でオン状態となるように設定されている。 That is, the transistor Q is set so as to be turned on at approximately the same period as the data writing period Trp. しかし、トランジスタQをオンさせる電源線制御信号を、走査線の選択を示す走査信号よりも先に供給することにより、データ電流Idataによって設定された駆動用トランジスタTrdのゲートの電圧が駆動電圧Vddにより変化するのを抑制することができるので、望ましい場合がある。 However, the power-line control signal for turning on the transistor Q, by supplying earlier than a scanning signal indicating the selection of the scanning line, the gate voltage of the set driving transistor Trd by the data current Idata by the drive voltage Vdd it is possible to suppress a change to be desirable.

また、図7において、電圧供給線VLを表示パネル部120の右端側に設けたが、これに限定されることはなく、例えば、表示パネル部120の左端側に設けてもよいし、また、トランジスタQおよび電圧供給線VLを、電源線制御回路150とは別体として構成したが、電源線制御回路150の内部に設けるようにしてもよい。 Further, in FIG. 7, is provided with the voltage supply line VL to the right end of the display panel unit 120 is not limited thereto, for example, may be provided on the left side of the display panel unit 120, also, the transistor Q and a voltage supply line VL, although the power-line control circuit 150 is configured as a separate body may be provided inside the power supply line control circuit 150.

さらに、制御回路としてトランジスタQを用いたが、トランジスタQに替えて、低電位と高電位との間で切換え可能なスイッチを設けてもよい。 Furthermore, although a transistor Q as a control circuit, in place of the transistor Q, may be provided a switchable switch between a low potential and the high potential. 駆動用トランジスタTrdの駆動能力を向上させるためにバッファ回路やソースフォロワ回路を含むボルテージフォロワ回路などを用いて、第2の電源線L2や電圧供給線VLのインピーダンスを十分に低くしても良い。 By using a voltage follower circuit including a buffer circuit and a source follower circuit in order to improve the driving capability of the driving transistor Trd, may be sufficiently low impedance of the second power line L2 and the voltage supply line VL.
<第2実施形態の応用> <Application of Second Embodiment>
図7に示した表示パネルでは、説明を簡略化のために単色で階調表示する例を挙げて説明したが、実際の表示パネルとしての機能を考えた場合には、カラー表示することが要求される場合がある。 In the display panel shown in FIG. 7 has been described by taking an example in which gradation display in monochrome for simplicity of explanation, when considering the function as an actual display panel required to color display there is a case to be. そこで、カラー表示のための電気光学装置を、第2実施形態の応用例として説明する。 Therefore, the electro-optical device for color display will be described as an application example of the second embodiment.

図10は、この応用例に係る電気光学装置の構成を示すブロック図である。 Figure 10 is a block diagram showing the configuration of an electro-optical device according to this application. なお、図10における電気光学装置は、電気光学素子として有機EL素子を用いた有機ELディスプレイであり、図7と同じ構成部材については同一の符号を付与して、その詳細な説明を省略する。 Incidentally, the electro-optical device in FIG. 10 is an organic EL display using an organic EL element as an electro-optical device, the same components as Figure 7 by the same reference numerals, and detailed description thereof is omitted.

図10において、表示パネル部120は、赤色の光を放射する有機EL素子210を有した赤用画素回路200Rと、緑色の光を放射する有機EL素子210を有した緑用画素回路200Gと、青色の光を放射する有機EL素子210を有した青用画素回路200Bとで構成される。 10, the display panel unit 120 includes a red pixel circuit 200R having an organic EL element 210 which emits red light, a green pixel circuit 200G having an organic EL element 210 which emits green light, composed of the blue pixel circuits 200B having an organic EL element 210 which emits blue light.

ここで、表示パネル部120において、1行目には赤用画素回路200Rが配列し、2行目には緑用画素回路200Gが配列し、3行目には青用画素回路200Bが配列し、4行目には赤用画素回路200Rが配列し、以降、この配列が繰り返されている。 Here, the display panel unit 120, the first line and sequence red pixel circuit 200R, the second line sequence green pixel circuit 200G, the blue pixel circuit 200B is arranged in the third row , the fourth row red pixel circuit 200R is arranged, since this sequence is repeated. すなわち、同色の画素回路は、走査線の延設方向に沿って1行分配列するとともに、1行分の同色画素回路が、走査線、第1の電源線L1および第2の電源線L2を兼用している。 That is, the same color of the pixel circuit is configured to sequence one row along the extension direction of the scanning line, the same color pixel circuits of one row, the scan line, the first power line L1 and the second power line L2 It is also used.

なお、各色の画素回路200R、200G、200Bの回路構成は、それぞれ、図8に示した画素回路200の回路構成と等しい。 Each color of the pixel circuits 200R, 200G, the circuit configuration 200B, respectively, equal to the circuit configuration of the pixel circuit 200 shown in FIG.

この応用例において電圧供給線は、色毎に専用の駆動電圧を供給するために3本設けられている。 Voltage supply line in this application is three provided to supply a dedicated driving voltage for each color. すなわち、電圧供給線VLRは、赤用画素回路200Rの駆動電圧VddRを供給し、電圧供給線VLGは、緑用画素回路200Gの駆動電圧VddGを供給し、電圧供給線VLBは、青用画素回路200Bの駆動電圧VddBを供給する。 That is, the voltage supply line VLR supplies a driving voltage VddR the red pixel circuit 200R, a voltage supply line VLG supplies a driving voltage VddG the green pixel circuit 200G, the voltage supply lines VLB is blue pixel circuits 200B for supplying a driving voltage VddB of.

また、第1の電源線L1および第2の電源線L2が、それぞれ行方向に沿って、行毎に設けられている。 Further, the first power line L1 and the second power line L2, respectively, along the row direction, are provided for each row. ここで、同一行に位置する赤用画素回路200Rに対応する第1の電源線L1は、トランジスタQRを介して電圧供給線VLRとは間接的に接続されて、当該トランジスタQRがオンしたときに駆動電圧VddRを供給する一方、第2の電源線L2は、電圧供給線VLRとは直接的に接続されて、駆動電圧VddRを常時供給する。 Here, the first power line L1 corresponding to the red pixel circuit 200R positioned in the same row, through a transistor QR is indirectly connected to the voltage supply line VLR, when the transistor QR are turned on while supplying a drive voltage VddR, the second power line L2, and the voltage supply line VLR is directly connected and supplies a driving voltage VddR constantly.

同一行に位置する緑用画素回路200G、青用画素回路200Bについてもそれぞれ同様である。 Green pixel circuit 200G positioned in the same row, respectively same for the blue pixel circuit 200B. すなわち、同一行に位置する緑用画素回路200Gについての第1の電源線L1は、トランジスタQGがオンしたときに駆動電圧VddGを供給する一方、第2の電源線L2は、駆動電圧VddGを常時供給し、また、同一行に位置する青用画素回路200Gについての第1の電源線L1は、トランジスタQBがオンしたときに駆動電圧VddBを供給する一方、第2の電源線L2は、駆動電圧VddBを常時供給する。 That is, the first power line L1 for the green pixel circuit 200G positioned in the same row, while supplying a drive voltage VddG when the transistor QG is turned on, the second power supply line L2, the driving voltage VddG constantly supplied, also, the first power line L1 for the blue pixel circuit 200G positioned in the same row, while supplying a driving voltage VddB when the transistor QB is turned on, the second power supply line L2, the drive voltage VddB supply at all times.

次に、応用例に係る電気光学装置において、画素回路200R、200G、200Bの駆動方法について説明する。 Then, in the electro-optical device according to an application example, the pixel circuits 200R, 200G, a driving method of 200B will be described.

まず、1行目の走査線Y1が選択されて、その旨を示す走査信号が供給されると(走査線Y1がハイレベルになると)、1行目に位置する赤用画素回路200Rの各々においてスイッチングトランジスタTrsがオン状態となる。 First, first scanning line Y1 is selected and a scanning signal indicating that fact is supplied (when the scanning line Y1 goes high), in each of the red pixel circuits 200R positioned in the first row the switching transistor Trs is turned on. このような走査信号が供給に合わせて、1行目の電源線制御信号がローレベルになるので、1行目のトランジスタQRもオン状態となる。 Such scanning signal in accordance with the supply, the first line of the power-line control signal is at a low level, it is also turned on the transistor QR of the first row.

さらに、該走査信号の供給に合わせて、1行目の画素回路200Rに含まれる有機EL素子210の輝度を指示するデータ電流Idataが、各列のデータ線にそれぞれ供給される。 Furthermore, in accordance with the supply of the scanning signal, the data current Idata indicating the luminance of the organic EL element 210 contained in the first row of the pixel circuits 200R is supplied to the data line of each column.

このため、1行目の画素回路200Rの各々においては、データ電流Idataに応じた電荷が保持用キャパシタC1に蓄積されることによって駆動トランジスタTrdのゲート電圧が保持される。 Therefore, in each of the first row of the pixel circuits 200R, the gate voltage of the driving transistor Trd by charge corresponding to the data current Idata is stored in the holding capacitor C1 is maintained. したがって、駆動トランジスタTrdは、当該ゲート電圧に応じた駆動電流Idsを赤用の有機EL素子210に供給し始め、これにより、赤用の有機EL素子210の発光が開始する。 Accordingly, the driving transistor Trd, the driving current Ids corresponding to the gate voltage starts to supply to the organic EL element 210 for red, thereby light emission of the organic EL element 210 for red is started.

続いて、2行目の走査線Y2が選択されて、その旨を示す走査信号が供給されると(走査線Y2がハイレベルになると)、2行目に位置する緑用画素回路200Gの各々においてスイッチングトランジスタTrsがオン状態となる。 Subsequently, the second line of the scanning line Y2 is selected and a scanning signal indicating that fact is supplied (when the scanning line Y2 becomes high level), each of the green pixel circuits 200G positioned in the second row the switching transistor Trs is turned on in. このような走査信号が供給に合わせて、2行目の電源線制御信号がローレベルになるので、2行目のトランジスタQGもオン状態となる。 Such scanning signal in accordance with the supply, the second line of the power-line control signal is at a low level, it is also turned on transistor QG in the second row.

該走査信号の供給に合わせて、2行目の画素回路200Gに含まれる有機EL素子210の輝度を指示するデータ電流Idataが、各列のデータ線にそれぞれ供給される。 In accordance with the supply of the scanning signal, the data current Idata indicating the luminance of the organic EL element 210 contained in the second row of the pixel circuits 200G is supplied to the data line of each column.

このため、2行目の画素回路200Gの各々においては、データ電流Idataに応じた電荷が保持用キャパシタC1に蓄積されることによって駆動トランジスタTrdのゲート電圧が保持される。 Therefore, in each of the second row of the pixel circuits 200G, the gate voltage of the driving transistor Trd by charge corresponding to the data current Idata is stored in the holding capacitor C1 is maintained. したがって、駆動トランジスタTrdは、当該ゲート電圧に応じた駆動電流Idsを緑用の有機EL素子210に供給し始め、これにより、緑用の有機EL素子210の発光が開始する。 Accordingly, the driving transistor Trd, the driving current Ids corresponding to the gate voltage starts to supply to the organic EL element 210 for green, thereby light emission of the organic EL element 210 for green is started.

なお、2行目の走査線Y2が選択されると、1行目の画素回路200Rの各々において、スイッチングトランジスタTrsおよびトランジスタQRがともにオフ状態となるが、その駆動トランジスタTrdは、保持用キャパシタC1によって保持されたゲート電圧に応じた駆動電流Idsを赤用の有機EL素子210に供給するので、赤用の有機EL素子210の発光状態は維持される。 Incidentally, the second line of the scanning line Y2 is selected, in each of the first row of the pixel circuits 200R, the switching transistor Trs and the transistor QR are both turned off, the driving transistor Trd, the holding capacitor C1 since the driving current Ids corresponding to the gate voltage held is supplied to the organic EL element 210 for red by light emitting state of the organic EL element 210 for red is maintained.

次に、3行目の走査線Y3が選択されて、その旨を示す走査信号が供給されると(走査線Y3がハイレベルになると)、3行目に位置する青用画素回路200Bの各々においてスイッチングトランジスタTrsがオン状態となる。 Next, the third line of the scanning line Y3 is selected and a scanning signal indicating that fact is supplied (when the scanning line Y3 goes high), each blue pixel circuit 200B positioned in the third row the switching transistor Trs is turned on in. このような走査信号が供給に合わせて、3行目の電源線制御信号がローレベルになるので、3行目のトランジスタQBもオン状態となる。 Such scanning signal in accordance with the supply, the power supply line control signal in the third row becomes a low level, it is also turned on the transistor QB of the third row.

該走査信号の供給に合わせて、3行目の画素回路200Bに含まれる有機EL素子210の輝度を指示するデータ電流Idataが、各列のデータ線にそれぞれ供給される。 In accordance with the supply of the scanning signal, the data current Idata indicating the luminance of the organic EL element 210 included in the pixel circuit 200B of the third row is supplied to the data line of each column.

このため、3行目の画素回路200Gの各々においては、データ電流Idataに応じた電荷が保持用キャパシタC1に蓄積されることによって駆動トランジスタTrdのゲート電圧が保持される。 Therefore, in each pixel circuit 200G of the third row, the gate voltage of the driving transistor Trd by charge corresponding to the data current Idata is stored in the holding capacitor C1 is maintained. したがって、駆動トランジスタTrdは、当該ゲート電圧に応じた駆動電流Idsを青用の有機EL素子210に供給し始め、これにより、青用の有機EL素子210の発光が開始する。 Accordingly, the driving transistor Trd, the driving current Ids corresponding to the gate voltage starts to supply to the organic EL element 210 for blue, thereby light emission of the organic EL element 210 for blue is started.

なお、3行目の走査線Y3が選択されると、2行目の画素回路200Rの各々において、スイッチングトランジスタTrsおよびトランジスタQRがともにオフ状態となるが、その駆動トランジスタTrdは、保持用キャパシタC1によって保持されたゲート電圧に応じた駆動電流Idsを緑用の有機EL素子210に供給するので、緑用の有機EL素子210の発光状態は維持される。 Incidentally, when the third line of the scanning line Y3 is selected, in each of the second row of the pixel circuits 200R, the switching transistor Trs and the transistor QR are both turned off, the driving transistor Trd, the holding capacitor C1 since supplying a driving current Ids corresponding to the gate voltage held in the organic EL element 210 for green by emitting state of the organic EL element 210 for green is maintained.

以降同様な動作が、4、5、6、…、N行目まで順番に繰り返されると、再び1行目の走査線Y1が選択されて、データ(保持用キャパシタC1に蓄積されたデータ電流Idataに応じた電荷)が書き換えられることになる。 Subsequent similar operation is 4,5,6, ..., when repeated in order until the N-th row, is selected first scanning line Y1 again, the data (stored in the holding capacitor C1 data current Idata charge) so that is rewritten to according to.

このように応用例に係る有機ELディスプレイ100においても、第2実施形態と同様な効果を得ることができる。 Also in the organic EL display 100 according to this manner applications, it is possible to obtain the same effect as the second embodiment.

一般に、赤、緑、青の有機EL素子210の発光効率は、互いに異なるので、駆動電圧についても、色毎に最適な値を設定する必要となる場合がある。 In general, red, green, luminous efficiency of the organic EL element 210 of the blue, different since each other, the driving voltage, it may be necessary to set an optimum value for each color. 応用例では、同一行に同一色の画素回路を配列させるとともに、第1の電源線L1および第2の電源線L2を共用させて、色毎に駆動電圧を供給する構成となっているので、色毎に最適な駆動電圧を設定することが容易である。 In applications, together with aligning the pixel circuits of the same color in the same row, by sharing the first power line L1 and the second power line L2, so it has configuration and supplies a driving voltage for each color, it is easy to set an optimum driving voltage for each color. また、有機EL素子210が長期間の発光により経時劣化等して、色毎に、駆動電圧を再設定する必要が生じる場合もあるが、応用例では、そのような色毎に駆動電圧の再設定も容易となる。 Further, the deterioration with time such as an organic EL element 210 is a long term light emission, for each color, there is a case to reset the driving voltage need arises, in the applications, re of such color every drive voltage Setup is also easy.

なお、上述した第1、第2実施形態や、その応用例では、単位回路(電子回路)として画素回路を例示したが、RAM等(特にMRAM)の記憶装置に適用しても良い。 The first was described above, or the second embodiment, in its application has been illustrated pixel circuit as a unit circuit (electronic circuit), it may be applied to a storage device such as a RAM (in particular MRAM). また、被駆動素子として有機EL素子を例に挙げたが、無機EL素子でも良いしLEDやFEDでも良い。 Although mentioned organic EL element as an example of a driven element, it may be an inorganic EL element may be an LED or FED. 更には光検出素子等のセンサー素子であっても良い。 Further it may be sensor devices such as an optical detecting element.
<電子機器> <Electronic Equipment>
つぎに、第1、第2実施形態やその応用例に係る単位回路を含む電気光学装置を適用した電子機器のいくつかの事例について説明する。 Will now be described some examples of the first, the electronic apparatus using the electro-optical device including a unit circuit according to a second embodiment and its application.

図11は、この電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。 Figure 11 is a perspective view showing a configuration of a mobile personal computer to which the electro-optical device. この図に示されるように、実施形態に係る単位回路を含む電気光学装置300は、パーソナルコンピュータ2100の表示ユニットとしても用いられている。 As shown in this figure, an electro-optical device 300 including a unit circuit according to the embodiment it is also used as a display unit of a personal computer 2100. なお、パーソナルコンピュータ2100の本体2104には、キーボード2102が備えられる。 Incidentally, the body 2104 of the personal computer 2100, a keyboard 2102 are provided.

図12は、上記電気光学装置300を適用した携帯電話機の構成を示す斜視図である。 Figure 12 is a perspective view showing the configuration of a cellular phone including the above electro-optical device 300. この図において、携帯電話機2200は、複数の操作ボタン2202のほか、受話口2204、送話口2206とともに、前述の電気光学装置300を備えている。 In this figure, a cellular phone 2200 includes a plurality of operation buttons 2202, an earpiece 2204, a mouthpiece 2206, and includes an electro-optical device 300 described above.

図13は、前述の電気光学装置300をファインダに適用したディジタルスチルカメラの構成を示す斜視図である。 Figure 13 is a perspective view showing the configuration of a digital still camera using the electro-optical device 300 described above in the viewfinder. 銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、ディジタルスチルカメラ2300は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号を生成・記憶するものである。 Film cameras, whereas to the photosensitive film by light image of an object, the digital still camera 2300, generates and stores the imaging signal through photoelectric conversion by the image pickup device of an optical image of a subject such as CCD (Charge Coupled Device) it is intended to. ここで、ディジタルスチルカメラ2300における本体2302の背面には、上述した電気光学装置300が設けられている。 Here, the back surface of the main body 2302 of the digital still camera 2300, the electro-optical device 300 is provided as described above. この電気光学装置300は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。 The electro-optical device 300, since the display based on the imaging signal, will function as a finder for displaying a subject. また、本体2302の前面側(図13においては裏面側)には、光学レンズやCCDなどを含んだ受光ユニット2304が設けられている。 Further, on the front side of the main body 2302 (the back side in FIG. 13), the light receiving unit 2304 is provided including an optical lens and CCD.

撮影者が電気光学装置300に表示された被写体像を確認して、シャッタボタン2306を押下すると、その時点におけるCCDの撮像信号が、回路基板2308のメモリに転送・記憶される。 Photographer check the subject image displayed on the electro-optical device 300 and presses a shutter button 2306, CCD image pickup signal at that time is transferred and stored in the memory of the circuit board 2308.

また、このディジタルスチルカメラ2300にあって、ケース2302の側面には、外部表示を行うためのビデオ信号出力端子2312と、データ通信用の入出力端子2314とが設けられている。 Further, in the digital still camera 2300, on a side surface of the case 2302, a video signal output terminal 2312 for performing external display and an input-output terminal 2314 for data communication are provided on.

なお、上記電気光学装置が適用される電子機器としては、図11に示されるパーソナルコンピュータや、図12に示される携帯電話機、図13に示されるディジタルスチルカメラの他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。 As the electronic equipment in which the electro-optical device is applied, and a personal computer shown in FIG. 11, the portable telephone shown in FIG. 12, and the digital still camera shown in FIG. 13, and a liquid crystal television, a view finder-type videotape recorder monitor direct view type, car navigation systems, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, and devices provided with touch panels. そして、これらの各種電子機器の表示部として、実施形態に係る電気光学装置が適用可能であることは言うまでもない。 And, it is needless to say as the display portion of these electronic apparatuses are applicable electro-optical device according to the embodiment.

本発明の第1実施例に係る単位回路を適用した電気光学装置の構成を示すブロック図である。 The configuration of the electro-optical device according to the unit circuit according to a first embodiment of the present invention is a block diagram showing. (a)、(b)は、それぞれ単位回路としての画素回路の構成を示す図である。 (A), (b) is a diagram showing a configuration of a pixel circuit as each unit circuit. 同画素回路の駆動方法を説明するためのタイミングチャートである。 Is a timing chart for explaining the driving method of the pixel circuit. (a)〜(c)は、それぞれ同電気光学装置の製造プロセスの一部を示す図である。 (A) ~ (c) is a diagram showing a part of the manufacturing process of each of the same electro-optical device. (a)および(b)は、それぞれ同電気光学装置の製造プロセスの一部を示す図である。 (A) and (b) is a diagram showing a part of the manufacturing process of each of the same electro-optical device. 本発明の第2実施例に係る単位回路を適用した電気光学装置の構成を示すブロック図である。 Is a block diagram showing the configuration of an electro-optical device according to the unit circuit according to a second embodiment of the present invention. 同電気光学装置における表示パネル等の構成を示す図である。 It is a diagram showing a configuration of such a display panel in the electro-optical device. 同単位回路としての画素回路の構成を示す図である。 It is a diagram showing a configuration of a pixel circuit as the unit circuit. 同画素回路の駆動方法を説明するためのタイミングチャートである。 Is a timing chart for explaining the driving method of the pixel circuit. 第2実施形態の応用例に係る電気光学装置のうち、表示パネル等の構成を示す図である。 Of the electro-optical device according to an application example of the second embodiment, showing the configuration of such a display panel. 実施形態に係る単位回路を含む電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。 It is a perspective view showing a configuration of a mobile personal computer to which the electro-optical device including a unit circuit according to the embodiment. 同電気光学装置を適用した携帯電話機の構成を示す斜視図である。 Is a perspective view showing the configuration of a cellular phone including the same electro-optical device. 同電気光学装置を適用したディジタルスチルカメラの構成を示す斜視図である。 It is a perspective view showing the configuration of a digital still camera employing the same electro-optical device. 電流型の被駆動素子を駆動する従来の単位回路の一例を示す図である。 Is a diagram illustrating an example of a conventional unit circuit for driving a current-type driven element.

符号の説明 DESCRIPTION OF SYMBOLS

C…キャパシタL…被駆動素子Tr1…駆動トランジスタTr2…スイッチングトランジスタ(第2のスイッチングトランジスタ) C ... capacitor L ... driven element Tr1 ... driving transistor Tr2 ... switching transistor (second switching transistor)
Tr3…スイッチングトランジスタ(第1のスイッチングトランジスタ) Tr3 ... switching transistor (first switching transistor)
Tr4…補償トランジスタV…電源線D…データ線S…走査線 Tr4 ... compensation transistor V ... power supply line D ... data line S ... scan line

Claims (11)

  1. 複数の第1の信号線と、 A plurality of first signal lines,
    複数の第2の信号線と、 A plurality of second signal lines,
    複数の単位回路と、 And a plurality of unit circuits,
    複数の電源線と、 And a plurality of power supply lines,
    前記複数の電源線と所定電位との切断及び接続を制御する電源線制御回路と、を含み、 Anda power line control circuit for controlling the cutting and connection of said plurality of power supply lines and the predetermined potential,
    前記複数の単位回路の各々は、 Each of the plurality of unit circuits,
    第1のゲートを含む駆動トランジスタと、 A driving transistor including a first gate,
    第2のゲートを含むスイッチングトランジスタと、 A switching transistor comprising a second gate,
    第3のゲートを備え、前記第1のゲートにドレインが接続された補償トランジスタと、を備え、 A third gate, and a compensating transistor having a drain connected to said first gate,
    前記第2のゲートは前記複数の第1の信号線のうちの一つの第1の信号線に接続され、 The second gate is connected to a first signal line of one of said plurality of first signal lines,
    前記第1のゲートのゲート電圧は、前記スイッチングトランジスタを介して前記複数の第2の信号線のうちの一つの第2の信号線と前記複数の電源線のうちの一つの電源線との間に流れるデータ電流よって設定され、 The gate voltage of the first gate, while through the switching transistor and one power line of the one of the second signal line and the plurality of power supply lines of the plurality of second signal lines Therefore set to the data current flowing in,
    前記データ電流は、前記補償トランジスタ及び前記スイッチングトランジスタを介して前記一つの第2の信号線と前記一つの電源線との間に流れ、 The data current flows between the compensation transistor and the second signal line and the one power line of the one through the switching transistor,
    前記第3のゲートは、前記補償トランジスタのドレインに接続されていること、 Said third gate being connected to the drain of the compensating transistor,
    を特徴とする電子装置。 Electronic device according to claim.
  2. 請求項に記載の電子装置において、 The electronic device according to claim 1,
    前記複数の単位回路の各々に含まれるトランジスタは、前記駆動トランジスタ、前記スイッチングトランジスタ及び前記補償トランジスタのみであること、 Transistors included in each of the plurality of unit circuits, the driving transistor, said only the switching transistor and the compensating transistor,
    を特徴とする電子装置。 Electronic device according to claim.
  3. 請求項に記載の電子装置において、 The electronic device according to claim 1,
    前記補償トランジスタと前記駆動トランジスタの導電型は同一であること、 Said conductivity type of the compensation transistor and the driving transistor is the same,
    を特徴とする電子装置。 Electronic device according to claim.
  4. 請求項1乃至のいずれかに記載の電子装置において、 The electronic device according to any one of claims 1 to 3,
    前記複数の単位回路の各々は、さらに被駆動素子を含み、 Each of the plurality of unit circuits further includes a driven element,
    前記被駆動素子に供給される駆動電流の電流レベルは、前記第1のゲートの前記ゲート電圧に対応していること、 The current level of the driving current supplied to the driven element, that corresponds to the gate voltage of the first gate,
    を特徴とする電子装置。 Electronic device according to claim.
  5. 請求項に記載の電子装置において、 The electronic device according to claim 4,
    前記第1のゲートの前記ゲート電圧の設定は第1の期間に行われ、 Setting of the gate voltage of the first gate is performed in a first period,
    前記被駆動素子に対する前記駆動電流の供給は、前記第1の期間とは異なる第2の期間に行われること、 The supply of the drive current to the driven element, be performed in a different second period from the first period,
    を特徴とする電子装置。 Electronic device according to claim.
  6. 請求項1乃至5のいずれかに記載の電子装置において、 The electronic device according to any one of claims 1 to 5,
    前記複数の電源線は、前記複数の第1の信号線の延設方向に沿って配置されていること、 Wherein the plurality of power supply lines that are arranged along the extending direction of the plurality of first signal lines,
    を特徴とする電子装置。 Electronic device according to claim.
  7. 請求項に記載の電子装置において、 The electronic device according to claim 1,
    前記駆動トランジスタの閾値電圧は、前記補償トランジスタの閾値電圧より高くならないように設定されていること、 Threshold voltage of the driving transistor, it has been set not to be higher than the threshold voltage of the compensating transistor,
    を特徴とする電子装置。 Electronic device according to claim.
  8. 請求項に記載の電子装置において、 The electronic device according to claim 4,
    前記被駆動素子は、電気光学素子であり、 The driven element is an electro-optical element,
    前記複数の第1の信号線の各々が走査線として機能し、 Wherein each of the plurality of first signal lines functions as a scan line,
    前記複数の第2の信号線の各々がデータ線として機能すること、 Each of said plurality of second signal lines functions as a data line,
    を特徴とする電子装置。 Electronic device according to claim.
  9. 請求項に記載の電子装置において、 The electronic device according to claim 8,
    前記電気光学素子は、有機EL素子であること、 Said electro-optic element is an organic EL element,
    を特徴とする電子装置。 Electronic device according to claim.
  10. 請求項又はに記載の電子装置において、 The electronic device according to claim 8 or 9,
    前記複数の第1の信号線の各々に沿って、前記被駆動素子として同色の電気光学素子が配置されていること、 Wherein the plurality of along each of the first signal line, said same color of the electro-optical element as a driven element is disposed,
    を特徴とする電子装置。 Electronic device according to claim.
  11. 請求項1乃至10のいずれかに記載の電子装置を実装したこと、を特徴とする電子機器。 Electronic apparatus, characterized in, that the mounted electronic device according to any one of claims 1 to 10.
JP2005219516A 2001-09-10 2005-07-28 Electronic devices, and electronic equipment Active JP4581893B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001274140 2001-09-10
JP2002160245 2002-05-31
JP2005219516A JP4581893B2 (en) 2001-09-10 2005-07-28 Electronic devices, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005219516A JP4581893B2 (en) 2001-09-10 2005-07-28 Electronic devices, and electronic equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002223165 Division 2002-07-31

Publications (2)

Publication Number Publication Date
JP2006039574A JP2006039574A (en) 2006-02-09
JP4581893B2 true JP4581893B2 (en) 2010-11-17

Family

ID=35904558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005219516A Active JP4581893B2 (en) 2001-09-10 2005-07-28 Electronic devices, and electronic equipment

Country Status (1)

Country Link
JP (1) JP4581893B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4048969B2 (en) 2003-02-12 2008-02-20 セイコーエプソン株式会社 The driving method and an electronic apparatus of an electro-optical device
JP2007225653A (en) * 2006-02-21 2007-09-06 Seiko Epson Corp Electrooptical device and its driving method, and electronic equipment
JP2007286150A (en) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd Electrooptical device, and tft substrate for controlling electric current and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056847A (en) * 1998-08-14 2000-02-25 Nec Corp Constant current driving circuit
WO2001006484A1 (en) * 1999-07-14 2001-01-25 Sony Corporation Current drive circuit and display comprising the same, pixel circuit, and drive method
JP2002517806A (en) * 1998-06-12 2002-06-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device
JP2002518691A (en) * 1998-06-12 2002-06-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device
JP2004531751A (en) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッドIgnis Innovation Inc. The organic light emitting diode display dexterity pixel current driver

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252897B2 (en) * 1998-03-31 2002-02-04 日本電気株式会社 Device driving apparatus and method, an image display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002517806A (en) * 1998-06-12 2002-06-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device
JP2002518691A (en) * 1998-06-12 2002-06-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device
JP2000056847A (en) * 1998-08-14 2000-02-25 Nec Corp Constant current driving circuit
WO2001006484A1 (en) * 1999-07-14 2001-01-25 Sony Corporation Current drive circuit and display comprising the same, pixel circuit, and drive method
JP2004531751A (en) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッドIgnis Innovation Inc. The organic light emitting diode display dexterity pixel current driver

Also Published As

Publication number Publication date
JP2006039574A (en) 2006-02-09

Similar Documents

Publication Publication Date Title
US7868859B2 (en) Self-luminous display device and driving method of the same
KR101574514B1 (en) Semiconductor device, display device, and electronic appliance
KR101080351B1 (en) The display apparatus and driving method
CN1174352C (en) Active matrix type display, organic electroluminescent display and its driving method
JP3937789B2 (en) Driving circuit, and an electronic device and an electro-optical device including an organic electroluminescence element
KR100569689B1 (en) Electronic circuit and driving method of the same, electrooptical device and driving method of the same, and electronic apparatus
JP4052865B2 (en) Semiconductor device and a display device
CN1835058B (en) Display device and driving method thereof
CN1290071C (en) Electronic circuit and driving method thereof, photoelectric device and its driving method and electronic device
JP4737587B2 (en) Method of driving a display device
US8659519B2 (en) Pixel circuit with a writing period and a driving period, and driving method thereof
CN1221933C (en) Driving circuit for driving current-driven element and method thereof
CN1224949C (en) Electrooptical device drive method, electrooptical device and electronic device
DE60224624T2 (en) Circuit unit, electronic apparatus, electro-optical device, driving method, and electronic device
JP4123084B2 (en) Electronic circuit, an electro-optical device, and electronic apparatus
US20060066532A1 (en) Organic light emitting diode display
KR101194861B1 (en) Organic light emitting diode display
US8836678B2 (en) Pixel circuit and display device
US20110164016A1 (en) Pixel circuit, organic light emitting display, and driving method thereof
US7355459B2 (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
KR101976085B1 (en) Display
US20070268217A1 (en) Pixel circuit of organic light emitting display
KR100627095B1 (en) Pixel circuit, electro-optical device, and electronic apparatus
JP4036209B2 (en) Electronic circuit, a method of driving an electro-optical device and electronic apparatus
US20080224964A1 (en) Display apparatus, display-apparatus driving method and electronic equipment

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350