JP2009282192A - Display device, method of driving the same, and electronic apparatus - Google Patents

Display device, method of driving the same, and electronic apparatus

Info

Publication number
JP2009282192A
JP2009282192A JP2008132856A JP2008132856A JP2009282192A JP 2009282192 A JP2009282192 A JP 2009282192A JP 2008132856 A JP2008132856 A JP 2008132856A JP 2008132856 A JP2008132856 A JP 2008132856A JP 2009282192 A JP2009282192 A JP 2009282192A
Authority
JP
Japan
Prior art keywords
pixel
transistor
organic
display device
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008132856A
Other languages
Japanese (ja)
Inventor
Tetsuo Mitsunami
徹雄 三並
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008132856A priority Critical patent/JP2009282192A/en
Publication of JP2009282192A publication Critical patent/JP2009282192A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress excessive density of layout inside a pixel, and to enable turning it into a high-definition pixel and hence into a high-definition display device. <P>SOLUTION: Auxiliary wirings 35i-1, 35i, 35i+1 are wired for each pixel column of a pixel array part 30, and capacitive elements 36i-1, 36i, 36i+1 are, respectively connected to the auxiliary wirings 35i-1, 35i, 35i+1 at the outside of the pixel array part 30. The capacitive elements 36i-1, 36i, 36i+1 are used as auxiliary capacitance of organic EL elements 21i-1, 21i, 21i+1, by connecting the auxiliary wirings 35i-1, 35i, 35i+1 to respective anode electrodes of the organic EL elements 21i-1, 21i, 21i+1 via switching elements 26i-1, 26i, 26i+1 on the writing of a signal voltage Vsig of a video signal. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、画素が行列状(マトリクス状)に2次元配置された平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。   The present invention relates to a display device, a display device driving method, and an electronic apparatus, and more particularly to a flat panel display device in which pixels are two-dimensionally arranged in a matrix (matrix shape), and a driving method of the display device. The present invention also relates to an electronic device having the display device.

近年、画像表示を行う表示装置の分野では、画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子が知られている。   In recent years, in the field of display devices that perform image display, flat display devices in which pixels (pixel circuits) are arranged in a matrix are rapidly spreading. As one of flat-type display devices, there is a display device using a so-called current-driven electro-optical element whose light emission luminance changes according to a current value flowing through the device as a light-emitting element of a pixel. As a current-driven electro-optical element, an organic EL (Electro Luminescence) element that utilizes a phenomenon of light emission when an electric field is applied to an organic thin film is known.

画素の電気光学素子として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。   An organic EL display device using an organic EL element as an electro-optical element of a pixel has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the power consumption is low. Since the organic EL element is a self-luminous element, the visibility of the image is higher than that of a liquid crystal display device that displays an image by controlling the light intensity from the light source with a liquid crystal for each pixel, and a backlight. Therefore, it is easy to reduce the weight and thickness. Furthermore, since the response speed of the organic EL element is as high as about several μsec, an afterimage at the time of displaying a moving image does not occur.

有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。   As in the liquid crystal display device, the organic EL display device can adopt a simple (passive) matrix method and an active matrix method as its driving method. However, although the simple matrix display device has a simple structure, the light-emission period of the electro-optic element decreases with an increase in the number of scanning lines (that is, the number of pixels), thereby realizing a large-sized and high-definition display device. There are problems such as difficult.

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。   For this reason, in recent years, active matrix display devices in which the current flowing through the electro-optical element is controlled by an active element provided in the same pixel as the electro-optical element, for example, an insulated gate field effect transistor, have been actively developed. Yes. As the insulated gate field effect transistor, a TFT (Thin Film Transistor) is generally used. An active matrix display device can easily realize a large-sized and high-definition display device because the electro-optic element continues to emit light over a period of one frame.

ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)として特にNチャネル型のTFTを用いた画素回路では、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化する。その結果、有機EL素子の発光輝度が変化する。これは、駆動トランジスタのソース電極側に有機EL素子が接続されることに起因する。   By the way, it is generally known that the IV characteristic (current-voltage characteristic) of the organic EL element is deteriorated with time (so-called deterioration with time). Particularly in a pixel circuit using an N-channel TFT as a transistor for driving an organic EL element with current (hereinafter referred to as “driving transistor”), if the IV characteristic of the organic EL element deteriorates with time, the gate of the driving transistor -The source voltage Vgs changes. As a result, the light emission luminance of the organic EL element changes. This is because the organic EL element is connected to the source electrode side of the driving transistor.

このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。   This will be described more specifically. The source potential of the drive transistor is determined by the operating points of the drive transistor and the organic EL element. When the IV characteristic of the organic EL element deteriorates, the operating point of the driving transistor and the organic EL element fluctuates. Therefore, even if the same voltage is applied to the gate electrode of the driving transistor, the source potential of the driving transistor is Change. As a result, since the source-gate voltage Vgs of the drive transistor changes, the value of the current flowing through the drive transistor changes. As a result, since the value of the current flowing through the organic EL element also changes, the light emission luminance of the organic EL element changes.

また、特にポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ(以下、単に「駆動トランジスタの移動度μ」と記述する)等が挙げられる。   In particular, in a pixel circuit using a polysilicon TFT, in addition to deterioration of the IV characteristics of the organic EL element over time, the transistor characteristics of the drive transistor change over time, or the transistor characteristics vary depending on manufacturing processes. It is different for each. That is, the transistor characteristics of the drive transistor vary from pixel to pixel. The transistor characteristics include the threshold voltage Vth of the driving transistor, the mobility μ of the semiconductor thin film constituting the channel of the driving transistor (hereinafter simply referred to as “mobility μ of the driving transistor”), and the like.

駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ(一様性)が損なわれる。   When the transistor characteristics of the driving transistor differ from pixel to pixel, the current value flowing through the driving transistor varies from pixel to pixel. Therefore, even if the same voltage is applied between the pixels to the gate electrode of the driving transistor, the light emission of the organic EL element The luminance varies among pixels. As a result, the uniformity (uniformity) of the screen is impaired.

そこで、有機EL素子のI−V特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機EL素子の発光輝度を一定に維持するために、各種の補正(補償)機能を画素回路に持たせている(例えば、特許文献1参照)。   Therefore, various corrections (compensations) are made to maintain the light emission luminance of the organic EL element constant without being affected by the deterioration of the IV characteristic of the organic EL element over time or the change in the transistor characteristic of the driving transistor over time. ) A function is given to the pixel circuit (for example, see Patent Document 1).

補正機能としては、有機EL素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Vthの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Vthの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。   Examples of the correction function include a compensation function for characteristic variation of the organic EL element, a correction function for variation in the threshold voltage Vth of the drive transistor, and a correction function for variation in mobility μ of the drive transistor. Hereinafter, the correction for the variation of the threshold voltage Vth of the driving transistor is referred to as “threshold correction”, and the correction for the variation of the mobility μ of the driving transistor is referred to as “mobility correction”.

このように、画素回路の各々に、各種の補正機能を持たせることで、有機EL素子のI−V特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。その結果、有機EL表示装置の表示品質を向上できる。   In this way, by providing each pixel circuit with various correction functions, the organic EL element is not affected by the deterioration of the IV characteristics of the organic EL element over time or the change of the transistor characteristics of the driving transistor over time. The light emission luminance of the element can be kept constant. As a result, the display quality of the organic EL display device can be improved.

特開2006−133542号公報JP 2006-133542 A

ところで、映像信号の信号電圧Vsigの書込み時には、書込みゲインGに応じた電圧、即ちVsig・Gなる電圧が駆動トランジスタのゲート−ソース間に印加される。書込みゲインGは主に、書き込まれた信号電圧Vsigを保持する保持容量の容量値Ccs、駆動トランジスタのゲート−ソース間の寄生容量の容量値Cgsおよび有機EL素子の等価容量の容量値Coledによって定義される(その詳細については後述する)。   By the way, when the signal voltage Vsig of the video signal is written, a voltage corresponding to the write gain G, that is, a voltage of Vsig · G is applied between the gate and the source of the driving transistor. The write gain G is mainly defined by the capacitance value Ccs of the holding capacitor that holds the written signal voltage Vsig, the capacitance value Cgs of the parasitic capacitance between the gate and the source of the driving transistor, and the capacitance value Coled of the equivalent capacitance of the organic EL element. (The details will be described later).

ここで、一般的に、保持容量、駆動トランジスタのゲート−ソース間の寄生容量および有機EL素子の等価容量だけでは容量不足が起こり、書込みゲインGとして十分なゲインを確保できない。例えば、近年の表示装置の高精細化に伴う画素の微細化によって有機EL素子のサイズが小さくなると、有機EL素子の等価容量Coledが小さくなるため、その分だけ書込みゲインGが低下してしまう。   Here, in general, the storage capacity, the parasitic capacitance between the gate and the source of the driving transistor, and the equivalent capacity of the organic EL element are insufficient, and a sufficient gain as the write gain G cannot be secured. For example, if the size of the organic EL element is reduced due to pixel miniaturization accompanying the recent increase in definition of display devices, the equivalent capacitance Coled of the organic EL element is reduced, and the write gain G is accordingly reduced.

この容量不足を補うために、一般的に、有機EL素子のアノード電極と固定電位ノードとの間に補助容量を接続する方策が採られる。このとき、補助容量は画素ごとに設けられる。そして、書込みゲインを理想値に近づけるには補助容量として大きな容量値のものが要求される。しかしながら、レイアウト上大きな面積を必要とする補助容量を画素ごとに設けたのでは、画素内のレイアウトの過密度化を引き起こす。また、画素の微細化、ひいては表示装置の高精細化の妨げにもなる。   In order to compensate for this shortage of capacity, generally, a measure of connecting an auxiliary capacity between the anode electrode of the organic EL element and the fixed potential node is taken. At this time, an auxiliary capacitor is provided for each pixel. In order to bring the write gain close to the ideal value, a large capacity value is required as an auxiliary capacity. However, if an auxiliary capacitor that requires a large area in layout is provided for each pixel, over-density of the layout in the pixel is caused. In addition, pixel miniaturization and thus high definition of the display device are hindered.

そこで、本発明は、画素内のレイアウトの過密度化を抑え、画素の微細化、ひいては表示装置の高精細化が可能な表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。   In view of the above, the present invention provides a display device capable of miniaturizing a pixel and thus high-definition of a display device while suppressing over-density of the layout in the pixel, a driving method of the display device, and an electronic apparatus using the display device The purpose is to provide.

上記目的を達成するために、本発明は、
電気光学素子と、
映像信号を書き込む書込みトランジスタと、
前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
を有する画素が行列状に配置された表示装置において、
前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して、前記画素アレイ部の画素列ごとに配線され、前記画素アレイ部の外部において容量素子が接続された補助配線を電気的に接続する。
In order to achieve the above object, the present invention provides:
An electro-optic element;
A writing transistor for writing a video signal;
A holding capacitor for holding the video signal written by the writing transistor;
In a display device in which pixels having a drive transistor that drives the electro-optic element according to the video signal held in the holding capacitor are arranged in a matrix,
When the video signal is written by the writing transistor, the auxiliary wiring connected to the anode electrode of the electro-optical element for each pixel column of the pixel array section and connected to the capacitor element outside the pixel array section is electrically connected. Connect.

画素アレイ部の画素列ごとに配線された補助配線には、画素アレイ部の外部において容量素子が接続されている。したがって、書込みトランジスタによる映像信号の書込み時に電気光学素子のアノード電極に対して補助配線を電気的に接続することで、当該補助配線を通して容量素子が電気光学素子の等価容量に対して並列的に接続される。これにより、容量素子は、電気光学素子の容量不足を補う補助容量として機能する。すなわち、画素内に補助容量を設けなくても、画素アレイ部の外部に設けられた容量素子によって電気光学素子の容量不足を補うことができる。   Capacitance elements are connected to the auxiliary wirings arranged for each pixel column in the pixel array unit outside the pixel array unit. Therefore, the auxiliary wiring is electrically connected to the anode electrode of the electro-optic element when the video signal is written by the writing transistor, so that the capacitive element is connected in parallel to the equivalent capacitance of the electro-optic element through the auxiliary wiring. Is done. Accordingly, the capacitive element functions as an auxiliary capacity that compensates for the shortage of capacity of the electro-optic element. That is, even if an auxiliary capacitor is not provided in the pixel, the capacity shortage of the electro-optical element can be compensated for by the capacitive element provided outside the pixel array portion.

本発明によれば、画素内に補助容量を設けなくても、画素アレイ部の外部に設けられた容量素子によって電気光学素子の容量不足を補うことができるため、画素内のレイアウトの過密度化を抑え、画素の微細化、ひいては表示装置の高精細化を図ることができる。   According to the present invention, since the capacity shortage of the electro-optic element can be compensated for by the capacitive element provided outside the pixel array portion without providing the auxiliary capacity in the pixel, the density of the layout in the pixel is increased. Thus, it is possible to reduce the size of the pixel and thus the display device.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[システム構成]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
[System configuration]
FIG. 1 is a system configuration diagram showing an outline of the configuration of an active matrix display device to which the present invention is applied. Here, as an example, an active matrix organic EL display device using, as an example, a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, for example, an organic EL element as a light-emitting element of a pixel (pixel circuit) This case will be described as an example.

図1に示すように、本適用例に係る有機EL表示装置10は、発光素子を含む複数の画素20と、当該画素20が行列状に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部30の各画素20を駆動する。この駆動部として、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。   As shown in FIG. 1, an organic EL display device 10 according to this application example includes a plurality of pixels 20 including light emitting elements, a pixel array unit 30 in which the pixels 20 are two-dimensionally arranged in a matrix, and the pixel array. The drive unit is disposed around the unit 30. The drive unit drives each pixel 20 of the pixel array unit 30. As the drive unit, for example, a write scanning circuit 40, a power supply scanning circuit 50, and a signal output circuit 60 are provided.

ここで、有機EL表示装置10がカラー表示対応の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。   Here, when the organic EL display device 10 supports color display, one pixel is composed of a plurality of sub-pixels (sub-pixels), and this sub-pixel corresponds to the pixel 20. More specifically, in a display device for color display, one pixel includes a sub-pixel that emits red light (R), a sub-pixel that emits green light (G), and a sub-pixel that emits blue light (B). It consists of three sub-pixels of a pixel.

ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。   However, one pixel is not limited to the combination of RGB three primary color subpixels, and one pixel may be configured by adding one or more color subpixels to the three primary color subpixels. Is possible. More specifically, for example, at least one sub-pixel that emits white light (W) is added to improve luminance to form one pixel, or at least one that emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding subpixels.

画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線されている。さらに、列方向(画素列の画素の配列方向)に沿って信号線33−1〜33−nが画素列ごとに配線されている。   The pixel array unit 30 includes scanning lines 31-1 to 31-m and a power supply line 32-1 along the row direction (pixel arrangement direction of pixels in the pixel row) with respect to the arrangement of the pixels 20 in m rows and n columns. ˜32-m are wired for each pixel row. Furthermore, signal lines 33-1 to 33-n are wired for each pixel column along the column direction (pixel arrangement direction of the pixel column).

走査線31−1〜31−mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32−1〜32−mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33−1〜33−nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。   The scanning lines 31-1 to 31 -m are connected to the output ends of the corresponding rows of the writing scanning circuit 40, respectively. The power supply lines 32-1 to 32-m are connected to the output terminals of the corresponding rows of the power supply scanning circuit 50, respectively. The signal lines 33-1 to 33-n are connected to the output ends of the corresponding columns of the signal output circuit 60, respectively.

画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40、電源供給走査回路50および信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。   The pixel array unit 30 is usually formed on a transparent insulating substrate such as a glass substrate. Thereby, the organic EL display device 10 has a flat panel structure. The drive circuit for each pixel 20 in the pixel array section 30 can be formed using an amorphous silicon TFT or a low-temperature polysilicon TFT. When the low-temperature polysilicon TFT is used, the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 can also be mounted on the display panel (substrate) 70 that forms the pixel array unit 30.

書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込み走査信号WS(WS1〜WSm)を供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。   The write scanning circuit 40 is configured by a shift register or the like that sequentially shifts (transfers) the start pulse sp in synchronization with the clock pulse ck. The writing scanning circuit 40 sequentially supplies writing scanning signals WS (WS1 to WSm) to the scanning lines 31-1 to 31-m when writing video signals to the respective pixels 20 of the pixel array section 30. Each pixel 20 of the unit 30 is scanned in order in a row unit (line-sequential scanning).

電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniで切り替わる電源電位DS(DS1〜DSm)を電源供給線32−1〜32−mに供給する。この電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。   The power supply scanning circuit 50 includes a shift register that sequentially shifts the start pulse sp in synchronization with the clock pulse ck. The power supply scanning circuit 50 synchronizes with the line sequential scanning by the write scanning circuit 40 and switches between a first power supply potential Vccp and a second power supply potential Vini lower than the first power supply potential Vccp. ) To the power supply lines 32-1 to 32-m. The light emission / non-light emission of the pixel 20 is controlled by switching the power supply potential DS to Vccp / Vini.

信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択して出力する。信号出力回路60から出力される信号電圧Vsig/基準電位Vofsは、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書き込みの駆動形態を採っている。   The signal output circuit 60 has either a signal voltage (hereinafter also simply referred to as “signal voltage”) Vsig or a reference potential Vofs of a video signal corresponding to luminance information supplied from a signal supply source (not shown). Either one is selected as appropriate and output. The signal voltage Vsig / reference potential Vofs output from the signal output circuit 60 is written in units of rows to each pixel 20 of the pixel array unit 30 via the signal lines 33-1 to 33-n. In other words, the signal output circuit 60 employs a line-sequential writing drive configuration in which the signal voltage Vsig is written in units of rows (lines).

(画素回路)
図2は、画素(画素回路)20の具体的な回路構成を示す回路図である。
(Pixel circuit)
FIG. 2 is a circuit diagram showing a specific circuit configuration of the pixel (pixel circuit) 20.

図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。   As shown in FIG. 2, the pixel 20 includes a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, for example, an organic EL element 21, and a drive circuit that drives the organic EL element 21. It is constituted by. The organic EL element 21 has a cathode electrode connected to a common power supply line 34 that is wired in common to all the pixels 20 (so-called solid wiring).

有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23および保持容量24を有する構成となっている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。   The drive circuit that drives the organic EL element 21 has a drive transistor 22, a write transistor 23, and a storage capacitor 24. Here, N-channel TFTs are used as the drive transistor 22 and the write transistor 23. However, the combination of conductivity types of the drive transistor 22 and the write transistor 23 is merely an example, and is not limited to these combinations.

なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。   Note that when an N-channel TFT is used as the driving transistor 22 and the writing transistor 23, an amorphous silicon (a-Si) process can be used. By using the a-Si process, it is possible to reduce the cost of the substrate on which the TFT is formed, and thus to reduce the cost of the organic EL display device 10. Further, when the drive transistor 22 and the write transistor 23 have the same conductivity type, both the transistors 22 and 23 can be formed by the same process, which can contribute to cost reduction.

駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32−1〜32−m)に接続されている。   The drive transistor 22 has one electrode (source / drain electrode) connected to the anode electrode of the organic EL element 21 and the other electrode (drain / source electrode) connected to the power supply line 32 (32-1 to 32-m). It is connected.

書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(31−1〜31−m)に接続されている。   The write transistor 23 has one electrode (source / drain electrode) connected to the signal line 33 (33-1 to 33-n) and the other electrode (drain / source electrode) connected to the gate electrode of the drive transistor 22. ing. The gate electrode of the writing transistor 23 is connected to the scanning line 31 (31-1 to 31-m).

駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。   In the drive transistor 22 and the write transistor 23, one electrode refers to a metal wiring electrically connected to the source / drain region, and the other electrode refers to a metal wiring electrically connected to the drain / source region. Say. Further, depending on the potential relationship between one electrode and the other electrode, if one electrode becomes a source electrode, it becomes a drain electrode, and if the other electrode also becomes a drain electrode, it becomes a source electrode.

保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。   The storage capacitor 24 has one electrode connected to the gate electrode of the drive transistor 22 and the other electrode connected to the other electrode of the drive transistor 22 and the anode electrode of the organic EL element 21.

上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。   In the pixel 20 configured as described above, the writing transistor 23 becomes conductive in response to a high active writing scanning signal WS applied to the gate electrode from the writing scanning circuit 40 through the scanning line 31. Thereby, the write transistor 23 samples the signal voltage Vsig or the reference potential Vofs of the video signal corresponding to the luminance information supplied from the signal output circuit 60 through the signal line 33 and writes the sampled voltage in the pixel 20. The written signal voltage Vsig or reference potential Vofs is applied to the gate electrode of the driving transistor 22 and held in the holding capacitor 24.

駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。   When the potential DS of the power supply line 32 (32-1 to 32-m) is at the first power supply potential Vccp, the drive transistor 22 has one electrode as a drain electrode and the other electrode as a source electrode in a saturation region. Operate. As a result, the drive transistor 22 is supplied with current from the power supply line 32 and drives the organic EL element 21 to emit light by current drive. More specifically, the drive transistor 22 operates in the saturation region to supply a drive current having a current value corresponding to the voltage value of the signal voltage Vsig held in the holding capacitor 24 to the organic EL element 21. The organic EL element 21 is caused to emit light by current driving.

駆動トランジスタ22はさらに、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。   Further, when the power supply potential DS is switched from the first power supply potential Vccp to the second power supply potential Vini, the drive transistor 22 operates as a switching transistor with one electrode serving as a source electrode and the other electrode serving as a drain electrode. As a result, the drive transistor 22 stops supplying the drive current to the organic EL element 21 and puts the organic EL element 21 into a non-light emitting state. That is, the drive transistor 22 also has a function as a transistor that controls light emission / non-light emission of the organic EL element 21.

この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御する。このデューティ制御により、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。   By the switching operation of the drive transistor 22, a period during which the organic EL element 21 is in a non-light emitting state (non-light emitting period) is provided, and the ratio (duty) between the light emitting period and the non-light emitting period of the organic EL element 21 is controlled. By this duty control, the afterimage blur caused by the light emission of the pixels over one frame period can be reduced, so that the quality of the moving image can be particularly improved.

ここで、信号出力回路60から信号線33を通して選択的に供給される基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)である。   Here, the reference potential Vofs that is selectively supplied from the signal output circuit 60 through the signal line 33 corresponds to a potential that serves as a reference for the signal voltage Vsig of the video signal corresponding to the luminance information (for example, the black level of the video signal). Potential).

電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。   Of the first and second power supply potentials Vccp and Vini selectively supplied from the power supply scanning circuit 50 through the power supply line 32, the first power supply potential Vccp generates a drive current for driving the organic EL element 21 to emit light. The power supply potential for supplying to The second power supply potential Vini is a power supply potential for applying a reverse bias to the organic EL element 21. The second power supply potential Vini is set to a potential lower than the reference potential Vofs, for example, a potential lower than Vofs−Vth, preferably sufficiently lower than Vofs−Vth when the threshold voltage of the driving transistor 22 is Vth. Is done.

(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、ガラス基板201上には、駆動トランジスタ22等を含む駆動回路が形成されている。そして、画素20は、ガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
(Pixel structure)
FIG. 3 is a cross-sectional view illustrating an example of the cross-sectional structure of the pixel 20. As shown in FIG. 3, a driving circuit including the driving transistor 22 and the like is formed on the glass substrate 201. The pixel 20 has a configuration in which an insulating film 202, an insulating planarizing film 203, and a window insulating film 204 are formed in this order on a glass substrate 201, and the organic EL element 21 is provided in the recess 204A of the window insulating film 204. It has become. Here, only the drive transistor 22 is shown in the components of the drive circuit, and the other components are omitted.

有機EL素子21は、アノード電極205と、有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、カソード電極207とから構成されている。アノード電極205は、ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなる。有機層206は、アノード電極205上に形成されている。カソード電極207は、有機層206上に全画素共通に形成された透明導電膜等からなる。   The organic EL element 21 includes an anode electrode 205, an organic layer (electron transport layer, light emitting layer, hole transport layer / hole injection layer) 206, and a cathode electrode 207. The anode electrode 205 is made of a metal or the like formed on the bottom of the recess 204A of the window insulating film 204. The organic layer 206 is formed on the anode electrode 205. The cathode electrode 207 is made of a transparent conductive film formed on the organic layer 206 in common for all pixels.

この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。   In the organic EL element 21, the organic layer 206 is formed by sequentially depositing a hole transport layer / hole injection layer 2061, a light emitting layer 2062, an electron transport layer 2063 and an electron injection layer (not shown) on the anode electrode 205. It is formed. Then, current flows from the driving transistor 22 to the organic layer 206 through the anode electrode 205 under current driving by the driving transistor 22 in FIG. 2, so that electrons and holes are recombined in the light emitting layer 2062 in the organic layer 206. It is designed to emit light.

駆動トランジスタ22は、ゲート電極221と、半導体層222の両側に設けられたソース/ドレイン領域223,224と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。   The drive transistor 22 includes a gate electrode 221, source / drain regions 223 and 224 provided on both sides of the semiconductor layer 222, and a channel formation region 225 at a portion facing the gate electrode 221 of the semiconductor layer 222. . The source / drain region 223 is electrically connected to the anode electrode 205 of the organic EL element 21 through a contact hole.

そして、図3に示すように、ガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合される。この封止基板209によって有機EL素子21が封止されることにより表示パネル70が形成される。   Then, as shown in FIG. 3, after the organic EL element 21 is formed on the glass substrate 201 through the insulating film 202, the insulating planarizing film 203, and the window insulating film 204, the passivation film 208 is formed. Then, the sealing substrate 209 is bonded by the adhesive 210. The display panel 70 is formed by sealing the organic EL element 21 with the sealing substrate 209.

(有機EL表示装置の回路動作)
次に、上記構成の画素20が行列状に2次元配置されてなる有機EL表示装置10の回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
(Circuit operation of organic EL display device)
Next, the circuit operation of the organic EL display device 10 in which the pixels 20 having the above-described configuration are two-dimensionally arranged in a matrix will be described with reference to the operation waveform diagrams of FIGS. 5 and 6 based on the timing waveform diagram of FIG. To do. In the operation explanatory diagrams of FIGS. 5 and 6, the write transistor 23 is illustrated by a switch symbol for simplification of the drawing. Further, the equivalent capacitance 25 of the organic EL element 21 is also illustrated.

図4のタイミング波形図には、走査線31(31−1〜31−m)の電位(書込み走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位(電源電位)DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を示している。また、ゲート電位Vgの波形を一点鎖線で示し、ソース電位Vsの波形を点線で示すことで、両者を識別できるようにしている。   The timing waveform diagram of FIG. 4 shows changes in the potential (writing scanning signal) WS of the scanning lines 31 (31-1 to 31-m) and the potentials (power supply potentials) of the power supply lines 32 (32-1 to 32-m). ) Changes in DS and changes in the gate potential Vg and source potential Vs of the drive transistor 22 are shown. Further, the waveform of the gate potential Vg is indicated by a one-dot chain line, and the waveform of the source potential Vs is indicated by a dotted line so that the two can be identified.

<前フレームの発光期間>
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
<Light emission period of previous frame>
In the timing waveform diagram of FIG. 4, the period before time t1 is the light emission period of the organic EL element 21 in the previous frame (field). In the light emission period of the previous frame, the potential DS of the power supply line 32 is at the first power supply potential (hereinafter referred to as “high potential”) Vccp, and the write transistor 23 is in a non-conductive state.

このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。   At this time, the drive transistor 22 is designed to operate in a saturation region. As a result, as shown in FIG. 5A, the drive current (drain-source current) Ids according to the gate-source voltage Vgs of the drive transistor 22 passes from the power supply line 32 through the drive transistor 22 to the organic EL element. 21 is supplied. Therefore, the organic EL element 21 emits light with a luminance corresponding to the current value of the drive current Ids.

<閾値補正準備期間>
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
<Threshold correction preparation period>
At time t1, a new frame (current frame) for line sequential scanning is entered. As shown in FIG. 5B, the second power supply potential (hereinafter, referred to as the potential DS of the power supply line 32 is sufficiently lower than Vofs−Vth with respect to the reference potential Vofs of the signal line 33 from the high potential Vccp. Switch to Vini) (described as “low potential”).

ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位ViniをVini<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。   Here, the threshold voltage of the organic EL element 21 is Vthel, and the potential of the common power supply line 34 (cathode potential) is Vcath. At this time, if the low potential Vini is Vini <Vthel + Vcath, the source potential Vs of the drive transistor 22 is substantially equal to the low potential Vini, so that the organic EL element 21 is in a reverse bias state and extinguished.

次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Viniにある。   Next, when the potential WS of the scanning line 31 transits from the low potential side to the high potential side at time t2, as shown in FIG. 5C, the writing transistor 23 becomes conductive. At this time, since the reference potential Vofs is supplied from the signal output circuit 60 to the signal line 33, the gate potential Vg of the drive transistor 22 becomes the reference potential Vofs. Further, the source potential Vs of the driving transistor 22 is at a potential Vini that is sufficiently lower than the reference potential Vofs.

このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。   At this time, the gate-source voltage Vgs of the drive transistor 22 is Vofs-Vini. Here, if Vofs−Vini is not larger than the threshold voltage Vth of the drive transistor 22, threshold correction processing described later cannot be performed, and therefore it is necessary to set a potential relationship of Vofs−Vini> Vth.

このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Viniが、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの各初期化電位となる。   As described above, the process of fixing (initializing) the gate potential Vg of the drive transistor 22 to the reference potential Vofs and the source potential Vs to the low potential Vini is a preparation before performing a threshold correction process described later. (Threshold correction preparation) processing. Therefore, the reference potential Vofs and the low potential Vini become the initialization potentials of the gate potential Vg and the source potential Vs of the drive transistor 22, respectively.

<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
<Threshold correction period>
Next, at time t3, as shown in FIG. 5D, when the potential DS of the power supply line 32 is switched from the low potential Vini to the high potential Vccp, the threshold value is maintained while the gate potential Vg of the driving transistor 22 is maintained. The correction process is started. That is, the source potential Vs of the drive transistor 22 starts to increase toward the potential obtained by subtracting the threshold voltage Vth of the drive transistor 22 from the gate potential Vg.

ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準として、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。   Here, for convenience, processing for changing the source potential Vs toward the potential obtained by subtracting the threshold voltage Vth of the drive transistor 22 from the initialization potential Vofs with reference to the initialization potential Vofs of the gate electrode of the drive transistor 22 is corrected by the threshold value. This is called processing. As the threshold correction process proceeds, the gate-source voltage Vgs of the drive transistor 22 eventually converges to the threshold voltage Vth of the drive transistor 22. A voltage corresponding to the threshold voltage Vth is held in the holding capacitor 24.

なお、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。   In the period for performing the threshold correction process (threshold correction period), the organic EL element 21 is cut off in order to prevent the current from flowing exclusively to the storage capacitor 24 and not to the organic EL element 21. As described above, the potential Vcath of the common power supply line 34 is set.

次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。   Next, at time t4, the potential WS of the scanning line 31 transitions to the low potential side, so that the writing transistor 23 is turned off as illustrated in FIG. At this time, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 to be in a floating state. However, since the gate-source voltage Vgs is equal to the threshold voltage Vth of the drive transistor 22, the drive transistor 22 is in a cutoff state. Therefore, the drain-source current Ids does not flow through the driving transistor 22.

<信号書込み&移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
<Signal writing & mobility correction period>
Next, at time t5, as shown in FIG. 6B, the potential of the signal line 33 is switched from the reference potential Vofs to the signal voltage Vsig of the video signal. Subsequently, at time t6, the potential WS of the scanning line 31 transitions to the high potential side, so that the writing transistor 23 becomes conductive as shown in FIG. 6C, and the signal voltage Vsig of the video signal is sampled. To write in the pixel 20.

この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。   By the writing of the signal voltage Vsig by the writing transistor 23, the gate potential Vg of the driving transistor 22 becomes the signal voltage Vsig. When the driving transistor 22 is driven by the signal voltage Vsig of the video signal, the threshold voltage Vth of the driving transistor 22 is canceled with a voltage corresponding to the threshold voltage Vth held in the holding capacitor 24. Details of the principle of threshold cancellation will be described later.

このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。したがって、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量25に流れ込み、当該等価容量25の充電が開始される。   At this time, the organic EL element 21 is in a cutoff state (high impedance state). Accordingly, the current (drain-source current Ids) flowing from the power supply line 32 to the drive transistor 22 in accordance with the signal voltage Vsig of the video signal flows into the equivalent capacitor 25 of the organic EL element 21 and charging of the equivalent capacitor 25 starts. Is done.

有機EL素子21の等価容量25の充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。   As the equivalent capacitance 25 of the organic EL element 21 is charged, the source potential Vs of the drive transistor 22 rises with time. At this time, the pixel-to-pixel variation in the threshold voltage Vth of the drive transistor 22 has already been cancelled, and the drain-source current Ids of the drive transistor 22 depends on the mobility μ of the drive transistor 22.

ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。   Here, it is assumed that the ratio of the holding voltage Vgs of the holding capacitor 24 to the signal voltage Vsig of the video signal, that is, the write gain G is 1 (ideal value). Then, the source potential Vs of the drive transistor 22 rises to the potential of Vofs−Vth + ΔV, so that the gate-source voltage Vgs of the drive transistor 22 becomes Vsig−Vofs + Vth−ΔV.

すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。   That is, the increase ΔV of the source potential Vs of the drive transistor 22 is subtracted from the voltage (Vsig−Vofs + Vth) held in the holding capacitor 24, in other words, the charge of the holding capacitor 24 is discharged. And negative feedback was applied. Therefore, the increase ΔV of the source potential Vs becomes a feedback amount of negative feedback.

このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素ごとのばらつきを補正する移動度補正処理である。   In this way, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids flowing through the drive transistor 22, the mobility μ of the drain-source current Ids of the drive transistor 22. The dependence on can be negated. This canceling process is a mobility correction process for correcting the variation of the mobility μ of the driving transistor 22 for each pixel.

より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。   More specifically, since the drain-source current Ids increases as the signal amplitude Vin (= Vsig−Vofs) of the video signal written to the gate electrode of the drive transistor 22 increases, the absolute value of the feedback amount ΔV of the negative feedback increases. The value also increases. Therefore, mobility correction processing according to the light emission luminance level is performed.

また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。   Further, when the signal amplitude Vin of the video signal is constant, the absolute value of the feedback amount ΔV of the negative feedback increases as the mobility μ of the drive transistor 22 increases. Can do. Therefore, it can be said that the feedback amount ΔV of the negative feedback is a correction amount for mobility correction. Details of the principle of mobility correction will be described later.

<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
<Light emission period>
Next, at time t7, the potential WS of the scanning line 31 shifts to the low potential side, so that the writing transistor 23 is turned off as illustrated in FIG. 6D. As a result, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 and is in a floating state.

ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。   Here, when the gate electrode of the driving transistor 22 is in a floating state, the storage capacitor 24 is connected between the gate and the source of the driving transistor 22, so that the driving transistor 22 is interlocked with the change in the source potential Vs. The gate potential Vg also varies. Thus, the operation in which the gate potential Vg of the drive transistor 22 varies in conjunction with the variation in the source potential Vs is a bootstrap operation by the storage capacitor 24.

駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。   The gate electrode of the drive transistor 22 enters a floating state, and at the same time, the drain-source current Ids of the drive transistor 22 starts to flow into the organic EL element 21, whereby the anode potential of the organic EL element 21 is set according to the current Ids. To rise.

そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。   When the anode potential of the organic EL element 21 exceeds Vthel + Vcath, the drive current starts to flow through the organic EL element 21, and the organic EL element 21 starts to emit light. The increase in the anode potential of the organic EL element 21 is nothing but the increase in the source potential Vs of the drive transistor 22. When the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 also rises in conjunction with the bootstrap operation of the storage capacitor 24.

このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。   At this time, assuming that the bootstrap gain is 1 (ideal value), the amount of increase in the gate potential Vg is equal to the amount of increase in the source potential Vs. Therefore, the gate-source voltage Vgs of the drive transistor 22 is kept constant at Vsig−Vofs + Vth−ΔV during the light emission period. At time t8, the potential of the signal line 33 is switched from the signal voltage Vsig of the video signal to the reference potential Vofs.

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。   In the series of circuit operations described above, each processing operation of threshold correction preparation, threshold correction, signal voltage Vsig writing (signal writing), and mobility correction is executed in one horizontal scanning period (1H). Further, the signal writing and mobility correction processing operations are executed in parallel during the period from time t6 to time t7.

(閾値キャンセルの原理)
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
(Threshold cancellation principle)
Here, the principle of threshold cancellation (that is, threshold correction) of the drive transistor 22 will be described. The drive transistor 22 operates as a constant current source because it is designed to operate in the saturation region. As a result, a constant drain-source current (drive current) Ids given by the following equation (1) is supplied from the drive transistor 22 to the organic EL element 21.
Ids = (1/2) · μ (W / L) Cox (Vgs−Vth) 2 (1)
Here, W is the channel width of the drive transistor 22, L is the channel length, and Cox is the gate capacitance per unit area.

図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。   FIG. 7 shows characteristics of the drain-source current Ids of the drive transistor 22 versus the gate-source voltage Vgs.

この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。   As shown in this characteristic diagram, if no cancellation process is performed for the variation of the threshold voltage Vth of the drive transistor 22 for each pixel, the drain-source current corresponding to the gate-source voltage Vgs when the threshold voltage Vth is Vth1. Ids becomes Ids1.

これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。   On the other hand, when the threshold voltage Vth is Vth2 (Vth2> Vth1), the drain-source current Ids corresponding to the same gate-source voltage Vgs is Ids2 (Ids2 <Ids). That is, when the threshold voltage Vth of the drive transistor 22 varies, the drain-source current Ids varies even if the gate-source voltage Vgs is constant.

一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。したがって、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
On the other hand, in the pixel (pixel circuit) 20 having the above configuration, as described above, the gate-source voltage Vgs of the drive transistor 22 at the time of light emission is Vsig−Vofs + Vth−ΔV. Therefore, when this is substituted into the equation (1), the drain-source current Ids is expressed by the following equation (2).
Ids = (1/2) · μ (W / L) Cox (Vsig−Vofs−ΔV) 2
(2)

すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。   That is, the term of the threshold voltage Vth of the drive transistor 22 is canceled, and the drain-source current Ids supplied from the drive transistor 22 to the organic EL element 21 does not depend on the threshold voltage Vth of the drive transistor 22. As a result, even if the threshold voltage Vth of the drive transistor 22 varies from pixel to pixel due to variations in the manufacturing process of the drive transistor 22 and changes over time, the drain-source current Ids does not vary. The brightness can be kept constant.

(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
(Principle of mobility correction)
Next, the principle of mobility correction of the drive transistor 22 will be described. FIG. 8 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the driving transistor 22 and a pixel B having a relatively low mobility μ of the driving transistor 22 are compared. When the driving transistor 22 is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels like the pixel A and the pixel B.

画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。   Consider a case where the signal amplitude Vin (= Vsig−Vofs) of the same level is written to both the pixels A and B, for example, in the gate electrode of the drive transistor 22 in a state where the mobility μ varies between the pixel A and the pixel B. In this case, if the mobility μ is not corrected at all, it is between the drain-source current Ids1 ′ flowing through the pixel A having a high mobility μ and the drain-source current Ids2 ′ flowing through the pixel B having a low mobility μ. There will be a big difference. Thus, when a large difference occurs between the pixels in the drain-source current Ids due to the variation in mobility μ from pixel to pixel, the uniformity of the screen is impaired.

ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。   Here, as is clear from the transistor characteristic equation of Equation (1), the drain-source current Ids increases when the mobility μ is large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 8, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility.

そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。   Therefore, by applying negative feedback to the gate-source voltage Vgs with the feedback amount ΔV corresponding to the drain-source current Ids of the drive transistor 22 by the mobility correction processing, the negative feedback is increased as the mobility μ is increased. become. As a result, variation in mobility μ for each pixel can be suppressed.

具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。   Specifically, when the feedback amount ΔV1 is corrected in the pixel A having a high mobility μ, the drain-source current Ids greatly decreases from Ids1 ′ to Ids1. On the other hand, since the feedback amount ΔV2 of the pixel B having a low mobility μ is small, the drain-source current Ids decreases from Ids2 ′ to Ids2, and does not decrease that much. As a result, since the drain-source current Ids1 of the pixel A and the drain-source current Ids2 of the pixel B are substantially equal, the variation in mobility μ from pixel to pixel is corrected.

以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。   In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current Ids.

したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。   Therefore, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids of the driving transistor 22, the current value of the drain-source current Ids of the pixels having different mobility μ. Is made uniform. As a result, variation in mobility μ for each pixel can be corrected. That is, the process for applying negative feedback to the gate-source voltage Vgs of the drive transistor 22 with the feedback amount ΔV corresponding to the current flowing through the drive transistor 22 (drain-source current Ids) is the mobility correction process.

ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。   Here, in the pixel (pixel circuit) 20 shown in FIG. 2, the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor 22 depending on the presence or absence of threshold correction and mobility correction is shown in FIG. I will explain.

図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン−ソース間電流Idsに画素A,B間で大きな差が生じることになる。   In FIG. 9, (A) does not perform both threshold correction and mobility correction, (B) does not perform mobility correction, and performs only threshold correction, (C) performs threshold correction and mobility correction. Each case is shown. As shown in FIG. 9A, when neither threshold correction nor mobility correction is performed, the drain-source current Ids is caused by variations in the threshold voltage Vth and the mobility μ for each of the pixels A and B. A large difference occurs between the pixels A and B.

これに対し、閾値補正のみを行った場合は、図9(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正および移動度補正を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。したがって、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。   On the other hand, when only the threshold correction is performed, as shown in FIG. 9B, although the variation in the drain-source current Ids can be reduced to some extent, it is caused by the variation in the mobility μ between the pixels A and B. The difference between the drain-source current Ids between the pixels A and B to be left remains. Then, by performing both the threshold correction and the mobility correction, as shown in FIG. 9C, the drain between the pixels A and B due to the variation of the threshold voltage Vth and the mobility μ for each of the pixels A and B. -The difference in the current Ids between the sources can be almost eliminated. Therefore, the luminance variation of the organic EL element 21 does not occur at any gradation, and a display image with good image quality can be obtained.

また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。   Further, the pixel 20 shown in FIG. 2 has the function of bootstrap operation by the holding capacitor 24 described above in addition to the correction functions of threshold correction and mobility correction. Obtainable.

すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。したがって、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。   That is, even if the source potential Vs of the drive transistor 22 changes with time-dependent changes in the IV characteristics of the organic EL element 21, the gate-source potential Vgs of the drive transistor 22 is set by the bootstrap operation by the storage capacitor 24. Can be kept constant. Therefore, the current flowing through the organic EL element 21 does not change and is constant. As a result, since the light emission luminance of the organic EL element 21 is kept constant, even if the IV characteristic of the organic EL element 21 changes with time, it is possible to realize image display without luminance deterioration associated therewith.

(有機EL素子の容量不足による問題点)
図2の画素回路において、保持容量22の容量値をCcs、駆動トランジスタ22のゲート−ソース間の寄生容量の容量値をCgs、有機EL素子21の等価容量の容量値をColedとする。このとき、映像信号の信号電圧Vsigを書き込むときの書込みゲインGは次式(3)で与えられる。
G=1−{(Ccs+Cgs)/(Ccs+Cgs+Coled)} …(3)
この式(3)から明らかなように、有機EL素子21の等価容量の容量値Coledが大きければ大きいほど、書込みゲインGは1(理想値)に近づくことがわかる。
(Problems due to insufficient capacity of organic EL elements)
In the pixel circuit of FIG. 2, the capacitance value of the storage capacitor 22 is Ccs, the capacitance value of the parasitic capacitance between the gate and the source of the driving transistor 22 is Cgs, and the capacitance value of the equivalent capacitance of the organic EL element 21 is Coled. At this time, the write gain G when the signal voltage Vsig of the video signal is written is given by the following equation (3).
G = 1-{(Ccs + Cgs) / (Ccs + Cgs + Coled)} (3)
As is clear from this equation (3), it can be seen that the larger the capacitance value Coled of the equivalent capacitance of the organic EL element 21 is, the closer the write gain G approaches 1 (ideal value).

一方、近年、表示装置の高精細化に伴って画素20が益々微細化される傾向にある。画素20が微細化されると、必然的に有機EL素子21のサイズも小さくなる。すると、有機EL素子21の等価容量の容量値Coledが小さくなる。その結果、上記式(3)から明らかなように、書込みゲインGが低下する。   On the other hand, in recent years, the pixels 20 tend to be miniaturized more and more as the display devices become higher definition. When the pixel 20 is miniaturized, the size of the organic EL element 21 is inevitably reduced. Then, the capacitance value Coled of the equivalent capacitance of the organic EL element 21 becomes small. As a result, as is clear from the above equation (3), the write gain G decreases.

前にも述べたように、有機EL素子21の容量不足を補うために、一般的に、有機EL素子21のアノード電極と固定電位ノードとの間に補助容量を接続する方策が採られる。しかしながら、レイアウト上大きな面積を必要とする補助容量を画素20ごとに追加したのでは、画素20内のレイアウトの過密度化を引き起こす。また、画素20の微細化、ひいては有機EL表示装置10の高精細化の妨げにもなる。   As described above, in order to compensate for the shortage of the capacity of the organic EL element 21, generally, a measure of connecting an auxiliary capacity between the anode electrode of the organic EL element 21 and the fixed potential node is taken. However, if an auxiliary capacitor that requires a large area in the layout is added to each pixel 20, the layout in the pixel 20 becomes excessively dense. In addition, the miniaturization of the pixel 20 and, consequently, the high definition of the organic EL display device 10 are hindered.

[本実施形態の特徴部分]
そこで、本実施形態では、画素20内に補助容量を追加して設けるのではなく、画素アレイ部30の外部に画素列ごとに容量素子を設け、当該容量素子を有機EL素子21の補助容量として使用することで有機EL素子21の容量不足を補うようにする。
[Characteristics of this embodiment]
Therefore, in the present embodiment, an auxiliary capacitor is not additionally provided in the pixel 20, but a capacitor element is provided for each pixel column outside the pixel array unit 30, and the capacitor element is used as an auxiliary capacitor of the organic EL element 21. By using it, the lack of capacity of the organic EL element 21 is compensated.

図10は、本発明の一実施形態に係る有機EL表示装置10Aの構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。ここでは、図面の簡略化のため、ある1つの行における互いに隣接する3つの画素(副画素)20i−1,20i,20i+1についてその回路構成を示している。   FIG. 10 is a system configuration diagram showing an outline of the configuration of an organic EL display device 10A according to an embodiment of the present invention. In FIG. 10, the same parts as those in FIG. Here, for simplification of the drawing, the circuit configuration of three adjacent pixels (subpixels) 20i-1, 20i, and 20i + 1 in one row is shown.

画素アレイ部30において、各画素20の発光色は画素列ごとに異なる。具体的には、1つの画素が例えばRGBの3つの副画素からなるとした場合に、Rの画素列、Gの画素列、Bの画素列が交互に配置される。ここでは、i−1列目の画素20i−1をRの副画素、i列目の画素20iをGの副画素、i+1列目の画素20i+1をBの副画素としている。この画素アレイ部30には、画素列ごとに補助配線35i−1,35i,35i+1が配線されている。   In the pixel array unit 30, the emission color of each pixel 20 is different for each pixel column. Specifically, when one pixel is composed of, for example, three RGB subpixels, the R pixel column, the G pixel column, and the B pixel column are alternately arranged. Here, the pixel 20i-1 in the (i-1) th column is an R subpixel, the pixel 20i in the ith column is a G subpixel, and the pixel 20i + 1 in the (i + 1) th column is a B subpixel. In the pixel array section 30, auxiliary wirings 35i-1, 35i, 35i + 1 are wired for each pixel column.

画素アレイ部30の外部において、補助配線35i−1,35i,35i+1の各一端には容量素子36i−1,36i,36i+1の各一端が接続されている。容量素子36i−1,36i,36i+1の各他端は、固定電位の電位線37に接続されている。補助配線35i−1,35i,35i+1の各他端にはリセットスイッチ38i−1,38i,38i+1の各一端が接続されている。リセットスイッチ38i−1,38i,38i+1の各他端は、カソード電位の共通電源供給線34に接続されている。   Outside the pixel array unit 30, one end of each of the capacitive elements 36i-1, 36i, 36i + 1 is connected to one end of each of the auxiliary wirings 35i-1, 35i, 35i + 1. The other ends of the capacitive elements 36i-1, 36i, 36i + 1 are connected to a fixed potential line 37. One end of each of the reset switches 38i-1, 38i, 38i + 1 is connected to the other end of each of the auxiliary wirings 35i-1, 35i, 35i + 1. The other ends of the reset switches 38i-1, 38i, 38i + 1 are connected to a common power supply line 34 having a cathode potential.

画素20i−1,20i,20i+1は、図2に示す画素回路と同じ画素構成を採っている。すなわち、画素20i−1は、有機EL素子21i−1、駆動トランジスタ22i−1、書込みトランジスタ23i−1および保持容量24i−1を有する画素構成となっている。同様に、画素20i,20i+1は、有機EL素子21i,21i+1、駆動トランジスタ22i,22i+1、書込みトランジスタ23i,23i+1および保持容量24i,24i+1をそれぞれ有する画素構成となっている。   The pixels 20i-1, 20i, and 20i + 1 have the same pixel configuration as that of the pixel circuit shown in FIG. That is, the pixel 20i-1 has a pixel configuration including the organic EL element 21i-1, the driving transistor 22i-1, the writing transistor 23i-1, and the storage capacitor 24i-1. Similarly, the pixels 20i and 20i + 1 have pixel configurations having organic EL elements 21i and 21i + 1, drive transistors 22i and 22i + 1, write transistors 23i and 23i + 1, and holding capacitors 24i and 24i + 1, respectively.

これら画素20i−1,20i,20i+1はさらに、映像信号の信号電圧Vsigの書込み時に有機EL素子21i−1,21i,21i+1の各アノード電極に対して補助配線35i,35i+1,35i+2を電気的に接続するスイッチ素子26i−1,26i,26i+1を有している。これらスイッチ素子26i−1,26i,26i+1の各一端は、有機EL素子21i−1,21i,21i+1のアノード電極/駆動トランジスタ22i−1,22i,22i+1のソース電極にそれぞれ接続されている。スイッチ素子26i−1,26i,26i+1の各他端は、補助配線35i−1,35i,35i+1にそれぞれ接続されている。   These pixels 20i-1, 20i, and 20i + 1 further electrically connect auxiliary wirings 35i, 35i + 1, and 35i + 2 to the respective anode electrodes of the organic EL elements 21i-1, 21i, and 21i + 1 when the signal voltage Vsig of the video signal is written. Switch elements 26i-1, 26i, and 26i + 1. One end of each of the switch elements 26i-1, 26i, 26i + 1 is connected to the anode electrodes of the organic EL elements 21i-1, 21i, 21i + 1 / source electrodes of the drive transistors 22i-1, 22i, 22i + 1, respectively. The other ends of the switch elements 26i-1, 26i, 26i + 1 are connected to auxiliary wirings 35i-1, 35i, 35i + 1, respectively.

上記構成の画素20(…,20i−1,20i,20i+1,…)を駆動するために、書込み走査回路40および電源供給走査回路50に加えて、補助走査回路80が画素アレイ部30の周辺部に設けられている。補助走査回路80は、書込み走査回路40の走査に同期して行単位で補助走査信号SSを出力する。この補助走査信号SSは、スイッチ素子26i−1,26i,26i+1のオン(閉)/オフ(開)駆動を行う。   In order to drive the pixels 20 (..., 20i-1, 20i, 20i + 1,...) Configured as described above, the auxiliary scanning circuit 80 includes a peripheral portion of the pixel array unit 30 in addition to the write scanning circuit 40 and the power supply scanning circuit 50. Is provided. The auxiliary scanning circuit 80 outputs the auxiliary scanning signal SS in units of rows in synchronization with the scanning of the writing scanning circuit 40. The auxiliary scanning signal SS performs on (closed) / off (open) driving of the switch elements 26i-1, 26i, and 26i + 1.

リセットスイッチ38i−1,38i,38i+1は、リセット信号RSTによって1H(Hは水平期間)ごとにオン(閉)駆動が行われる。このリセット信号RSTは、タイミング発生回路(図示を省略)によって1H周期で発生される。後述する理由から、リセット信号RSTとして、書込み走査回路40で用いるタイミング信号を用いることも可能である。   The reset switches 38i-1, 38i, 38i + 1 are turned on (closed) every 1H (H is a horizontal period) by a reset signal RST. This reset signal RST is generated in a 1H cycle by a timing generation circuit (not shown). For the reason described later, a timing signal used in the write scanning circuit 40 can be used as the reset signal RST.

図12は、信号出力回路60の構成の一例を示す回路図である。本例に係る信号出力回路60は、1本のデータ線を通して時系列で供給されるRGBの映像信号の信号電圧をRGBに対応した3本の信号線を単位として時分割で供給する時分割駆動方式(セレクタ方式)を採用している。   FIG. 12 is a circuit diagram showing an example of the configuration of the signal output circuit 60. The signal output circuit 60 according to the present example is a time-division drive that supplies signal voltages of RGB video signals supplied in time series through one data line in units of three signal lines corresponding to RGB. The system (selector system) is adopted.

図12において、Rの信号線33i−1の一端には2個の選択スイッチ61−r,62−rの各出力端が共通に接続されている。G信号の線33iの一端には2個の選択スイッチ61−g,62−gの各出力端が共通に接続されている。Bの信号線33Bの一端には2個の選択スイッチ61−b,62−bの各出力端が共通に接続されている。選択スイッチ61−r,61−g,61−b,62−r,62−g,62−bは、例えばCMOSトランジスタによって構成されているが、これに限られるものではない。   In FIG. 12, the output terminals of the two selection switches 61-r and 62-r are commonly connected to one end of the R signal line 33i-1. The output terminals of the two selection switches 61-g and 62-g are commonly connected to one end of the G signal line 33i. The output terminals of the two selection switches 61-b and 62-b are commonly connected to one end of the B signal line 33B. The selection switches 61-r, 61-g, 61-b, 62-r, 62-g, and 62-b are configured by, for example, CMOS transistors, but are not limited thereto.

選択スイッチ61−r,61−g,61−bの各入力端には、データ線64を通して映像信号が与えられる。この映像信号は、RGBの各映像信号が例えばRGBの順に供給される時系列の信号である。選択スイッチ61−rは、時系列の信号のうちRの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号SEL R,xSEL Rによって駆動されることで、Rの映像信号を選択して信号線33i−1に出力する。   A video signal is supplied to each input terminal of the selection switches 61-r, 61-g, 61-b through the data line 64. This video signal is a time-series signal in which RGB video signals are supplied in the order of RGB, for example. The selection switch 61-r selects the R video signal by being driven by the switch control signals SEL R and xSEL R that are in reverse phase with each other and are activated in synchronization with the R video signal among the time-series signals. To the signal line 33i-1.

選択スイッチ61−gは、時系列の信号のうちGの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号SEL G,xSEL Gによって駆動されることで、Gの映像信号を選択して信号線33iに出力する。選択スイッチ61−bは、時系列の信号のうちBの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号SEL B,xSEL Bによって駆動されることで、Bの映像信号を選択して信号線33i+1に出力する。   The selection switch 61-g selects the G video signal by being driven by the switch control signals SEL G and xSEL G having opposite phases that are activated in synchronization with the G video signal among the time-series signals. To the signal line 33i. The selection switch 61-b selects the B video signal by being driven by switch control signals SEL B and xSEL B having opposite phases that are active in synchronization with the B video signal among the time series signals. To the signal line 33i + 1.

選択スイッチ62−r,62−g62−bの各入力端には、基準電位Vofsが与えられる。これら選択スイッチ62−r,62−g62−bは、互いに逆相のスイッチ制御信号GOFS,xGOFSによって駆動されることで、基準電位Vofsを選択的に信号線33i−1,33i,33i+1に出力する。   A reference potential Vofs is applied to each input terminal of the selection switches 62-r and 62-g62-b. These selection switches 62-r and 62-g62-b are driven by switch control signals GOFS and xGOFS having opposite phases to selectively output the reference potential Vofs to the signal lines 33i-1, 33i and 33i + 1. .

ここで、映像信号は、図示せぬドライバIC(信号生成部)から信号出力回路60に供給される。基準電位Vofsは、図示せぬ基準電位生成部から信号出力回路60に供給される。また、スイッチ制御信号SEL R,xSEL R,SEL G,xSEL G,SEL B,xSEL Bおよびスイッチ制御信号GOFS,xGOFSは、図示せぬタイミング発生部から信号出力回路60に供給される。   Here, the video signal is supplied to the signal output circuit 60 from a driver IC (signal generation unit) (not shown). The reference potential Vofs is supplied to the signal output circuit 60 from a reference potential generation unit (not shown). The switch control signals SEL R, xSEL R, SEL G, xSEL G, SEL B, xSEL B and the switch control signals GOFS, xGOFS are supplied to the signal output circuit 60 from a timing generator (not shown).

(回路動作)
続いて、上記構成の本実施形態に係る有機EL表示装置10Aの回路動作について、図12のタイミング波形図を用いて説明する。
(Circuit operation)
Next, the circuit operation of the organic EL display device 10A according to this embodiment having the above-described configuration will be described with reference to the timing waveform diagram of FIG.

図12のタイミング波形図には、スイッチ素子26i−1,26i,26i+1を駆動する補助走査信号SSと、リセットスイッチ38i−1,38i,38i+1を駆動するリセット信号RSTとのタイミング関係を示している。図12のタイミング波形図にはさらに、信号出力回路60で用いる正相のスイッチ制御信号SEL R,xSEL R,SEL Gと、正相のスイッチ制御信号GOFSと、データ(映像信号の信号電圧)Dataのタイミング関係を示している。   The timing waveform diagram of FIG. 12 shows the timing relationship between the auxiliary scanning signal SS that drives the switch elements 26i-1, 26i, and 26i + 1 and the reset signal RST that drives the reset switches 38i-1, 38i, and 38i + 1. . The timing waveform diagram of FIG. 12 further includes the positive phase switch control signals SEL R, xSEL R, and SEL G used in the signal output circuit 60, the positive phase switch control signal GOFS, and data (signal voltage of the video signal) Data. The timing relationship is shown.

また、信号出力回路60の回路動作には直接関係ないが、書込み走査回路40の動作を制御するタイミング信号WSEN1,WSEN2についても時間軸を揃えて同じタイミング波形図に示している。ここで、タイミング信号WSEN1は、図2の基準電位Vofsの書込み期間を決める書込み走査信号WSを生成するタイミング信号である。タイミング信号WSEN2は、図2の信号電圧Vsigの書込み+移動度補正期間を決める書込み走査信号WSを生成するタイミング信号である。   Although not directly related to the circuit operation of the signal output circuit 60, the timing signals WSEN1 and WSEN2 for controlling the operation of the write scanning circuit 40 are also shown in the same timing waveform diagram with the time axis aligned. Here, the timing signal WSEN1 is a timing signal for generating the write scanning signal WS that determines the write period of the reference potential Vofs in FIG. The timing signal WSEN2 is a timing signal for generating the write scan signal WS that determines the write + mobility correction period of the signal voltage Vsig in FIG.

先ず、映像信号の信号電圧Vsigの書込み期間に入る前に、補助走査信号SSがアクティブ状態(本例では、High電位)になると、スイッチ素子26i−1,26i,26i+1がオン状態になる。このスイッチ素子26i−1,26i,26i+1のオン期間において、書込み走査信号WSによる駆動の下に書込みトランジスタ23i−1,23i,23i+1が導通状態になる。これにより、画素20i−1,20i,20i+1に対して映像信号の信号電圧Vsigの書込みが書込みゲインGに応じて行われる。   First, before the writing period of the signal voltage Vsig of the video signal starts, when the auxiliary scanning signal SS becomes active (in this example, High potential), the switch elements 26i-1, 26i, and 26i + 1 are turned on. In the ON period of the switch elements 26i-1, 26i, and 26i + 1, the write transistors 23i-1, 23i, and 23i + 1 are turned on under the driving by the write scanning signal WS. As a result, the signal voltage Vsig of the video signal is written to the pixels 20i-1, 20i, 20i + 1 according to the write gain G.

この信号電圧Vsigの書込み時には、スイッチ素子26i−1,26i,26i+1がオン状態にあることで、補助配線35i−1,35i,35i+1が有機EL素子21i−1,21i+1の各アノード電極に対して電気的に接続される。この補助配線35i−1,35i,35i+1には、固定電位の電位線37との間に容量素子36i−1,36i,36i+1が接続されている。これにより、容量素子36i−1,36i,36i+1は、有機EL素子21i−1,21i,21i+1の等価容量に対して並列的に接続され、有機EL素子21i−1,21i,21i+1の補助容量としての機能を持つことになる。   When the signal voltage Vsig is written, the switch elements 26i-1, 26i, 26i + 1 are in the on state, so that the auxiliary wirings 35i-1, 35i, 35i + 1 are connected to the anode electrodes of the organic EL elements 21i-1, 21i + 1. Electrically connected. Capacitance elements 36i-1, 36i, 36i + 1 are connected between the auxiliary wirings 35i-1, 35i, 35i + 1 and a potential line 37 having a fixed potential. Accordingly, the capacitive elements 36i-1, 36i, 36i + 1 are connected in parallel to the equivalent capacitances of the organic EL elements 21i-1, 21i, 21i + 1, and serve as auxiliary capacitors for the organic EL elements 21i-1, 21i, 21i + 1. It will have the function of.

ここで、容量素子36i−1,36i,36i+1の容量値をCsubとすると、信号電圧Vsigの書込みゲインGは次式(4)で与えられる。
G=1−{(Ccs+Cgs)
/(Ccs+Cgs+Coled+Csub)} …(4)
Here, if the capacitance values of the capacitive elements 36i-1, 36i, 36i + 1 are Csub, the write gain G of the signal voltage Vsig is given by the following equation (4).
G = 1-{(Ccs + Cgs)
/ (Ccs + Cgs + Coled + Csub)} (4)

信号電圧Vsigの書込み+移動度補正期間が終了した後、次の1H期間において、例えば基準電位Vofsの書込み期間にリセット信号RSTがアクティブ状態(本例では、High電位)になる。すると、リセットスイッチ38i−1,38i,38i+1がオン状態となってカソード電位Vcathを容量素子36i−1,36i,36i+1に与える。カソード電位Vcathの印加により、容量素子36i−1,36i,36i+1の蓄積情報が、固定電位とカソード電位Vcathとの電位差に応じた電荷にリセットされる。   After the signal voltage Vsig writing + mobility correction period ends, in the next 1H period, for example, the reset signal RST becomes active (high potential in this example) during the reference potential Vofs writing period. Then, the reset switches 38i-1, 38i, 38i + 1 are turned on to apply the cathode potential Vcath to the capacitive elements 36i-1, 36i, 36i + 1. By applying the cathode potential Vcath, the accumulated information of the capacitive elements 36i-1, 36i, 36i + 1 is reset to a charge corresponding to the potential difference between the fixed potential and the cathode potential Vcath.

すなわち、リセットスイッチ38i−1,38i,38i+1は、信号電圧Vsigの書込みに先立って1Hごとに、リセット信号RSTによる駆動の下に、容量素子36i−1,36i,36i+1の蓄積情報をリセットする。これにより、本例のように、容量素子36i−1,36i,36i+1を画素列ごとに各列の画素間で共用しても、前の行の各画素の書込み情報の影響を排除できる。   That is, the reset switches 38i-1, 38i, 38i + 1 reset the accumulated information of the capacitive elements 36i-1, 36i, 36i + 1 every 1H prior to the writing of the signal voltage Vsig, under the driving by the reset signal RST. Thereby, even if the capacitive elements 36i-1, 36i, 36i + 1 are shared among the pixels in each column for each pixel column as in this example, the influence of the writing information of each pixel in the previous row can be eliminated.

具体的には、前の行の各画素の書込み情報が容量素子36i−1,36i,36i+1に残っていたとしても、自画素の書込み前に、その残存情報(蓄積情報)をリセットスイッチ38i−1,38i,38i+1による作用によってリセットすることができる。したがって、今回書込み駆動が行われる行の各画素に対する前の行の各画素の書込み情報の影響を確実に排除することができる。   Specifically, even if the writing information of each pixel in the previous row remains in the capacitive elements 36i-1, 36i, 36i + 1, the remaining information (accumulated information) is transferred to the reset switch 38i− before the writing of the own pixel. It can be reset by the action of 1,38i, 38i + 1. Therefore, it is possible to reliably eliminate the influence of the writing information of each pixel in the previous row on each pixel in the row in which writing is performed this time.

上述したように、画素アレイ部30の外部に設けられた容量素子36(36i−1,36i,36i+1)を有機EL素子21の補助容量として使用することで、画素20内に補助容量を追加しなくても、有機EL素子21の容量不足を補うことができる。これにより、画素20内のレイアウトの過密度化を抑えつつ、映像信号の信号電圧Vsigの書込みゲインGとして十分なゲインを確保できる。そして、画素20内のレイアウトの過密度化を抑えることで、製造段階での混入物によるショートなどに起因する画素不良の発生を抑えることができる。また、十分な書込みゲインGで信号電圧Vsigの書込みができることで、良好な表示画像を得ることができる。   As described above, by using the capacitive element 36 (36i-1, 36i, 36i + 1) provided outside the pixel array unit 30 as the auxiliary capacity of the organic EL element 21, an auxiliary capacity is added in the pixel 20. Even if it is not, the capacity shortage of the organic EL element 21 can be compensated. Thereby, it is possible to secure a sufficient gain as the write gain G of the signal voltage Vsig of the video signal while suppressing the overdensity of the layout in the pixel 20. Further, by suppressing the over-density of the layout in the pixel 20, it is possible to suppress the occurrence of pixel defects due to a short circuit due to a contaminant in the manufacturing stage. In addition, since the signal voltage Vsig can be written with a sufficient write gain G, a good display image can be obtained.

また、画素20内に補助容量を追加する場合に比べて、画素20の微細化を図ることができるため、有機EL表示装置10Aの高精細化が容易になる。特に、画素20の微細化に伴って有機EL素子21のサイズが小さくなり、有機EL素子21の容量不足が生じたとしても、その不足分を画素アレイ部30の外部に設けられた容量素子36で補うことができるため、有機EL表示装置10Aの高精細化に大きく寄与できる。   Further, since the pixel 20 can be miniaturized as compared with the case where an auxiliary capacitor is added in the pixel 20, it is easy to increase the definition of the organic EL display device 10A. In particular, even when the size of the organic EL element 21 is reduced with the miniaturization of the pixel 20, and the capacity of the organic EL element 21 is insufficient, the capacity element 36 provided outside the pixel array unit 30 is used for the shortage. Therefore, it can greatly contribute to the high definition of the organic EL display device 10A.

さらに、容量素子36(36i−1,36i,36i+1)が画素アレイ部30の外部に設けられていることで、当該容量素子36を容易に大容量化することが可能である。そして、容量素子36の容量値を大きく設定することで、書込みゲインGをより理想値に近づけることができる。   Furthermore, since the capacitive element 36 (36i-1, 36i, 36i + 1) is provided outside the pixel array unit 30, it is possible to easily increase the capacity of the capacitive element 36. Then, by setting the capacitance value of the capacitive element 36 to be large, the write gain G can be made closer to the ideal value.

なお、本例では、Rの画素列の容量素子36i−1、Gの画素列の容量素子36i、Bの画素列の容量素子36i+1の各容量値Csubを同じ値であることを前提として説明したが、容量値Csubを発光色ごとに設定するのが好ましい。その理由について以下に説明する。   In this example, the description has been given on the assumption that the capacitance values Csub of the capacitive element 36i-1 in the R pixel column, the capacitive element 36i in the G pixel column, and the capacitive element 36i + 1 in the B pixel column have the same value. However, it is preferable to set the capacitance value Csub for each emission color. The reason will be described below.

有機EL素子21は、有機材料などに起因して発光効率が発光色ごとに異なる。そのため、有機EL素子21を電流駆動する駆動トランジスタ22のサイズとして、有機EL素子21の発光色によって異なるサイズを設定するのが一般的である。駆動トランジスタ22のサイズが有機EL素子21の発光色によって異なると、移動度補正処理を行う際の移動度補正時間に、有機EL素子21の発光色によって違いが生じることになる。   The organic EL element 21 has different emission efficiency for each emission color due to an organic material or the like. Therefore, the size of the drive transistor 22 that drives the organic EL element 21 by current is generally set to a different size depending on the emission color of the organic EL element 21. If the size of the drive transistor 22 differs depending on the light emission color of the organic EL element 21, a difference occurs in the mobility correction time when performing the mobility correction process depending on the light emission color of the organic EL element 21.

最適な移動度補正時間tは、
t=C/(kμVsig) ……(5)
なる式で与えられる。ここで、定数kはk=(1/2)(W/L)Coxである。また、Cは移動度補正処理を行うときに放電されるノードの容量であり、有機EL素子21の等価容量、保持容量24および補助容量となる容量素子36の合成容量となる。
The optimal mobility correction time t is
t = C / (kμVsig) (5)
It is given by Here, the constant k is k = (1/2) (W / L) Cox. Further, C is a capacity of a node that is discharged when performing the mobility correction process, and is a combined capacity of an equivalent capacity of the organic EL element 21, a holding capacity 24, and a capacity element 36 serving as an auxiliary capacity.

したがって、最適な移動度補正時間tを有機EL素子21の発光色に関係なく一定にするには、発光色ごとに有機EL素子21のサイズを変えることで、発光色間で有機EL素子21の等価容量に違いをもたせるようにすればよい。しかしながら、画素20の開口率などの関係から、有機EL素子21のサイズを大きくするにも限界がある。   Therefore, in order to make the optimum mobility correction time t constant regardless of the emission color of the organic EL element 21, the size of the organic EL element 21 is changed for each emission color, so that the organic EL element 21 varies between emission colors. What is necessary is to make a difference in equivalent capacity. However, there is a limit to increasing the size of the organic EL element 21 due to the relationship between the aperture ratio of the pixel 20 and the like.

このような観点から、容量素子36(36i−1,36i,36i+1)の容量値Csubを発光色ごとに設定するのが好ましい。これにより、最適な移動度補正時間tを有機EL素子21の発光色に関係なく一定にできるため、発光色ごとに最適な移動度補正処理を実行できる、その結果、移動度補正処理に伴う表示品質の改善効果を十分に得ることができるために、高品位な表示画像を得ることができる。   From such a viewpoint, it is preferable to set the capacitance value Csub of the capacitive element 36 (36i-1, 36i, 36i + 1) for each emission color. Thereby, since the optimal mobility correction time t can be made constant irrespective of the emission color of the organic EL element 21, the optimal mobility correction process can be executed for each emission color. As a result, the display accompanying the mobility correction process Since a quality improvement effect can be sufficiently obtained, a high-quality display image can be obtained.

[変形例]
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。すなわち、本発明は、駆動トランジスタ22に駆動電流を供給する電源供給線32の電位(電源電位)DSを切り替えることによって有機EL素子21の発光/非発光の制御を行なう画素構成に対して適用可能である。
[Modification]
In the above embodiment, the driving circuit of the organic EL element 21 is basically described as an example of the pixel configuration including the two transistors of the driving transistor 22 and the writing transistor 23. However, the present invention is not limited to this pixel configuration. The application is not limited to. That is, the present invention can be applied to a pixel configuration in which light emission / non-light emission control of the organic EL element 21 is controlled by switching the potential (power supply potential) DS of the power supply line 32 that supplies a drive current to the drive transistor 22. It is.

一例として、図13に示すように、駆動トランジスタ22、書込みトランジスタ23に加えて、発光制御トランジスタ28および2つのスイッチングトランジスタ29,30を有する5つのトランジスタからなる5Trの回路構成を基本構成とする画素20′が知られている(例えば、特開2005−345722号公報参照)。ここでは、発光制御トランジスタ28としてPchトランジスタ、スイッチングトランジスタ29,30としてNchを用いているが、これらの導電型の組み合わせは任意である。   As an example, as shown in FIG. 13, in addition to the drive transistor 22 and the write transistor 23, a pixel having a 5Tr circuit configuration composed of five transistors including a light emission control transistor 28 and two switching transistors 29 and 30 as a basic configuration. 20 'is known (see, for example, JP-A-2005-345722). Here, a Pch transistor is used as the light emission control transistor 28 and an Nch is used as the switching transistors 29 and 30, but the combination of these conductivity types is arbitrary.

発光制御トランジスタ28は、駆動トランジスタ22に対して直列に接続され、駆動トランジスタ22への高電位Vccpの供給を選択的に行うことで、有機EL素子21の発光/非発光の制御を行なう。スイッチングトランジスタ29は、駆動トランジスタ22のゲート電極に基準電位Vofsを選択的に与えることで、そのゲート電位Vgを基準電位Vofsに初期化する。スイッチングトランジスタ30は、駆動トランジスタ22のソース電極に低電位iniを選択的に与えることで、そのソース電位Vsを低電位iniに初期化する。   The light emission control transistor 28 is connected in series to the drive transistor 22 and selectively controls the light emission / non-light emission of the organic EL element 21 by selectively supplying the high potential Vccp to the drive transistor 22. The switching transistor 29 initializes the gate potential Vg to the reference potential Vofs by selectively applying the reference potential Vofs to the gate electrode of the drive transistor 22. The switching transistor 30 initializes the source potential Vs to the low potential ini by selectively applying the low potential ini to the source electrode of the drive transistor 22.

ここでは、他の画素構成として、5Trの回路構成を例に挙げたが、例えば、信号線33を通して基準電位Vofsを供給し、当該基準電位Vofsを書込みトランジスタ23によって書き込むようにすることでスイッチングトランジスタ27を省略するなど、種々の画素構成のものが考えられる。   Here, the 5Tr circuit configuration has been described as an example of another pixel configuration. For example, the reference potential Vofs is supplied through the signal line 33, and the reference potential Vofs is written by the write transistor 23, thereby switching transistors. Various pixel configurations are possible, such as omitting 27.

また、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。   In the above embodiment, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixel 20 has been described as an example. However, the present invention is not limited to this application example. . Specifically, the present invention relates to a display device using a current-driven electro-optical element (light-emitting element) such as an inorganic EL element, an LED element, or a semiconductor laser element whose emission luminance changes according to the current value flowing through the device. Applicable to all.

[適用例]
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図14〜図18に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
[Application example]
The display device according to the present invention described above can be applied to display devices of electronic devices in various fields that display video signals input to electronic devices or video signals generated in electronic devices as images or videos. Is possible. As an example, the present invention can be applied to various electronic devices shown in FIGS. 14 to 18 such as a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, and a display device such as a video camera.

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器において高品位な画像表示を行うことができる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、画素内に補助容量を追加しなくても、有機EL素子の容量不足を補うことができるため、十分な書込みゲインを確保しつつ表示装置の高精細化を図ることができる。   In this manner, by using the display device according to the present invention as a display device for electronic devices in all fields, high-quality image display can be performed in various electronic devices. That is, as is apparent from the description of the above-described embodiment, the display device according to the present invention can compensate for the shortage of the capacity of the organic EL element without adding an auxiliary capacity in the pixel. It is possible to achieve high definition of the display device while ensuring the above.

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。   The display device according to the present invention includes a module-shaped one having a sealed configuration. For example, a display module formed by attaching a facing portion such as transparent glass to the pixel array portion is applicable. The transparent facing portion may be provided with a color filter, a protective film, and the like, and further the above-described light shielding film. Note that the display module may be provided with a circuit unit for inputting / outputting a signal to the pixel array unit from the outside, an FPC (flexible printed circuit), and the like.

以下に、本発明が適用される電子機器の具体例について説明する。   Specific examples of electronic devices to which the present invention is applied will be described below.

図14は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。   FIG. 14 is a perspective view showing an appearance of a television set to which the present invention is applied. The television set according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and is created by using the display device according to the present invention as the video display screen unit 101.

図15は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。   15A and 15B are perspective views showing the external appearance of a digital camera to which the present invention is applied. FIG. 15A is a perspective view seen from the front side, and FIG. 15B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and is manufactured by using the display device according to the present invention as the display unit 112.

図16は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。   FIG. 16 is a perspective view showing an external appearance of a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like, and the display device according to the present invention is used as the display unit 123. It is produced by this.

図17は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。   FIG. 17 is a perspective view showing the appearance of a video camera to which the present invention is applied. The video camera according to this application example includes a main body 131, a lens 132 for shooting an object on a side facing forward, a start / stop switch 133 at the time of shooting, a display unit 134, and the like. It is manufactured by using a display device.

図18は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。   18A and 18B are external views showing a mobile terminal device to which the present invention is applied, for example, a mobile phone. FIG. 18A is a front view in an open state, FIG. 18B is a side view thereof, and FIG. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. A cellular phone according to this application example includes an upper casing 141, a lower casing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub display 145, a picture light 146, a camera 147, and the like. Then, by using the display device according to the present invention as the display 144 or the sub display 145, the mobile phone according to this application example is manufactured.

本発明が適用される有機EL表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram showing an outline of a configuration of an organic EL display device to which the present invention is applied. 本適用例に係る有機EL表示装置の画素の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the pixel of the organic electroluminescence display which concerns on this application example. 画素の断面構造の一例を示す断面図である。It is sectional drawing which shows an example of the cross-sectional structure of a pixel. 本適用例に係る有機EL表示装置の回路動作の説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for description of the circuit operation | movement of the organic electroluminescence display which concerns on this application example. 本適用例に係る有機EL表示装置の回路動作の説明図(その1)である。It is explanatory drawing (the 1) of the circuit operation | movement of the organic electroluminescence display which concerns on this application example. 本適用例に係る有機EL表示装置の回路動作の説明図(その2)である。It is explanatory drawing (the 2) of the circuit operation | movement of the organic electroluminescence display which concerns on this application example. 駆動トランジスタの閾値電圧Vthのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the threshold voltage Vth of a drive transistor. 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the mobility (mu) of a drive transistor. 閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタのドレイン・ソース間電流Idsとの関係の説明に供する特性図である。FIG. 6 is a characteristic diagram for explaining the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor depending on whether or not threshold correction and mobility correction are performed. 本発明の一実施形態に係る有機EL表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram illustrating an outline of a configuration of an organic EL display device according to an embodiment of the present invention. 信号出力回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of a signal output circuit. 本実施形態に係る有機EL表示装置の駆動タイミングを示すタイミング波形図である。It is a timing waveform diagram which shows the drive timing of the organic electroluminescence display which concerns on this embodiment. 他の構成の画素の回路構成の一例を示す回路図である。It is a circuit diagram which shows an example of the circuit structure of the pixel of another structure. 本発明が適用されるテレビジョンセットの外観を示す斜視図である。It is a perspective view which shows the external appearance of the television set to which this invention is applied. 本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。It is a perspective view which shows the external appearance of the digital camera to which this invention is applied, (A) is the perspective view seen from the front side, (B) is the perspective view seen from the back side. 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。1 is a perspective view illustrating an appearance of a notebook personal computer to which the present invention is applied. 本発明が適用されるビデオカメラの外観を示す斜視図である。It is a perspective view which shows the external appearance of the video camera to which this invention is applied. 本発明が適用される携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is an external view which shows the mobile telephone to which this invention is applied, (A) is the front view in the open state, (B) is the side view, (C) is the front view in the closed state, (D) Is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view.

符号の説明Explanation of symbols

10,10A…有機EL表示装置、20(20i−1,20i,20i+1),20´…画素、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、25…有機EL素子の等価容量、26(26i−1,26i,26i+1)…制御トランジスタ、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、35(35i−1,35i,35i+1)…補助配線、36(36i−1,36i,36i+1)…容量素子、38(38i−1,38i,38i+1)…リセットスイッチ、40(40o,40e)…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル   DESCRIPTION OF SYMBOLS 10,10A ... Organic EL display device, 20 (20i-1, 20i, 20i + 1), 20 '... Pixel, 21 ... Organic EL element, 22 ... Drive transistor, 23 ... Write transistor, 24 ... Retention capacity, 25 ... Organic EL Equivalent capacitance of element, 26 (26i-1, 26i, 26i + 1) ... control transistor, 30 ... pixel array section, 31 (31-1 to 31-m) ... scanning line, 32 (32-1 to 32-m) ... Power supply line, 33 (33-1 to 33-n) ... signal line, 34 ... common power supply line, 35 (35i-1, 35i, 35i + 1) ... auxiliary wiring, 36 (36i-1, 36i, 36i + 1) ... Capacitance element, 38 (38i-1, 38i, 38i + 1) ... reset switch, 40 (40o, 40e) ... write scanning circuit, 50 ... power supply scanning circuit, 60 ... signal output circuit, 70 ... display Nel

Claims (8)

電気光学素子と、
映像信号を書き込む書込みトランジスタと、
前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
を有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列ごとに配線された補助配線と、
前記画素アレイ部の外部において前記補助配線に接続された容量素子と、
前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して前記補助配線を電気的に接続するスイッチ素子と
を備える表示装置。
An electro-optic element;
A writing transistor for writing a video signal;
A holding capacitor for holding the video signal written by the writing transistor;
A pixel array unit in which pixels having a driving transistor for driving the electro-optic element in accordance with the video signal held in the holding capacitor are arranged in a matrix;
An auxiliary wiring routed for each pixel column of the pixel array section;
A capacitive element connected to the auxiliary wiring outside the pixel array unit;
And a switch element that electrically connects the auxiliary wiring to the anode electrode of the electro-optic element when the video signal is written by the writing transistor.
前記容量素子の蓄積情報をリセットするリセットスイッチをさらに備える
請求項1記載の表示装置。
The display device according to claim 1, further comprising a reset switch that resets accumulated information of the capacitive element.
前記リセットスイッチは、1水平期間ごとに前記容量素子の蓄積情報をリセットする
請求項2記載の表示装置。
The display device according to claim 2, wherein the reset switch resets accumulated information of the capacitive element every horizontal period.
前記リセットスイッチは、前記容量素子の蓄積情報を前記電気光学素子のカソード電位にリセットする
請求項2記載の表示装置。
The display device according to claim 2, wherein the reset switch resets accumulated information of the capacitive element to a cathode potential of the electro-optic element.
前記画素アレイ部の各画素の発光色が画素列ごとに異なり、
前記容量素子の容量値は、発光色ごとに設定されている
請求項1記載の表示装置。
The emission color of each pixel of the pixel array section is different for each pixel column,
The display device according to claim 1, wherein a capacitance value of the capacitive element is set for each emission color.
前記画素は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ
請求項5記載の表示装置。
The display device according to claim 5, wherein the pixel has a function of mobility correction processing that applies negative feedback to a potential difference between a gate and a source of the driving transistor with a correction amount according to a current flowing through the driving transistor.
電気光学素子と、
映像信号を書き込む書込みトランジスタと、
前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
を有する画素が行列状に配置された表示装置の駆動に当たって、
前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して、前記画素アレイ部の画素列ごとに配線され、前記画素アレイ部の外部において容量素子が接続された補助配線を電気的に接続する
表示装置の駆動方法。
An electro-optic element;
A writing transistor for writing a video signal;
A holding capacitor for holding the video signal written by the writing transistor;
In driving a display device in which pixels having a drive transistor for driving the electro-optic element according to the video signal held in the holding capacitor are arranged in a matrix,
When the video signal is written by the writing transistor, the auxiliary wiring connected to the anode electrode of the electro-optical element for each pixel column of the pixel array section and connected to the capacitor element outside the pixel array section is electrically connected. Connected display device drive method.
電気光学素子と、
映像信号を書き込む書込みトランジスタと、
前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、
前記保持容量に保持された前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと
を有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列ごとに配線された補助配線と、
前記画素アレイ部の外部において前記補助配線に接続された容量素子と、
前記書込みトランジスタによる前記映像信号の書込み時に前記電気光学素子のアノード電極に対して前記補助配線を電気的に接続するスイッチ素子と
を備える表示装置を有する電子機器。
An electro-optic element;
A writing transistor for writing a video signal;
A holding capacitor for holding the video signal written by the writing transistor;
A pixel array unit in which pixels having a driving transistor for driving the electro-optic element in accordance with the video signal held in the holding capacitor are arranged in a matrix;
An auxiliary wiring routed for each pixel column of the pixel array section;
A capacitive element connected to the auxiliary wiring outside the pixel array unit;
An electronic apparatus having a display device, comprising: a switching element that electrically connects the auxiliary wiring to the anode electrode of the electro-optical element when the video signal is written by the writing transistor.
JP2008132856A 2008-05-21 2008-05-21 Display device, method of driving the same, and electronic apparatus Pending JP2009282192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008132856A JP2009282192A (en) 2008-05-21 2008-05-21 Display device, method of driving the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008132856A JP2009282192A (en) 2008-05-21 2008-05-21 Display device, method of driving the same, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2009282192A true JP2009282192A (en) 2009-12-03

Family

ID=41452718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008132856A Pending JP2009282192A (en) 2008-05-21 2008-05-21 Display device, method of driving the same, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2009282192A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072140A1 (en) * 2014-11-04 2016-05-12 ソニー株式会社 Display device, method for driving display device, and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502433A (en) * 2002-10-08 2006-01-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescence display device
JP2006023516A (en) * 2004-07-08 2006-01-26 Sony Corp Pixel circuit and display device, and driving methods therefor
JP2008033194A (en) * 2006-08-01 2008-02-14 Sony Corp Display apparatus
JP2008051990A (en) * 2006-08-24 2008-03-06 Sony Corp Display device
JP2008203658A (en) * 2007-02-21 2008-09-04 Sony Corp Display device and electronic equipment
JP2009265459A (en) * 2008-04-28 2009-11-12 Fujifilm Corp Pixel circuit and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502433A (en) * 2002-10-08 2006-01-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescence display device
JP2006023516A (en) * 2004-07-08 2006-01-26 Sony Corp Pixel circuit and display device, and driving methods therefor
JP2008033194A (en) * 2006-08-01 2008-02-14 Sony Corp Display apparatus
JP2008051990A (en) * 2006-08-24 2008-03-06 Sony Corp Display device
JP2008203658A (en) * 2007-02-21 2008-09-04 Sony Corp Display device and electronic equipment
JP2009265459A (en) * 2008-04-28 2009-11-12 Fujifilm Corp Pixel circuit and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072140A1 (en) * 2014-11-04 2016-05-12 ソニー株式会社 Display device, method for driving display device, and electronic device
JPWO2016072140A1 (en) * 2014-11-04 2017-08-10 ソニー株式会社 Display device, driving method of display device, and electronic apparatus
CN107148646A (en) * 2014-11-04 2017-09-08 索尼公司 Display device, the method for driving display device and electronic installation
US11176885B2 (en) 2014-11-04 2021-11-16 Sony Group Corporation Display device, method for driving display device, and electronic device

Similar Documents

Publication Publication Date Title
JP5287210B2 (en) Display device and electronic device
JP4623138B2 (en) Display device and electronic device
JP4428436B2 (en) Display device and electronic device
JP4640443B2 (en) Display device, display device driving method, and electronic apparatus
JP4508205B2 (en) Display device, display device driving method, and electronic apparatus
JP4715833B2 (en) Display device, display device driving method, and electronic apparatus
JP4640442B2 (en) Display device, display device driving method, and electronic apparatus
JP2010145894A (en) Display device and electronic apparatus
JP2009109521A (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP2008257085A (en) Display device, driving method of display device, and electronic equipment
JP2010145578A (en) Display device, method of driving display device, and electronic apparatus
JP2010281914A (en) Display, method for driving display, and electronic device
JP2010145446A (en) Display device, method of driving display device, and electronic apparatus
JP2009104013A (en) Display device, driving method thereof, and electronic apparatus
JP2009169145A (en) Display device, method of driving the same and electronic equipment
JP2009204664A (en) Display device, method for driving display device and electronic equipment
JP2010145581A (en) Display device, method of driving display device, and electronic apparatus
JP2010152223A (en) Display device, method for driving display device, and electronic equipment
JP2009109519A (en) Display device and electronic apparatus
JP5256691B2 (en) Display device and electronic device
JP2010008718A (en) Display device, driving method of display device, and electronic apparatus
JP2010145893A (en) Display, method of driving display, and electronic device
JP2009251546A (en) Display device, method for driving the same, and electronic device
JP2009237426A (en) Display device, method for driving display device, and electronic device
JP2009282191A (en) Display device, method for driving display device, and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106