JP2009237426A - Display device, method for driving display device, and electronic device - Google Patents

Display device, method for driving display device, and electronic device Download PDF

Info

Publication number
JP2009237426A
JP2009237426A JP2008085668A JP2008085668A JP2009237426A JP 2009237426 A JP2009237426 A JP 2009237426A JP 2008085668 A JP2008085668 A JP 2008085668A JP 2008085668 A JP2008085668 A JP 2008085668A JP 2009237426 A JP2009237426 A JP 2009237426A
Authority
JP
Japan
Prior art keywords
potential
transistor
power supply
drive transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008085668A
Other languages
Japanese (ja)
Inventor
Tetsuo Mitsunami
徹雄 三並
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008085668A priority Critical patent/JP2009237426A/en
Publication of JP2009237426A publication Critical patent/JP2009237426A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To further improve display quality by surely performing threshold correction processing. <P>SOLUTION: The potential DS of a power supply line is switched to low potential Vini from high potential Vccp in an inactive period of potential (a write scanning signal) WS of a scanning line. The supply of a current from the power supply line to a driving transistor is thereby cut off to suppress the rise of source potential Vs of the driving transistor. If the source potential Vs of the driving transistor does not rise, gate potential Vg does not rise even if a gate electrode is in a floating state. As a result, threshold correction processing based on the gate potential Vg can be surely performed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、画素が行列状(マトリクス状)に2次元配置された平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。   The present invention relates to a display device, a display device driving method, and an electronic apparatus, and more particularly to a flat panel display device in which pixels are two-dimensionally arranged in a matrix (matrix shape), and a driving method of the display device. The present invention also relates to an electronic device having the display device.

近年、画像表示を行う表示装置の分野では、画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子が知られている。   In recent years, in the field of display devices that perform image display, flat display devices in which pixels (pixel circuits) are arranged in a matrix are rapidly spreading. As one of flat-type display devices, there is a display device using a so-called current-driven electro-optical element whose light emission luminance changes according to a current value flowing through the device as a light-emitting element of a pixel. As a current-driven electro-optical element, an organic EL (Electro Luminescence) element that utilizes a phenomenon of light emission when an electric field is applied to an organic thin film is known.

画素の電気光学素子として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。   An organic EL display device using an organic EL element as an electro-optical element of a pixel has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the power consumption is low. Since the organic EL element is a self-luminous element, the visibility of the image is higher than that of a liquid crystal display device that displays an image by controlling the light intensity from the light source with a liquid crystal for each pixel, and a backlight. Therefore, it is easy to reduce the weight and thickness. Furthermore, since the response speed of the organic EL element is as high as about several μsec, an afterimage at the time of displaying a moving image does not occur.

有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。   As in the liquid crystal display device, the organic EL display device can adopt a simple (passive) matrix method and an active matrix method as its driving method. However, although the simple matrix display device has a simple structure, the light-emission period of the electro-optic element decreases with an increase in the number of scanning lines (that is, the number of pixels), thereby realizing a large-sized and high-definition display device. There are problems such as difficult.

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。   For this reason, in recent years, active matrix display devices in which the current flowing through the electro-optical element is controlled by an active element provided in the same pixel as the electro-optical element, for example, an insulated gate field effect transistor, have been actively developed. Yes. As the insulated gate field effect transistor, a TFT (Thin Film Transistor) is generally used. An active matrix display device can easily realize a large-sized and high-definition display device because the electro-optic element continues to emit light over a period of one frame.

ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)として特にNチャネル型のTFTを用いた画素回路では、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化する。その結果、有機EL素子の発光輝度が変化する。これは、駆動トランジスタのソース電極側に有機EL素子が接続されることに起因する。   By the way, it is generally known that the IV characteristic (current-voltage characteristic) of the organic EL element is deteriorated with time (so-called deterioration with time). Particularly in a pixel circuit using an N-channel TFT as a transistor for driving an organic EL element with current (hereinafter referred to as “driving transistor”), if the IV characteristic of the organic EL element deteriorates with time, the gate of the driving transistor -The source voltage Vgs changes. As a result, the light emission luminance of the organic EL element changes. This is because the organic EL element is connected to the source electrode side of the driving transistor.

このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。   This will be described more specifically. The source potential of the drive transistor is determined by the operating points of the drive transistor and the organic EL element. When the IV characteristic of the organic EL element deteriorates, the operating point of the driving transistor and the organic EL element fluctuates. Therefore, even if the same voltage is applied to the gate electrode of the driving transistor, the source potential of the driving transistor is Change. As a result, since the source-gate voltage Vgs of the drive transistor changes, the value of the current flowing through the drive transistor changes. As a result, since the value of the current flowing through the organic EL element also changes, the light emission luminance of the organic EL element changes.

また、特にポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ(以下、単に「駆動トランジスタの移動度μ」と記述する)等が挙げられる。   In particular, in a pixel circuit using a polysilicon TFT, in addition to deterioration of the IV characteristics of the organic EL element over time, the transistor characteristics of the drive transistor change over time, or the transistor characteristics vary depending on manufacturing processes. It is different for each. That is, the transistor characteristics of the drive transistor vary from pixel to pixel. The transistor characteristics include the threshold voltage Vth of the driving transistor, the mobility μ of the semiconductor thin film constituting the channel of the driving transistor (hereinafter simply referred to as “mobility μ of the driving transistor”), and the like.

駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ(一様性)が損なわれる。   When the transistor characteristics of the driving transistor differ from pixel to pixel, the current value flowing through the driving transistor varies from pixel to pixel. Therefore, even if the same voltage is applied between the pixels to the gate electrode of the driving transistor, the light emission of the organic EL element The luminance varies among pixels. As a result, the uniformity (uniformity) of the screen is impaired.

そこで、有機EL素子のI−V特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機EL素子の発光輝度を一定に維持するために、各種の補正(補償)機能を画素回路に持たせている(例えば、特許文献1参照)。   Therefore, various corrections (compensations) are made to maintain the light emission luminance of the organic EL element constant without being affected by the deterioration of the IV characteristic of the organic EL element over time or the change in the transistor characteristic of the driving transistor over time. ) A function is given to the pixel circuit (for example, see Patent Document 1).

補正機能としては、有機EL素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Vthの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Vthの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。   Examples of the correction function include a compensation function for characteristic variation of the organic EL element, a correction function for variation in the threshold voltage Vth of the drive transistor, and a correction function for variation in mobility μ of the drive transistor. Hereinafter, the correction for the variation of the threshold voltage Vth of the driving transistor is referred to as “threshold correction”, and the correction for the variation of the mobility μ of the driving transistor is referred to as “mobility correction”.

このように、画素回路の各々に、各種の補正機能を持たせることで、有機EL素子のI−V特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。その結果、有機EL表示装置の表示品質を向上できる。その反面、特許文献1記載の従来技術では、画素回路を構成する素子数が多くなるために、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。   In this way, by providing each pixel circuit with various correction functions, the organic EL element is not affected by the deterioration of the IV characteristics of the organic EL element over time or the change of the transistor characteristics of the driving transistor over time. The light emission luminance of the element can be kept constant. As a result, the display quality of the organic EL display device can be improved. On the other hand, in the prior art described in Patent Document 1, the number of elements constituting the pixel circuit is increased, which hinders miniaturization of the pixel size and hence high definition of the display device.

これに対して、例えば、駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子の発光/非発光を制御するトランジスタを省略した画素回路が提案されている(例えば、特許文献2参照)。   On the other hand, for example, a pixel circuit has been proposed in which the power supply potential supplied to the drive transistor is switchable, and the transistor that controls light emission / non-light emission of the organic EL element by switching the power supply potential is omitted ( For example, see Patent Document 2).

有機EL素子の発光/非発光を制御するトランジスタを省略することで、画素回路を構成する素子数や配線数の削減を図ることができる。具体的には、有機EL素子を駆動する駆動トランジスタ、映像信号を書き込む書込みトランジスタおよび書き込まれた映像信号を保持する保持容量の必要最小限の構成素子数で画素回路を構成できる(図2参照)。   By omitting the transistor for controlling the light emission / non-light emission of the organic EL element, the number of elements and the number of wirings constituting the pixel circuit can be reduced. Specifically, a pixel circuit can be configured with the minimum number of constituent elements necessary for a drive transistor for driving an organic EL element, a write transistor for writing a video signal, and a storage capacitor for holding the written video signal (see FIG. 2). .

ここで、特許文献2記載の画素構成を採る有機EL装置の動作の一例について、図21のタイミング波形図を用いて説明する。ここでは、閾値補正処理を2H(Hは水平期間)に亘って分割して2回実行する場合を例に挙げている。   Here, an example of the operation of the organic EL device having the pixel configuration described in Patent Document 2 will be described with reference to the timing waveform diagram of FIG. Here, a case where the threshold value correction process is divided into 2H (H is a horizontal period) and executed twice is taken as an example.

1H目、2H目の最初の部分で書込み走査信号WSがアクティブ(“H”レベル)状態になることで、書込みトランジスタが導通状態となり、信号線を通して供給される基準電位Vofsを画素内に書き込む。これにより、駆動トランジスタのゲート電位VGが基準電位Vofsに初期化される。   When the write scan signal WS becomes active ("H" level) in the first part of the 1H and 2H, the write transistor becomes conductive, and the reference potential Vofs supplied through the signal line is written into the pixel. As a result, the gate potential VG of the driving transistor is initialized to the reference potential Vofs.

駆動トランジスタに供給する電源電位DSは、高電位側の電源電位Vccpと低電位側の電源電位Viniとを選択的にとる。そして、閾値補正処理に先立って、電源電位DSが電源電位Viniになることで、駆動トランジスタのソース電位Vsが電源電位Viniに初期化される。   The power supply potential DS supplied to the driving transistor selectively takes a power supply potential Vccp on the high potential side and a power supply potential Vini on the low potential side. Prior to the threshold correction process, the power supply potential DS becomes the power supply potential Vini, so that the source potential Vs of the drive transistor is initialized to the power supply potential Vini.

駆動トランジスタのゲート電位Vgおよびソース電位Vsの初期化後、閾値補正処理が開始される。閾値補正処理の開始以降は、電源電位DSは、電源電位Viniから電源電位Vccpに切り替わる。そして、閾値補正処理が終了した後、書込み走査信号WSがアクティブ状態になることで、書込みトランジスタによる映像信号の書込み処理と移動度補正処理が並行して行なわれる。   After the initialization of the gate potential Vg and the source potential Vs of the driving transistor, threshold correction processing is started. After the start of the threshold correction processing, the power supply potential DS is switched from the power supply potential Vini to the power supply potential Vccp. Then, after the threshold correction process is completed, the writing scan signal WS is activated, so that the video signal writing process and the mobility correction process by the writing transistor are performed in parallel.

特開2006−133542号公報JP 2006-133542 A 特開2007−310311号公報JP 2007-310311 A

上述したように、特許文献2記載の従来技術においては、閾値補正処理が開始されてから映像信号が書き込まれるまでの期間において、書込み走査信号が非アクティブ(“L”レベル)状態となることで、書込みトランジスタが非導通状態になる。これにより、駆動トランジスタのゲート電極が信号線から電気的に切り離されるために、駆動トランジスタのゲート電極がフローティング状態となる。   As described above, in the conventional technique described in Patent Document 2, the write scanning signal is in an inactive (“L” level) state during the period from the start of the threshold correction processing to the writing of the video signal. The writing transistor becomes non-conductive. As a result, the gate electrode of the drive transistor is electrically disconnected from the signal line, so that the gate electrode of the drive transistor is in a floating state.

閾値補正処理の開始以降は、駆動トランジスタには電源電位Vccpが与えられているために、当該駆動トランジスタに電流が流れる。駆動トランジスタに電流が流れると、図21に示すように、駆動トランジスタのソース電位Vsが上昇する。このとき、駆動トランジスタのゲート電極がフローティング状態にあり、当該ゲート電極とソース電極との間には保持容量が接続されているために、図21に示すように、ソース電位Vsが上昇するとこれに連動してゲート電位Vgも上昇する。   Since the power supply potential Vccp is applied to the drive transistor after the start of the threshold correction process, a current flows through the drive transistor. When a current flows through the driving transistor, the source potential Vs of the driving transistor rises as shown in FIG. At this time, since the gate electrode of the driving transistor is in a floating state and a storage capacitor is connected between the gate electrode and the source electrode, when the source potential Vs rises as shown in FIG. In conjunction with this, the gate potential Vg also rises.

閾値補正処理は、本来、駆動トランジスタのゲート電位Vgの初期化電位Vofsを基準として当該初期化電位から駆動トランジスタの閾値電圧Vthを減じた電位に向けてソース電位Vgを変化させる処理である。この処理により、最終的に、駆動トランジスタのゲート−ソース間電圧Vgsが閾値電圧Vthに収束する。   The threshold correction processing is originally processing for changing the source potential Vg toward a potential obtained by subtracting the threshold voltage Vth of the drive transistor from the initialization potential with reference to the initialization potential Vofs of the gate potential Vg of the drive transistor. By this process, the gate-source voltage Vgs of the driving transistor finally converges to the threshold voltage Vth.

このことから、ソース電位Vsの上昇に連動してゲート電位Vgも上昇してしまうと、駆動トランジスタのゲート−ソース間電圧Vgsが閾値電圧Vthに収束できなるため、閾値補正処理が不完全なものになってしまう。その結果、発光時に閾値電圧Vthの画素ごとのばらつきが残るため、閾値補正処理に伴う表示品質(画品位)の改善効果が十分に得られないことになる。   Therefore, if the gate potential Vg rises in conjunction with the rise of the source potential Vs, the gate-source voltage Vgs of the drive transistor can be converged to the threshold voltage Vth, so that the threshold correction processing is incomplete. Become. As a result, the variation of the threshold voltage Vth for each pixel remains at the time of light emission, so that the effect of improving the display quality (image quality) associated with the threshold correction process cannot be obtained sufficiently.

そこで、本発明は、閾値補正処理を確実に行うことによって表示品質をより向上できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。   Accordingly, an object of the present invention is to provide a display device capable of further improving display quality by reliably performing threshold correction processing, a method for driving the display device, and an electronic apparatus using the display device. .

上記目的を達成するために、本発明は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部を備える表示装置において、次のような駆動を行う。
In order to achieve the above object, the present invention provides:
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A drive transistor connected in series to the electro-optic element and having a gate electrode connected to the other electrode of the writing transistor;
In a display device including a pixel array section in which pixels having one electrode connected to the gate electrode of the drive transistor and the other electrode connected to the other electrode of the drive transistor are arranged in a matrix The following drive is performed.

すなわち、画素アレイ部の各画素の駆動に際して、
前記画素アレイ部の各画素を行単位で走査しつつ前記書込みトランジスタに対して書込み走査信号を与える一方、
前記駆動トランジスタに対して電源電位が切り替え可能な電源供給線を通して駆動電流を選択的に供給するとともに、
前記書込み走査信号の非アクティブ期間において、前記電源供給線から前記駆動トランジスタへの電流の供給を遮断する。
That is, when driving each pixel of the pixel array unit,
While providing each pixel of the pixel array unit in a row unit while giving a write scan signal to the write transistor,
While selectively supplying a drive current through a power supply line capable of switching a power supply potential to the drive transistor,
During the inactive period of the write scan signal, supply of current from the power supply line to the drive transistor is cut off.

書込み走査信号の非アクティブ期間においては、書込みトランジスタが非導通状態になることで、駆動トランジスタのゲート電極が信号線から電気的に切り離されてフローティング状態になる。この書込み走査信号の非アクティブ期間において、電源供給線から駆動トランジスタへの電流の供給が遮断されることで、当該駆動トランジスタに電流が流れなくなる。駆動トランジスタに電流が流れなければ、駆動トランジスタのソース電位が上昇しない。   In the inactive period of the write scan signal, the write transistor is turned off, so that the gate electrode of the drive transistor is electrically disconnected from the signal line and is in a floating state. During the inactive period of the write scan signal, the current supply from the power supply line to the drive transistor is cut off, so that no current flows through the drive transistor. If no current flows through the driving transistor, the source potential of the driving transistor does not rise.

そして、駆動トランジスタのソース電位が上昇しなければ、駆動トランジスタのゲート電極がフローティング状態にあっても、書込み走査信号のアクティブ期間に初期化された駆動トランジスタのゲート電位も上昇しない。これにより、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けてソース電位を変化させる閾値補正処理を確実に行うことができる。   If the source potential of the driving transistor does not increase, even if the gate electrode of the driving transistor is in a floating state, the gate potential of the driving transistor initialized in the active period of the write scan signal does not increase. Thus, the threshold correction process for changing the source potential toward the potential obtained by subtracting the threshold voltage of the drive transistor from the initialization potential with reference to the initialization potential of the gate potential of the drive transistor can be reliably performed.

本発明によれば、閾値補正処理を確実に行うことができるために、表示品質をより向上できる。   According to the present invention, the threshold value correction process can be performed reliably, so that the display quality can be further improved.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[第1実施形態]
図1は、本発明の第1実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
[First Embodiment]
FIG. 1 is a system configuration diagram showing an outline of the configuration of the active matrix display device according to the first embodiment of the present invention. Here, as an example, an active matrix organic EL display device using, as an example, a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, for example, an organic EL element as a light-emitting element of a pixel (pixel circuit) This case will be described as an example.

図1に示すように、本実施形態に係る有機EL表示装置10Aは、発光素子を含む複数の画素20と、当該画素20が行列状に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部30の各画素20を駆動する。この駆動部として、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。   As shown in FIG. 1, an organic EL display device 10A according to this embodiment includes a plurality of pixels 20 including light emitting elements, a pixel array unit 30 in which the pixels 20 are two-dimensionally arranged in a matrix, and the pixel array. The drive unit is disposed around the unit 30. The drive unit drives each pixel 20 of the pixel array unit 30. As the drive unit, for example, a write scanning circuit 40, a power supply scanning circuit 50, and a signal output circuit 60 are provided.

ここで、有機EL表示装置10がカラー表示対応の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。   Here, when the organic EL display device 10 supports color display, one pixel is composed of a plurality of sub-pixels (sub-pixels), and this sub-pixel corresponds to the pixel 20. More specifically, in a display device for color display, one pixel includes a sub-pixel that emits red light (R), a sub-pixel that emits green light (G), and a sub-pixel that emits blue light (B). It consists of three sub-pixels of a pixel.

ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。   However, one pixel is not limited to the combination of RGB three primary color subpixels, and one pixel may be configured by adding one or more color subpixels to the three primary color subpixels. Is possible. More specifically, for example, at least one sub-pixel that emits white light (W) is added to improve luminance to form one pixel, or at least one that emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding subpixels.

画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線されている。さらに、列方向(画素列の画素の配列方向)に沿って信号線33−1〜33−nが画素列ごとに配線されている。   The pixel array unit 30 includes scanning lines 31-1 to 31-m and a power supply line 32-1 along the row direction (pixel arrangement direction of pixels in the pixel row) with respect to the arrangement of the pixels 20 in m rows and n columns. ˜32-m are wired for each pixel row. Furthermore, signal lines 33-1 to 33-n are wired for each pixel column along the column direction (pixel arrangement direction of the pixel column).

走査線31−1〜31−mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32−1〜32−mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33−1〜33−nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。   The scanning lines 31-1 to 31 -m are connected to the output ends of the corresponding rows of the writing scanning circuit 40, respectively. The power supply lines 32-1 to 32-m are connected to the output terminals of the corresponding rows of the power supply scanning circuit 50, respectively. The signal lines 33-1 to 33-n are connected to the output ends of the corresponding columns of the signal output circuit 60, respectively.

画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40、電源供給走査回路50および信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。   The pixel array unit 30 is usually formed on a transparent insulating substrate such as a glass substrate. Thereby, the organic EL display device 10 has a flat panel structure. The drive circuit for each pixel 20 in the pixel array section 30 can be formed using an amorphous silicon TFT or a low-temperature polysilicon TFT. When the low-temperature polysilicon TFT is used, the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 can also be mounted on the display panel (substrate) 70 that forms the pixel array unit 30.

書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込み走査信号WS(WS1〜WSm)を供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。   The write scanning circuit 40 is configured by a shift register or the like that sequentially shifts (transfers) the start pulse sp in synchronization with the clock pulse ck. The writing scanning circuit 40 sequentially supplies writing scanning signals WS (WS1 to WSm) to the scanning lines 31-1 to 31-m when writing video signals to the respective pixels 20 of the pixel array section 30. Each pixel 20 of the unit 30 is scanned in order in a row unit (line-sequential scanning).

電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniで切り替わる電源電位DS(DS1〜DSm)を電源供給線32−1〜32−mに供給する。この電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。   The power supply scanning circuit 50 includes a shift register that sequentially shifts the start pulse sp in synchronization with the clock pulse ck. The power supply scanning circuit 50 synchronizes with the line sequential scanning by the write scanning circuit 40 and switches between a first power supply potential Vccp and a second power supply potential Vini lower than the first power supply potential Vccp. ) To the power supply lines 32-1 to 32-m. The light emission / non-light emission of the pixel 20 is controlled by switching the power supply potential DS to Vccp / Vini.

信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択して出力する。信号出力回路60から出力される信号電圧Vsig/基準電位Vofsは、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書き込みの駆動形態を採っている。   The signal output circuit 60 has either a signal voltage (hereinafter also simply referred to as “signal voltage”) Vsig or a reference potential Vofs of a video signal corresponding to luminance information supplied from a signal supply source (not shown). Either one is selected as appropriate and output. The signal voltage Vsig / reference potential Vofs output from the signal output circuit 60 is written in units of rows to each pixel 20 of the pixel array unit 30 via the signal lines 33-1 to 33-n. In other words, the signal output circuit 60 employs a line-sequential writing drive configuration in which the signal voltage Vsig is written in units of rows (lines).

(画素回路)
図2は、第1実施形態に係る画素(画素回路)20の具体的な回路構成を示す回路図である。
(Pixel circuit)
FIG. 2 is a circuit diagram showing a specific circuit configuration of the pixel (pixel circuit) 20 according to the first embodiment.

図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。   As shown in FIG. 2, the pixel 20 includes a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, for example, an organic EL element 21, and a drive circuit that drives the organic EL element 21. It is constituted by. The organic EL element 21 has a cathode electrode connected to a common power supply line 34 that is wired in common to all the pixels 20 (so-called solid wiring).

有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24および補助容量25を有する構成となっている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。   The drive circuit that drives the organic EL element 21 has a configuration including a drive transistor 22, a write transistor 23, a storage capacitor 24, and an auxiliary capacitor 25. Here, N-channel TFTs are used as the drive transistor 22 and the write transistor 23. However, the combination of conductivity types of the drive transistor 22 and the write transistor 23 is merely an example, and is not limited to these combinations.

なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10Aの低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。   Note that when an N-channel TFT is used as the driving transistor 22 and the writing transistor 23, an amorphous silicon (a-Si) process can be used. By using the a-Si process, it is possible to reduce the cost of the substrate on which the TFT is formed, and thus to reduce the cost of the organic EL display device 10A. Further, when the drive transistor 22 and the write transistor 23 have the same conductivity type, both the transistors 22 and 23 can be formed by the same process, which can contribute to cost reduction.

駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32−1〜32−m)に接続されている。   The drive transistor 22 has one electrode (source / drain electrode) connected to the anode electrode of the organic EL element 21 and the other electrode (drain / source electrode) connected to the power supply line 32 (32-1 to 32-m). It is connected.

書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(31−1〜31−m)に接続されている。   The write transistor 23 has one electrode (source / drain electrode) connected to the signal line 33 (33-1 to 33-n) and the other electrode (drain / source electrode) connected to the gate electrode of the drive transistor 22. ing. The gate electrode of the writing transistor 23 is connected to the scanning line 31 (31-1 to 31-m).

駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。   In the drive transistor 22 and the write transistor 23, one electrode refers to a metal wiring electrically connected to the source / drain region, and the other electrode refers to a metal wiring electrically connected to the drain / source region. Say. Further, depending on the potential relationship between one electrode and the other electrode, if one electrode becomes a source electrode, it becomes a drain electrode, and if the other electrode also becomes a drain electrode, it becomes a source electrode.

保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。   The storage capacitor 24 has one electrode connected to the gate electrode of the drive transistor 22 and the other electrode connected to the other electrode of the drive transistor 22 and the anode electrode of the organic EL element 21.

補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。   The auxiliary capacitor 25 has one electrode connected to the anode electrode of the organic EL element 21 and the other electrode connected to the common power supply line 34. The auxiliary capacitor 25 is provided as necessary in order to compensate for the insufficient capacity of the organic EL element 21 and to increase the video signal write gain to the storage capacitor 24. That is, the auxiliary capacitor 25 is not an essential component and can be omitted when the equivalent capacitance of the organic EL element 21 is sufficiently large.

ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしたが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位に接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。   Here, the other electrode of the auxiliary capacitor 25 is connected to the common power supply line 34. However, the connection destination of the other electrode is not limited to the common power supply line 34, and any node having a fixed potential may be used. Good. By connecting the other electrode of the auxiliary capacitor 25 to a fixed potential, the intended purpose of compensating the shortage of the capacity of the organic EL element 21 and increasing the video signal writing gain to the holding capacitor 24 can be achieved.

上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。   In the pixel 20 configured as described above, the writing transistor 23 becomes conductive in response to a high active writing scanning signal WS applied to the gate electrode from the writing scanning circuit 40 through the scanning line 31. Thereby, the write transistor 23 samples the signal voltage Vsig or the reference potential Vofs of the video signal corresponding to the luminance information supplied from the signal output circuit 60 through the signal line 33 and writes the sampled voltage in the pixel 20. The written signal voltage Vsig or reference potential Vofs is applied to the gate electrode of the driving transistor 22 and held in the holding capacitor 24.

駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。   When the potential DS of the power supply line 32 (32-1 to 32-m) is at the first power supply potential Vccp, the drive transistor 22 has one electrode as a drain electrode and the other electrode as a source electrode in a saturation region. Operate. As a result, the drive transistor 22 is supplied with current from the power supply line 32 and drives the organic EL element 21 to emit light by current drive. More specifically, the drive transistor 22 operates in the saturation region to supply a drive current having a current value corresponding to the voltage value of the signal voltage Vsig held in the holding capacitor 24 to the organic EL element 21. The organic EL element 21 is caused to emit light by current driving.

駆動トランジスタ22はさらに、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。   Further, when the power supply potential DS is switched from the first power supply potential Vccp to the second power supply potential Vini, the drive transistor 22 operates as a switching transistor with one electrode serving as a source electrode and the other electrode serving as a drain electrode. As a result, the drive transistor 22 stops supplying the drive current to the organic EL element 21 and puts the organic EL element 21 into a non-light emitting state. That is, the drive transistor 22 also has a function as a transistor that controls light emission / non-light emission of the organic EL element 21.

この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御する。このデューティ制御により、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。   By the switching operation of the drive transistor 22, a period during which the organic EL element 21 is in a non-light emitting state (non-light emitting period) is provided, and the ratio (duty) between the light emitting period and the non-light emitting period of the organic EL element 21 is controlled. By this duty control, the afterimage blur caused by the light emission of the pixels over one frame period can be reduced, so that the quality of the moving image can be particularly improved.

ここで、信号出力回路60から信号線33を通して選択的に供給される基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)である。   Here, the reference potential Vofs that is selectively supplied from the signal output circuit 60 through the signal line 33 corresponds to a potential that serves as a reference for the signal voltage Vsig of the video signal corresponding to the luminance information (for example, the black level of the video signal). Potential).

電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。   Of the first and second power supply potentials Vccp and Vini selectively supplied from the power supply scanning circuit 50 through the power supply line 32, the first power supply potential Vccp generates a drive current for driving the organic EL element 21 to emit light. The power supply potential for supplying to The second power supply potential Vini is a power supply potential for applying a reverse bias to the organic EL element 21. The second power supply potential Vini is set to a potential lower than the reference potential Vofs, for example, a potential lower than Vofs−Vth, preferably sufficiently lower than Vofs−Vth when the threshold voltage of the driving transistor 22 is Vth. Is done.

(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、ガラス基板201上には、駆動トランジスタ22等を含む駆動回路が形成されている。そして、画素20は、ガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
(Pixel structure)
FIG. 3 is a cross-sectional view illustrating an example of the cross-sectional structure of the pixel 20. As shown in FIG. 3, a driving circuit including the driving transistor 22 and the like is formed on the glass substrate 201. The pixel 20 has a configuration in which an insulating film 202, an insulating planarizing film 203, and a window insulating film 204 are formed in this order on a glass substrate 201, and the organic EL element 21 is provided in the recess 204A of the window insulating film 204. It has become. Here, only the drive transistor 22 is shown in the components of the drive circuit, and the other components are omitted.

有機EL素子21は、アノード電極205と、有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、カソード電極207とから構成されている。アノード電極205は、ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなる。有機層206は、アノード電極205上に形成されている。カソード電極207は、有機層206上に全画素共通に形成された透明導電膜等からなる。   The organic EL element 21 includes an anode electrode 205, an organic layer (electron transport layer, light emitting layer, hole transport layer / hole injection layer) 206, and a cathode electrode 207. The anode electrode 205 is made of a metal or the like formed on the bottom of the recess 204A of the window insulating film 204. The organic layer 206 is formed on the anode electrode 205. The cathode electrode 207 is made of a transparent conductive film formed on the organic layer 206 in common for all pixels.

この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。   In the organic EL element 21, the organic layer 206 is formed by sequentially depositing a hole transport layer / hole injection layer 2061, a light emitting layer 2062, an electron transport layer 2063 and an electron injection layer (not shown) on the anode electrode 205. It is formed. Then, current flows from the driving transistor 22 to the organic layer 206 through the anode electrode 205 under current driving by the driving transistor 22 in FIG. 2, so that electrons and holes are recombined in the light emitting layer 2062 in the organic layer 206. It is designed to emit light.

駆動トランジスタ22は、ゲート電極221と、半導体層222の両側に設けられたソース/ドレイン領域223,224と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。   The drive transistor 22 includes a gate electrode 221, source / drain regions 223 and 224 provided on both sides of the semiconductor layer 222, and a channel formation region 225 at a portion facing the gate electrode 221 of the semiconductor layer 222. . The source / drain region 223 is electrically connected to the anode electrode 205 of the organic EL element 21 through a contact hole.

そして、図3に示すように、ガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合される。この封止基板209によって有機EL素子21が封止されることにより表示パネル70が形成される。   Then, as shown in FIG. 3, after the organic EL element 21 is formed on the glass substrate 201 through the insulating film 202, the insulating planarizing film 203, and the window insulating film 204, the passivation film 208 is formed. Then, the sealing substrate 209 is bonded by the adhesive 210. The display panel 70 is formed by sealing the organic EL element 21 with the sealing substrate 209.

(有機EL表示装置の理想的な動作状態での回路動作)
次に、上記構成の画素20が行列状に2次元配置されてなる有機EL表示装置10における理想的な動作状態での回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。
(Circuit operation in an ideal operating state of an organic EL display device)
Next, with respect to the circuit operation in an ideal operation state in the organic EL display device 10 in which the pixels 20 having the above-described configuration are two-dimensionally arranged in a matrix, FIG. 5 and FIG. This will be described with reference to an operation explanatory diagram. In the operation explanatory diagrams of FIGS. 5 and 6, the write transistor 23 is illustrated by a switch symbol for simplification of the drawing.

図4のタイミング波形図には、走査線31(31−1〜31−m)の電位(書込み走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位(電源電位)DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を示している。また、ゲート電位Vgの波形を一点鎖線で示し、ソース電位Vsの波形を点線で示すことで、両者を識別できるようにしている。   The timing waveform diagram of FIG. 4 shows changes in the potential (writing scanning signal) WS of the scanning lines 31 (31-1 to 31-m) and the potentials (power supply potentials) of the power supply lines 32 (32-1 to 32-m). ) Changes in DS and changes in the gate potential Vg and source potential Vs of the drive transistor 22 are shown. Further, the waveform of the gate potential Vg is indicated by a one-dot chain line, and the waveform of the source potential Vs is indicated by a dotted line so that the two can be identified.

<前フレームの発光期間>
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
<Light emission period of previous frame>
In the timing waveform diagram of FIG. 4, the period before time t1 is the light emission period of the organic EL element 21 in the previous frame (field). In the light emission period of the previous frame, the potential DS of the power supply line 32 is at the first power supply potential (hereinafter referred to as “high potential”) Vccp, and the write transistor 23 is in a non-conductive state.

このとき、駆動トランジスタ22は飽和領域で動作するように設定されている。これにより、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。   At this time, the drive transistor 22 is set to operate in a saturation region. As a result, as shown in FIG. 5A, the drive current (drain-source current) Ids according to the gate-source voltage Vgs of the drive transistor 22 passes from the power supply line 32 through the drive transistor 22 to the organic EL element. 21 is supplied. Therefore, the organic EL element 21 emits light with a luminance corresponding to the current value of the drive current Ids.

<閾値補正準備期間>
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
<Threshold correction preparation period>
At time t1, a new frame (current frame) for line sequential scanning is entered. As shown in FIG. 5B, the second power supply potential (hereinafter, referred to as the potential DS of the power supply line 32 is sufficiently lower than Vofs−Vth with respect to the reference potential Vofs of the signal line 33 from the high potential Vccp. Switch to Vini) (described as “low potential”).

ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位ViniをVini<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。   Here, the threshold voltage of the organic EL element 21 is Vthel, and the potential of the common power supply line 34 (cathode potential) is Vcath. At this time, if the low potential Vini is Vini <Vthel + Vcath, the source potential Vs of the drive transistor 22 is substantially equal to the low potential Vini, so that the organic EL element 21 is in a reverse bias state and extinguished.

次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Viniにある。   Next, when the potential WS of the scanning line 31 transits from the low potential side to the high potential side at time t2, as shown in FIG. 5C, the writing transistor 23 becomes conductive. At this time, since the reference potential Vofs is supplied from the signal output circuit 60 to the signal line 33, the gate potential Vg of the drive transistor 22 becomes the reference potential Vofs. Further, the source potential Vs of the driving transistor 22 is at a potential Vini that is sufficiently lower than the reference potential Vofs.

このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。   At this time, the gate-source voltage Vgs of the drive transistor 22 is Vofs-Vini. Here, if Vofs−Vini is not larger than the threshold voltage Vth of the drive transistor 22, threshold correction processing described later cannot be performed, and therefore it is necessary to set a potential relationship of Vofs−Vini> Vth.

このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Viniが、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの各初期化電位となる。   As described above, the process of fixing (initializing) the gate potential Vg of the drive transistor 22 to the reference potential Vofs and the source potential Vs to the low potential Vini is a preparation before performing a threshold correction process described later. (Threshold correction preparation) processing. Therefore, the reference potential Vofs and the low potential Vini become the initialization potentials of the gate potential Vg and the source potential Vs of the drive transistor 22, respectively.

<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
<Threshold correction period>
Next, at time t3, as shown in FIG. 5D, when the potential DS of the power supply line 32 is switched from the low potential Vini to the high potential Vccp, the threshold value is maintained while the gate potential Vg of the driving transistor 22 is maintained. The correction process is started. That is, the source potential Vs of the drive transistor 22 starts to increase toward the potential obtained by subtracting the threshold voltage Vth of the drive transistor 22 from the gate potential Vg.

ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準として、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。   Here, for convenience, processing for changing the source potential Vs toward the potential obtained by subtracting the threshold voltage Vth of the drive transistor 22 from the initialization potential Vofs with reference to the initialization potential Vofs of the gate electrode of the drive transistor 22 is corrected by the threshold value. This is called processing. As the threshold correction process proceeds, the gate-source voltage Vgs of the drive transistor 22 eventually converges to the threshold voltage Vth of the drive transistor 22. A voltage corresponding to the threshold voltage Vth is held in the holding capacitor 24.

なお、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。   In the period for performing the threshold correction process (threshold correction period), the organic EL element 21 is cut off in order to prevent the current from flowing exclusively to the storage capacitor 24 and not to the organic EL element 21. As described above, the potential Vcath of the common power supply line 34 is set.

次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。   Next, at time t4, the potential WS of the scanning line 31 transitions to the low potential side, so that the writing transistor 23 is turned off as illustrated in FIG. At this time, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 to be in a floating state. However, since the gate-source voltage Vgs is equal to the threshold voltage Vth of the drive transistor 22, the drive transistor 22 is in a cutoff state. Therefore, the drain-source current Ids does not flow through the driving transistor 22.

<信号書込み&移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
<Signal writing & mobility correction period>
Next, at time t5, as shown in FIG. 6B, the potential of the signal line 33 is switched from the reference potential Vofs to the signal voltage Vsig of the video signal. Subsequently, at time t6, the potential WS of the scanning line 31 transitions to the high potential side, so that the writing transistor 23 becomes conductive as shown in FIG. 6C, and the signal voltage Vsig of the video signal is sampled. To write in the pixel 20.

この書込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。   By writing the signal voltage Vsig by the writing transistor 23, the gate potential Vg of the driving transistor 22 becomes the signal voltage Vsig. When the driving transistor 22 is driven by the signal voltage Vsig of the video signal, the threshold voltage Vth of the driving transistor 22 is canceled with a voltage corresponding to the threshold voltage Vth held in the holding capacitor 24. Details of the principle of threshold cancellation will be described later.

このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。したがって、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は補助容量25に流れ込む。よって、補助容量25の充電が開始される。   At this time, the organic EL element 21 is in a cutoff state (high impedance state). Therefore, a current (drain-source current Ids) that flows from the power supply line 32 to the drive transistor 22 in accordance with the signal voltage Vsig of the video signal flows into the auxiliary capacitor 25. Therefore, charging of the auxiliary capacitor 25 is started.

この補助容量25の充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。   As the auxiliary capacitor 25 is charged, the source potential Vs of the drive transistor 22 rises with time. At this time, the pixel-to-pixel variation in the threshold voltage Vth of the drive transistor 22 has already been cancelled, and the drain-source current Ids of the drive transistor 22 depends on the mobility μ of the drive transistor 22.

ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち書込みゲインが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。   Here, it is assumed that the ratio of the holding voltage Vgs of the holding capacitor 24 to the signal voltage Vsig of the video signal, that is, the writing gain is 1 (ideal value). Then, the source potential Vs of the drive transistor 22 rises to the potential of Vofs−Vth + ΔV, so that the gate-source voltage Vgs of the drive transistor 22 becomes Vsig−Vofs + Vth−ΔV.

すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。   That is, the increase ΔV of the source potential Vs of the drive transistor 22 is subtracted from the voltage (Vsig−Vofs + Vth) held in the holding capacitor 24, in other words, the charge of the holding capacitor 24 is discharged. And negative feedback was applied. Therefore, the increase ΔV of the source potential Vs becomes a feedback amount of negative feedback.

このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素ごとのばらつきを補正する移動度補正処理である。   In this way, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids flowing through the drive transistor 22, the mobility μ of the drain-source current Ids of the drive transistor 22. The dependence on can be negated. This canceling process is a mobility correction process for correcting the variation of the mobility μ of the driving transistor 22 for each pixel.

より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。   More specifically, since the drain-source current Ids increases as the signal amplitude Vin (= Vsig−Vofs) of the video signal written to the gate electrode of the drive transistor 22 increases, the absolute value of the feedback amount ΔV of the negative feedback increases. The value also increases. Therefore, mobility correction processing according to the light emission luminance level is performed.

また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。   Further, when the signal amplitude Vin of the video signal is constant, the absolute value of the feedback amount ΔV of the negative feedback increases as the mobility μ of the drive transistor 22 increases. Can do. Therefore, it can be said that the feedback amount ΔV of the negative feedback is a correction amount for mobility correction. Details of the principle of mobility correction will be described later.

<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
<Light emission period>
Next, at time t7, the potential WS of the scanning line 31 shifts to the low potential side, so that the writing transistor 23 is turned off as illustrated in FIG. 6D. As a result, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 and is in a floating state.

ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。   Here, when the gate electrode of the driving transistor 22 is in a floating state, the storage capacitor 24 is connected between the gate and the source of the driving transistor 22, so that the driving transistor 22 is interlocked with the change in the source potential Vs. The gate potential Vg also varies. Thus, the operation in which the gate potential Vg of the drive transistor 22 varies in conjunction with the variation in the source potential Vs is a bootstrap operation by the storage capacitor 24.

駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。   The gate electrode of the drive transistor 22 enters a floating state, and at the same time, the drain-source current Ids of the drive transistor 22 starts to flow into the organic EL element 21, whereby the anode potential of the organic EL element 21 is set according to the current Ids. To rise.

そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。   When the anode potential of the organic EL element 21 exceeds Vthel + Vcath, the drive current starts to flow through the organic EL element 21, and the organic EL element 21 starts to emit light. The increase in the anode potential of the organic EL element 21 is nothing but the increase in the source potential Vs of the drive transistor 22. When the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 also rises in conjunction with the bootstrap operation of the storage capacitor 24.

このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。   At this time, assuming that the bootstrap gain is 1 (ideal value), the amount of increase in the gate potential Vg is equal to the amount of increase in the source potential Vs. Therefore, the gate-source voltage Vgs of the drive transistor 22 is kept constant at Vsig−Vofs + Vth−ΔV during the light emission period. At time t8, the potential of the signal line 33 is switched from the signal voltage Vsig of the video signal to the reference potential Vofs.

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。   In the series of circuit operations described above, each processing operation of threshold correction preparation, threshold correction, signal voltage Vsig writing (signal writing), and mobility correction is executed in one horizontal scanning period (1H). Further, the signal writing and mobility correction processing operations are executed in parallel during the period from time t6 to time t7.

(閾値キャンセルの原理)
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
(Threshold cancellation principle)
Here, the principle of threshold cancellation (that is, threshold correction) of the drive transistor 22 will be described. The drive transistor 22 operates as a constant current source because it is designed to operate in the saturation region. As a result, a constant drain-source current (drive current) Ids given by the following equation (1) is supplied from the drive transistor 22 to the organic EL element 21.
Ids = (1/2) · μ (W / L) Cox (Vgs−Vth) 2 (1)
Here, W is the channel width of the drive transistor 22, L is the channel length, and Cox is the gate capacitance per unit area.

図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。   FIG. 7 shows characteristics of the drain-source current Ids of the drive transistor 22 versus the gate-source voltage Vgs.

この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。   As shown in this characteristic diagram, if no cancellation process is performed for the variation of the threshold voltage Vth of the drive transistor 22 for each pixel, the drain-source current corresponding to the gate-source voltage Vgs when the threshold voltage Vth is Vth1. Ids becomes Ids1.

これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。   On the other hand, when the threshold voltage Vth is Vth2 (Vth2> Vth1), the drain-source current Ids corresponding to the same gate-source voltage Vgs is Ids2 (Ids2 <Ids). That is, when the threshold voltage Vth of the drive transistor 22 varies, the drain-source current Ids varies even if the gate-source voltage Vgs is constant.

一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。したがって、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
On the other hand, in the pixel (pixel circuit) 20 having the above configuration, as described above, the gate-source voltage Vgs of the drive transistor 22 at the time of light emission is Vsig−Vofs + Vth−ΔV. Therefore, when this is substituted into the equation (1), the drain-source current Ids is expressed by the following equation (2).
Ids = (1/2) · μ (W / L) Cox (Vsig−Vofs−ΔV) 2
(2)

すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。   That is, the term of the threshold voltage Vth of the drive transistor 22 is canceled, and the drain-source current Ids supplied from the drive transistor 22 to the organic EL element 21 does not depend on the threshold voltage Vth of the drive transistor 22. As a result, even if the threshold voltage Vth of the drive transistor 22 varies from pixel to pixel due to variations in the manufacturing process of the drive transistor 22 and changes over time, the drain-source current Ids does not vary. The brightness can be kept constant.

(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
(Principle of mobility correction)
Next, the principle of mobility correction of the drive transistor 22 will be described. FIG. 8 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the driving transistor 22 and a pixel B having a relatively low mobility μ of the driving transistor 22 are compared. When the driving transistor 22 is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels like the pixel A and the pixel B.

画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。   Consider a case where the signal amplitude Vin (= Vsig−Vofs) of the same level is written to both the pixels A and B, for example, in the gate electrode of the drive transistor 22 in a state where the mobility μ varies between the pixel A and the pixel B. In this case, if the mobility μ is not corrected at all, it is between the drain-source current Ids1 ′ flowing through the pixel A having a high mobility μ and the drain-source current Ids2 ′ flowing through the pixel B having a low mobility μ. There will be a big difference. Thus, when a large difference occurs between the pixels in the drain-source current Ids due to the variation in mobility μ from pixel to pixel, the uniformity of the screen is impaired.

ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。   Here, as is clear from the transistor characteristic equation of Equation (1), the drain-source current Ids increases when the mobility μ is large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 8, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility.

そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。   Therefore, by applying negative feedback to the gate-source voltage Vgs with the feedback amount ΔV corresponding to the drain-source current Ids of the drive transistor 22 by the mobility correction processing, the negative feedback is increased as the mobility μ is increased. become. As a result, variation in mobility μ for each pixel can be suppressed.

具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。   Specifically, when the feedback amount ΔV1 is corrected in the pixel A having a high mobility μ, the drain-source current Ids greatly decreases from Ids1 ′ to Ids1. On the other hand, since the feedback amount ΔV2 of the pixel B having a low mobility μ is small, the drain-source current Ids decreases from Ids2 ′ to Ids2, and does not decrease that much. As a result, since the drain-source current Ids1 of the pixel A and the drain-source current Ids2 of the pixel B are substantially equal, the variation in mobility μ from pixel to pixel is corrected.

以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。   In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current Ids.

したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。   Therefore, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids of the driving transistor 22, the current value of the drain-source current Ids of the pixels having different mobility μ. Is made uniform. As a result, variation in mobility μ for each pixel can be corrected. That is, the process for applying negative feedback to the gate-source voltage Vgs of the drive transistor 22 with the feedback amount ΔV corresponding to the current flowing through the drive transistor 22 (drain-source current Ids) is the mobility correction process.

ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。   Here, in the pixel (pixel circuit) 20 shown in FIG. 2, the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor 22 depending on the presence or absence of threshold correction and mobility correction is shown in FIG. I will explain.

図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。   In FIG. 9, (A) does not perform both threshold correction and mobility correction, (B) does not perform mobility correction, and performs only threshold correction, (C) performs threshold correction and mobility correction. Each case is shown. As shown in FIG. 9A, when neither threshold correction nor mobility correction is performed, the drain-source current Ids is caused by variations in the threshold voltage Vth and the mobility μ for each of the pixels A and B. A large difference occurs between the pixels A and B.

これに対し、閾値補正のみを行った場合は、図9(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正および移動度補正を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。したがって、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。   On the other hand, when only the threshold correction is performed, as shown in FIG. 9B, although the variation in the drain-source current Ids can be reduced to some extent, it is caused by the variation in the mobility μ between the pixels A and B. The difference between the drain-source current Ids between the pixels A and B to be left remains. Then, by performing both the threshold correction and the mobility correction, as shown in FIG. 9C, the drain between the pixels A and B due to the variation of the threshold voltage Vth and the mobility μ for each of the pixels A and B. -The difference in the current Ids between the sources can be almost eliminated. Therefore, the luminance variation of the organic EL element 21 does not occur at any gradation, and a display image with good image quality can be obtained.

また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。   Further, the pixel 20 shown in FIG. 2 has the function of bootstrap operation by the holding capacitor 24 described above in addition to the correction functions of threshold correction and mobility correction. Obtainable.

すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。したがって、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。   That is, even if the source potential Vs of the drive transistor 22 changes with time-dependent changes in the IV characteristics of the organic EL element 21, the gate-source potential Vgs of the drive transistor 22 is set by the bootstrap operation by the storage capacitor 24. Can be kept constant. Therefore, the current flowing through the organic EL element 21 does not change and is constant. As a result, since the light emission luminance of the organic EL element 21 is kept constant, even if the IV characteristic of the organic EL element 21 changes with time, it is possible to realize image display without luminance deterioration associated therewith.

(従来技術の問題点)
続いて、従来技術の問題点について説明する。ここでは、閾値補正処理を、信号書込みおよび移動度補正を行う1H(1水平期間)に加えて、当該1Hに先行する複数の水平期間に分割して複数回実行する場合を例に挙げて説明するものとする。以下、複数Hに分割して閾値補正処理を複数回実行することを「分割Vth補正」と呼ぶこととする。
(Problems of conventional technology)
Subsequently, problems of the conventional technology will be described. Here, the threshold correction processing is described by taking as an example a case where the threshold correction processing is executed a plurality of times divided into a plurality of horizontal periods preceding 1H in addition to 1H (one horizontal period) for performing signal writing and mobility correction. It shall be. Hereinafter, performing the threshold correction processing a plurality of times by dividing into a plurality of H is referred to as “divided Vth correction”.

ここでは、一例として、信号書込みおよび移動度補正を行う1Hに先行する1Hとの計2Hに亘って閾値補正処理を分割して2回実行する分割Vth補正の場合を考える。この分割Vth補正の場合、図21のタイミング波形図に示すように、1回目の閾値補正処理は、信号書込みおよび移動度補正を行う1H期間よりも1H前、即ち1行前の画素行の1H期間におけるt13−t14の期間で行われる。また、2回目の閾値補正処理は、信号書込みおよび移動度補正を行う1H期間におけるt15−t16の期間で行われる。   Here, as an example, consider the case of divided Vth correction in which threshold correction processing is divided and executed twice over a total of 2H, which is 1H preceding 1H that performs signal writing and mobility correction. In the case of this divided Vth correction, as shown in the timing waveform diagram of FIG. 21, the first threshold correction processing is performed 1H before the 1H period in which signal writing and mobility correction are performed, that is, 1H of the pixel row one row before The period is t13-t14. The second threshold correction process is performed in a period from t15 to t16 in a 1H period in which signal writing and mobility correction are performed.

このように、信号書込みおよび移動度補正を行う水平期間と当該水平期間に先行する水平期間の複数の水平期間に分割して閾値補正期間を設け、閾値補正処理を複数回実行することにより、閾値補正期間として十分な時間を確保できる、すなわち、高精細化に伴う多画素化によって1H期間に割り当てられる時間が短くなったとしても、駆動トランジスタ22のゲート−ソース間電圧Vgsを閾値電圧Vthに収束させるのに十分な時間を確保できるため、閾値キャンセルの処理を確実に行うことができる。   As described above, the threshold value correction period is divided into a horizontal period in which signal writing and mobility correction are performed and a horizontal period preceding the horizontal period is provided, and the threshold value correction process is executed a plurality of times. A sufficient time can be secured as the correction period, that is, the gate-source voltage Vgs of the drive transistor 22 converges to the threshold voltage Vth even if the time allocated to the 1H period is shortened by the increase in the number of pixels due to high definition. Since sufficient time can be secured, the threshold cancellation process can be performed reliably.

回路動作的には、図21のタイミング波形図における時刻t11〜t13,t17〜t20は、図4のタイミング波形図における時刻t1〜t3,t5〜t8に対応しており、図21のタイミング波形図における時刻t12とt15、t14とt16は、図4のタイミング波形図における時刻t2とt4に対応している。   In terms of circuit operation, times t11 to t13 and t17 to t20 in the timing waveform diagram of FIG. 21 correspond to times t1 to t3 and t5 to t8 in the timing waveform diagram of FIG. 4, and the timing waveform diagram of FIG. Times t12 and t15 and t14 and t16 in FIG. 4 correspond to times t2 and t4 in the timing waveform diagram of FIG.

上述した従来技術では、閾値補正処理が開始されてから映像信号の信号電圧Vsigが書き込まれるまでの期間において、書込み走査信号WSが非アクティブ(“L”レベル)状態となる。具体的には、時刻t14から時刻t15までの期間および時刻t16から時刻t18までの期間で書込み走査信号WSが非アクティブ状態になることで、書込みトランジスタ23が非導通状態になる。これらの期間では、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されるために、駆動トランジスタ22のゲート電極がフローティング状態となる。   In the conventional technique described above, the write scanning signal WS is in an inactive (“L” level) state in a period from when the threshold correction process is started until the signal voltage Vsig of the video signal is written. Specifically, the write scan signal WS becomes inactive in the period from time t14 to time t15 and in the period from time t16 to time t18, so that the write transistor 23 becomes non-conductive. In these periods, since the gate electrode of the drive transistor 22 is electrically disconnected from the signal line 33, the gate electrode of the drive transistor 22 is in a floating state.

一方、閾値補正処理の開始(t13)以降は、駆動トランジスタ22のドレイン電極には高電位Vccpが与えられているために、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた電流が電源供給線32から駆動トランジスタ22に流れる。駆動トランジスタ22に電流が流れると、図10に示すように、駆動トランジスタ22のソース電位Vsが上昇する。   On the other hand, since the high potential Vccp is applied to the drain electrode of the drive transistor 22 after the start of the threshold correction process (t13), a current corresponding to the gate-source voltage Vgs of the drive transistor 22 is supplied to the power supply line. The current flows from 32 to the driving transistor 22. When a current flows through the drive transistor 22, the source potential Vs of the drive transistor 22 rises as shown in FIG.

このとき、駆動トランジスタ22のゲート電極がフローティング状態にあり、またゲート電極とソース電極との間には保持容量24が接続されているために、ソース電位Vsが上昇するとブートストラップ動作によってゲート電位Vgも上昇する。これら電位Vs,Vgの上昇は、駆動トランジスタ22のゲート−ソース間電圧Vgsが大きい程大きい。したがって、特に、分割Vth補正を行う場合の初期(本例では、1回目)の閾値補正処理後に、ソース電位Vsおよびゲート電位Vgの上昇がより問題となる。   At this time, since the gate electrode of the drive transistor 22 is in a floating state and the storage capacitor 24 is connected between the gate electrode and the source electrode, when the source potential Vs rises, the gate potential Vg is generated by the bootstrap operation. Also rises. The increase in the potentials Vs and Vg increases as the gate-source voltage Vgs of the drive transistor 22 increases. Therefore, the rise of the source potential Vs and the gate potential Vg becomes more problematic after the initial (first time in this example) threshold correction processing when the divided Vth correction is performed.

閾値補正処理は、先述したように、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準として、駆動トランジスタ22のゲート−ソース間電圧Vgsを閾値電圧Vthに収束させる処理である。このことから、ソース電位Vsの上昇に連動して、基準となるゲート電位Vgも上昇してしまうと、駆動トランジスタ22のゲート−ソース間電圧Vgsを閾値電圧Vthに収束させることができなくなる。その結果、閾値補正処理(閾値キャンセル)の処理が不完全なものになってしまうために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができなくなる。   As described above, the threshold correction process is a process for converging the gate-source voltage Vgs of the drive transistor 22 to the threshold voltage Vth with the initialization potential Vofs of the gate potential Vg of the drive transistor 22 as a reference. For this reason, if the reference gate potential Vg rises in conjunction with the rise of the source potential Vs, the gate-source voltage Vgs of the drive transistor 22 cannot be converged to the threshold voltage Vth. As a result, the threshold correction process (threshold cancellation) process becomes incomplete, and the display quality improvement effect associated with the threshold correction process cannot be sufficiently obtained.

(第1実施形態の特徴部分)
第1実施形態に係る有機EL表示装置10Aでは、図10のタイミング波形図に示すように、書込み走査信号(走査線31の電位)WSの非アクティブ期間において、電源供給線32の電位DSを高電位Vccpから低電位Viniに切り替えることを特徴としている。
(Characteristic part of the first embodiment)
In the organic EL display device 10A according to the first embodiment, as shown in the timing waveform diagram of FIG. 10, the potential DS of the power supply line 32 is increased during the inactive period of the write scan signal (potential of the scan line 31) WS. It is characterized by switching from the potential Vccp to the low potential Vini.

具体的には、走査線31の電位WSが“H”レベルから“L”レベルに遷移するタイミングt14,t16と同じタイミングまたはそれよりも遅いタイミングt21,t23で電源供給線32の電位DSを低電位Viniに立ち下げる。また、走査線31の電位WSが“L”レベルから“H”レベルに遷移するタイミングt15,t18と同じタイミングまたはそれよりも早いタイミングt22,t24で電源供給線32の電位DSを高電位Vccpに立ち上げる。   Specifically, the potential DS of the power supply line 32 is lowered at the same timing as timings t14 and t16 at which the potential WS of the scanning line 31 transits from the “H” level to the “L” level or at timings t21 and t23 later than that. The potential falls to Vini. Further, the potential DS of the power supply line 32 is set to the high potential Vccp at the same timing t15 and t18 as the timing t15 and t18 at which the potential WS of the scanning line 31 transits from the “L” level to the “H” level. Launch.

このように、書込み走査信号WSの非アクティブ期間において、電源供給線32の電位DSを低電位Viniにすることで、電源供給線32から駆動トランジスタ22に電流が供給されることはない。したがって、駆動トランジスタ22のソース電位Vsは上昇せず一定となる。ソース電位Vsが上昇しなければ、駆動トランジスタ22のゲート電極がフローティング状態にあったとしても、駆動トランジスタ22のゲート電位Vgも上昇せずに一定となる。これにより、特に分割Vth補正を採用する場合において、初期(本例では、1回目)の閾値補正処理後におけるソース電位Vsおよびゲート電位Vgの上昇を抑えることができる。   In this way, no current is supplied from the power supply line 32 to the drive transistor 22 by setting the potential DS of the power supply line 32 to the low potential Vini during the inactive period of the write scan signal WS. Therefore, the source potential Vs of the driving transistor 22 does not increase and becomes constant. If the source potential Vs does not rise, even if the gate electrode of the drive transistor 22 is in a floating state, the gate potential Vg of the drive transistor 22 does not rise and becomes constant. Thereby, particularly when the divided Vth correction is employed, it is possible to suppress the increase in the source potential Vs and the gate potential Vg after the initial (first time in this example) threshold correction processing.

駆動トランジスタ22のゲート電位Vgの上昇を抑えることができれば、閾値補正処理により、当該ゲート電位Vgを基準として、駆動トランジスタ22のゲート−ソース間電圧Vgsを閾値電圧Vthに収束させることができる。これにより、保持容量24に保持される閾値電圧Vthに応じた電圧を用いた閾値キャンセル動作によって閾値電圧Vthの画素ごとのばらつきを確実に補正できるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。   If the increase in the gate potential Vg of the drive transistor 22 can be suppressed, the gate-source voltage Vgs of the drive transistor 22 can be converged to the threshold voltage Vth by the threshold correction process with the gate potential Vg as a reference. Thereby, since the variation of the threshold voltage Vth for each pixel can be reliably corrected by the threshold cancel operation using the voltage corresponding to the threshold voltage Vth held in the holding capacitor 24, the display quality improvement effect accompanying the threshold correction processing You can get enough.

ところで、駆動トランジスタ22のゲート電極とドレイン電極との間には、寄生容量Cgdが介在するのが一般的である。駆動トランジスタ22のゲート電極とドレイン電極との間に寄生容量Cgdが介在すると、電源供給線32の電位DSの立ち下げのタイミングt21,t23で寄生容量Cgdによるカップリングによって駆動トランジスタ22のゲート電位Vgが低下する。ゲート電位Vgが低下すると、駆動トランジスタ22のゲート−ソース間電圧Vgsが縮まる。   Incidentally, a parasitic capacitance Cgd is generally interposed between the gate electrode and the drain electrode of the drive transistor 22. When the parasitic capacitance Cgd is interposed between the gate electrode and the drain electrode of the drive transistor 22, the gate potential Vg of the drive transistor 22 is coupled by the parasitic capacitance Cgd at the timing t21 and t23 of the fall of the potential DS of the power supply line 32. Decreases. When the gate potential Vg decreases, the gate-source voltage Vgs of the drive transistor 22 decreases.

なお、上記の説明では、電源供給線32の電位DSが低電位Viniになることで、駆動トランジスタ22に電源供給線32から電流が供給されないとした。しかしながら、実際には、電源供給線32がフローティング状態になる訳ではないため、電源供給線32の電位DSが高電位Vccpから低電位Viniに遷移する過程で電源供給線32から駆動トランジスタ22に電流が流れる。   In the above description, the current DS is not supplied from the power supply line 32 to the drive transistor 22 because the potential DS of the power supply line 32 becomes the low potential Vini. However, in reality, the power supply line 32 is not in a floating state, so that a current flows from the power supply line 32 to the drive transistor 22 in the process in which the potential DS of the power supply line 32 transitions from the high potential Vccp to the low potential Vini. Flows.

これに対して、電源供給線32の電位DSの立ち下げ時のカップリングによって駆動トランジスタ22のゲート電位Vgが低下し、駆動トランジスタ22のゲート−ソース間電圧Vgsが縮まることで、駆動トランジスタ22に流れる電流を抑えることができる。特に、ゲート−ソース間電圧Vgsが閾値電圧Vth以下に縮まれば、駆動トランジスタ22に電流が流れなくなる。動トランジスタ22に電流が流れなければ、駆動トランジスタ22のソース電位Vsが上昇せず、したがってゲート電位Vgも上昇しない。   On the other hand, the gate potential Vg of the drive transistor 22 is lowered by the coupling at the time of the fall of the potential DS of the power supply line 32, and the gate-source voltage Vgs of the drive transistor 22 is reduced. The flowing current can be suppressed. In particular, if the gate-source voltage Vgs is reduced below the threshold voltage Vth, no current flows through the drive transistor 22. If no current flows through the dynamic transistor 22, the source potential Vs of the drive transistor 22 does not rise, and therefore the gate potential Vg does not rise.

このように、電源電位DSの立ち下げ時のカップリングによって駆動トランジスタ22のゲート−ソース間電圧Vgsを、好ましくは閾値電圧Vth以下に縮めることで、駆動トランジスタ22のソース電位Vsおよびゲート電位Vgの上昇を防ぐことができる。これにより、閾値補正処理、特に分割Vth補正処理を安定して実現できるために、良好な画質の表示画像を得ることができる。   As described above, the gate-source voltage Vgs of the drive transistor 22 is preferably reduced to the threshold voltage Vth or less by coupling when the power supply potential DS falls, so that the source potential Vs and the gate potential Vg of the drive transistor 22 are reduced. The rise can be prevented. As a result, the threshold value correction process, in particular, the divided Vth correction process can be stably realized, so that a display image with good image quality can be obtained.

電源電位DSの立ち下げ時のタイミングについては、走査線31の電位WSが“H”レベルから“L”レベルに遷移するタイミングt14,t16と同じタイミングであってもよいが、それよりも遅いタイミングt21,t23が好ましい。その理由は次の通りである。走査線31の電位WSの立ち下げタイミングt14,t16と同じタイミングだと、両タイミングにずれが生じた際に、タイミングt14,t16よりも早いタイミングで電源電位DSが立ち下がる懸念があるからである。   The timing at which the power supply potential DS falls may be the same as the timings t14 and t16 at which the potential WS of the scanning line 31 transitions from the “H” level to the “L” level, but is later than that. t21 and t23 are preferable. The reason is as follows. This is because there is a concern that the power supply potential DS may fall at a timing earlier than the timings t14 and t16 when the timing WS is the same as the falling timing t14 and t16 of the scanning line 31 when there is a difference between both timings. .

タイミングt14,t16よりも早いタイミングでは、書込みトランジスタ23が導通状態にあるために、駆動トランジスタ22のゲート電極がフローティング状態にない。したがって、タイミングt14,t16よりも早いタイミングで電源電位DSが立ち下がると、カップリングが発生しても、駆動トランジスタ22のゲート電位Vgが下がらず、ゲート−ソース間電圧Vgsを縮めることができないことになる。   At timings earlier than timings t14 and t16, since the write transistor 23 is in a conductive state, the gate electrode of the drive transistor 22 is not in a floating state. Therefore, if the power supply potential DS falls at a timing earlier than the timings t14 and t16, even if coupling occurs, the gate potential Vg of the drive transistor 22 does not fall, and the gate-source voltage Vgs cannot be reduced. become.

本例では、駆動トランジスタ22のゲート電極とドレイン電極との間に介在する寄生容量Cgdによるカップリングを利用するとしたが、寄生容量Cgdの容量値が小さく、十分なカップリング量が得られない場合には次のようにすればよい。すなわち、図11に示すように、駆動トランジスタ22のゲート電極とドレイン電極との間に、十分なカップリング量を得ることができる容量値のカップリンク容量26を接続してカップリングを促進させるようにすればよい。ここで、十分なカップリング量とは、駆動トランジスタ22のソース電位Vsおよびゲート電位Vgの上昇を抑え得る程度までゲート−ソース電圧Vgsを縮める、好ましくは、閾値電圧Vth以下に縮めることができるカップリング量を言う。   In this example, the coupling by the parasitic capacitance Cgd interposed between the gate electrode and the drain electrode of the driving transistor 22 is used. However, when the capacitance value of the parasitic capacitance Cgd is small and a sufficient coupling amount cannot be obtained. You can do as follows. That is, as shown in FIG. 11, a coupling capacitor 26 having a capacitance value capable of obtaining a sufficient coupling amount is connected between the gate electrode and the drain electrode of the driving transistor 22 to promote the coupling. You can do it. Here, a sufficient coupling amount is a cup that can reduce the gate-source voltage Vgs to such an extent that the rise of the source potential Vs and the gate potential Vg of the driving transistor 22 can be suppressed, and preferably can be reduced below the threshold voltage Vth. Say the ring amount.

[第2実施形態]
図12は、本発明の第2実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図1と同等部分には同一符号を付して示している。ここでも、アクティブマトリクス型有機EL表示装置の場合を例に挙げている。
[Second Embodiment]
FIG. 12 is a system configuration diagram showing an outline of the configuration of the active matrix display device according to the second embodiment of the present invention. In FIG. 12, the same parts as those in FIG. Again, the case of an active matrix organic EL display device is taken as an example.

本実施形態に係る有機EL表示装置10Bは、画素アレイ部30の周辺に配置される駆動部として、書込み走査回路40、電源供給走査回路50および信号出力回路60に加えて、補助走査回路80を有する構成となっている。書込み走査回路40、電源供給走査回路50および信号出力回路60の構成および動作については、基本的に、第1実施形態の場合と同じである。   The organic EL display device 10B according to the present embodiment includes an auxiliary scanning circuit 80 as a driving unit disposed around the pixel array unit 30 in addition to the writing scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60. It is the composition which has. The configurations and operations of the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 are basically the same as those in the first embodiment.

補助走査回路80は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この補助走査回路80は、書込み走査回路40による線順次走査に同期して、補助走査線35−1〜35−mに順次制御信号CT(CT1〜CTm)を供給する補助的な走査を行う。この補助走査回路80による走査により、電源供給線32から駆動トランジスタ22への電流供給が選択的に遮断される。   The auxiliary scanning circuit 80 includes a shift register that sequentially shifts the start pulse sp in synchronization with the clock pulse ck. The auxiliary scanning circuit 80 performs auxiliary scanning in which the control signals CT (CT1 to CTm) are sequentially supplied to the auxiliary scanning lines 35-1 to 35-m in synchronization with the line sequential scanning performed by the writing scanning circuit 40. By the scanning by the auxiliary scanning circuit 80, the current supply from the power supply line 32 to the driving transistor 22 is selectively cut off.

(画素回路)
図13は、第2実施形態に係る画素(画素回路)20′の具体的な回路構成を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。
(Pixel circuit)
FIG. 13 is a circuit diagram showing a specific circuit configuration of a pixel (pixel circuit) 20 ′ according to the second embodiment. In FIG. 13, the same parts as those in FIG.

第2実施形態に係る画素20′において、有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24および補助容量25に加えて、スイッチ素子としての例えば制御トランジスタ27を有する構成となっている。制御トランジスタ27は、駆動トランジスタ22に対して直列に接続され、当該駆動トランジスタ22への駆動電流の供給を選択的に遮断するスイッチ素子として機能する。ここでは、制御トランジスタ27としてNチャネル型のトランジスタを用いているが、Pチャネル型のトランジスタを用いることも可能である。   In the pixel 20 ′ according to the second embodiment, the drive circuit that drives the organic EL element 21 includes, for example, a control transistor 27 as a switch element in addition to the drive transistor 22, the write transistor 23, the storage capacitor 24, and the auxiliary capacitor 25. It is the composition which has. The control transistor 27 is connected in series to the drive transistor 22 and functions as a switch element that selectively cuts off supply of drive current to the drive transistor 22. Here, an N-channel transistor is used as the control transistor 27, but a P-channel transistor can also be used.

駆動トランジスタ22、書込みトランジスタ23、保持容量24および補助容量25の各機能については第1実施形態の場合と同じである。制御トランジスタ27は、駆動トランジスタ22に対して直列に接続されている。具体的には、制御トランジスタ27は、ドレイン電極が電源供給線32に接続され、ソース電極が駆動トランジスタ22のドレイン電極に接続され、ゲート電極が補助走査線35に接続されている。   The functions of the drive transistor 22, the write transistor 23, the storage capacitor 24, and the auxiliary capacitor 25 are the same as those in the first embodiment. The control transistor 27 is connected in series with the drive transistor 22. Specifically, the control transistor 27 has a drain electrode connected to the power supply line 32, a source electrode connected to the drain electrode of the drive transistor 22, and a gate electrode connected to the auxiliary scanning line 35.

(実動作状態での動作説明)
続いて、第2実施形態に係る有機EL表示装置10Bの実動作状態での動作について、図14のタイミング波形図を用いて説明する。
(Explanation of operation in actual operation)
Next, the operation in the actual operation state of the organic EL display device 10B according to the second embodiment will be described with reference to the timing waveform diagram of FIG.

図14のタイミング波形図には、走査線31の電位(書込み走査信号)WSの変化、電源供給線32の電位(電源電位)DSの変化、制御信号CTの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を示している。また、ゲート電位Vgの波形を一点鎖線で示し、ソース電位Vsの波形を点線で示すことで、両者を識別できるようにしている。   In the timing waveform diagram of FIG. 14, the potential of the scanning line 31 (write scanning signal) WS changes, the potential of the power supply line 32 (power supply potential) DS, the change of the control signal CT, the gate potential Vg of the driving transistor 22. And the change of the source potential Vs is shown. Further, the waveform of the gate potential Vg is indicated by a one-dot chain line, and the waveform of the source potential Vs is indicated by a dotted line so that the two can be identified.

図14のタイミング波形図において、時刻t11〜時刻t20、時刻t21〜時刻t24の各タイミングは、第1実施形態に係る図10のタイミング波形図における時刻t11〜時刻t20、時刻t21〜時刻t24の各タイミングに対応している。   In the timing waveform diagram of FIG. 14, the timings of time t11 to time t20 and time t21 to time t24 are the time t11 to time t20 and time t21 to time t24 in the timing waveform diagram of FIG. 10 according to the first embodiment. It corresponds to the timing.

このタイミング波形図から明らかなように、制御信号CTは、時刻t21までの期間、時刻t22から時刻t23までの期間、時刻t24以降の期間においてアクティブ(本例では、“H”レベル)状態となる。また、制御信号CTは、時刻t21から時刻t22までの期間および時刻t23から時刻t24までの期間で非アクティブ(“L”レベル)状態となる。   As is apparent from this timing waveform diagram, the control signal CT is in an active (“H” level in this example) state in the period from time t21, the period from time t22 to time t23, and the period after time t24. . Control signal CT is inactive ("L" level) in the period from time t21 to time t22 and in the period from time t23 to time t24.

すなわち、走査線31の電位WSが“H”レベルから“L”レベルに遷移するタイミングt14,t16と同じタイミングまたはそれよりも遅いタイミングt21,t23で制御信号CTが“H”レベルから“L”レベルに立ち下がる。この立ち下がりのタイミングt21,t23については、第1実施形態の場合同様の理由により、時刻t14,t16それよりも遅いタイミングが好ましい。   That is, the control signal CT changes from the “H” level to the “L” at the same timing as the timings t14 and t16 at which the potential WS of the scanning line 31 transits from the “H” level to the “L” level or at later timings t21 and t23. Fall to the level. The falling timings t21 and t23 are preferably later than the times t14 and t16 for the same reason as in the first embodiment.

書込み走査信号WSの非アクティブ期間において、制御信号CTが非アクティブ状態になることで、制御トランジスタ27が非導通状態になって電源供給線32から駆動トランジスタ22への電流経路を遮断する。これにより、駆動トランジスタ22のドレイン電極がフローティング状態になり、当該駆動トランジスタ22には電源供給線32から電流が供給されないために、駆動トランジスタ22のソース電位Vsは上昇せず一定となる。   In the inactive period of the write scan signal WS, the control signal CT becomes inactive, whereby the control transistor 27 becomes non-conductive and cuts off the current path from the power supply line 32 to the drive transistor 22. As a result, the drain electrode of the drive transistor 22 is in a floating state, and no current is supplied to the drive transistor 22 from the power supply line 32. Therefore, the source potential Vs of the drive transistor 22 does not increase and becomes constant.

駆動トランジスタ22のソース電位Vsが上昇しなければ、駆動トランジスタ22のゲート電極がフローティング状態にあったとしても、駆動トランジスタ22のゲート電位Vgも上昇せずに一定となる。特に、分割Vth補正を採用する場合において、初期(本例では、1回目)の閾値補正処理後におけるソース電位Vsおよびゲート電位Vgの上昇を抑えることができる。   If the source potential Vs of the driving transistor 22 does not increase, even if the gate electrode of the driving transistor 22 is in a floating state, the gate potential Vg of the driving transistor 22 does not increase and becomes constant. In particular, when the divided Vth correction is employed, it is possible to suppress an increase in the source potential Vs and the gate potential Vg after the initial (first time in this example) threshold correction processing.

駆動トランジスタ22のゲート電位Vgの上昇を抑えることができれば、閾値補正処理により、当該ゲート電位Vgを基準として、駆動トランジスタ22のゲート−ソース間電圧Vgsを閾値電圧Vthに収束させることができる。これにより、閾値キャンセル動作によって閾値電圧Vthの画素ごとのばらつきを確実に補正できるために、閾値補正処理に伴う表示品質の改善効果を十分に得ることができる。   If the increase of the gate potential Vg of the drive transistor 22 can be suppressed, the gate-source voltage Vgs of the drive transistor 22 can be converged to the threshold voltage Vth by the threshold correction process with the gate potential Vg as a reference. Thereby, since the variation of the threshold voltage Vth for each pixel can be surely corrected by the threshold cancel operation, the display quality improvement effect associated with the threshold correction processing can be sufficiently obtained.

また、制御トランジスタ27のゲート電極とソース電極との間にも寄生容量Cgsが介在する。したがって、制御信号CTが“H”レベルから“L”レベルに立ち下がるタイミングで、制御トランジスタ27の寄生容量Cgsおよび駆動トランジスタ22の寄生容量Cgdによるカップリングによって駆動トランジスタ22のゲート電位Vgが低下する。すると、第1実施形態の場合と同様に、駆動トランジスタ22のゲート−ソース間電圧Vgsが縮まる。   A parasitic capacitance Cgs is also interposed between the gate electrode and the source electrode of the control transistor 27. Therefore, at the timing when the control signal CT falls from the “H” level to the “L” level, the gate potential Vg of the drive transistor 22 decreases due to the coupling by the parasitic capacitance Cgs of the control transistor 27 and the parasitic capacitance Cgd of the drive transistor 22. . Then, as in the case of the first embodiment, the gate-source voltage Vgs of the drive transistor 22 is reduced.

制御信号CTの立ち下げ時のカップリングによって駆動トランジスタ22のゲート電位Vgが低下し、駆動トランジスタ22のゲート−ソース間電圧Vgsが縮まることで、駆動トランジスタ22に流れる電流を抑えることができる。特に、ゲート−ソース間電圧Vgsが閾値電圧Vth以下に縮まれば、駆動トランジスタ22に電流が流れなくなる。動トランジスタ22に電流が流れなければ、駆動トランジスタ22のソース電位Vsが上昇せず、したがってゲート電位Vgも上昇しない。   By coupling at the time of falling of the control signal CT, the gate potential Vg of the drive transistor 22 is lowered, and the gate-source voltage Vgs of the drive transistor 22 is reduced, whereby the current flowing through the drive transistor 22 can be suppressed. In particular, if the gate-source voltage Vgs is reduced below the threshold voltage Vth, no current flows through the drive transistor 22. If no current flows through the dynamic transistor 22, the source potential Vs of the drive transistor 22 does not rise, and therefore the gate potential Vg does not rise.

このように、電源電位DSの立ち下げ時のカップリングによって駆動トランジスタ22のゲート−ソース間電圧Vgsを、好ましくは閾値電圧Vth以下に縮めることで、駆動トランジスタ22のソース電位Vsおよびゲート電位Vgの上昇を防ぐことができる。これにより、閾値補正処理、特に分割Vth補正処理を安定して実現できるために、良好な画質の表示画像を得ることができる。   As described above, the gate-source voltage Vgs of the drive transistor 22 is preferably reduced to the threshold voltage Vth or less by coupling when the power supply potential DS falls, so that the source potential Vs and the gate potential Vg of the drive transistor 22 are reduced. The rise can be prevented. As a result, the threshold value correction process, in particular, the divided Vth correction process can be stably realized, so that a display image with good image quality can be obtained.

なお、制御トランジスタ27の接続位置については、電源供給線32と駆動トランジスタ22のドレイン電極との間に限られるものではない。例えば、図15に示すように、制御トランジスタ27を駆動トランジスタ22のソース電極と有機EL素子21のアノード電極との間に接続するようにしてもよい。この変形例の場合にも、書込み走査信号WSの非アクティブ期間において、制御信号CTが非アクティブ状態になり、制御トランジスタ27が非導通状態になることで、電源供給線32から駆動トランジスタ22への電流の供給を遮断することができる。   The connection position of the control transistor 27 is not limited between the power supply line 32 and the drain electrode of the drive transistor 22. For example, as shown in FIG. 15, the control transistor 27 may be connected between the source electrode of the drive transistor 22 and the anode electrode of the organic EL element 21. Also in this modification, the control signal CT becomes inactive and the control transistor 27 becomes non-conductive during the inactive period of the write scanning signal WS, so that the power supply line 32 to the drive transistor 22 is turned off. The supply of current can be cut off.

なお、本変形例の場合、制御信号CTの立ち下げ時の制御トランジスタ27の寄生容量Cgsによるカップリングによって有機EL素子21のアノード電位が低下し、駆動トランジスタ22のゲート−ソース間電圧Vgsが拡大する懸念がある。ところが、有機EL素子21のアノード電極には自身の等価容量に加えて、保持容量24および補助容量25が付いており、それらの合成容量値は制御トランジスタ27の寄生容量Cgsの容量値よりも極めて大きい。したがって、制御トランジスタ27の寄生容量Cgsによるカップリングが入ったとしても、有機EL素子21のアノード電位はほどんど変化しない。   In the case of this modification, the anode potential of the organic EL element 21 decreases due to coupling by the parasitic capacitance Cgs of the control transistor 27 when the control signal CT falls, and the gate-source voltage Vgs of the drive transistor 22 increases. There are concerns. However, the anode electrode of the organic EL element 21 has a storage capacitor 24 and an auxiliary capacitor 25 in addition to its own equivalent capacitance, and the combined capacitance value thereof is much greater than the capacitance value of the parasitic capacitance Cgs of the control transistor 27. large. Therefore, even if the coupling due to the parasitic capacitance Cgs of the control transistor 27 enters, the anode potential of the organic EL element 21 hardly changes.

[変形例]
上記各実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。すなわち、本発明は、駆動トランジスタ22に駆動電流を供給する電源供給線32の電位(電源電位)DSを切り替えることによって有機EL素子21の発光/非発光の制御を行なう画素構成に対して適用可能である。
[Modification]
In each of the above embodiments, the case where the driving circuit of the organic EL element 21 basically has a pixel configuration including two transistors, that is, the driving transistor 22 and the writing transistor 23 has been described as an example. The application is not limited to the configuration. That is, the present invention can be applied to a pixel configuration in which light emission / non-light emission control of the organic EL element 21 is controlled by switching the potential (power supply potential) DS of the power supply line 32 that supplies a drive current to the drive transistor 22. It is.

また、上記各実施形態では、画素20,20′の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。   In each of the above embodiments, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixels 20 and 20 'has been described as an example. However, the present invention is not limited to this application example. It is not something that can be done. Specifically, the present invention relates to a display device using a current-driven electro-optical element (light-emitting element) such as an inorganic EL element, an LED element, or a semiconductor laser element whose emission luminance changes according to the current value flowing through the device. Applicable to all.

[適用例]
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図16〜図20に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
[Application example]
The display device according to the present invention described above can be applied to display devices of electronic devices in various fields that display video signals input to electronic devices or video signals generated in electronic devices as images or videos. Is possible. As an example, the present invention can be applied to various electronic devices shown in FIGS. 16 to 20, for example, digital cameras, notebook personal computers, portable terminal devices such as mobile phones, and display devices such as video cameras.

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器において高品位な画像表示を行うことができる。すなわち、先述した各実施形態の説明から明らかなように、本発明による表示装置は、閾値補正処理に伴う表示品質の改善効果を十分に得ることができるために、高品位な表示画像を得ることができる。   In this manner, by using the display device according to the present invention as a display device for electronic devices in all fields, high-quality image display can be performed in various electronic devices. That is, as is clear from the description of each embodiment described above, the display device according to the present invention can sufficiently obtain the display quality improvement effect associated with the threshold correction process, and thus obtain a high-quality display image. Can do.

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。   The display device according to the present invention includes a module-shaped one having a sealed configuration. For example, a display module formed by attaching a facing portion such as transparent glass to the pixel array portion 30 is applicable. The transparent facing portion may be provided with a color filter, a protective film, and the like, and further the above-described light shielding film. Note that the display module may be provided with a circuit unit for inputting / outputting a signal to the pixel array unit from the outside, an FPC (flexible printed circuit), and the like.

以下に、本発明が適用される電子機器の具体例について説明する。   Specific examples of electronic devices to which the present invention is applied will be described below.

図16は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。   FIG. 16 is a perspective view showing an appearance of a television set to which the present invention is applied. The television television set according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and is created by using the display device according to the present invention as the video display screen unit 101. .

図17は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。   17A and 17B are perspective views showing the appearance of a digital camera to which the present invention is applied. FIG. 17A is a perspective view seen from the front side, and FIG. 17B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and is manufactured by using the display device according to the present invention as the display unit 112.

図18は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。   FIG. 18 is a perspective view showing the appearance of a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like, and the display device according to the present invention is used as the display unit 123. It is produced by this.

図19は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。   FIG. 19 is a perspective view showing the external appearance of a video camera to which the present invention is applied. The video camera according to this application example includes a main body 131, a lens 132 for shooting an object on a side facing forward, a start / stop switch 133 at the time of shooting, a display unit 134, and the like. It is manufactured by using a display device.

図20は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。   20A and 20B are external views showing a mobile terminal device to which the present invention is applied, for example, a mobile phone. FIG. 20A is a front view in an opened state, FIG. 20B is a side view thereof, and FIG. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. A cellular phone according to this application example includes an upper casing 141, a lower casing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub display 145, a picture light 146, a camera 147, and the like. Then, by using the display device according to the present invention as the display 144 or the sub display 145, the mobile phone according to this application example is manufactured.

本発明の第1実施形態に係る有機EL表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram illustrating an outline of a configuration of an organic EL display device according to a first embodiment of the present invention. 第1実施形態に係る画素の回路構成を示す回路図である。FIG. 3 is a circuit diagram illustrating a circuit configuration of a pixel according to the first embodiment. 画素の断面構造の一例を示す断面図である。It is sectional drawing which shows an example of the cross-sectional structure of a pixel. 有機EL表示装置の理想的な動作状態での動作説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for operation | movement description in the ideal operation state of an organic electroluminescence display. 理想的な状態での回路動作の説明図(その1)である。It is explanatory drawing (the 1) of the circuit operation | movement in an ideal state. 理想的な状態での回路動作の説明図(その2)である。It is explanatory drawing (the 2) of the circuit operation | movement in an ideal state. 駆動トランジスタの閾値電圧Vthのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the threshold voltage Vth of a drive transistor. 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the mobility (mu) of a drive transistor. 閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタのドレイン・ソース間電流Idsとの関係の説明に供する特性図である。FIG. 6 is a characteristic diagram for explaining the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor depending on whether or not threshold correction and mobility correction are performed. 第1実施形態に係る有機EL表示装置の実動作状態での動作説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for operation | movement description in the actual operation state of the organic electroluminescence display which concerns on 1st Embodiment. 第1実施形態の変形例に係る画素の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the pixel which concerns on the modification of 1st Embodiment. 本発明の第2実施形態に係る有機EL表示装置の構成の概略を示すシステム構成図である。It is a system block diagram which shows the outline of a structure of the organic electroluminescence display which concerns on 2nd Embodiment of this invention. 第2実施形態の係る画素の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the pixel which concerns on 2nd Embodiment. 第2実施形態に係る有機EL表示装置の実動作状態での動作説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for operation | movement description in the actual operation state of the organic electroluminescence display which concerns on 2nd Embodiment. 第2実施形態の変形例に係る画素の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the pixel which concerns on the modification of 2nd Embodiment. 本発明が適用されるテレビジョンセットの外観を示す斜視図である。It is a perspective view which shows the external appearance of the television set to which this invention is applied. 本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。It is a perspective view which shows the external appearance of the digital camera to which this invention is applied, (A) is the perspective view seen from the front side, (B) is the perspective view seen from the back side. 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。1 is a perspective view illustrating an appearance of a notebook personal computer to which the present invention is applied. 本発明が適用されるビデオカメラの外観を示す斜視図である。It is a perspective view which shows the external appearance of the video camera to which this invention is applied. 本発明が適用される携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is an external view which shows the mobile telephone to which this invention is applied, (A) is the front view in the open state, (B) is the side view, (C) is the front view in the closed state, (D) Is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. 従来技術の課題を説明するためのタイミング波形図である。It is a timing waveform diagram for demonstrating the subject of a prior art.

符号の説明Explanation of symbols

10A,10B…有機EL表示装置、20,20´…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、25…補助容量、26…カップリンク容量、27…制御トランジスタ、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル、80…補助走査回路   DESCRIPTION OF SYMBOLS 10A, 10B ... Organic EL display device, 20, 20 '... Pixel (pixel circuit), 21 ... Organic EL element, 22 ... Drive transistor, 23 ... Write transistor, 24 ... Retention capacity, 25 ... Auxiliary capacity, 26 ... Cup link Capacitor 27... Control transistor 30. Pixel array section 31 (31-1 to 31 -m) Scan line 32 (32-1 to 32-m) Power supply line 33 (33-1 to 33-) n) Signal line 34 Common power supply line 40 Write scanning circuit 50 Power supply scanning circuit 60 Signal output circuit 70 Display panel 80 Auxiliary scanning circuit

Claims (8)

電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査しつつ前記書込みトランジスタに対して書込み走査信号を与える書込み走査部と、
前記駆動トランジスタに対して電源供給線を通して駆動電流を選択的に供給するとともに、当該電源供給線に与える電源電位を切り替え可能な電源供給走査部と、
前記書込み走査信号の非アクティブ期間において、前記電源供給線から前記駆動トランジスタへの電流の供給を遮断する電流供給遮断部と
を備える表示装置。
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A drive transistor connected in series to the electro-optic element and having a gate electrode connected to the other electrode of the writing transistor;
A pixel array section in which pixels having one storage electrode connected to the gate electrode of the driving transistor and the other electrode connected to the other electrode of the driving transistor are arranged in a matrix;
A writing scanning unit that provides a writing scanning signal to the writing transistor while scanning each pixel of the pixel array unit in units of rows;
A power supply scanning section capable of selectively supplying a drive current to the drive transistor through a power supply line and switching a power supply potential applied to the power supply line;
A display device comprising: a current supply cut-off unit that cuts off supply of current from the power supply line to the drive transistor during an inactive period of the write scan signal.
前記電流供給遮断部は前記電源供給走査部からなり、
前記電源供給走査部は、前記電源電位を前記駆動トランジスタに駆動電流を供給する第1電源電位と、当該駆動電流を供給しない第2電源電位とに切り替え可能であり、前記書込み走査信号の非アクティブ期間で前記電源電位を前記第2電源電位に切り替える
請求項1記載の表示装置。
The current supply cut-off unit includes the power supply scanning unit,
The power supply scanning unit can switch the power supply potential between a first power supply potential that supplies a drive current to the drive transistor and a second power supply potential that does not supply the drive current, and the write scan signal is inactive The display device according to claim 1, wherein the power supply potential is switched to the second power supply potential in a period.
前記画素は、前記駆動トランジスタのゲート電極と前記電源供給線側の電極との間に接続されたカップリング容量を有する
請求項2記載の表示装置。
The display device according to claim 2, wherein the pixel has a coupling capacitor connected between a gate electrode of the driving transistor and an electrode on the power supply line side.
前記電流供給遮断部は、前記駆動トランジスタに対して直列に接続され、前記書込み走査信号の非アクティブ期間で非導通状態となるスイッチ素子である
請求項1記載の表示装置。
The display device according to claim 1, wherein the current supply cut-off unit is a switch element that is connected in series to the drive transistor and is in a non-conductive state during an inactive period of the write scan signal.
前記書込み走査信号のアクティブ期間に初期化された前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けてソース電位を変化させる閾値補正処理を行う
請求項1記載の表示装置。
Threshold correction processing for changing the source potential toward the potential obtained by subtracting the threshold voltage of the drive transistor from the initialization potential with reference to the initialization potential of the gate potential of the drive transistor initialized during the active period of the write scan signal The display device according to claim 1.
前記閾値補正処理を、前記書込みトランジスタによって映像信号を書き込む水平期間と当該水平期間に先行する水平期間の複数の水平期間に亘って分割して複数回実行する
請求項5記載の表示装置。
The display device according to claim 5, wherein the threshold correction process is performed a plurality of times by dividing into a plurality of horizontal periods of a horizontal period in which a video signal is written by the writing transistor and a horizontal period preceding the horizontal period.
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部の各画素の駆動に際して、
前記画素アレイ部の各画素を行単位で走査しつつ前記書込みトランジスタに対して書込み走査信号を与える一方、
前記駆動トランジスタに対して電源電位が切り替え可能な電源供給線を通して駆動電流を選択的に供給するとともに、
前記書込み走査信号の非アクティブ期間において、前記電源供給線から前記駆動トランジスタへの電流の供給を遮断する
表示装置の駆動方法。
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A drive transistor connected in series to the electro-optic element and having a gate electrode connected to the other electrode of the writing transistor;
Driving each pixel of a pixel array unit in which pixels having one electrode connected to the gate electrode of the driving transistor and the other electrode connected to the other electrode of the driving transistor are arranged in a matrix On the occasion
While providing each pixel of the pixel array unit in a row unit while giving a write scan signal to the write transistor,
While selectively supplying a drive current through a power supply line capable of switching a power supply potential to the drive transistor,
A method for driving a display device, wherein supply of current from the power supply line to the drive transistor is cut off during an inactive period of the write scan signal.
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の各画素を行単位で走査しつつ前記書込みトランジスタに対して書込み走査信号を与える書込み走査部と、
前記駆動トランジスタに対して電源供給線を通して駆動電流を選択的に供給するとともに、当該電源供給線に与える電源電位を切り替え可能な電源供給走査部と、
前記書込み走査信号の非アクティブ期間において、前記電源供給線から前記駆動トランジスタへの電流の供給を遮断する電流供給遮断部と
を備える表示装置を有する電子機器。
An electro-optic element;
A write transistor having a gate electrode connected to the scan line and one electrode connected to the signal line;
A drive transistor connected in series to the electro-optic element and having a gate electrode connected to the other electrode of the writing transistor;
A pixel array section in which pixels having one storage electrode connected to the gate electrode of the driving transistor and the other electrode connected to the other electrode of the driving transistor are arranged in a matrix;
A writing scanning unit that provides a writing scanning signal to the writing transistor while scanning each pixel of the pixel array unit in units of rows;
A power supply scanning section capable of selectively supplying a drive current to the drive transistor through a power supply line and switching a power supply potential applied to the power supply line;
An electronic apparatus comprising: a display device comprising: a current supply cut-off unit that cuts off supply of current from the power supply line to the drive transistor during an inactive period of the write scan signal.
JP2008085668A 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device Pending JP2009237426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008085668A JP2009237426A (en) 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008085668A JP2009237426A (en) 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device

Publications (1)

Publication Number Publication Date
JP2009237426A true JP2009237426A (en) 2009-10-15

Family

ID=41251405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008085668A Pending JP2009237426A (en) 2008-03-28 2008-03-28 Display device, method for driving display device, and electronic device

Country Status (1)

Country Link
JP (1) JP2009237426A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125361A1 (en) * 2010-04-02 2011-10-13 シャープ株式会社 Display device and drive method therefor
JP2012108192A (en) * 2010-11-15 2012-06-07 Toshiba Mobile Display Co Ltd Display device and driving method of display device
JP2019101098A (en) * 2017-11-29 2019-06-24 株式会社ジャパンディスプレイ Display device
CN113823210A (en) * 2021-08-19 2021-12-21 武汉华星光电半导体显示技术有限公司 Display panel and display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125361A1 (en) * 2010-04-02 2011-10-13 シャープ株式会社 Display device and drive method therefor
US9361826B2 (en) 2010-04-02 2016-06-07 Sharp Kabushiki Kaisha Display device and drive method therefor
JP2012108192A (en) * 2010-11-15 2012-06-07 Toshiba Mobile Display Co Ltd Display device and driving method of display device
JP2019101098A (en) * 2017-11-29 2019-06-24 株式会社ジャパンディスプレイ Display device
JP6999382B2 (en) 2017-11-29 2022-01-18 株式会社ジャパンディスプレイ Display device
US11996050B2 (en) 2017-11-29 2024-05-28 Japan Display Inc. Display device
CN113823210A (en) * 2021-08-19 2021-12-21 武汉华星光电半导体显示技术有限公司 Display panel and display device
CN113823210B (en) * 2021-08-19 2023-06-27 武汉华星光电半导体显示技术有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
JP4428436B2 (en) Display device and electronic device
JP5287210B2 (en) Display device and electronic device
JP4640443B2 (en) Display device, display device driving method, and electronic apparatus
JP4508205B2 (en) Display device, display device driving method, and electronic apparatus
JP4715833B2 (en) Display device, display device driving method, and electronic apparatus
JP4293262B2 (en) Display device, display device driving method, and electronic apparatus
JP4605261B2 (en) Display device, display device driving method, and electronic apparatus
JP4640442B2 (en) Display device, display device driving method, and electronic apparatus
JP2008233122A (en) Display device, driving method of display device, and electronic equipment
JP2009294635A (en) Display device, method for driving display device thereof, and electronic equipment
JP2010002795A (en) Display apparatus, driving method for display apparatus, and electronic apparatus
JP2009282190A (en) Display device, layout method for light emitting element and electronic equipment
JP2009109521A (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP2010145578A (en) Display device, method of driving display device, and electronic apparatus
JP2010145581A (en) Display device, method of driving display device, and electronic apparatus
JP2009169145A (en) Display device, method of driving the same and electronic equipment
JP2009104013A (en) Display device, driving method thereof, and electronic apparatus
JP2009128404A (en) Display device, driving method of display device, and electronic equipment
JP2009109519A (en) Display device and electronic apparatus
JP2008249743A (en) Display device, driving method of display device, and electronic equipment
JP2010008718A (en) Display device, driving method of display device, and electronic apparatus
JP2009109619A (en) Display device, driving method for display device and electronic device
JP2009237426A (en) Display device, method for driving display device, and electronic device
JP2009251546A (en) Display device, method for driving the same, and electronic device
JP2009251545A (en) Display device, method for driving the same, and electronic device