JP4572467B2

JP4572467B2 - Multi-chip semiconductor device and manufacturing method thereof

Info

Publication number: JP4572467B2
Application number: JP2001007847A
Authority: JP
Inventors: 久宜竹中; 健治近藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-01-16
Filing date: 2001-01-16
Publication date: 2010-11-04
Anticipated expiration: 2021-01-16
Also published as: JP2002217514A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップや受動部品等を実装した基板を積層してなるマルチチップ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化の要求に応えるため、半導体装置における半導体チップや受動部品等の電子部品の高密度な実装が求められている。その方法の１つとして、実効的な実装面積が上がることの無い３次元実装、つまり、積層構造にしたマルチチップ半導体装置がある。この技術は、特許第２５４１４８７号や特許第２７２８４３２号において開示されている。
【０００３】
図８はこの様なマルチチップ半導体装置の概略断面図である。図８に示すように、複数の基板（図示例では２個）１０１、１０２に半導体チップや受動部品等（以下、単に部品という）１０３が実装されており、これらの基板１０１、１０２を枠状の部材（以下、枠体とする）１０４を介して積層している。
【０００４】
図９はこの枠体１０４を詳細に示す図であって、（ａ）は平面図であり、（ｂ）は側面図である。図９に示すように、枠体１０４の表裏面には基板１０１、１０２と電気的に接続するための接続用ランド１０５が形成されており、表面の接続用ランド１０５と裏面の接続用ランド１０５とが枠体１０４の側面に形成された配線部１０６により電気的に接続されている。なお、これらの接続用ランド１０５と配線部１０６はメッキ等により形成することができる。
【０００５】
そして、図８に示すように、基板１０１、１０２に形成された接続用ランド１０７と枠体１０４の接続用ランド１０５とが、半田や導電性ぺースト等の接続部材１０８を介して電気的に接続されている。
【０００６】
この様な構成になっているため、部品１０３をマザーボード等の基板に搭載する際の搭載面積は、半導体装置に搭載する部品全ての搭載面積の総和になるのではなく、積層した基板１０１、１０２のうちの一番下の基板の搭載面積分になる。従って、部品の搭載面積を大幅に削減し、半導体装置において部品を高密度に実装することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、枠体１０４を挟んだ上下の基板１０１、１０２の材質が互いに異なったり、上下の基板に搭載されている部品１０３の材質が上下の基板１０１、１０２同士で互いに異なったりして、半導体装置を作動させたときの上下の基板１０１、１０２の熱歪みの程度が異なると、枠体１０４と基板１０１、１０２との接続部において熱応力が集中して、基板間の電気的な接続が劣化し易い。
【０００８】
この様に、枠体１０４と基板１０１、１０２との接続部において熱応力が集中するのは、積層された基板１０１、１０２と枠体１０４とが完全に固定されており、他に熱応力を分散したり吸収したりすることが無いためである。
【０００９】
本発明は、上記問題点に鑑み、部品を実装した基板を積層してなるマルチチップ半導体装置において、基板間の接続の劣化を抑制したマルチチップ半導体装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、電子部品（３〜５）が実装された第１及び第２の基板（１、２）を有し、第１及び第２の基板がスペーサ（２０）を間に配置して積層されてなるマルチチップ半導体装置において、
スペーサは、第１及び第２の基板を電気的に接続する複数個のリード（２２）と、モールド樹脂により成形されて、複数個のリードを支持する支持部材（２１）とを備え、
複数個のリードの中央部は、支持部材の内部でそれぞれ固定されており、
複数個のリードの両端は、支持部材のうち第２の基板と対向する一面とほぼ同じ高さから側方へそれぞれ突出し、支持部材のうち第１の基板と対向する他面側に伸ばされ、支持部材の反対側に曲げられており、
複数個のリードの中央部は、第２の基板にそれぞれ接続されており、
複数個のリードの両端は、支持部材の他面と第１の基板との間に隙間を形成するように第１の基板にそれぞれ接続されており、
複数個のリードは、第１及び第２の基板間に生じる熱歪みによってたわむことができるように弾性を有するものであることを特徴としている。
【００１１】
これにより、第１及び第２の基板間で異なる熱歪みが生じた場合に、複数個のリードがたわむことで、この異なる熱歪みに起因する熱応力を吸収することができる。従って、基板とリードとの接続部に過大な熱応力が加わらず接続が確保されるため、基板間の接続の劣化を抑制したマルチチップ半導体装置を提供することができる。
【００１２】
請求項２に記載の発明では、電子部品（３〜５）が実装された第１及び第２の基板（１、２）を有し、第１及び第２の基板がスペーサ（２０）を間に配置して積層され、かつスペーサは、第１及び第２の基板を電気的に接続する複数個のリード（２２）と、モールド樹脂により成形されて、複数個のリードを支持する支持部材（２１）とを備え、
複数個のリードの中央部は、支持部材の内部でそれぞれ固定されており、
複数個のリードの両端は、支持部材のうち第２の基板と対向する一面とほぼ同じ高さから側方へそれぞれ突出し、支持部材のうち第１の基板と対向する他面側に伸ばされ、支持部材の反対側に曲げられており、
複数個のリードの中央部は、第２の基板にそれぞれ接続されており、
複数個のリードの両端は、支持部材の他面と第１の基板との間に隙間を形成するように第１の基板にそれぞれ接続されており、
複数個のリードは、第１及び第２の基板間に生じる熱歪みによってたわむことができるように弾性を有するマルチチップ半導体装置の製造方法であって
複数個のリード（２２）を型に配置する工程と、
型内に軟化状態の樹脂を注入して複数個のリード（２２）をモールドする工程と、
型内の樹脂を硬化して複数個のリードの支持部材（２１）を型内で成形する工程と、
支持部材（２１）および複数個のリード（２２）をスペーサ（２０）として型内から取り出す工程と、
型内から取り出されたスペーサ（２０）の複数個のリード（２２）を第１及び第２の基板のそれぞれに接続する工程と、を有することを特徴としている。
【００１３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１４】
【発明の実施の形態】
（第１実施形態）
以下、図に示す実施形態について説明する。図１は本実施形態のマルチチップ半導体装置の概略断面図である。図１に示すように、複数の基板１、２に電子部品３〜５が実装されている。本実施形態では２つの基板１、２を用いており、図１において下側に配置されている基板を第１の基板１とし、上側に配置されている基板を第２の基板２とする。これら第１及び第２の基板１、２としてはプリント基板やセラミック基板を用いることができ、第１の基板１は、例えばマザーボードとなっている。
【００１５】
第１の基板１の表面には部品用ランド１ａが形成され、電子部品としての半導体チップ３がバンプ６を介して部品用ランド１ａに対して電気的に接続されている。この半導体チップ３は、フェースダウンでフリップチップ法により実装されている。このバンプ６としては、半田やＡｕ（金）などを用いることができる。
また、半導体チップ３と第１の基板１との間はアンダーフィル樹脂７が充填されており、半導体チップ３と第１の基板１との熱膨張係数の違いによる接続部の熱疲労寿命を向上させるようにしている。
【００１６】
第２の基板２の表面には、半導体チップ４がフェースアップで接続部材８を介して接合されている。また、この半導体チップ４と第２の基板２とが、ワイヤボンディング法によりワイヤ９を介して電気的に接続されている。このワイヤ９としては、ＡｕやＡｌ（アルミニウム）を用いることができる。また、この半導体チップ４及びワイヤ９は樹脂１０により封止されて保護（耐湿性向上等）されている。
【００１７】
また、第２の基板２の表面には、電子部品としてのチップ抵抗やチップコンデンサなどの受動部品５が実装されている。これらの受動部品５は、第２の基板２の表面に形成された部品ランド２ａに対して、半田や導電性ペーストなどの接続部材を介して電気的に接続されている。また、第２の基板２の裏面に対しても、表面と同様にして受動部品５が実装されている。
【００１８】
また、第１の基板１と第２の基板２はスペーサ２０を間に配置して積層されている。図２はこのスペーサ２０の平面図である。図２に示すように、このスペーサ２０は枠状の部材（以下、枠体という）２１とリード２２とから構成されている。そして、枠体２１の各辺においてリード２２が複数個配置されている。
【００１９】
この枠体２１は例えばエポキシ樹脂からなり、リード２２は電気伝導性の部材からなる。また、リード２２は、後述の様に、第１及び第２の基板１、２と接続した際に、第１及び第２の基板１、２間に生じる熱歪みによってたわむことができるように弾性を有するものとなっている。
【００２０】
これらのリード２２としては、４２合金やＣｕ合金などを用いることができる。また、第１及び第２の基板１、２と熱膨張係数が近いものが望ましく、具体的には、第１及び第２の基板１、２としてガラスエポキシ基板を用いる場合は、Ｃｕ合金を用いると良い。
【００２１】
各々のリード２２は中央部が枠体２１の内部に配置されて固定され、両端が枠体２１のうちの枠体２１の厚み方向（第１及び第２の基板１、２の法線方向）の中央部から突出している。そして、リード２２の一端が上側に曲げられ、他端が下側に曲げられて、各々のリード２２はガルウィング形状になっている。また、両端の先端部は半田等によりメッキされている。
【００２２】
そして、図１に示すように、第１の基板１の表面と第２の基板２の裏面に複数個の接続用ランド（本発明でいう第１及び第２のランド）１ｂ、２ｂが形成されて、スペーサ２０のリード２２を介して、第１の基板１の接続用ランド１ｂと第２の基板２の接続用ランド２ｂが電気的に接続され、第１及び第２の基板１、２が電気的に接続されている。
【００２３】
このリード２２と接続用ランド１ｂ、２ｂとは、半田や導電性ペースト等の接続部材を介して電気的に接続されている。また、リード２２を第１及び第２の基板１、２に接続した状態では、枠体２１と第１及び第２の基板１、２との間には隙間が生じている。
【００２４】
そして、この様な構成のマルチチップ半導体装置を作動させ、第１及び第２の基板１、２に異なる熱歪みが生じた場合、リード２２がたわむようになっている。
【００２５】
本実施形態では、リード２２を介して第１及び第２の基板１、２を接続しており、枠体２１と第１及び第２の基板１、２とが接合されていないため、第１及び第２の基板２間で異なる熱歪みが生じた場合に、リード２２がたわむことができる。
【００２６】
従って、この熱歪みに起因する熱応力をリード２２により吸収することができるため、第１及び第２の基板１、２とリード２２との接続部に過大な熱応力が加わることを防止して、第１及び第２の基板１、２とリード２２との接続を確保することができる。そのため、第１及び第２の基板１、２間の接続の劣化を抑制したマルチチップ半導体装置を提供することができる。
【００２７】
次に、この様な構成のマルチチップ半導体装置の製造方法について説明する。
まず、第１及び第２の基板１、２に対して、各種の部品３〜５を搭載する。これらの搭載は、周知のフリップチップ法やワイヤボンディング法等により行うことができる。第２の基板２に対しては、表裏面のうち一方の面に部品を搭載した後、もう一方の面に部品を搭載すれば良い。
【００２８】
また、スペーサ２０を用意する。図３〜図５はスペーサ２０の形成方法を示す図であって、各図において（ａ）は平面図であり、（ｂ）は（ａ）におけるＡ−Ａ断面図である。
【００２９】
まず、枠状の空間部を有する型（金型等）を用意する。そして、図３に示すように、複数のリード２２が一体化されたリード部材２３を型に配置する（型は図示せず）。
【００３０】
そして、枠体２１を構成する軟化状態の樹脂を型内に注入してリード部材２３をモールドする。そして軟化状態の樹脂を硬化させた後、型から取り出して、図４に示す様に、枠体２１からリード部材２３の両端が突出した状態となる。つまり、ＱＦＰ(Quad Flat Package)に中子を入れた形でスペーサ２０を成形する。
【００３１】
その後、リード部材２３のうち繋がった部分を切断し、リード２２の端部を半田等でメッキする。そして、枠体２１から突出したリード２２の両端を上側と下側に曲げることにより、図５に示す状態とする。この様にしてスペーサ２０が完成する。つまり、モールドパッケージと同様にしてスペーサ２０を形成することができる。
【００３２】
そして、このスペーサ２０を第１の基板１上に配置して、接続部材を介してリード２２を第１の基板１に形成された接続用ランド１ｂに対して接続する。そして、第２の基板２をスペーサ２０上に配置して、接続部材を介して第２の基板２の接続用ランド２ｂとリード２２とを接続する。この様にして、本実施形態のマルチチップ半導体装置が完成する。
【００３３】
（第２実施形態）
本実施形態は第１実施形態と比較してスペーサ２０の形状が異なる。以下、主として第１実施形態と異なる部分について述べる。図６は本実施形態のスペーサ２０の枠体２１の一辺を部分的に示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【００３４】
図６に示すように、リード２２の中央部は枠体２１の内部で固定されており、枠体２１のうち第２の基板２と対向する一面とほぼ同じ高さからリード２２の両端が突出している。そして、リード２２の両端は枠体２１の一面と反対側の他面側に伸ばされて曲げられている。
【００３５】
図７はこの様なスペーサ２０を用いた場合の第１及び第２の基板１、２との接続構成を示す概略断面図である。図７に示すように、第１及び第２の基板１、２の間にスペーサ２０を配置し、第１及び第２の基板１、２とリード２２とを各々接続部材を介して接続する。この際、枠体２１と第２の基板２とは接触し、枠体２１と第１の基板１との間に隙間ができる。
【００３６】
この様な構成でも、第１実施形態と同様の効果を発揮することができる。
【００３７】
（他の実施形態）
上記第２実施形態に示した構成のスペーサ２０を図７とは上下を逆にした状態で第１及び第２の基板１、２の間に配置しても良い。また、枠体２１の両側からリード２２を突出させているが、片側からのみ突出させても良い。また、枠体２１と第２の基板２とは接合しても良い。
【００３８】
また、上記各実施形態では、スペーサ２０が枠体２１とリード２２とから構成されるものについて示したが、直線状の部材、Ｌ字形状の部材、或はコの字形状の部材のいずれかとリード２２とから構成されるものを用いても良い。
【００３９】
この場合、必要に応じて直線状の部材を複数個用いたり、Ｌ字形状の部材を２個用いたり、コの字形状の部材と直線状の部材とを組み合わせたりして、スペーサ２０が枠状に配置されるようにしても良い。また、枠状に配置しなくても、コの字形状やＬ字形状に配置したり、直線状の部材を略平行に配置したりしても良い。
【００４０】
特に、直線状の部材を用いてスペーサ２０を構成する場合は、第２実施形態のように、直線状の部材の一面と同じ高さからリード２２の両端を突出させ、直線状部材の他面側に伸ばして曲げるようにすると、スペーサ２０を第１及び第２の基板１、２の間に配置する際に安定してスペーサ２０を配置することができる。
【００４１】
また、上記各実施形態ではリード２２をガルウィング形状にしているが、更に屈曲させてリード２２をしなやかにすると、更に熱応力を吸収し易くなり望ましい。具体的には、各リード２２がＺ字形状になる様に曲げたり、曲げる回数を増やしたりすることができる。但し、リード２２は、第２の基板２をある程度支えることができる程度の強度があるようにする。また、リード２２としては、４２合金やＣｕ合金以外にも、電気伝導性を有し且つ弾性を有する材質より構成されるものを用いることができる。
【００４２】
また、スペーサ２０の形成はモールドにより行う場合について示したが、リード２２を板状の樹脂により挟み込み接着する等してスペーサ２０を形成しても良い。また、枠体２１や直線状の部材、Ｌ字形状の部材、或はコの字形状の部材としてエポキシ樹脂を用いなくても、セラミック基板を用いてリード２２を固定するようにしたスペーサ２０を用いても良い。
【００４３】
また、スペーサ２０としては、リード２２の中央部分が枠体２１や直線状の部材、Ｌ字形状の部材、或はコの字形状の部材の内部で固定されるようにしなくても、表面にリード２２が出ていても良い。具体的には、第２実施形態で示した様な構成のスペーサ２０において、第２の基板２と対向する部位でもリード２２が表面に出た状態にし、この表面に出ている部位と第２の基板２の接続用ランド２ｂとを接続するようにしても良い。
【００４４】
また、第１実施形態では、第１及び第２の基板１、２と枠体２１とが接触する様な構成にしても良く、第２実施形態では、第１の基板１と枠体２１とが接触する様な構成にしても良い。また、２層の基板１、２を積層する例について示したが、３層以上の基板を積層しても良い。
【００４５】
また、この様なマルチチップ半導体装置を製造する際は、第１の基板１に各種の部品を搭載する際に、同時にスペーサ２０を実装しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るマルチチップ半導体装置の概略断面図である。
【図２】本発明の第１実施形態に係るスペーサの平面図である。
【図３】本発明の第１実施形態に係るスペーサの製造方法を示す概略図である。
【図４】図３に続く工程を示す概略図である。
【図５】図４に続く工程を示す概略図である。
【図６】本発明の第２実施形態に係るスペーサの概略図である。
【図７】本発明の第２実施形態に係るマルチチップ半導体装置を部分的に示す概略断面図である。
【図８】従来のマルチチップ半導体装置の概略断面図である。
【図９】従来のマルチチップ半導体装置で用いる枠体を示す図である。
【符号の説明】
１…第１の基板、１ｂ…接続用ランド（第１のランド）、２…第２の基板、
２ｂ…接続用ランド（第２のランド）、３〜５…電子部品、２０…スペーサ、
２２…リード。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multichip semiconductor device formed by stacking substrates on which semiconductor chips, passive components, and the like are mounted, and a method for manufacturing the same .
[0002]
[Prior art]
In recent years, high-density mounting of electronic components such as semiconductor chips and passive components in a semiconductor device has been demanded in order to meet the demand for downsizing electronic devices. As one of the methods, there is a multi-chip semiconductor device having a three-dimensional mounting that does not increase an effective mounting area, that is, a stacked structure. This technique is disclosed in Japanese Patent Nos. 2541487 and 2728432.
[0003]
FIG. 8 is a schematic cross-sectional view of such a multichip semiconductor device. As shown in FIG. 8, semiconductor chips, passive components, etc. (hereinafter simply referred to as components) 103 are mounted on a plurality of substrates (two in the illustrated example) 101, 102, and these substrates 101, 102 are frame-shaped. These members (hereinafter referred to as frames) 104 are stacked.
[0004]
FIG. 9 is a diagram showing the frame body 104 in detail, in which (a) is a plan view and (b) is a side view. As shown in FIG. 9, connection lands 105 for electrical connection with the substrates 101 and 102 are formed on the front and back surfaces of the frame 104, and the connection lands 105 on the front surface and the connection lands 105 on the back surface are formed. Are electrically connected by a wiring portion 106 formed on the side surface of the frame body 104. The connection lands 105 and the wiring portions 106 can be formed by plating or the like.
[0005]
As shown in FIG. 8, the connection lands 107 formed on the substrates 101 and 102 and the connection lands 105 of the frame body 104 are electrically connected via a connection member 108 such as solder or conductive paste. It is connected.
[0006]
Due to such a configuration, the mounting area when the component 103 is mounted on a substrate such as a mother board is not the sum of the mounting areas of all the components mounted on the semiconductor device, but the stacked substrates 101 and 102. Of this, it becomes the mounting area of the bottom substrate. Therefore, the mounting area of components can be greatly reduced, and components can be mounted with high density in a semiconductor device.
[0007]
[Problems to be solved by the invention]
However, the materials of the upper and lower substrates 101 and 102 sandwiching the frame 104 are different from each other, and the materials of the components 103 mounted on the upper and lower substrates are different from each other between the upper and lower substrates 101 and 102, so that the semiconductor device If the upper and lower substrates 101 and 102 have different thermal strain levels when the slab is operated, thermal stress concentrates at the connecting portion between the frame 104 and the substrates 101 and 102, and the electrical connection between the substrates deteriorates. Easy to do.
[0008]
As described above, the thermal stress concentrates at the connection portion between the frame body 104 and the substrates 101 and 102 because the laminated substrates 101 and 102 and the frame body 104 are completely fixed. This is because they are neither dispersed nor absorbed.
[0009]
In view of the above problems, an object of the present invention is to provide a multichip semiconductor device in which deterioration of connection between substrates is suppressed and a method for manufacturing the same in a multichip semiconductor device formed by stacking substrates on which components are mounted. To do.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, the first and second substrates having the first and second substrates (1, 2) on which the electronic components (3-5) are mounted are provided. Is a multi-chip semiconductor device in which spacers (20) are disposed between and stacked.
The spacer includes a plurality of leads (22) that electrically connect the first and second substrates, and a support member (21) that is formed of a mold resin and supports the plurality of leads.
The central portions of the plurality of leads are respectively fixed inside the support member,
Both ends of the plurality of leads protrude sideways from substantially the same height as one surface of the support member facing the second substrate, and are extended to the other surface side of the support member facing the first substrate, Bent to the opposite side of the support member,
Central portions of the plurality of leads are respectively connected to the second substrate,
Both ends of the plurality of leads are respectively connected to the first substrate so as to form a gap between the other surface of the support member and the first substrate,
The plurality of leads are characterized by having elasticity so that they can be bent by thermal strain generated between the first and second substrates.
[0011]
Thus, when different thermal strains are generated between the first and second substrates, the plurality of leads bend, so that thermal stress caused by the different thermal strains can be absorbed. Therefore, since excessive thermal stress is not applied to the connection portion between the substrate and the lead and the connection is ensured, it is possible to provide a multichip semiconductor device that suppresses the deterioration of the connection between the substrates.
[0012]
The invention according to claim 2 has the first and second substrates (1, 2) on which the electronic components (3-5) are mounted, and the first and second substrates interpose the spacer (20). The spacers are arranged and stacked, and the spacers are a plurality of leads (22) that electrically connect the first and second substrates, and a support member that is formed of mold resin and supports the plurality of leads ( 21)
The central portions of the plurality of leads are respectively fixed inside the support member,
Both ends of the plurality of leads protrude sideways from substantially the same height as one surface of the support member facing the second substrate, and are extended to the other surface side of the support member facing the first substrate, Bent to the opposite side of the support member,
Central portions of the plurality of leads are respectively connected to the second substrate,
Both ends of the plurality of leads are respectively connected to the first substrate so as to form a gap between the other surface of the support member and the first substrate,
The plurality of leads is a method of manufacturing a multi-chip semiconductor device having elasticity so that the plurality of leads can be bent by thermal strain generated between the first and second substrates, and the plurality of leads (22) are arranged in a mold. Process,
Injecting softened resin into the mold to mold a plurality of leads (22);
Curing the resin in the mold and molding a plurality of lead support members (21) in the mold;
Removing the support member (21) and the plurality of leads (22) from the mold as spacers (20);
And a step of connecting a plurality of leads (22) of the spacer (20) taken out from the mold to each of the first and second substrates.
[0013]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, embodiments shown in the drawings will be described. FIG. 1 is a schematic cross-sectional view of the multichip semiconductor device of this embodiment. As shown in FIG. 1, electronic components 3 to 5 are mounted on a plurality of substrates 1 and 2. In the present embodiment, two substrates 1 and 2 are used. The substrate disposed on the lower side in FIG. 1 is referred to as the first substrate 1, and the substrate disposed on the upper side is referred to as the second substrate 2. As the first and second substrates 1 and 2, a printed circuit board or a ceramic substrate can be used, and the first substrate 1 is, for example, a mother board.
[0015]
A component land 1 a is formed on the surface of the first substrate 1, and a semiconductor chip 3 as an electronic component is electrically connected to the component land 1 a via bumps 6. The semiconductor chip 3 is mounted face-down by a flip chip method. As this bump 6, solder, Au (gold), or the like can be used.
In addition, an underfill resin 7 is filled between the semiconductor chip 3 and the first substrate 1 to improve the thermal fatigue life of the connection portion due to the difference in thermal expansion coefficient between the semiconductor chip 3 and the first substrate 1. I try to let them.
[0016]
On the surface of the second substrate 2, the semiconductor chip 4 is bonded face-up via a connection member 8. Further, the semiconductor chip 4 and the second substrate 2 are electrically connected via a wire 9 by a wire bonding method. As this wire 9, Au or Al (aluminum) can be used. Further, the semiconductor chip 4 and the wire 9 are sealed with a resin 10 to be protected (improvement of moisture resistance, etc.).
[0017]
A passive component 5 such as a chip resistor or a chip capacitor as an electronic component is mounted on the surface of the second substrate 2. These passive components 5 are electrically connected to a component land 2a formed on the surface of the second substrate 2 via a connecting member such as solder or conductive paste. Also, the passive component 5 is mounted on the back surface of the second substrate 2 in the same manner as the front surface.
[0018]
In addition, the first substrate 1 and the second substrate 2 are stacked with a spacer 20 interposed therebetween. FIG. 2 is a plan view of the spacer 20. As shown in FIG. 2, the spacer 20 includes a frame-shaped member (hereinafter referred to as a frame) 21 and leads 22. A plurality of leads 22 are arranged on each side of the frame body 21.
[0019]
The frame body 21 is made of, for example, an epoxy resin, and the lead 22 is made of an electrically conductive member. Further, as will be described later, the lead 22 is elastic so that it can be bent by thermal strain generated between the first and second substrates 1 and 2 when connected to the first and second substrates 1 and 2. It has become.
[0020]
As these leads 22, 42 alloy, Cu alloy, or the like can be used. In addition, it is desirable that the first and second substrates 1 and 2 have a thermal expansion coefficient close to that of the first and second substrates 1 and 2. Specifically, when glass epoxy substrates are used as the first and second substrates 1 and 2, a Cu alloy is used. And good.
[0021]
Each lead 22 is arranged and fixed at the center inside the frame 21, and both ends are in the thickness direction of the frame 21 of the frame 21 (normal direction of the first and second substrates 1 and 2). Protrudes from the center of the. Then, one end of the lead 22 is bent upward and the other end is bent downward, and each lead 22 has a gull wing shape. Further, the tip portions at both ends are plated with solder or the like.
[0022]
As shown in FIG. 1, a plurality of connection lands (first and second lands in the present invention) 1b, 2b are formed on the front surface of the first substrate 1 and the back surface of the second substrate 2. Thus, the connection land 1b of the first substrate 1 and the connection land 2b of the second substrate 2 are electrically connected via the lead 22 of the spacer 20, and the first and second substrates 1 and 2 are connected to each other. Electrically connected.
[0023]
The lead 22 and the connection lands 1b and 2b are electrically connected via a connection member such as solder or conductive paste. In a state where the lead 22 is connected to the first and second substrates 1 and 2, a gap is generated between the frame body 21 and the first and second substrates 1 and 2.
[0024]
When the multi-chip semiconductor device having such a configuration is operated and different thermal strains are generated in the first and second substrates 1 and 2, the leads 22 are bent.
[0025]
In the present embodiment, the first and second substrates 1 and 2 are connected via the leads 22, and the frame body 21 and the first and second substrates 1 and 2 are not joined. And when different thermal strains occur between the second substrates 2, the leads 22 can be bent.
[0026]
Therefore, since the thermal stress caused by this thermal strain can be absorbed by the lead 22, it is possible to prevent an excessive thermal stress from being applied to the connecting portion between the first and second substrates 1, 2 and the lead 22. The connection between the first and second substrates 1 and 2 and the lead 22 can be ensured. Therefore, it is possible to provide a multichip semiconductor device in which deterioration of connection between the first and second substrates 1 and 2 is suppressed.
[0027]
Next, a manufacturing method of the multichip semiconductor device having such a configuration will be described.
First, various components 3 to 5 are mounted on the first and second substrates 1 and 2. These mountings can be performed by a known flip chip method, wire bonding method, or the like. For the second substrate 2, the component may be mounted on the other surface after mounting the component on one surface of the front and back surfaces.
[0028]
A spacer 20 is also prepared. 3-5 is a figure which shows the formation method of the spacer 20, Comprising: In each figure, (a) is a top view, (b) is AA sectional drawing in (a).
[0029]
First, a mold (such as a mold) having a frame-shaped space is prepared. Then, as shown in FIG. 3, a lead member 23 in which a plurality of leads 22 are integrated is arranged in a mold (the mold is not shown).
[0030]
Then, the lead member 23 is molded by injecting softened resin constituting the frame body 21 into the mold. Then, after the softened resin is cured, it is taken out from the mold, and as shown in FIG. 4, both ends of the lead member 23 protrude from the frame body 21. That is, the spacer 20 is formed in a form in which a core is placed in a QFP (Quad Flat Package).
[0031]
Thereafter, the connected portion of the lead member 23 is cut, and the end of the lead 22 is plated with solder or the like. Then, by bending both ends of the lead 22 protruding from the frame body 21 upward and downward, the state shown in FIG. 5 is obtained. In this way, the spacer 20 is completed. That is, the spacer 20 can be formed in the same manner as the mold package.
[0032]
Then, the spacer 20 is disposed on the first substrate 1, and the lead 22 is connected to the connection land 1 b formed on the first substrate 1 through a connection member. And the 2nd board | substrate 2 is arrange | positioned on the spacer 20, and the connection land 2b and the lead | read | reed 22 of the 2nd board | substrate 2 are connected via a connection member. In this way, the multichip semiconductor device of this embodiment is completed.
[0033]
(Second Embodiment)
This embodiment differs in the shape of the spacer 20 compared with 1st Embodiment. Hereinafter, parts different from the first embodiment will be mainly described. FIG. 6 is a view partially showing one side of the frame body 21 of the spacer 20 of the present embodiment, where (a) is a plan view and (b) is a cross-sectional view.
[0034]
As shown in FIG. 6, the center portion of the lead 22 is fixed inside the frame body 21, and both ends of the lead 22 protrude from substantially the same height as one surface of the frame body 21 facing the second substrate 2. ing. And both ends of the lead 22 are extended and bent to the other surface side opposite to the one surface of the frame body 21.
[0035]
FIG. 7 is a schematic cross-sectional view showing a connection configuration with the first and second substrates 1 and 2 when such a spacer 20 is used. As shown in FIG. 7, the spacer 20 is arrange | positioned between the 1st and 2nd board | substrates 1 and 2, and the 1st and 2nd board | substrates 1 and 2 and the lead | read | reed 22 are each connected via the connection member. At this time, the frame body 21 and the second substrate 2 are in contact with each other, and a gap is formed between the frame body 21 and the first substrate 1.
[0036]
Even with such a configuration, the same effect as in the first embodiment can be exhibited.
[0037]
(Other embodiments)
The spacer 20 having the configuration shown in the second embodiment may be disposed between the first and second substrates 1 and 2 in a state where the spacer 20 is upside down with respect to FIG. Moreover, although the lead 22 is protruded from both sides of the frame body 21, it may be protruded only from one side. Further, the frame body 21 and the second substrate 2 may be joined.
[0038]
In each of the above embodiments, the spacer 20 is composed of the frame body 21 and the lead 22. However, any one of a linear member, an L-shaped member, or a U-shaped member is used. What consists of the lead | read | reed 22 may be used.
[0039]
In this case, if necessary, the spacer 20 can be formed by using a plurality of linear members, using two L-shaped members, or combining a U-shaped member and a linear member. It may be arranged in a shape. Moreover, even if it does not arrange | position to frame shape, you may arrange | position to a U-shape or L-shape, and may arrange | position a linear member substantially parallel.
[0040]
In particular, when the spacer 20 is configured using a linear member, both ends of the lead 22 are projected from the same height as one surface of the linear member, as in the second embodiment, and the other surface of the linear member. If the spacer 20 is bent to extend to the side, the spacer 20 can be stably disposed when the spacer 20 is disposed between the first and second substrates 1 and 2.
[0041]
In each of the above embodiments, the lead 22 has a gull wing shape. However, if the lead 22 is made flexible by bending it further, it is desirable that the thermal stress can be absorbed more easily. Specifically, each lead 22 can be bent so as to have a Z shape, or the number of times of bending can be increased. However, the lead 22 is made strong enough to support the second substrate 2 to some extent. In addition to the 42 alloy and the Cu alloy, the lead 22 may be made of a material having electrical conductivity and elasticity.
[0042]
Although the spacer 20 is formed by molding, the spacer 20 may be formed by sandwiching and bonding the lead 22 with a plate-like resin. In addition, the spacer 20 that fixes the leads 22 using a ceramic substrate without using an epoxy resin as the frame body 21, the linear member, the L-shaped member, or the U-shaped member. It may be used.
[0043]
Further, the spacer 20 does not have to be fixed to the surface of the lead 22 even if the central portion of the lead 22 is fixed inside the frame body 21, the linear member, the L-shaped member, or the U-shaped member. The lead 22 may come out. Specifically, in the spacer 20 having the configuration as shown in the second embodiment, the lead 22 is exposed on the surface even at the portion facing the second substrate 2, and the portion protruding on the surface and the second The connection lands 2b of the substrate 2 may be connected.
[0044]
In the first embodiment, the first and second substrates 1 and 2 and the frame 21 may be in contact with each other. In the second embodiment, the first substrate 1 and the frame 21 It is also possible to adopt a configuration that makes contact. In addition, although an example in which two layers of substrates 1 and 2 are stacked is shown, three or more layers of substrates may be stacked.
[0045]
In manufacturing such a multichip semiconductor device, the spacers 20 may be mounted at the same time when various components are mounted on the first substrate 1.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a multichip semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a plan view of a spacer according to the first embodiment of the present invention.
FIG. 3 is a schematic view showing a spacer manufacturing method according to the first embodiment of the present invention.
4 is a schematic view showing a step that follows FIG. 3. FIG.
FIG. 5 is a schematic view showing a step following FIG.
FIG. 6 is a schematic view of a spacer according to a second embodiment of the present invention.
FIG. 7 is a schematic cross-sectional view partially showing a multichip semiconductor device according to a second embodiment of the present invention.
FIG. 8 is a schematic cross-sectional view of a conventional multichip semiconductor device.
FIG. 9 is a view showing a frame used in a conventional multichip semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... 1st board | substrate, 1b ... Land for connection (1st land), 2 ... 2nd board | substrate,
2b: Land for connection (second land), 3-5: Electronic component, 20: Spacer,
22 ... Lead.

Claims

It has 1st and 2nd board | substrates (1, 2) with which the electronic component (3-5) was mounted, and the said 1st and 2nd board | substrate is laminated | stacked by arrange | positioning a spacer (20) in between. In multi-chip semiconductor devices,
The spacer includes a plurality of leads (22) that electrically connect the first and second substrates, and a support member (21) that is formed of a mold resin and supports the plurality of leads.
Center portions of the plurality of leads are respectively fixed inside the support member,
Both ends of the plurality of leads protrude laterally from substantially the same height as one surface of the support member that faces the second substrate, and the other surface of the support member that faces the first substrate. Extended to the side and bent to the opposite side of the support member,
Center portions of the plurality of leads are connected to the second substrate, respectively.
Both ends of the plurality of leads are respectively connected to the first substrate so as to form a gap between the other surface of the support member and the first substrate;
The multi-chip semiconductor device according to claim 1, wherein the plurality of leads have elasticity so that they can be bent by a thermal strain generated between the first and second substrates.

Having first and second substrates (1, 2) on which electronic components (3-5) are mounted, the first and second substrates being stacked with a spacer (20) therebetween, and The spacer includes a plurality of leads (22) that electrically connect the first and second substrates, and a support member (21) that is formed of a mold resin and supports the plurality of leads.
Center portions of the plurality of leads are respectively fixed inside the support member,
Both ends of the plurality of leads protrude laterally from substantially the same height as one surface of the support member that faces the second substrate, and the other surface of the support member that faces the first substrate. Extended to the side and bent to the opposite side of the support member,
Center portions of the plurality of leads are connected to the second substrate, respectively.
Both ends of the plurality of leads are respectively connected to the first substrate so as to form a gap between the other surface of the support member and the first substrate;
The plurality of leads are a method of manufacturing a multi-chip semiconductor device having elasticity so that the leads can be bent by thermal strain generated between the first and second substrates,
Placing the plurality of leads (22) in a mold;
Injecting softened resin into the mold to mold the plurality of leads (22);
Curing the resin in the mold and molding the support members (21) of the plurality of leads in the mold;
Extracting the support member (21) and the plurality of leads (22) from the mold as the spacer (20);
Connecting the plurality of leads (22) of the spacer (20) taken out from the mold to each of the first and second substrates;
A method of manufacturing a multichip semiconductor device, comprising: