KR20120126365A - Unit package and stack package having the same - Google Patents

Unit package and stack package having the same Download PDF

Info

Publication number
KR20120126365A
KR20120126365A KR1020110044098A KR20110044098A KR20120126365A KR 20120126365 A KR20120126365 A KR 20120126365A KR 1020110044098 A KR1020110044098 A KR 1020110044098A KR 20110044098 A KR20110044098 A KR 20110044098A KR 20120126365 A KR20120126365 A KR 20120126365A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
circuit board
flexible printed
printed circuit
Prior art date
Application number
KR1020110044098A
Other languages
Korean (ko)
Inventor
김지묵
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110044098A priority Critical patent/KR20120126365A/en
Publication of KR20120126365A publication Critical patent/KR20120126365A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PURPOSE: A unit package and a stacked package having the same are provided to reduce manufacturing costs and to simplify process by replacing a rerouting process using a flexible print-circuit board in which a wire is formed. CONSTITUTION: A substrate(100) has a top side and a bottom side facing the top side. A first semiconductor chip(104a) is formed inside a groove(H) of the substrate. A flexible print-circuit board(112) is formed on the first semiconductor chip. A wire(108) electrically connects a first bonding pad(105a) of the first semiconductor chip and a bond finger(101) of the substrate. A second semiconductor chip(104b) is formed on the flexible print-circuit board. The second semiconductor chip has a third side and a fourth side. A second bonding pad is formed on the third side of the second semiconductor chip.

Description

유닛 패키지 및 이를 갖는 스택 패키지{Unit package and stack package having the same}Unit package and stack package having the same

본 발명은 유닛 패키지 및 이를 갖는 스택 패키지에 관한 것으로, 보다 상세하게는, 패키지의 전체 두께를 최소화할 수 있는 유닛 패키지 및 이를 갖는 스택 패키지에 관한 것이다. The present invention relates to a unit package and a stack package having the same, and more particularly, to a unit package and a stack package having the same can minimize the overall thickness of the package.

기존의 반도체 패키징 공정에서는 설계 회로가 인쇄된 칩의 금속 패드와 리드 프레임 간의 정보 송수신을 위해 미세한 금속 와이어로 본딩하는 작업이 이루어져 왔다.In a conventional semiconductor packaging process, a work of bonding a fine metal wire has been performed to transmit and receive information between a metal pad of a printed chip and a lead frame.

그러나, 고성능 칩의 지속적인 발전으로, 패키지 대부분의 반도체 디바이스는 패키지에서 많은 수의 리드를 수용하고자 하였으나, 기존의 와이어 본딩 방식으로는 리드 수를 무한정 늘리는데 기술적인 한계가 야기되었다. However, with the continuous development of high-performance chips, most semiconductor devices have tried to accommodate a large number of leads in a package, but the conventional wire bonding method has caused technical limitations in infinitely increasing the number of leads.

또한 칩 크기 축소, 열 방출 및 전기적 수행 능력 향상, 신뢰성 향상, 그리고, 가격저하 등의 요인들도 기존의 한계를 뛰어넘는 새로운 패키징 기술을 요구해 왔다.In addition, factors such as chip size reduction, improved heat dissipation and electrical performance, increased reliability, and lower prices have also demanded new packaging technologies that go beyond existing limits.

이에 따라. 기존의 기술적 한계를 극복하고 급변하는 전자 정보 통신 시대의 시장 상황에 부합될 수 있도록 기존의 와이어 본딩 방식은 범핑을 기초로 한 플립 칩 방식에 의해 상당 부분 대체되었다.Accordingly. In order to overcome the existing technical limitations and meet the rapidly changing market of electronic information and telecommunications, the existing wire bonding method has been largely replaced by a flip chip method based on bumping.

그러나, 종래의 듀얼 다이 패키지는 전체 두께가 두꺼우므로, 패키지의 효율성을 높이기 위해 구성하는 다이 스택 패키지와 부합되지 못하는 어려움이 있다.However, since the conventional dual die package is thick in overall thickness, there is a difficulty in matching with the die stack package configured to increase the efficiency of the package.

또한, 상부에 배치되는 센터 패드형의 반도체 칩의 본딩패드와 기판 간의 전기적 연결을 위한 와이어 본딩시 상기 반도체 칩의 본딩패드와 기판의 전극 단자 간의 다소 긴 이격 길이로 인하여, 긴(long) 와이어 본딩이 요구되어 패키지 밀도의 효율성 면에서 신뢰성이 떨어지고, 장비의 어려움을 야기시킨다.In addition, long wire bonding due to a somewhat longer distance between the bonding pad of the semiconductor chip and the electrode terminal of the substrate during wire bonding between the bonding pad of the center pad-type semiconductor chip and the substrate disposed thereon. This is required, resulting in less reliability in terms of efficiency of package density and equipment difficulties.

본 발명은 패키지의 전체 두께를 최소화할 수 있는 유닛 패키지 및 이를 갖는 스택 패키지를 제공한다. The present invention provides a unit package and a stack package having the same that can minimize the overall thickness of the package.

또한, 본 발명은 전기적 연결 길이를 최소화시킬 수 있는 유닛 패키지 및 이를 갖는 스택 패키지를 제공한다. In addition, the present invention provides a unit package and a stack package having the same that can minimize the length of the electrical connection.

본 발명의 일 실시예에 따른 유닛 패키지는, 상면 및 상기 상면에 대향하는 하면을 가지며, 상기 상면에 홈 및 본드핑거가 형성되고, 상기 하면에 볼랜드가 형성된 기판; 상기 기판의 홈 내부에 배치되며, 상기 기판 상면의 홈 바닥과 마주하는 제1면 및 상기 제1면에 대향하는 제2면을 가지고, 상기 제2면에 제1본딩패드가 형성된 제1반도체칩; 상기 제1반도체칩 상에 형성되며, 상기 제1반도체칩 가장자리 외측으로 돌출되며, 상기 제1본딩패드와 상기 본드핑거를 전기적으로 연결되는 배선이 형성된 플렉시블 인쇄회로 기판; 및 상기 플렉시블 인쇄회로 기판 상부에 배치되고, 상기 제1반도체칩의 제2면과 마주하는 제3면 및 상기 제3면과 대향하는 제4면을 가지며, 상기 플렉시블 인쇄회로 기판의 배선과 전기적으로 연결되며 상기 제3면에 제2본딩패드가 형성된 제2반도체칩;을 포함한다. A unit package according to an embodiment of the present invention includes a substrate having a top surface and a bottom surface opposite to the top surface, a groove and a bond finger formed on the top surface, and a ball land formed on the bottom surface; A first semiconductor chip disposed in the groove of the substrate, the first semiconductor chip having a first surface facing the bottom of the groove on the upper surface of the substrate and a second surface opposite to the first surface, and having a first bonding pad formed on the second surface; ; A flexible printed circuit board formed on the first semiconductor chip, protruding outside the edge of the first semiconductor chip, and having a wire electrically connecting the first bonding pad and the bond finger to each other; And a third surface disposed on the flexible printed circuit board, the third surface facing the second surface of the first semiconductor chip, and a fourth surface facing the third surface, and electrically connected to the wiring of the flexible printed circuit board. And a second semiconductor chip connected with a second bonding pad formed on the third surface.

상기 기판의 본드핑거와 상기 플렉시블 인쇄회로 기판의 배선을 전기적으로 연결하는 접속부재;를 더 포함하는 것을 특징으로 한다. And a connection member electrically connecting the bond finger of the substrate and the wiring of the flexible printed circuit board.

상기 플렉시블 인쇄회로 기판은 상기 제1본딩패드 및 제2본딩패드에 대응하는 부분에 홀을 구비하여 상기 배선을 노출시키는 것을 특징으로 한다. The flexible printed circuit board may include holes at portions corresponding to the first bonding pads and the second bonding pads to expose the wires.

상기 홀 내에 형성되고, 상기 제1본딩패드 및 제2본딩패드와 상기 배선을 전기적으로 연결하는 범프를 더 포함하는 것을 특징으로 한다. And a bump formed in the hole and electrically connecting the first bonding pad and the second bonding pad to the wiring.

상기 플렉시블 인쇄회로 기판과 제2반도체칩 사이에 개재된 언더-필 물질을 더 포함하는 것을 특징으로 한다. It further comprises an under-fill material interposed between the flexible printed circuit board and the second semiconductor chip.

상기 제1반도체칩은 상기 홈 내에 부착된 접착부재를 매개로 하여 부착되는 것을 더 포함하는 것을 특징으로 한다. The first semiconductor chip may further include being attached through an adhesive member attached to the groove.

상기 기판의 상면 상에 상기 플렉시블 인쇄회로 기판을 포함한 상기 제2반도체칩을 덮는 몰딩부재를 더 포함하는 것을 특징으로 한다. And a molding member covering the second semiconductor chip including the flexible printed circuit board on an upper surface of the substrate.

상기 몰딩부재는 상기 기판 상면의 일부 가장자리를 노출시키는 것을 특징으로 하며, 상기 기판은 상기 노출된 상면의 일부 가장자리에 형성된 제1회로패턴; 및 상기 노출된 상면에 대향하는 하면의 일부 가장자리에 형성된 제2회로패턴;을 더 포함하는 것을 특징으로 한다. The molding member may expose some edges of the upper surface of the substrate, and the substrate may include a first circuit pattern formed on some edges of the exposed upper surface; And a second circuit pattern formed at some edges of the lower surface opposite to the exposed upper surface.

상기 기판 하면의 볼랜드 상에 형성된 외부 접속단자를 더 포함하는 것을 특징으로 한다. It further comprises an external connection terminal formed on the ball land on the lower surface of the substrate.

본 발명의 다른 실시예에 따른 스택 패키지는, 상면 및 상기 상면에 대향하는 하면을 가지며, 상기 상면에 홈, 본드핑거와 상기 상면의 일부 가장자리에 제1회로패턴이 형성되고, 상기 하면에 볼랜드와 상기 상면의 일부 가장자리와 대향하는 상기 하면의 일부 가장자리에 제2회로패턴이 형성된 기판과, 상기 기판의 홈 내부에 배치되며, 상기 기판 상면의 홈 바닥과 마주하는 제1면 및 상기 제1면에 대향하는 제2면을 가지고, 상기 제2면에 제1본딩패드가 형성된 제1반도체칩과, 상기 제1반도체칩 상에 형성되며, 상기 제1반도체칩 가장자리 외측으로 돌출되며, 상기 제1본딩패드와 상기 본드핑거를 전기적으로 연결되는 배선이 형성된 플렉시블 인쇄회로 기판 및 상기 플렉시블 인쇄회로 기판 상부에 배치되고, 상기 제1반도체칩의 제2면과 마주하는 제3면 및 상기 제3면과 대향하는 제4면을 가지며, 상기 플렉시블 인쇄회로 기판의 배선과 전기적으로 연결되며 상기 제3면에 제2본딩패드가 형성된 제2반도체칩을 포함하는 적어도 하나 이상이 스택된 유닛 패키지; 상기 기판의 상면 상에 상기 기판의 상면 일부 가장자리를 노출시키며, 상기 유닛 패키지의 상기 플렉시블 인쇄회로 기판을 포함한 상기 제2반도체칩을 덮는 몰딩부재; 및 상기 스택된 유닛 패키지들 간을 전기적으로 연결하도록 상기 제1회로패턴 및 제2회로패턴을 연결하는 인터포저;를 포함한다. The stack package according to another embodiment of the present invention has an upper surface and a lower surface opposite to the upper surface, and a groove, a bond finger and a first circuit pattern are formed on some edges of the upper surface on the upper surface, A substrate having a second circuit pattern formed on a portion of the lower surface of the lower surface opposite to the edge of the upper surface, the first surface disposed in the groove of the substrate, and facing the bottom of the groove of the upper surface of the substrate; A first semiconductor chip having an opposing second surface and having a first bonding pad formed on the second surface, formed on the first semiconductor chip, protruding outward from an edge of the first semiconductor chip, and forming the first bonding chip; A flexible printed circuit board having a wiring electrically connecting the pad and the bond finger, and a third surface disposed on the flexible printed circuit board and facing the second surface of the first semiconductor chip. A unit having at least one second semiconductor chip having a fourth surface facing the third surface, the second semiconductor chip being electrically connected to the wiring of the flexible printed circuit board and having a second bonding pad formed on the third surface; package; A molding member exposing a portion of the upper surface of the substrate on an upper surface of the substrate and covering the second semiconductor chip including the flexible printed circuit board of the unit package; And an interposer connecting the first circuit pattern and the second circuit pattern to electrically connect the stacked unit packages.

상기 기판의 본드핑거와 상기 플렉시블 인쇄회로기판의 배선을 전기적으로 연결하는 접속부재;를 더 포함하는 것을 특징으로 한다. And a connection member electrically connecting the bond finger of the substrate and the wiring of the flexible printed circuit board.

상기 플렉시블 인쇄회로 기판은 상기 제1본딩패드 및 제2본딩패드에 대응하는 부분에 홀을 구비하여 상기 배선을 노출시키는 것을 특징으로 한다. The flexible printed circuit board may include holes at portions corresponding to the first bonding pads and the second bonding pads to expose the wires.

상기 홀 내에 형성되고, 상기 제1 및 제2본딩패드와 상기 배선을 전기적으로 연결하는 범프를 더 포함하는 것을 특징으로 한다. And a bump formed in the hole and electrically connecting the first and second bonding pads to the wiring.

상기 플렉시블 인쇄회로기판과 제2반도체칩 사이에 개재된 언더-필 물질을 더 포함하는 것을 특징으로 한다. And an under-fill material interposed between the flexible printed circuit board and the second semiconductor chip.

상기 제1반도체칩은 상기 홈 내에 부착된 접착부재를 매개로 하여 부착되는 것을 더 포함하는 것을 특징으로 한다. The first semiconductor chip may further include being attached through an adhesive member attached to the groove.

상기 기판 하면의 볼랜드 상에 형성된 외부 접속단자를 더 포함하는 것을 특징으로 한다. It further comprises an external connection terminal formed on the ball land on the lower surface of the substrate.

본 발명은 배선이 형성된 플렉시블 인쇄회로 기판을 이용하여 재배선 공정을 대체할 수 있기 때문에 제조 비용을 감소시키고 공정을 단순화시킬 수 있다. The present invention can replace the redistribution process using a flexible printed circuit board having wires formed, thereby reducing manufacturing costs and simplifying the process.

도 1은 본 발명의 일 실시예에 따른 유닛 패키지를 도시한 단면도이다.
도 2는 본 발명의 이 실시예에 따른 유닛 패키지를 도시한 단면도이다.
도 3은 본 발명의 삼 실시예에 따른 유닛 패키지를 도시한 단면도이다.
도 4는 본 발명의 사 실시예에 따른 유닛 패키지를 도시한 단면도이다.
도 5는 본 발명의 삼 실시예를 따른 유닛 패키지를 스택한 스택 패키지를 도시한 단면도이다.
도 6은 본 발명의 사 실시예에 따른 유닛 패키지를 스택한 스택 패키지를 도시한 단면도이다. 1 is a cross-sectional view showing a unit package according to an embodiment of the present invention.
2 is a cross-sectional view showing a unit package according to this embodiment of the present invention.
3 is a cross-sectional view illustrating a unit package according to a third embodiment of the present invention.
4 is a cross-sectional view showing a unit package according to four embodiments of the present invention.
5 is a cross-sectional view illustrating a stack package in which a unit package according to a third embodiment of the present invention is stacked.
6 is a cross-sectional view illustrating a stack package in which unit packages according to four embodiments of the present invention are stacked.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 유닛 패키지를 도시한 단면도이다.1 is a cross-sectional view showing a unit package according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 유닛 패키지는 기판(100), 제1반도체칩(104a), 배선(108)이 형성된 플렉시블 인쇄회로 기판(112) 및 제2반도체칩(104b)을 포함한다. 더불어, 접착부재(102), 접속부재(114), 범프(B), 외부 접속단자(118) 및 몰딩부재(120)를 더 포함한다. Referring to FIG. 1, a unit package according to an exemplary embodiment may include a flexible printed circuit board 112 and a second semiconductor chip 104 formed with a substrate 100, a first semiconductor chip 104a, and a wiring 108. ). In addition, the bonding member 102, the connection member 114, bump (B), the external connection terminal 118 and the molding member 120 further includes.

구체적으로, 상기 기판(100)은 상면 및 상기 상면에 대향하는 하면을 갖는다. 상기 기판(100) 상면에는 홈(H) 및 본드핑거(101)가 형성되어 있고, 상기 기판(100) 하면에는 볼랜드(103)가 형성되어 있다. Specifically, the substrate 100 has an upper surface and a lower surface opposing the upper surface. Grooves H and bond fingers 101 are formed on the upper surface of the substrate 100, and ball lands 103 are formed on the lower surface of the substrate 100.

상기 제1반도체칩(104a)은 상기 기판(100)의 상기 홈(H) 내부에, 예를 들어, 접착부재(102)을 통해서 배치되어 있다. 상기 제1반도체칩(104a)은 상기 기판(100) 상면의 홈(H) 바닥과 마주하는 제1면 및 상기 제1면에 대향하는 제2면을 가지며, 상기 제2면에는 제1본딩패드(105a)가 형성되어 있다. 여기서, 상기 제1본딩패드(105a)는, 예를 들어, 센터형 패드일 수 있다. The first semiconductor chip 104a is disposed in the groove H of the substrate 100 through, for example, an adhesive member 102. The first semiconductor chip 104a has a first surface facing the bottom of the groove H on the upper surface of the substrate 100 and a second surface opposite to the first surface, and a first bonding pad on the second surface. 105a is formed. Here, the first bonding pad 105a may be, for example, a center pad.

상기 플렉시블 인쇄회로 기판(112)은 상기 제1반도체칩(104a)의 가장자리 외측으로 돌출되도록 상기 제1반도체칩(104a) 상에 형성되며, 상기 제1반도체칩(104a)의 제1본딩패드(105a)와 상기 기판(100)의 본드핑거(101)를 전기적으로 연결하는 배선(108)을 포함한다. The flexible printed circuit board 112 is formed on the first semiconductor chip 104a so as to protrude outside the edge of the first semiconductor chip 104a, and has a first bonding pad (1) of the first semiconductor chip 104a. And a wiring 108 for electrically connecting 105a) and the bond finger 101 of the substrate 100 to each other.

추가적으로, 상기 플렉시블 인쇄회로 기판(112)은 상기 제1본딩패드 및 제2본딩패드에 대응하는 부분에 홀(h)을 구비한 제1절연막(106) 및 제2절연막(110)을 포함하며, 상기 제1절연막(106)은 상기 기판(100)의 본드핑거(101)에 대응하는 부분에 홀을 더 구비할 수 있다. 이때, 상기 홀(h) 내에 상기 제1 및 제2본딩패드(105a, 105b)와 상기 배선(108)을 전기적으로 연결하는 범프(B)를 더 구비할 수 있으며, 상기 제1절연막(106)의 홀에 의해 노출된 본드핑거(101)와 전기적으로 연결하는 접속부재(114)를 더 구비할 수 있다. 여기서, 상기 접속부재(114)는, 예를 들어, 범프 및 솔더일 수 있다. In addition, the flexible printed circuit board 112 includes a first insulating layer 106 and a second insulating layer 110 having holes h in portions corresponding to the first bonding pads and the second bonding pads. The first insulating layer 106 may further include a hole in a portion corresponding to the bond finger 101 of the substrate 100. In this case, a bump B may be further provided in the hole h to electrically connect the first and second bonding pads 105a and 105b and the wiring 108 to the first insulating layer 106. A connection member 114 may be further provided to electrically connect with the bond finger 101 exposed by the hole. Here, the connection member 114 may be, for example, bump and solder.

계속해서, 상기 제2반도체칩(104b)은 상기 플렉시블 인쇄회로 기판(112) 상부에 배치되고, 상기 제1반도체칩(104a)의 제2면과 마주하는 제3면 및 상기 제3면과 대향하는 제4면을 가진다. 그리고, 상기 제2반도체칩(104b)은 상기 플렉시블 인쇄회로 기판(112)의 배선(108)과 전기적으로 연결되며 상기 제3면에 제2본딩패드(105b)가 형성되어 있다. 여기서, 상기 제2본딩패드(105b)는 상기 제1본딩패드(105a)와 같이, 예를 들어, 센터형 패드일 수 있다. Subsequently, the second semiconductor chip 104b is disposed on the flexible printed circuit board 112 and faces the third surface and the third surface facing the second surface of the first semiconductor chip 104a. Has a fourth side. The second semiconductor chip 104b is electrically connected to the wiring 108 of the flexible printed circuit board 112, and a second bonding pad 105b is formed on the third surface. Here, the second bonding pad 105b may be, for example, a center pad like the first bonding pad 105a.

상기 몰딩부재(120)는 상기 기판(100)의 상면 상에서 상기 플렉시블 인쇄회로 기판(112)을 포함한 상기 제2반도체칩(104b)을 덮도록 형성되어 있으며, 예를 들어, EMC(Epoxy molding compound)일 수 있다. The molding member 120 is formed to cover the second semiconductor chip 104b including the flexible printed circuit board 112 on the upper surface of the substrate 100. For example, an epoxy molding compound (EMC) is formed. Can be.

상기 외부 접속단자(118)는 상기 볼랜드(103) 상에 부착되어 있다. 예를 들어, 솔더볼일 수 있다. The external connection terminal 118 is attached on the ball land 103. For example, it may be a solder ball.

자세하게 도시하여 설명하지 않았으나, 상기 플렉시블 인쇄회로 기판(112)과 상기 제2반도체칩(104b)들 사이에는 언더-필 물질을 더 개재시킬 수 있다. 상기 언더-필 물질은 상기 기판(100)과 상기 제2반도체칩(104b)들 간의 부착을 용이하게 수행하기 위하여 형성되며, 예를 들어, 갭-필 물질로 소프트한 재질을 대신할 수 있다. 이를 통해, 상기 기판(100)과 상기 제2반도체칩(104b)들 간의 전기적 및 접합 결합력을 더욱더 향상시켜 실장 신뢰성을 향상시킬 수 있는 역할을 할 수 있다. Although not illustrated in detail, an under-fill material may be further interposed between the flexible printed circuit board 112 and the second semiconductor chip 104b. The under-fill material is formed to facilitate attachment between the substrate 100 and the second semiconductor chip 104b. For example, the under-fill material may replace the soft material with a gap-fill material. Through this, it is possible to further improve the electrical and junction coupling force between the substrate 100 and the second semiconductor chip 104b to play a role of improving the mounting reliability.

한편, 이와 다르게, 상기 기판(100)의 본드핑거(101)와 상기 플렉시블 인쇄회로 기판(112)을 전기적으로 연결하는 상기 접속부재(114) 대신에, 도 2에서와 같이, 금속 와이어(W)로 대체 가능하다. 이때, 상기 제1절연막(106)은 상기 본드핑거(101)를 노출시키는 홀을 구비하지 않고 상기 제2절연막(110)은 상기 제2본드핑거(101)와 전기적으로 연결하도록 상기 금속 와이어(W)가 전기적으로 연결될 배선(108) 부분을 일부 노출시키는 홀을 구비함이 바람직하다. Alternatively, instead of the connection member 114 electrically connecting the bond finger 101 of the substrate 100 and the flexible printed circuit board 112, as shown in FIG. 2, the metal wire W It can be replaced with In this case, the first insulating layer 106 does not include a hole exposing the bond finger 101 and the second insulating layer 110 is electrically connected to the second bond finger 101. Is preferably provided with a hole exposing a portion of the wiring 108 to be electrically connected.

이하에서는, 도 2에 도시된 도면부호에 대한 구성들은 도 1의 그것들과 동일하기 때문에 동일한 부호로 나타내었으며, 이에 대한 설명은 생략하기로 한다.In the following, the components for the reference numerals shown in FIG. 2 are the same as those in FIG. 1 and are represented by the same reference numerals, and description thereof will be omitted.

도 2는 본 발명의 이 실시예에 따른 유닛 패키지를 도시한 단면도이고, 자세하게, 도 2는, 도 1에서의 범프 및 솔더와 같은 접속부재(114)를 대신하여 금속 와이어(W)를 대체한 것이다. FIG. 2 is a cross-sectional view showing a unit package according to this embodiment of the present invention. In detail, FIG. 2 replaces the metal wire W in place of the connecting member 114 such as bump and solder in FIG. will be.

도 3은 본 발명의 삼 실시예에 따른 유닛 패키지를 도시한 단면도이다.3 is a cross-sectional view illustrating a unit package according to a third embodiment of the present invention.

도 3은 도 1의 구성에서 기판(100)에 제1 및 제2회로패턴(116a, 116b)을 더 구비함과 아울러 몰딩부재(120)가 상기 기판(100)의 상면 일부 가장자리를 노출시키도록 구비함을 특징으로 한다. 구체적으로, 도 3에 도시된 바와 같이, 몰딩부재(120)는 상기 기판(100)의 상면 일부 가장자리를 노출시키도록 형성되어 있으며, 상기 기판(100)은 상기 노출된 상면의 일부 가장자리에 형성된 제1회로패턴(116a)과 상기 노출된 상면과 대향하는 하면의 일부 가장자리에 형성된 제2회로패턴(116b)을 포함한다. 3 further includes first and second circuit patterns 116a and 116b on the substrate 100 in addition to the molding member 120 to expose a portion of the upper surface of the substrate 100. Characterized in having. Specifically, as shown in FIG. 3, the molding member 120 is formed to expose some edges of the top surface of the substrate 100, and the substrate 100 is formed on some edges of the exposed top surface. The first circuit pattern 116a and the second circuit pattern 116b are formed at some edges of the lower surface facing the exposed upper surface.

한편, 이하에서는, 도 3에 도시된 도면부호에 대한 구성들은 도 1의 그것들과 동일하기 때문에 동일한 부호로 나타내었으며, 이에 대한 설명은 생략하기로 한다.On the other hand, in the following, the configuration for the reference numerals shown in Figure 3 are the same as those in Figure 1 are represented by the same reference numerals, description thereof will be omitted.

도 4는 도 2의 구성에서 전술한 도 3과 같이, 기판(100)에 제1 및 제2회로패턴(116a, 116b)을 더 구비함과 아울러 몰딩부재(120)가 상기 기판(100)의 상면 일부 가장자리를 노출시키도록 구비함을 특징으로 한다. 구체적으로, 도 4에 도시된 바와 같이, 몰딩부재(120)는 상기 기판(100)의 상면 일부 가장자리를 노출시키도록 형성되어 있으며, 상기 기판(100)은 상기 노출된 상면의 일부 가장자리에 형성된 제1회로패턴(116a)과 상기 노출된 상면과 대향하는 하면의 일부 가장자리에 형성된 제2회로패턴(116b)을 포함한다. FIG. 4 further includes the first and second circuit patterns 116a and 116b on the substrate 100, as shown in FIG. 3 described above in the configuration of FIG. 2, and the molding member 120 is formed on the substrate 100. It is characterized in that it is provided to expose some edge of the upper surface. Specifically, as shown in FIG. 4, the molding member 120 is formed to expose some edges of the top surface of the substrate 100, and the substrate 100 is formed on some edges of the exposed top surface. The first circuit pattern 116a and the second circuit pattern 116b are formed at some edges of the lower surface facing the exposed upper surface.

한편, 이하에서는, 도 4에 도시된 도면부호에 대한 구성들은 도 2의 그것들과 동일하기 때문에 동일한 부호로 나타내었으며, 이에 대한 설명은 생략하기로 한다.On the other hand, in the following, the configuration for the reference numerals shown in Figure 4 are the same as those in Figure 2 are represented by the same reference numerals, description thereof will be omitted.

이어서, 본 발명에 따르면, 전술한 유닛 패키지를 적어도 하나 이상 적층하여 스택 패키지를 구현할 수 있는데, 이는 도 5 및 도 6에 도시되어 있다. Subsequently, according to the present invention, at least one or more unit packages described above may be stacked to implement a stack package, which is illustrated in FIGS. 5 and 6.

도 5는 본 발명의 삼 실시예를 따른 유닛 패키지를 스택한 스택 패키지를 도시한 단면도이다. 5 is a cross-sectional view illustrating a stack package in which a unit package according to a third embodiment of the present invention is stacked.

도 5를 참조하면, 전술한 도 3에서의 유닛 패키지를 적어도 하나 이상이 스택하는데, 이때, 스택된 유닛 패키지들 간을 전기적으로 연결하도록 상기 제1회로패턴(116a) 및 상기 제2회로패턴(116b)을 연결하는 인터포저(122)를 사용하여 적어도 하나 이상의 유닛 패키지를 스택할 수 있다. Referring to FIG. 5, at least one or more unit packages in FIG. 3 are stacked, wherein the first and second circuit patterns 116a and 116 are electrically connected between the stacked unit packages. At least one unit package may be stacked using an interposer 122 connecting 116b.

도 6은 본 발명의 사 실시예를 따른 유닛 패키지를 스택한 스택 패키지를 도시한 단면도이다. 6 is a cross-sectional view illustrating a stack package stacking unit packages according to four embodiments of the present invention.

도 6을 참조하면, 전술한 도 4에서의 유닛 패키지를 적어도 하나 이상이 스택하는데, 이때, 스택된 유닛 패키지들 간을 전기적으로 연결하도록 상기 제1회로패턴(116a) 및 상기 제2회로패턴(116b)을 연결하는 인터포저(122)를 사용하여 적어도 하나 이상의 유닛 패키지를 스택할 수 있다. Referring to FIG. 6, at least one or more unit packages in FIG. 4 are stacked, wherein the first circuit pattern 116a and the second circuit pattern (eg, to electrically connect the stacked unit packages). At least one unit package may be stacked using an interposer 122 connecting 116b.

전술한 바와 같이, 본 발명은, 예를 들어, 센터형 패드를 가지는 두 개의 반도체 칩들을 마련한 후에 상기 센터형 패드들을 서로 마주보게 접하도록 상기 두 개의 반도체칩들을 마주보게 포개어 부착한다. 이때, 본 발명은 상기 두 개의 반도체 칩들 사이에 배선이 형성된 플렉시블 인쇄회로기판을 개재시킴으로써, 상기 두 개의 반도체 칩들을 상기 배선을 통하여 전기적으로 연결시킬 수 있다.As described above, in the present invention, for example, after providing two semiconductor chips having a center pad, the two semiconductor chips are stacked facing each other so that the center pads face each other. In this case, the present invention may electrically connect the two semiconductor chips through the wiring by interposing a flexible printed circuit board having wiring formed therebetween.

또한, 본 발명은 상기 반도체 칩과 기판들 간의 전기적 연결을 위한 와이어 본딩시 상기 반도체 칩과 상기 기판의 다소 긴 이격 길이로 인하여 요구되는 긴 와이어 본딩을 최소화할 수 있으므로, 전기적 연결 길이를 최소화시킬 수 있다. In addition, the present invention can minimize the long wire bonding required due to the rather long separation length of the semiconductor chip and the substrate during wire bonding for the electrical connection between the semiconductor chip and the substrate, it is possible to minimize the electrical connection length have.

게다가, 본 발명은 패키지의 전체 두께를 최소화할 수 있다. In addition, the present invention can minimize the overall thickness of the package.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

*도면의 주요 부분에 대한 부호의 설명*
100 : 기판 H : 홈
101 : 본드핑거 103 : 볼랜드
104a: 제1반도체칩 104b: 제2반도체칩
105a: 제1본딩패드 105b: 제2본딩패드
106 : 제1절연막 108 : 배선
110 : 제2절연막 112 : 플렉시블 인쇄회로기판
114 : 접속부재 B : 범프
116a: 제1회로패턴 116b: 제2회로패턴
118 : 외부 접속단자 120 : 몰딩부재
122 : 인터포저 130 : 스택 패키지Description of the Related Art [0002]
100: substrate H: groove
101: Bond Finger 103: Borland
104a: first semiconductor chip 104b: second semiconductor chip
105a: first bonding pad 105b: second bonding pad
106: first insulating film 108: wiring
110: second insulating film 112: flexible printed circuit board
114: connecting member B: bump
116a: first circuit pattern 116b: second circuit pattern
118: external connection terminal 120: molding member
122: interposer 130: stack package

Claims (16)

상면 및 상기 상면에 대향하는 하면을 가지며, 상기 상면에 홈 및 본드핑거가 형성되고, 상기 하면에 볼랜드가 형성된 기판;
상기 기판의 홈 내부에 배치되며, 상기 기판 상면의 홈 바닥과 마주하는 제1면 및 상기 제1면에 대향하는 제2면을 가지고, 상기 제2면에 제1본딩패드가 형성된 제1반도체칩;
상기 제1반도체칩 상에 형성되며, 상기 제1반도체칩 가장자리 외측으로 돌출되며, 상기 제1본딩패드와 상기 본드핑거를 전기적으로 연결되는 배선이 형성된 플렉시블 인쇄회로 기판; 및
상기 플렉시블 인쇄회로 기판 상부에 배치되고, 상기 제1반도체칩의 제2면과 마주하는 제3면 및 상기 제3면과 대향하는 제4면을 가지며, 상기 플렉시블 인쇄회로 기판의 배선과 전기적으로 연결되며 상기 제3면에 제2본딩패드가 형성된 제2반도체칩;
을 포함하는 유닛 패키지. A substrate having an upper surface and a lower surface opposing the upper surface, a groove and a bond finger formed on the upper surface, and a ball land formed on the lower surface;
A first semiconductor chip disposed in the groove of the substrate, the first semiconductor chip having a first surface facing the bottom of the groove on the upper surface of the substrate and a second surface opposite to the first surface, and having a first bonding pad formed on the second surface; ;
A flexible printed circuit board formed on the first semiconductor chip, protruding outside the edge of the first semiconductor chip, and having a wire electrically connecting the first bonding pad and the bond finger to each other; And
An upper surface of the flexible printed circuit board, a third surface facing the second surface of the first semiconductor chip, and a fourth surface opposite the third surface, and electrically connected to the wiring of the flexible printed circuit board; A second semiconductor chip having a second bonding pad formed on the third surface;
Unit package comprising a. 제 1 항에 있어서,
상기 기판의 본드핑거와 상기 플렉시블 인쇄회로 기판의 배선을 전기적으로 연결하는 접속부재;
를 더 포함하는 것을 특징으로 하는 유닛 패키지.The method of claim 1,
A connection member electrically connecting the bond finger of the substrate and the wiring of the flexible printed circuit board;
The unit package further comprises. 제 1 항에 있어서,
상기 플렉시블 인쇄회로 기판은 상기 제1본딩패드 및 제2본딩패드에 대응하는 부분에 홀을 구비하여 상기 배선을 노출시키는 것을 특징으로 하는 유닛 패키지. The method of claim 1,
The flexible printed circuit board includes a hole in a portion corresponding to the first bonding pad and the second bonding pad to expose the wiring. 제 3 항에 있어서,
상기 홀 내에 형성되고, 상기 제1본딩패드 및 제2본딩패드와 상기 배선을 전기적으로 연결하는 범프를 더 포함하는 것을 특징으로 하는 유닛 패키지. The method of claim 3, wherein
And a bump formed in the hole and electrically connecting the first bonding pad and the second bonding pad to the wiring. 제 1 항에 있어서,
상기 플렉시블 인쇄회로 기판과 제2반도체칩 사이에 개재된 언더-필 물질을 더 포함하는 것을 특징으로 하는 유닛 패키지. The method of claim 1,
And a under-fill material interposed between the flexible printed circuit board and the second semiconductor chip. 제 1 항에 있어서,
상기 제1반도체칩은 상기 홈 내에 부착된 접착부재를 매개로 하여 부착되는 것을 더 포함하는 것을 특징으로 하는 유닛 패키지. The method of claim 1,
And the first semiconductor chip is attached via the adhesive member attached to the groove. 제 1 항에 있어서,
상기 기판의 상면 상에 상기 플렉시블 인쇄회로 기판을 포함한 상기 제2반도체칩을 덮는 몰딩부재를 더 포함하는 것을 특징으로 하는 유닛 패키지. The method of claim 1,
And a molding member on the upper surface of the substrate to cover the second semiconductor chip including the flexible printed circuit board. 제 7 항에 있어서,
상기 몰딩부재는 상기 기판 상면의 일부 가장자리를 노출시키는 것을 특징으로 하며,
상기 기판은 상기 노출된 상면의 일부 가장자리에 형성된 제1회로패턴; 및
상기 노출된 상면에 대향하는 하면의 일부 가장자리에 형성된 제2회로패턴;
을 더 포함하는 것을 특징으로 하는 유닛 패키지. The method of claim 7, wherein
The molding member is characterized in that to expose a portion of the edge of the upper surface of the substrate,
The substrate may include a first circuit pattern formed on a portion of an edge of the exposed upper surface; And
A second circuit pattern formed on a portion of an edge of the bottom surface opposite to the exposed top surface;
The unit package further comprises. 제 1 항에 있어서,
상기 기판 하면의 볼랜드 상에 형성된 외부 접속단자를 더 포함하는 것을 특징으로 하는 유닛 패키지. The method of claim 1,
The unit package further comprises an external connection terminal formed on the ball land on the lower surface of the substrate. 상면 및 상기 상면에 대향하는 하면을 가지며, 상기 상면에 홈, 본드핑거와 상기 상면의 일부 가장자리에 제1회로패턴이 형성되고, 상기 하면에 볼랜드와 상기 상면의 일부 가장자리와 대향하는 상기 하면의 일부 가장자리에 제2회로패턴이 형성된 기판과, 상기 기판의 홈 내부에 배치되며, 상기 기판 상면의 홈 바닥과 마주하는 제1면 및 상기 제1면에 대향하는 제2면을 가지고, 상기 제2면에 제1본딩패드가 형성된 제1반도체칩과, 상기 제1반도체칩 상에 형성되며, 상기 제1반도체칩 가장자리 외측으로 돌출되며, 상기 제1본딩패드와 상기 본드핑거를 전기적으로 연결되는 배선이 형성된 플렉시블 인쇄회로 기판 및 상기 플렉시블 인쇄회로 기판 상부에 배치되고, 상기 제1반도체칩의 제2면과 마주하는 제3면 및 상기 제3면과 대향하는 제4면을 가지며, 상기 플렉시블 인쇄회로 기판의 배선과 전기적으로 연결되며 상기 제3면에 제2본딩패드가 형성된 제2반도체칩을 포함하는 적어도 하나 이상이 스택된 유닛 패키지;
상기 기판의 상면 상에 상기 기판의 상면 일부 가장자리를 노출시키며, 상기 유닛 패키지의 상기 플렉시블 인쇄회로 기판을 포함한 상기 제2반도체칩을 덮는 몰딩부재; 및
상기 스택된 유닛 패키지들 간을 전기적으로 연결하도록 상기 제1회로패턴 및 제2회로패턴을 연결하는 인터포저;
를 포함하는 스택 패키지. It has an upper surface and a lower surface facing the upper surface, the first circuit pattern is formed on the upper surface of the groove, bond finger and a part of the upper surface, the lower portion of the lower surface facing the borland and some edges of the upper surface A second surface having a substrate having a second circuit pattern formed at an edge thereof, a first surface disposed in a groove of the substrate, facing a groove bottom of the upper surface of the substrate, and a second surface facing the first surface; A first semiconductor chip having a first bonding pad formed thereon, and a wiring formed on the first semiconductor chip, protruding outside the edge of the first semiconductor chip, and electrically connecting the first bonding pad and the bond finger to each other; A flexible printed circuit board formed on the flexible printed circuit board and a third surface facing the second surface of the first semiconductor chip and a fourth surface facing the third surface; At least one unit package electrically connected to the wiring of the flexible printed circuit board and including at least one second semiconductor chip having a second bonding pad formed on the third surface;
A molding member exposing a portion of the upper surface of the substrate on an upper surface of the substrate and covering the second semiconductor chip including the flexible printed circuit board of the unit package; And
An interposer connecting the first circuit pattern and the second circuit pattern to electrically connect the stacked unit packages;
Stack package including. 제 10 항에 있어서,
상기 기판의 본드핑거와 상기 플렉시블 인쇄회로기판의 배선을 전기적으로 연결하는 접속부재;
를 더 포함하는 것을 특징으로 하는 스택 패키지. 11. The method of claim 10,
A connection member electrically connecting the bond finger of the substrate and the wiring of the flexible printed circuit board;
Stack package characterized in that it further comprises. 제 10 항에 있어서,
상기 플렉시블 인쇄회로 기판은 상기 제1본딩패드 및 제2본딩패드에 대응하는 부분에 홀을 구비하여 상기 배선을 노출시키는 것을 특징으로 하는 스택 패키지. 11. The method of claim 10,
The flexible printed circuit board may include a hole in a portion corresponding to the first bonding pad and the second bonding pad to expose the wiring. 제 12 항에 있어서,
상기 홀 내에 형성되고, 상기 제1 및 제2본딩패드와 상기 배선을 전기적으로 연결하는 범프를 더 포함하는 것을 특징으로 하는 스택 패키지. 13. The method of claim 12,
And a bump formed in the hole and electrically connecting the first and second bonding pads to the wiring. 제 12 항에 있어서,
상기 플렉시블 인쇄회로기판과 제2반도체칩 사이에 개재된 언더-필 물질을 더 포함하는 것을 특징으로 하는 스택 패키지. 13. The method of claim 12,
And a under-fill material interposed between the flexible printed circuit board and the second semiconductor chip. 제 12 항에 있어서,
상기 제1반도체칩은 상기 홈 내에 부착된 접착부재를 매개로 하여 부착되는 것을 더 포함하는 것을 특징으로 하는 스택 패키지. 13. The method of claim 12,
The first semiconductor chip further comprises a stack package attached via the adhesive member attached to the groove. 제 12 항에 있어서,
상기 기판 하면의 볼랜드 상에 형성된 외부 접속단자를 더 포함하는 것을 특징으로 하는 스택 패키지. 13. The method of claim 12,
The stack package further comprises an external connection terminal formed on the ball land on the lower surface of the substrate.
KR1020110044098A 2011-05-11 2011-05-11 Unit package and stack package having the same KR20120126365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044098A KR20120126365A (en) 2011-05-11 2011-05-11 Unit package and stack package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044098A KR20120126365A (en) 2011-05-11 2011-05-11 Unit package and stack package having the same

Publications (1)

Publication Number Publication Date
KR20120126365A true KR20120126365A (en) 2012-11-21

Family

ID=47511705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044098A KR20120126365A (en) 2011-05-11 2011-05-11 Unit package and stack package having the same

Country Status (1)

Country Link
KR (1) KR20120126365A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014098324A1 (en) * 2012-12-17 2014-06-26 하나마이크론(주) Semiconductor device package
US9287140B2 (en) 2013-06-27 2016-03-15 Samsung Electronics Co., Ltd. Semiconductor packages having through electrodes and methods of fabricating the same
CN111564419A (en) * 2020-07-14 2020-08-21 甬矽电子(宁波)股份有限公司 Chip lamination packaging structure, manufacturing method thereof and electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014098324A1 (en) * 2012-12-17 2014-06-26 하나마이크론(주) Semiconductor device package
US9287140B2 (en) 2013-06-27 2016-03-15 Samsung Electronics Co., Ltd. Semiconductor packages having through electrodes and methods of fabricating the same
US9853012B2 (en) 2013-06-27 2017-12-26 Samsung Electronics Co., Ltd. Semiconductor packages having through electrodes and methods of fabricating the same
CN111564419A (en) * 2020-07-14 2020-08-21 甬矽电子(宁波)股份有限公司 Chip lamination packaging structure, manufacturing method thereof and electronic equipment

Similar Documents

Publication Publication Date Title
TWI529878B (en) Hybrid thermal interface material for ic packages with integrated heat spreader
US20080029884A1 (en) Multichip device and method for producing a multichip device
KR20070088177A (en) Semiconductor package and method of manufacturing the same
JP2011101044A (en) Stacked package and method of manufacturing the same
TWI491008B (en) Chip structure and multi-chip stack package
KR101219484B1 (en) Semiconductor chip module and semiconductor package having the same and package module
KR20120048841A (en) Stacked semiconductor package
KR20120126365A (en) Unit package and stack package having the same
KR100808582B1 (en) Chip stack package
KR20110040100A (en) Semiconductor package and method for fabricating thereof
EP3182449A1 (en) Semiconductor package
KR20080067891A (en) Multi chip package
KR100994209B1 (en) Semiconductor stack package
TWI423405B (en) Package structure with carrier
KR100650769B1 (en) Stack type package
KR20120126366A (en) Semiconductor device
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
KR101096440B1 (en) Dual Die Package
TWI762058B (en) Semiconductor package device
KR101141707B1 (en) Semiconductor package and method of manufacturing the same
KR100501878B1 (en) Semiconductor package
TW202203387A (en) Lead frame package structure
KR20080020386A (en) Multi chip package
KR20010068504A (en) Multichip module and assembly-stacked package using the same
KR20030008450A (en) The stack package of ball grid array type

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid