JP4571215B2 - ピーク又は零電流比較器 - Google Patents

Description

本発明は、比較回路に関し、さらに、特にＤＣ−ＤＣ変換器である変換回路のスイッチ動作モードを基にしてピーク又は零電流を検出するための比較回路の入力段に関する。

バッテリ・チャージャ、携帯電話、コンピュータ、コンピュータ・モニタ、テレビ、音響機器、そして、ビデオカメラを含むほとんど全ての電子機器では供給電源が調整又は制御されている。典型的な一つが、直流から直流への変換器（以下では、単にＤＣ−ＤＣ変換器と称する）等の変換器であり、これは電源により動作し、中間プロセスで交流信号を生成し、出力信号を負荷に与える。ＤＣ−ＤＣ変換器はＤＣ入力電圧を受け、ＤＣ出力電圧を生成する。典型的には、ステップアップ（ブースト）又はステップダウン（バック）ＤＣ−ＤＣ変換器が使われたかにより、生成された（平均）出力電圧は入力電圧より高く又は低い値となる。

ＤＣ−ＤＣ変換では、最良のオンオフ・スイッチング・シーケンスを決定するために、ピーク又は零電流を検出するＤＣ−ＤＣ変換回路内に比較器が必要となることが多い。比較器の出力信号を基にしたデジタル制御器等の駆動回路により、このシーケンスは制御することができる。ＤＣ−ＤＣ変換器は、通常、外部インダクタＬ等の、それを流れる電流により発生する電気的エネルギを蓄積するある種の電気的素子を用いる。これら比較器は、通常の環境で、インダクタＬの二つの端子（ＬＸＡ、ＬＸＢ）の一つとＤＣ−ＤＣ変換器の端子との間の、電位Ｖ_ｓｓ、Ｖ_ｏｕｔ、Ｖ_ｂａｔ（バッテリが電圧源として用いられた場合）である小さな電位差を、正確に且つ高速に測定できなければならない。この測定段階においては、測定対象となるインダクタＬの端子電圧は、時間とともに緩やかに変化するのみで且つ比較器が通常のレンジで動作できるように、非常に安定していなければならない。

しかし、測定段階開始直前では、ステップアップＤＣ−ＤＣ変換器が使われた場合には、Ｖ_ｓｓからＶ_ｏｕｔ又はその逆に大きなシフトΔＶ、そして、ステップダウンＤＣ−ＤＣ変換器が使われた場合には、Ｖ_ｓｓからＶ_ｂａｔ又はその逆に大きなシフトΔＶがインダクタＬの端子に生じる。比較器の一入力に与えられるこの大きな電位差は比較器のＤＣ設定を著しく狂わし、リセット時間が経過するまでは、一時的に如何なる高精度且つ信頼性ある測定は行えない。この場合、リセット時間終了まで、ラッチ回路を用いて比較器出力をリセット状態にすることは可能であるかもしれない。しかし、時間に対する電圧変化ΔＶは、さらに、非常に早く、言い換えれば、傾きΔＶ/Δｔが急勾配であり、このリセット時間は非常に長くなり、零電流検出が遅くなる。

そのような状況が図１ａ、１ｂを参照してより良く説明され、ここでは、例えば、零電流検出用の従来の電流比較器を有する典型的な同期ステップアップＤＣ−ＤＣ変換器が示され、図２では、従来の電流比較器の入力構造が示されている。

図１ａにおいて、ＤＣ−ＤＣ変換回路が、例えば、端子ＬＸＡと端子Ｖｓｓとの間に接続されたバッテリ（Ｖ_ｂａｔ）から与えられた変化する入力電圧Ｖ_ｉｎから制御された出力電圧Ｖ_ｏｕｔを発生し、Ｖ_ｏｕｔがＶ_ｉｎより高いことがありうるという特徴がある。さらには、入力電圧Ｖ_ｉｎと出力負荷は変化することがあるが出力電圧Ｖ_ｏｕｔはほぼ一定である。そのようなＤＣ−ＤＣ変換器はスイッチモード電源とも呼ばれ、通常、スイッチング素子２０を用い、これは、電力トランジスタ（例えば、ＭＯＳＦＥＴ、ＢＪＴ）又は他の如何なる制御可能な半導体スイッチング素子、そして、端子ＬＸＡと端子ＬＸＢとの間に接続されたインダクタであって、これを流れる電流により発生する磁界のエネルギを蓄え且つスイッチング素子２０がオンの時に入力電圧の短絡を避ける外部インダクタＬでもよい。スイッチング素子２０がオフの時に、インダクタＬに蓄えられたエネルギを電流として出力負荷に伝送できるように、通常は、ダイオードＤがインダクタＬに直列に接続されるが、ダイオードをさらなるスイッチング素子３０に置き換える「同期整流」と呼ばれる技術を用いたスイッチモード変換器であってもよい。この置き換えが、ダイオードの閾値電圧を排除しつつ、変換器の効率を改善する。比較器の出力信号をモニタするデジタル制御器のような駆動回路４０により制御される二つのスイッチング素子２０、３０は、電流をインダクタにチャージするか又は出力負荷に供給するいずれかであり、オープンそしてクローズということで互いに相反している。

端子ＬＸＢでの電圧Ｖ_ＬＸＢの発生に追従することを許す３段階の同期ステップアップＤＣ−ＤＣ変換器の完全なる動作サイクルが図１ｂに示され、ここで、出力電圧Ｖ_ｏｕｔは出力負荷に平行に接続された外部出力平滑コンデンサＣの電圧であり、電流比較器が端子ＬＸＢと端子ＯＵＴとの間に接続される。

立ち上がり段階では、端子ＬＸＢと端子Ｖ_ＳＳとの間に接続されているスイッチング素子２０（例えば、ＮチャネルＭＯＳトランジスタ）がスイッチオンし、端子ＬＸＢと端子ＯＵＴとの間に接続されているさらなるスイッチング素子３０（例えば、ＰチャネルＭＯＳトランジスタ）がスイッチオフし、所定のピーク値に達するまで、インダクタＬ及びスイッチング素子２０を介して電流Ｉが増加しながら流れる。従って、電圧Ｖ_ＬＸＢがＶ_ＳＳと等しくなるように、さらなるスイッチング素子３０が出力とスイッチング素子２０をデカップリングするよう機能する。

進展段階では、スイッチング素子２０がスイッチオフし、さらなるスイッチング素子３０がスイッチオンし、所定のピーク値からゼロに減少する間に、電流ＩがインダクタＬ及び対応する電荷を蓄積するコンデンサＣを流れる。従って、この減少がインダクタＬ両端間での負の電圧降下を促し、入力電圧Ｖ_ｉｎに対して出力電圧Ｖ_ｏｕｔがブーストされ、電圧Ｖ_ＬＸＢがＶ_ｏｕｔまで又は少し高く上昇し、これは、スイッチング素子２０、３０の両者が非導通になるようにスイッチング素子３０が遅延してスイッチオンする、立ち上がり段階から進展段階への急峻な変移の間の非常に短い時間で起こることがある。

第３段階では、スイッチング素子３０が再度スイッチオフし、スイッチング素子２０、３０の両者がターンオフするようにスイッチング素子２０が遅延してスイッチオンする。従って、電圧Ｖ_ＬＸＢがＶ_ｏｕｔからＶ_ｉｎまで降下する。スイッチング素子２０が再度スイッチオンすると、新たな動作サイクルが始まる。

ステップアップＤＣ−ＤＣ変換器の零電流を測定するための折り返しカスコード構成を有する従来の電流比較器の入力構造が図２ａ、２ｂに示されている。この入力構造は、ミラー容量効果を大きく削減することができる、入力段と折り返しカスコード段の二段から成り立っている。入力段は、ステップアップＤＣ−ＤＣ変換器から端子ＬＸＢに接続されるＩＮＮ、同変換器から端子ＯＵＴに接続されるＩＮＰの二端子、ＮチャネルＭＯＳトランジスタとして示されているトランジスタ（Ｎ１，Ｎ２）の差動ペアを備える差動増幅器、二つの定電流源（Ｃ１，Ｃ２）として機能する二つのＰチャネルＭＯＳトランジスタの高出力インピーダンスとして示されている二つの能動負荷、そして、一定なテール電流を生成する二トランジスタ（Ｎ１，Ｎ２）のドレイン電流を受け取るバイアス電流源（Ｃ３）を含む。電位ノードＶ_ａ及びＶ_ｂにおける入力段の差動出力により電流が供給される折り返しカスコード段は、ｐチャネルＭＯＳトランジスタとして示されている一組のトランジスタ（Ｐ１，Ｐ２）と、Ｒａｉｌ−ｔｏ−Ｒａｉｌ^ＴＭ電圧を得るためにトラック及びラッチ段（ここでは図示されていない）に供給される二電圧Ｖ_４及びＶ_３をそれぞれ発生する二つの負荷抵抗（Ｒ１，Ｒ２）と、入力ＩＮＮ及びＩＮＰがＶ_ＯＵＴか少し高い場合であってもトランジスタＮ１及びＮ２を常に飽和状態に保つために、トランジスタＰ１及びＰ２のソース電圧を＋/−Ｖｏｕｔ−３００ｍＶに維持するバイアス電圧源（Ｖ_ｂｉａｓ）を含む。図２ａを参照すると、Ｖ_ｉｎｎ≒Ｖ_ｉｎｐの場合に、Ｖ_ＬＸＢ≒Ｖ_ｏｕｔであるステップアップＤＣ−ＤＣ変換器の進展段階に相当する状態が得られる。比較器はその通常ＤＣ設定となっている。定電流源Ｃ１及びＣ２からの電流が等しくなるように選ばれ、トランジスタＮ１及びＮ２を流れる同一電流、そして、トランジスタＰ１及びＰ２を流れる同一電流に分岐される。図２ｂを参照すると、Ｖ_ｉｎｎがＶ_ＳＳに等しいか近い場合に、Ｖ_ＬＸＢ＝Ｖ_ＳＳであるステップアップＤＣ−ＤＣ変換器の立ち上がり段階に相当する状態が得られる。ここで、Ｖ_ＬＸＢがトランジスタＮ２をスイッチオフさせるので、比較器の通常ＤＣバイアス設定が完全に乱される。Ｖ_ＬＸＢが再度Ｖ_ｏｕｔまで又は少し高く立ち上がると、トランジスタＮ２をスイッチオンし、これと同時にＶ_ｉｎｎ≒Ｖ_ｉｎｐであるＤＣ設定に近い値に電流及び電圧を再設定するように比較器が動作を開始できるようになる。しかし、効果的な再設定時間は、スイッチング素子３０がターンオンするとすぐに開始するわけではなく、電圧Ｖ_ＬＸＢが安定値又はＶ_ｏｕｔに近くなるとすぐに開始する。再設定時間の間、正確且つ信頼性ある測定は行うことはできない。さらに、実際には、この時間は許容範囲を超えて以上に長く、これは、零電流検知がこの再設定時間内に行われるかもしれないからである。

図３はこの問題を解決するための従来の手法を示しており、これは、比較器の正入力端子ＩＮＰが接続される端子ＯＵＴの電位に比較器の負入力端子ＩＮＮの電位が常に等しい又は近いように維持するようになっている。これは、Ｖ_ＬＸＢが所定レベル未満、例えば、Ｖ_ｏｕｔより５００ｍＶ低くなったらすぐに、ＩＮＮを端子ＯＵＴに再度接続するために、ＩＮＮをＬＸＢから切り離すスイッチＳＷ（例えば、ＰチャネルＭＯＳトランジスタ）を実装することにより達成される。しかし、この手法には幾つかの欠点がある。比較器の入力に直列にスイッチを設けることの第一の欠点は、比較器の入力容量に直列に付加抵抗が加わり、ＲＣの組み合わせが応答時間を増加させることである。第二の欠点は、スイッチを制御するための付加駆動回路が加わり、標準回路構成をさらに複雑化させ、そして、スイッチの直列抵抗の影響をできるだけ少なくするためにスイッチのサイズを大きくする必要がある場合、標準回路構成をさらにかさばったものにしてしまうということである。

従って本発明の目的は、特に、スイッチ動作モードを基にしてＤＣ−ＤＣ変換器で用いられた場合に再設定時間が短くなるような、ピーク又は零電流比較器の入力段のための簡単且つ小さな回路構成を提供することである。従って、測定段階が開始するとすぐに比較器が測定を行える状態になることができる。

この目的は、請求項１に記載の回路構成、請求項６に記載の比較器入力段、請求項７に記載の比較手段、請求項８に記載の検出手段、そして、請求項９に記載の装置によって達成される。

従って、トランジスタの差動ペアと、該差動ペアと極性が逆の異なるトランジスタのさらなるペアとを備えた比較器入力段が、トランジスタがスイッチオフの時に、入力段を流れる電流が、この電流のための別経路のために、決して阻止されないように配される。これによって、対称的な電流が入力段の各分岐を流れる通常ＤＣ値近辺に比較器のＤＣ設定が落ち着けるようになり、従って、リセットに必要な時間が大幅に削減される。

前記トランジスタの差動ペアに前記トランジスタのさらなるペアを結合するこの構成が非常に簡単な回路構成を有することを可能にする。

さらに、小サイズのトランジスタのさらなるペアを有して比較器入力段が構成される。このさらなるペアは、従って、例えば、スイッチのオンオフ・シーケンスを制御するために用いられるさらなる駆動回路を必要とせず、従って、占有スペースも小さくなる。

さらに、比較器入力段の両入力端子が、スイッチ動作モードを基にしたＤＣ−ＤＣ変換器から、ピーク又は零電流が検出される端子に接続されてもよい。これによって、二入力端子の一つが、所定値に接続される残りの入力端子に比べて大きな電位変化に晒されることもある。この大きな電位変化は比較器入力段のトランジスタをスイッチオフし、比較器のＤＣ設定を乱すこともできる。しかし、上記の回路構成がそのような問題を大きく緩和させることができる。

ピーク又は零電流を検出し、入力段にそのような回路構成を有する比較手段を備える検出手段の出力は、前記ＤＣ−ＤＣ変換手段のオンオフ・シーケンスを制御するために用いられる駆動手段により用いられてもよい。

さらなる効果的な発展が従属項に規定される。

図１ａに示されたような同期ステップアップＤＣ−ＤＣ変換器の零電流を検出する比較器の入力構造に関連して第一の好ましい実施形態が説明される。

図４に示された本発明の第一の好ましい実施形態による電流比較器の入力段は、さらなる小さなＰチャネルＭＯＳトランジスタＰ３及びＰ４のペアを含む回路構成１０から成り、このペアは、別々に、このペアとは導電型が異なるＮチャネルＭＯＳトランジスタＮ１及びＮ２の差動ペアの各々のドレインとソースとの間に接続されている。トランジスタＰ３及びＰ４のゲートが共通端子により比較器の入力に接続され、これは、我々の図示ではステップアップＤＣ−ＤＣ変換器の端子ＬＸＢに接続され、所定値に接続された残部入力に関係して大きな電位変化の影響を受けることになる。従って、これらゲートは比較器の入力段の端子ＬＸＢ及びＩＮＮと同電位となる。端子ＬＸＢの電位がＶ_ｏｕｔ −３００ｍＶ −Ｖ_ＴｈＰ４（Ｐ４の閾値）未満に降下するとすぐに、トランジスタＮ２がスイッチオフし、一方、トランジスタＰ４がスイッチオンして導通し始める。従って、Ｖ_{ｉｎｎ −} Ｖ_ｉｎｐの状態と同様に、端子ＬＸＢが低電位であっても電流が流れ続けることができる。この回路に組み込まれたトランジスタＰ４は、トランジスタＮ２がスイッチオフしたときに別の電流路を形成し、ＤＣ設定の乱れを大幅に小さくする。トランジスタＰ３の機能は比較器を対称に保つことだけである。端子ＬＸＢが低電位である場合には、比較器入力段の電位Ｖ_ａ及びＶ_ｂの出力は概ね一定に成り得る。さらに、立ち上がり段階から進展段階へ変移する間では比較器は再設定に要する時間は非常に短く、これは、電流及び電圧が既に通常のＤＣ値に選ばれているからである。第一の好ましい実施形態として記載された本発明は、ステップアップＤＣ−ＤＣ変換器（ＬＸＢ、ＯＵＴ）の零電流の検出と、ここでは、バッテリ（Ｖ_ｂａｔ）が端子ＯＵＴとＶ_ＳＳとの間に置かれているステップアップＤＣ−ＤＣ変換器（ＬＸＢ、ＯＵＴ）のピーク電流の検出とに適用できるものである。本発明のトランジスタＰ３、Ｐ４の極性をＰチャネルトランジスタからＮチャネルトランジスタに置き換え、そして、比較器のすべての要素の極性も同様に置き換えると、第一の好ましい実施形態として記載された本発明は、ステップアップＤＣ−ＤＣ変換器（ＬＸＢ、Ｖ_ＳＳ）のピーク電流と、ステップアップＤＣ−ＤＣ変換器（ＬＸＢ、Ｖ_ＳＳ）の零電流とを検出する第二の好ましい実施形態とすることができるものである。

実際の回路をシミュレートした比較回路における本発明の第一の好ましい実施形態が図５に示されている。ここでは、二つの２２μＡ電流源Ｃ１及びＣ２が（ＭＰ１１、ＭＰ１３）及び（ＭＰ１２、ＭＰ１４）として導入されている。波線で囲われた部分は、Ｖ_ｉｎｎ ＝ Ｖ_ｉｎｐの時に両分岐で１２μＡである入力段と、両分岐で１０μＡである折り返しカスコード回路との、二つの別々の回路から比較回路が実際には成り立っていることを示している。Ｖ_ＤＤ及びＶ_ｉｎｐがＤＣ−ＤＣ変換器のＶ_ｏｕｔに接続されて、比較器が自身の供給電圧Ｖ_ＤＤ測定するようになっている。出力電圧Ｖ３及びＶ４が増幅器、そして、最終的にトラック及びラッチ回路（ここでは図示されていない）に供給される。この回路のシミュレーションはＳＰＥＣＴＥを用いて行われる。

図６に示されているように、電圧Ｖ_ＬＸ（＝Ｖ_ＬＸＢ）が、１００ｎｓでは０ボルトに等しく、そして、０から３．６ボルト（＝Ｖ_ＤＤ）まで急峻に上昇する電圧ステップとして定義され、これは、立ち上がり段階から進展段階へ変移する間に実際に起こる。上述のように、スイッチング素子２０、３０の両者が非導通であると、立ち上がり段階から進展段階への急峻な変移の間に電流ピークが、通常、非常に短時間現れる。スイッチング素子３０をＰチャネルＭＯＳトランジスタとすると、電流はこのトランジスタの寄生ダイオード（ｂｏｄｙ−ｄｉｏｄｅ）を流れる。ここで、ピーク値が５ｎｓで４．６ボルトに等しく設定される。

次の図７ａ，７ｂ及び図８ａ，８ｂにおいて、本発明が比較器入力段に導入された場合に比較器がさらに早く再設定されることを示すために、本発明が導入された場合とされない場合とにおける電圧Ｖ_ａ、Ｖ_ｂ、Ｖ_３及びＶ_４の時間変化によるシミュレーションの結果が示されている。対応電圧ノードが安定したＤＣ設定に早く戻るほど、ＬＸ（＝ＬＸＢ）がＶ_ＳＳレベルからＶ_ＤＤレベルへの変移した後、すぐに比較器が再設定される。

これらのシミュレーションの結果は、Ｐ３及びＰ４を有する状態では通常のＤＣ設定に電圧が復帰するのが非常に速くなることを示している。図７ａと図７ｂとを比較すると、Ｐ３及びＰ４を有しない状態では電位ノードＶ_ａ、Ｖ_ｂで約３５ｎｓのリセット時間を必要とし、これはＰ３及びＰ４を有する状態では、ほんの１５ｎｓにまで短くすることができることがわかる。

同様に、図８ａと図８ｂとを比較すると、Ｐ３及びＰ４を有しない状態では電位ノードＶ_３、Ｖ_４で約５０ｎｓのリセット時間を必要とし、これはＰ３及びＰ４を有する状態では、ほんの３０ｎｓ又はそれ以下にまで短くすることができることがわかる。

第一の実施形態として記載された本発明は、ステップアップＤＣ−ＤＣ変換器（ＬＸＢ、ＯＵＴ）の零電流を検出するのみならず、ステップアップＤＣ−ＤＣ変換器（ＬＸＢ、ＯＵＴ）のピーク電流を検出することに適用できる。さらに、第一の実施形態における本発明のトランジスタＰ３，Ｐ４の極性をＰチャネル・トランジスタからＮチャネル・トランジスタに換え、そして、同様に、比較器のすべての要素の極性を換えると、本発明は、ステップアップＤＣ−ＤＣ変換器（ＬＸＢ、Ｖｓｓ）のピーク電流、そして、ステップアップＤＣ−ＤＣ変換器（ＬＸＢ、Ｖｓｓ）の零電流を検出する第二の実施形態に適用することができる。

さらに、ステップアップ（ブースト）ＤＣ−ＤＣ変換器、ステップダウン（バック）ＤＣ−ＤＣ変換器のようなＤＣ−ＤＣ変換器手段、又は、そのようなＤＣ−ＤＣ変換器の如何なる組み合わせにも比較器の入力端子が接続されてもよく、零又はピーク電流を適切に検出できる。

要約すると、ピーク又は零電流比較器のリセット時間が大幅に短縮された簡単かつ小型の回路構成１０が開示された。この回路構成１０は、ＤＣ設定を狂わしうる大きな電圧変化に晒される比較器入力における別の電流経路を有する比較器入力段を提供する。この回路構成１０は小トランジスタ（Ｐ３，Ｐ４）ペアを備え、このトランジスタペアは、このトランジスタペアと極性が異なる、比較器入力段のトランジスタ（Ｎ１，Ｎ２）差動ペアに結合されている。トランジスタＰ３及びＰ４のゲートは上記比較器入力に接続された共通端子を備える。電圧変移進展段階では、比較器両端の電流及び電圧が常に通常ＤＣ設定値近辺に維持される。この回路構成１０は、ピーク又は零電流を検出する如何なる比較器、特に、スイッチ動作モードを基にしたＤＣ−ＤＣ変換器に用いられることができる。

最後に、しかし、重要なことに、文言「備える」は、請求項を含む明細書において用いられた場合には、そこで開示された特徴、手段、ステップ又は要素を特定するものであるが、一つ以上のさらなる特徴、手段、ステップ、要素又はこれらの集団の存在又は追加を除外するものではない。さらに、如何なる参照符号も請求項の範囲を限定するものではない。

零電流検出用の比較器を有する従来の同期ステップアップＤＣ−ＤＣ変換器を示す図である。 時間に対する端子ＬＸＢの電圧Ｖ_ＬＸＢと、対応する電流とのプロットを示す図である。 ここではＶ_ｉｎｎ＝Ｖ_ｉｎｐ＝Ｖ_ｏｕｔである、折り返しカスコード構成を有する従来の電流比較器の入力構造を示す図である。 ここではＶ_ｉｎｎ＝Ｖ_ＳＳそしてＶ_ｉｎｐ＝Ｖ_ｏｕｔである、折り返しカスコード構成を有する従来の電流比較器の入力構造を示す図である。 比較器の再設定時間を最小にするためのスイッチを用いた従来の手法による従来の電流比較器の入力段を示す図である。 本発明の第一の実施形態による電流比較器の入力段を示す図である。 実際の回路をシミュレートした比較回路に本発明の第一の実施形態が導入された態様を示す図である。 実際の回路のシミュレーションで用いた電圧Ｖ_ＬＸ＝Ｖ_ＬＸＢの定義を示す図である。 本発明の第一の実施形態を導入しない場合の比較器の入力段の出力における電圧Ｖ_ａ及びＶ_ｂのシミュレーションの結果を示す図である。 本発明の第一の実施形態を導入した場合の比較器の入力段の出力における電圧Ｖ_ａ及びＶ_ｂのシミュレーションの結果を示す図である。 本発明の第一の実施形態を導入しない場合の比較器の折り返しカスコード段の出力における電圧Ｖ_３及びＶ_４のシミュレーションの結果を示す図である。 本発明の第一の実施形態を導入した場合の比較器の入力段の出力における電圧Ｖ_３及びＶ_４のシミュレーションの結果を示す図である。

Claims (10)

1. 電流検出手段のリセット時間を削減するための回路構成であって、
   ａ）第二のノードと第三のノードとの間に結合され、第一のノードにおける所定値の第一の入力信号を受ける第一のトランジスタ（Ｎ１）と、前記第三のノードと第五のノードとの間に結合され、前記所定値と比して大きなシフトを生じさせることができる第四のノードにおける変化値の第二の入力信号を受ける第二のトランジスタ（Ｎ２）とを含むトランジスタ（Ｎ１、Ｎ２）の差動ペアと、
   ｂ）前記トランジスタの差動ペアとは極性が異なり、前記第二のノードと前記第三のノードとの間に結合された第三のトランジスタ（Ｐ３）と、前記第三のノードと前記第五のノードとの間に結合された第四のトランジスタ（Ｐ４）とを含み、前記第三のトランジスタ（Ｐ３）と前記第四のトランジスタ（Ｐ４）とが前記第四のノードに接続された共通端子を有するトランジスタ（Ｐ３、Ｐ４）のペアとを備えた回路構成。
2. 前記トランジスタ（Ｐ３、Ｐ４）のペアは比較的サイズが小さいトランジスタのペアである請求項１に記載の回路構成。
3. 前記複数トランジスタ（Ｎ１、Ｎ２、Ｐ３、Ｐ４）は金属酸化膜半導体（ＭＯＳ）電界効果トランジスタ又はバイポーラ接合トランジスタ（ＢＪＴ）である請求項１又は２に記載の回路構成。
4. 前記変化値が前記第二のトランジスタ（Ｎ２）をターンオフさせ、前記第四のトランジスタ（Ｐ４）をターンオンさせ、又は、その逆である請求項３に記載の回路構成。
5. 前記変化値及び前記所定値は、スイッチ動作モードを基にしたＤＣ−ＤＣ変換手段によりもたらされ、前記ＤＣ−ＤＣ変換手段は、ステップアップ（ブースト）ＤＣ−ＤＣ変換器又はステップダウン（バック）ＤＣ−ＤＣ変換器、又は、そのようなＤＣ−ＤＣ変換器の如何なる組み合わせである請求項４に記載の回路構成。
6. ＤＣ設定値を設定し、そして、リセット時間を削減するための比較器入力段であって、
   ａ）前記請求項のいずれか一項に記載の回路構成と、
   ｂ）前記第二のノードに結合された第一の負荷（Ｃ１）と、
   ｃ）前記第五のノードに結合された第二の負荷（Ｃ２）と、
   ｄ）前記第三のノードに結合された電流源（Ｃ３）とを
   少なくとも備えた比較器入力段。
7. ピーク又は零電流を測定するための比較手段であって、
   ａ）請求項６に記載の入力段と、
   ｂ）オンオフ・シーケンスを制御する駆動手段に信号を出力する出力段と、
   ｃ）選択的であるが、ミラー容量効果を削減するために前記入力段と前記出力段との間に設けられたカスコード段又は折り返しカスコード段とを
   少なくとも備えた比較手段。
8. 請求項７に記載の比較器手段を少なくとも備えたピーク又は零電流を検出するための検出手段。
9. ａ）請求項５に記載の、スイッチ動作モードを基にしたＤＣ−ＤＣ変換手段と、
   ｂ）前記ＤＣ−ＤＣ変換器を流れるピーク又は零電流を検出するための請求項８に記載の検出手段と、
   ｃ）前記検出手段の出力に基づいて前記ＤＣ−ＤＣ変換手段のオンオフ・シーケンスを制御するための請求項７に記載の駆動手段とを
   少なくとも備えた電力供給装置。
10. 前記駆動手段はデジタル制御手段である請求項９に記載の電力供給装置。

Images