JP4571049B2

JP4571049B2 - 磁気アレイセンサ回路およびこれを用いた回転検出装置

Info

Publication number: JP4571049B2
Application number: JP2005276601A
Authority: JP
Inventors: 亨高橋
Original assignee: NTN Corp
Current assignee: NTN Corp
Priority date: 2005-09-22
Filing date: 2005-09-22
Publication date: 2010-10-27
Anticipated expiration: 2025-09-22
Also published as: JP2007085945A

Description

この発明は、磁気センサ素子をアレイ状に並べた磁気センサアレイの出力を処理する磁気アレイセンサ回路、およびこれを用いた回転検出装置に関する。

従来、磁気センサアレイの出力から、磁石の回転角度を求めるものが提案されている（例えば、特許文献１，２）。これには、回転検出装置のセンサ部として、磁気センサ素子を多数並べてセンサアレイを構成し、信号増幅回路、ＡＤ変換回路、デジタル信号処理回路とともに半導体チップに集積したものが提案されている。磁気センサ素子として何を用いるかは開示されていない。

非特許文献１は、磁気センサ素子ＭＡＧＦＥＴの基本特性を示し、線形領域動作での若干の磁気感度低下があることを提示している。オフセットばらつきについては言及していない。
非特許文献２は、磁気センサ素子ＭＡＧＦＥＴをマトリクス状に並べて、磁界分布を検出する方法を提示している。また、単純な電圧変換回路による読み出し回路を使用し、センサ出力のオフセットばらつきが大きいことを述べている。
特開２００４−０３７１３３号公報特開２００５−０４３０７０号公報シンユー・シェンおよびスージ・ウー（Xinyu Zheng and Suzhi Wu) 著, 「ＭＯＳフィールドセンサの一般的特徴と電流出力モード」(General characteristics and current output mode of a MOS field sensor) 」, センサとアクチュエータ（Sensors and Actuators) A28(1991),pp-5 ジェームス・ジェイ・クラーク(James J.Clark) 著, 「分割ドレインＭＯＳＦＥＴ磁気センサアレイ(Split-drain MOSFET Magnetic Sensor Arrays),」「センサとアクチュエータ(Sesors and Actuators)」 A24(1990),pp107-116．

磁気センサアレイの出力から、磁石の回転角度を求める場合、各磁気センサ素子の出力にオフセットばらつきが存在するため、回転角度検出の精度を悪化させるという問題がある。この問題を解決するものとして、本出願人は、磁気センサ素子ＭＡＧＦＥＴを用いた磁気センサアレイにおいて、磁気センサ素子を並列接続することでオフセットばらつきを低減するものを提案した（特願２００４−３６１７４０号）。

上記したオフセットばらつき低減技術の場合、４〜８個の磁気センサ素子を並列接続することで、オフセットばらつきを１／２〜１／３程度に低減可能であるが、十分な回転角度検出精度を得るためには、さらにオフセットばらつきを低減することが必要である。
一方、半導体で構成されたセンサチップでは、温度等の環境変化によって特性が変動することは避けられない。すなわち、上記した構成のセンサ部の場合、環境変化に伴ってセンサ出力信号がドリフトし、さらに信号の読み出し回路も環境変化の影響を受けるため、最終的に得られる回転角度の検出精度が環境変化によって悪化してしまうという問題がある。

これらにつき、センサの駆動方法と、読み出し回路構成の工夫によって低減することが望まれる。すなわち課題として、基本的なセンサのオフセットばらつきをさらに低減することと、環境変化による影響を受けないでセンサ信号を読み出す回路構成を実現することがある。

このうち、回路構成について、磁気センサアレイに、磁気センサ素子の２つの出力端子を短絡させた基準センサ素子を設け、この基準センサ素子を選択して読み出されたセンサ信号を基準オフセット値として記憶し、記憶された基準オフセット値を他の磁気センサ素子の出力から減算するものを先に提案した（特願２００５−１６７１２７号）。
この回路構成によると、基準センサ素子は２つの出力端子が短絡していてオフセットがないため、増幅回路などで構成された読み出し回路の内部で発生するオフセット誤差だけが抽出されて出力に現れる。このオフセット誤差が基準オフセット値として記憶され、他の磁気センサ素子の出力から基準オフセット値が減算される。したがって、温度変化などによって磁気センサ素子および磁気アレイセンサ回路の回路状態が変化しても、その都度、回路のオフセット誤差を測定して補正することができる。このため、環境の影響を受け難い安定した出力信号を得ることができる。
しかし、磁気センサアレイの一部の磁気センサ素子が専用の基準センサとして使用されるため、実際の検出に用いる磁気センサ素子の個数が少なくなるという課題がある。

この発明の目的は、基準センサ素子を設けることなく、環境変化による影響を受けないでセンサ信号を読み出す回路構成を実現できる磁気アレイセンサ回路を提供することである。
この発明の他の目的は、基準センサ素子を設けることなく、センサ信号への環境変化の影響を無くして、精度のよい回転検出が行える回転検出装置を提供することである。

この発明の磁気アレイセンサ回路は、磁気センサ素子をアレイ状に並べた磁気センサアレイの出力を処理する磁気アレイセンサ回路であって、
上記各磁気センサ素子を順次読み出し可能状態に選択するセンサ選択回路と、選択された磁気センサ素子の検出信号を読み出すセンサ信号読出回路と、このセンサ信号読出回路の入力側に設けられて磁気センサ素子の２つの出力端子を短絡させた状態を作る短絡スイッチと、この短絡スイッチによる短絡状態にあるときの前記センサ信号読出回路の出力信号を基準オフセットとして記憶するオフセット出力記憶手段と、前記短絡スイッチの短絡を解除した状態における前記センサ信号読出回路の出力信号から前記オフセット出力記憶手段に記憶した基準オフセットを引き算するオフセット引き算手段とを備えることを特徴とする。

この構成によると、センサ信号の読み出し動作で、磁気センサ素子の出力端子を短絡した状態を設け、その間の出力信号をセンサ信号読出回路の基準オフセットとしてオフセット出力記憶手段に出力する。オフセット引き算手段は、磁気センサ素子の出力端子の短絡状態を開放して出力信号を取り出すときに、記憶した基準オフセットとの差分をとる。これにより、センサ信号読出回路で発生するオフセットをキャンセルすることができる。そのため環境変化による影響を受けないでセンサ信号を読み出すことができ、検出精度を向上させることができる。また、基準センサ素子を設けることなく、基準センサ素子を設けた場合のキャンセル動作と同様な効果が得られるため、余分な基準センサを配置する必要がなくて、回路スペースをコンパクトにできるという利点がある。

この発明において、前記センサ信号読出回路の各磁気センサ素子の読み出し動作毎に、前記短絡スイッチによる短絡、前記オフセット出力記憶手段による基準オフセットの記憶、前記短絡スイッチの短絡の解除、この短絡解除状態でのオフセット引き算手段による引き算を含む一連の動作を実行させるオフセット処理制御手段を設けても良い。
上記一連の動作を、各々の磁気センサ素子の読み出し動作中に実行することにより、センサ信号読出回路のオフセットとドリフトの影響を受けないで、磁気センサアレイの信号を取り出すことができる。

この構成の場合に、前記センサ信号読出回路で検出された電流信号を、スイッチとキャパシタを用いた積分回路によって電圧信号に変換する電流・電圧変換回路を設け、前記オフセット処理制御手段は、前記積分回路のキャパシタへの電流蓄積経路を前記スイッチによって切り替えるものであって、前記各磁気センサ素子の読み出し動作毎に、一定時間の蓄積動作を、基準オフセットの蓄積と、センサ信号の蓄積との合計２回行い、それぞれの蓄積動作で得られる電荷を相殺するように前記スイッチの切り替えを行うものとしても良い。前記キャパシタが、前記オフセット出力記憶手段となる。
このように、センサ信号読出回路で検出された電流を電圧信号に変換する回路を、キャパシタを用いた積分回路で構成すれば、電圧への変換と同時にオフセットもキャンセルできる。そのため、回路の簡略化と省スペース化が可能になり、製造コストを抑えることができる。

この発明の回転検出装置は、磁気センサ素子をアレイ状に並べた磁気センサアレイと、この磁気センサアレイに対向して回転する磁石と、前記磁気センサアレイの出力からこの磁気センサアレイに対する前記磁石の回転角度を算出する磁気アレイセンサ回路とを備え、この磁気アレイセンサ回路として、この発明の上記いずれかの構成の磁気アレイセンサ回路を設けたものである。
この構成によると、磁気アレイセンサ回路でのオフセットや環境変化の影響を除去することができ、そのため、回転検出装置の角度検出精度が向上し、ロータリエンコーダとしての分解能・精度を向上させることができる。

この発明の磁気アレイセンサ回路は、磁気センサ素子をアレイ状に並べた磁気センサアレイの出力を処理する磁気アレイセンサ回路であって、上記各磁気センサ素子を順次読み出し可能状態に選択するセンサ選択回路と、選択された磁気センサ素子の検出信号を読み出すセンサ信号読出回路と、このセンサ信号読出回路の入力側に設けられて磁気センサ素子の２つの出力端子を短絡させた状態を作る短絡スイッチと、この短絡スイッチによる短絡状態にあるときの前記センサ信号読出回路の出力信号を基準オフセットとして記憶するオフセット出力記憶手段と、前記短絡スイッチの短絡を解除した状態における前記センサ信号読出回路の出力信号から前記オフセット出力記憶手段に記憶した基準オフセットを引き算するオフセット引き算手段とを備えるため、基準センサ素子を設けることなく、環境変化による影響を受けないでセンサ信号を読み出す回路構成を実現することができる。

この発明の回転検出装置は、磁気センサ素子をアレイ状に並べた磁気センサアレイと、この磁気センサアレイに対向して回転する磁石と、前記磁気センサアレイの出力からこの磁気センサアレイに対する前記磁石の回転角度を算出する磁気アレイセンサ回路とを備え、この磁気アレイセンサ回路として、この発明の上記いずれかの構成の磁気アレイセンサ回路を設けたものであるため、基準センサ素子を設けることなく、センサ信号への環境変化の影響を無くして、精度のよい回転検出を行うことができる。

この発明の第１の実施形態を図１〜図５と共に説明する。この磁気アレイセンサ回路１１は、図１のように複数の磁気センサ素子５ｉ（５1 〜５ｎ）をアレイ状に並べた磁気センサアレイ５の出力を処理する回路であって、センサ選択回路１９、差電流検出回路１６、電流・電圧変換回路１７、短絡スイッチＳ０１、オフセット出力記憶手段３０、オフセット引き算手段３１、オフセット処理制御手段３９を備える。

磁気センサ素子５1 〜５n としては電界効果型の磁気トランジスタ（ＭＡＧＦＥＴ）やホール素子を用いることができるが、ここでは磁気トランジスタ（ＭＡＧＦＥＴ）を用いた例について説明する。図４（Ａ）〜（Ｃ）に、前記磁気センサ素子５1 〜５n となる磁気トランジスタＴの構造を、平面図、断面図、および斜視図で示している。この磁気トランジスタＴは、ｐ−Ｓｉ基板３２の表層に形成されたソース領域３３とドレイン領域３４の間に酸化膜３５を介してゲート電極３６を形成して構成される。ドレイン領域３４は、互いに離れた２つの領域３４1 ，３４2 に分割されていて、それぞれの分割領域３４1 ，３４2 に、ドレイン端子である出力端子Ｄ１，Ｄ２が設けられている。
この磁気トランジスタＴでは、ソース領域３３からドレイン領域３４に向かって流れる電子ｅ- にローレンツ力が働き、素子面に垂直な磁界Ｂz が印加されたとき、その磁界Ｂz の強さに応じて２つの出力端子Ｄ１，Ｄ２に流れる電流Ｉ1 ，Ｉ2 が変化することから、磁気トランジスタＴに印加される磁界Ｂz の強さを検出する。すなわち、磁気トランジスタＴは、素子面に垂直な磁界Ｂz が印加されたときに生じる回路電流のアンバランスを検出する。

図４と共に説明した磁気トランジスタＴは、図５（Ｂ）に示す回路図で表現することができ、２つの出力端子Ｄ１，Ｄ２を流れる電流Ｉ1 ，Ｉ2 の差が磁界Ｂz の強さを示す磁界信号となる。同図（Ａ）は、この同磁気トランジスタＴの平面図を示す。

図１において、センサ選択回路１９は、各磁気センサ素子５1 〜５n を配列順序に選択して動作可能とする手段である。
差電流検出回路１６は、センサ信号読出回路となるものであり、磁気センサ素子５1 〜５n における２つの電流の差２ΔＩを抽出する。
電流・電圧変換回路１７は、差電流検出回路１６によって抽出された差電流を電圧信号Ｖout に変換してセンサ信号として出力する回路である。差電流検出回路１６および電流・電圧変換回路１７により、磁気センサ素子５1 〜５n に磁界が印加されたときの差電流が抽出され、電圧信号に増幅されてセンサ信号が電圧信号として得られる。

短絡スイッチＳ０１は、センサ信号読出回路である差電流検出回路１６の入力側に設けられ、磁気センサ素子５1 〜５n の２つの出力端子Ｄ１，Ｄ２を短絡させた状態を作る手段である。
オフセット出力記憶手段３０は、短絡スイッチＳ０１により短絡状態にあるときの差電流検出回路１６の出力信号を基準オフセットとして記憶する手段である。オフセット出力記憶手段３０は、キャパシタ等のアナログ素子であっても良いし、オフセット誤差をＡＤ変換したデジタル値として記憶する素子であっても良い。
オフセット引き算手段３１は、短絡スイッチＳ１の短絡を解除した状態における差電流検出回路１６の出力信号から、オフセット出力記憶手段３０に記憶した基準オフセットを引き算する手段である。オフセット引き算手段３１は、例えばアナログ減算回路とされるが、減算をデジタル値で行う回路を用いても良い。

オフセット処理制御手段３９は、短絡スイッチＳ０１、オフセット出力記憶手段３０、およびオフセット引き算手段３１の動作を、設定基準に従って制御する手段である。オフセット出力記憶手段３０およびオフセット引き算手段３１の動作は、スイッチＳ０２，Ｓ０３の開閉によって制御される。オフセット処理制御手段３９は、磁気センサアレイ５の全体の読み出し毎、または磁気センサアレイ５を構成するラインセンサである各センサ列５Ａ〜５Ｄの読み出し毎、または個々の磁気センサ素子５ｉの読み出し毎のいずれかに応じて、上記短絡スイッチＳ０１、オフセット出力記憶手段３０、およびオフセット引き算手段３１の動作を制御するものとされる。
これら短絡スイッチＳ０１、オフセット出力記憶手段３０、およびオフセット引き算手段３１を、オフセット処理制御手段３９で制御することにより、次のように差電流検出回路１６のオフセットをキャンセルして信号分だけを取り出すことができる。

オフセット処理制御手段３９を、磁気センサアレイ５を構成するセンサ列５Ａ〜５Ｄ毎にオフセット処理するものとした場合は、次のように上記各手段Ｓ０１，３０，３１を制御するものとされる。すなわち、ラインセンサとなる各センサ列５Ａ〜５Ｄの信号を順次読み出す前または後に、一旦、短絡スイッチＳ０１を閉じた状態で信号を読み出す動作を実行する。この状態で出力データは、Ｖoffsetであり、この電圧を記憶しておく。短絡スイッチＳ０１を開放してラインセンサの信号を順次読み出すときに、Ｖoffsetを引き算する。これにより、差電流検出回路１６のオフセットをキャンセルし、信号分だけを取り出すことができる。
オフセット処理制御手段３９を、磁気センサアレイ５の全体の読み出し毎に処理するものとした場合は、上記のセンサ列５Ａ〜５Ｄ毎の処理とは、処理の単位が磁気センサアレイ５の全体毎になる他は同じである。

オフセット処理制御手段３９が、個々の磁気センサ素子５ｉ毎にオフセット処理するものである場合の回路構成例、およびその各磁気センサ素子５ｉが選択されている状態の動作例を、図１および図２のタイミングチャートと共に説明する。
この場合、上記短絡スイッチＳ０１と同時に動作して出力電圧をオフセット記憶手段３０に記憶するためのスイッチＳ０２が設けられている。この記憶用のスイッチＳ０２は、差電流検出回路１６の出力端とオフセット記憶手段３０との間に設けられる。オフセット引き算手段３１のマイナス入力端子とオフセット記憶手段３０との端には、減算用のスイッチＳ０３が設けられる。

この構成の場合、短絡スイッチＳ０１と記憶用スイッチＳ０２がオンのときに、差電流検出回路１６の入力はショート状態であるため、差電流は本来はゼロになるが、差電流検出回路１６のオフセットによって若干の電流が出力される。このオフセット電流Ｉoffsetが電圧に変換されたオフセット電圧が、記憶用スイッチＳ０２を経由してオフセット記憶手段３０に記憶される。
短絡スイッチＳ０１，記憶用スイッチＳ０２が所定期間オンした後、磁気センサ素子５ｉを選択した状態のまま、短絡用スイッチＳ０１と記憶用スイッチＳ０２がオフとされる。これにより、差電流検出回路１６によってセンサ電流の２ΔＩとオフセット電流Ｉoffsetの和が出力される。この電流を電圧に変換し、記憶用スイッチＳ０３が所定期間オンとされることで、オフセット引き算手段３１によりオフセット電圧Ｖoffsetが引き算され、磁気センサ素子５ｉの信号成分Ｖsignalだけが抽出される。

以上の動作によって、センサ信号の読み出し動作を実行しながら、回路内部のオフセットの影響をキャンセルし、磁気センサ素子５ｉの信号成分だけを取り出すことができる。この構成によれば、回路オフセットおよびその温度変化によって、読み出されるセンサデータの変動を抑えることができ、回転角度等の検出精度を向上させることが可能になる。この場合に、オフセット成分の除去動作は、キャパシタを使用したアナログ電圧として引き算するものでも良いし、ＡＤ変換後のデジタルデータの状態で記憶して引き算するものであっても良い。

図３は、電流・電圧変換回路１７の内部でオフセットの引き算をする場合の回路構成、および動作例を示す。
この電流・電圧変換回路１７は、スイッチφＳ１，φＳ２，φＲ１，φＲ２と、キャパシタＣを使用した積分回路で構成している。スイッチφＳ１，φＳ２は、演算増幅器４１にその反転入力端子と出力端子との間に並列に設けた回路部分にこの順に直列に設ける。スイッチφＲ１，φＲ２も、演算増幅器４１にその反転入力端子と出力端子との間にこの順に並列に設けた回路部分に直列に設けている。キャパシタＣは、スイッチφＳ１，φＳ２の間に直列に設けており、スイッチφＲ１，φＲ２の間にも直列に介在している。

この回路構成では、キャパシタＣへのオフセット電流の蓄積時間と、（センサ信号）＋（オフセット電流）の蓄積時間とを同じ長さに設定し、互いの蓄積量を相殺することによって、オフセット成分のキャンセルと電圧信号への変換を同時に行うことができる。この両蓄積時間を同じ長さとする制御は、図１のオフセット処理手段３９が行う。また、図３の構成は、キャパシタＣを１個使用した例であり、このキャパシタＣが、図１のオフセット出力記憶手段３０に相当する。また、この積分回路が、図１のオフセット引き算手段３１を兼ねるものとなる。

動作を説明する。まず、磁気センサ素子５ｉが選択された状態で、図３（Ａ）のスイッチφＳ１，φＳ２，φＲ１，φＲ２を全てオンにして、キャパシタＣの電荷をリセットしておく。
次に、センサ信号読出回路である差電流検出回路１６（図１）の入力が短絡されて、この回路１６のオフセット電流だけが出力されている状態を図３（Ｂ）に示す。このとき、積分回路のスイッチは、スイッチφＲ１とスイッチφＲ２を一定時間Ｔｓの間だけオン状態にする。これにより、積分動作でキャパシタＣには、
Ｑ１＝Ｉoffset×Ｔｓ
の電荷が蓄積され、スイッチφＲ１とスイッチφＲ２をオフしたときの端子電圧は、
Ｖoffset＝Ｑ１／Ｃ
となる。

続いて、差電流検出回路１６の入力短絡が解除され、（センサ信号）＋（オフセット）が積分回路に入力されている状態を図３（Ｃ）に示す。
この状態では、スイッチφＳ１とスイッチφＳ２をオンにして、オフセットを蓄積した状態とは逆方向に積分動作を行う。一定期間Ｔｓの積分動作によって、キャパシタＣに蓄積される電荷は、
Ｑ２＝（Ｉoffset＋ΔＩ）×Ｔｓ
となる。先のオフセット蓄積による電荷−Ｑ１が存在するため、キャパシタＣの端子電圧は、
Ｖout ＝（Ｑ２−Ｑ１）／Ｃ
＝ΔＩ×Ｔｓ／Ｃ
となり、オフセット成分Ｉoffsetが除去されて、信号成分のみが電圧に変換されて出力される。

この構成によれば、オフセットによる出力電圧を記憶して、別途センサ出力から引き算する回路を設ける必要がないため、回路が簡略化できると共に、配置面積を小さく抑えることができ、磁気アレイセンサ回路１１を含むセンサ全体の製造コストを抑えることが可能となる。

なお、図１等に示す上記各構成の磁気アレイセンサ回路１１において、磁気センサ素子５ｉを線形動作領域で動作させる手段（図示せず）を設けることが好ましい。これにより、磁気センサ素子５ｉのオフセットばらつきの少ない、より精度の良い検出が行える。

図６〜図１０は、この発明にかかる磁気アレイセンサ回路１１を用いた回転検出装置の実施形態を示す。この回転検出装置の原理構成を図１に示す。回転側部材１および非回転側部材２は、相対的に回転する回転側および非回転側の部材のことである。この回転検出装置３は、回転側部材１に配置された磁気発生手段である磁石４と、非回転側部材２に配置された磁気センサアレイ５と、この磁気センサアレイ５の出力から磁石４の回転角度を算出する角度算出手段６とを備える。磁気センサアレイ５は、磁石４に対して僅かな隙間を隔てて配置される。

磁石４は、発生する磁気が回転側部材１の回転中心Ｏの回りの円周方向異方性を有するものであり、永久磁石の単体、あるいは永久磁石と磁性材の複合体からなる。ここでは、磁石４は、１つの永久磁石７を２つの磁性体ヨーク８，８で挟んで一体化したものとされて、概形が二叉のフォーク状とされ、一方の磁性体ヨーク８の一端がＮ磁極、他方の磁性体ヨーク８の一端がＳ磁極となる。この磁石４は、回転側部材１の回転中心Ｏが磁石４の中心と一致するように回転側部材１に取付けられ、回転側部材１の回転によって上記回転中心Ｏの回りをＮ磁極およびＳ磁極が旋回移動する。

磁気センサアレイ５は磁石４の磁気を検出するセンサであって、回転側部材１の回転中心Ｏの軸方向に向けて磁石４と対向するように、非回転側部材２に配置される。ここでは、磁気センサアレイ５は、図７のように１つの半導体チップ９の面上に、仮想の矩形の４辺における各辺に沿って配置される。矩形の中心Ｏ’は、回転側部材１の回転中心Ｏに一致する。このように磁気センサアレイ５が形成された半導体チップ９は、その素子形成面が前記磁石４と対向するように非回転側部材２に取付けられる。半導体チップ９はシリコンチップである。

図６，図７における角度算出手段６は集積回路からなり、半導体チップ上に、磁気センサアレイ５とともに集積されている。角度算出手段６は、磁気センサアレイ５の矩形配置の内部に配置される。これにより、磁気センサアレイ５および角度算出手段６をコンパクトに配置することができる。

図８は、角度算出手段６からアブソリュート出力を得るものとした場合の、上記半導体チップ９上での回路の概念構成例を示す。各センサ列５Ａ〜５Ｄは、磁気センサ素子５1 〜５n と読み出し部１１を備えたこの発明の磁気アレイセンサ回路によって構成される。また、各センサ列５Ａ〜５Ｄと角度算出手段６との間には、磁気アレイセンサ回路１１から出力されるアナログ信号をデジタル化するＡ／Ｄ変換部１２がそれぞれ配置される。角度算出手段６は、前記各Ａ／Ｄ変換部１２のデジタル出力からノイズを除去する空間フィルタ部１３と、この空間フィルタ部１３の出力から磁界分布のゼロクロスを検出するゼロ検出部１４と、このゼロ検出部１４の出力から磁石４の回転角度を算出する角度算出部１５とを有する。前記空間フィルタ部１３は、磁気センサアレイ５の出力に対してデジタルフィルタを掛けることでセンサばらつきによるノイズを低減する機能を有するものであり、例えばくし形フィルタが用いられる。

図９および図１０は、角度算出部１５による角度算出処理の説明図である。図９（Ａ）〜（Ｄ）は、回転側部材１が回転している時の磁気センサアレイ５の各センサ列５Ａ〜５Ｄによる出力波形図を示し、それらの横軸は各センサ列５Ａ〜５Ｄの磁気センサ素子５1 〜５n を、縦軸は検出磁界の強度をそれぞれ示す。
いま、図１０に示す位置Ｘ１とＸ２に磁気センサアレイ５の検出磁界のＮ磁極とＳ磁極の境界であるゼロクロス位置があるとする。この状態で、磁気センサアレイ５の各センサ列５Ａ〜５Ｄの出力が、図９（Ａ）〜（Ｄ）に示す信号波形となる。したがって、ゼロクロス位置Ｘ１，Ｘ２は、センサ列５Ａ，５Ｃの出力から直線近似することで算出することができる。
角度計算は、次式（１）で行うことができる。
θ＝ｔａｎ-1（２Ｌ／ｂ） ……（１）
ここで、θは、磁石４の回転角度θを絶対角度（アブソリュート値）で示した値である。２Ｌは、矩形に並べられる各磁気センサアレイ５の１辺の長さである。ｂは、ゼロクロス位置Ｘ１，Ｘ２間の横方向長さである。
ゼロクロス位置Ｘ１，Ｘ２がセンサ列５Ｂ，５Ｄにある場合には、それらの出力から得られるゼロクロス位置データにより、上記と同様にして回転角度θが算出される。

このように、この回転検出装置３によると、上記発明の磁気アレイセンサ回路１１を用いているので、磁気アレイセンサ回路１１でのオフセットや環境変化の影響を除去することが可能になる。その結果、回転検出装置３の角度検出精度が向上し、ロータリエンコーダとしての分解能・精度を向上させることができる。

図１１は、この実施形態の回転検出装置３を転がり軸受に組み込んだ例を示す。この転がり軸受２０は、内輪２１と外輪２２の転走面間に、保持器２３に保持された転動体２４を介在させたものである。転動体２４はボールからなり、この転がり軸受２０は深溝玉軸受とされている。また、軸受空間の一端を覆うシール２５が、外輪２２に取付けられている。回転軸１０が嵌合する内輪２１は、転動体２４を介して外輪２２に支持されている。外輪２２は、軸受使用機器のハウジング（図示せず）に設置されている。

内輪２１には、磁石取付部材２６が取付けられ、この磁石取付部材２６に磁石４が取付けられている。磁石取付部材２６は、内輪２１の一端の内径孔を覆うように設けられ、外周縁に設けられた円筒部２６ａを、内輪２１の肩部外周面に嵌合させることにより、内輪２１に取付けられている。また、円筒部２６ａの近傍の側板部が内輪２１の幅面に係合して軸方向の位置決めがなされている。
外輪２２にはセンサ取付部材２７が取付けられ、このセンサ取付部材２７に、図６の磁気センサアレイ５および角度算出手段６の集積された半導体チップ９が取付けられている。また、このセンサ取付部材２７に、角度算出手段６の出力を取り出すための出力ケーブル２９も取付けられている。センサ取付部材２７は、外周部の先端円筒部２７ａを外輪２２の内径面に嵌合させ、この先端円筒部２７ａの近傍に形成した鍔部２７ｂを外輪２２の幅面に係合させて軸方向の位置決めがなされている。

このように、転がり軸受２０に回転検出装置３を一体化した回転装置付き軸受とすることで、軸受使用機器の部品点数、組立工数の削減、およびコンパクト化が図れる。その場合に、回転検出装置３は上記のように小型で高精度な回転角度出力が可能であるため、小径軸受等の小型の軸受においても、満足できる回転角度出力を得ることができる。

この発明の一実施形態にかかる磁気アレイセンサ回路の回路構成を示すブロック図である。その回路動作例を示すタイミングチャートである。電流・電圧変換回路を積分回路とした例の回路図である。（Ａ），（Ｂ），（Ｃ）はそれぞれ同磁気アレイセンサ回路における磁気センサ素子である磁気トランジスタの平面図、断面図、および斜視図である。（Ａ）は磁気トランジスタの平面図、（Ｂ）は同磁気トランジスタの回路図である。同磁気アレイセンサ回路を備えた回転検出装置の概念構成を示す斜視図である。同回転検出装置における半導体チップを示す斜視図である。同回転検出装置における半導体チップ上の回路構成例を示すブロック図である。磁気センサアレイの出力を示す波形図である。角度算出手段による角度算出処理の説明図である。同回転検出装置を備えた転がり軸受の一例を示す断面図である。

符号の説明

３…回転検出装置
４…磁石
５…磁気センサアレイ
５ｉ，５1 〜５n …磁気センサ素子
１１…磁気アレイセンサ回路
１６…差電流検出回路（センサ信号読出回路）
１７…電流・電圧変換回路
１９…センサ選択手段
３０…オフセット出力記憶手段
３１…オフセット引き算手段
Ｃ…キャパシタ
Ｄ１，Ｄ２…出力端子
Ｓ０１…短絡スイッチ
Ｓ０２…記憶用のスイッチ
Ｓ０３…減算用のスイッチ
φＳ１，φＳ２，φＲ１，φＲ２…スイッチ

Claims

磁気センサ素子をアレイ状に並べた磁気センサアレイの出力を処理する磁気アレイセンサ回路であって、
上記各磁気センサ素子を順次読み出し可能状態に選択するセンサ選択回路と、選択された磁気センサ素子の検出信号を読み出すセンサ信号読出回路と、このセンサ信号読出回路の入力側に設けられて磁気センサ素子の２つの出力端子を短絡させた状態を作る短絡スイッチと、この短絡スイッチによる短絡状態にあるときの前記センサ信号読出回路の出力信号を基準オフセットとして記憶するオフセット出力記憶手段と、前記短絡スイッチの短絡を解除した状態における前記センサ信号読出回路の出力信号から前記オフセット出力記憶手段に記憶した基準オフセットを引き算するオフセット引き算手段とを備えることを特徴とする磁気アレイセンサ回路。
請求項１において、前記センサ信号読出回路の各磁気センサ素子の読み出し動作毎に、前記短絡スイッチによる短絡、前記オフセット出力記憶手段による基準オフセットの記憶、前記短絡スイッチの短絡の解除、この短絡解除状態でのオフセット引き算手段による引き算を含む一連の動作を実行させるオフセット処理制御手段を設けた磁気アレイセンサ回路。
請求項２において、前記センサ信号読出回路で検出された電流信号を、スイッチとキャパシタを用いた積分回路によって電圧信号に変換する電流・電圧変換回路を設け、前記オフセット処理制御手段は、前記積分回路のキャパシタへの電流蓄積経路を前記スイッチによって切り替えるものであって、前記各磁気センサ素子の読み出し動作毎に、一定時間の蓄積動作を、基準オフセットの蓄積と、センサ信号の蓄積との合計２回行い、それぞれの蓄積動作で得られる電荷を相殺するように前記スイッチの切り替えを行うものとした磁気アレイセンサ回路。
磁気センサ素子をアレイ状に並べた磁気センサアレイと、この磁気センサアレイに対向して回転する磁石と、前記磁気センサアレイの出力からこの磁気センサアレイに対する前記磁石の回転角度を算出する磁気アレイセンサ回路とを備え、この磁気アレイセンサ回路として、請求項１ないし請求項３のいずれか１項に記載の磁気アレイセンサ回路を用いた回転検出装置。