JP4564393B2 - Finishing method of semiconductor solid piece - Google Patents
Finishing method of semiconductor solid piece Download PDFInfo
- Publication number
- JP4564393B2 JP4564393B2 JP2005113201A JP2005113201A JP4564393B2 JP 4564393 B2 JP4564393 B2 JP 4564393B2 JP 2005113201 A JP2005113201 A JP 2005113201A JP 2005113201 A JP2005113201 A JP 2005113201A JP 4564393 B2 JP4564393 B2 JP 4564393B2
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- semiconductor solid
- solid piece
- semiconductor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、半導体固片の仕上げ加工方法、詳しくは、ダイシングラインに沿って分割された保護シート上の半導体固片群を対象とした半導体固片の仕上げ加工方法に関する。 The present invention relates to a semiconductor solid piece finishing method, and more particularly to a semiconductor solid piece finishing method for a semiconductor solid piece group on a protective sheet divided along a dicing line.
近年、コンピュータや携帯電話などに搭載されるパッケージの小型化、高密度化に伴って、パッケージ内のデバイスにも小型化、薄型化が求められ、厚みが100μm以下の半導体ウエハが用いられるようになっており、機械加工によって回路形成面の反対面を除去して薄化する技術が知られている(例えば、特許文献1参照。)。特許文献1はウェハの回路形成面の反対側の面すなわち裏面を研磨することにより、ウェハの厚みを減少するバックグラインディング加工と、高速回転する刃物によるダイシング加工とによって、所定の厚みの半導体固片を得る技術を開示している。
In recent years, with the miniaturization and high density of packages mounted on computers and mobile phones, devices in the package are also required to be miniaturized and thinned, so that semiconductor wafers having a thickness of 100 μm or less are used. A technique is known in which the opposite surface of the circuit formation surface is removed by machining to make it thin (for example, see Patent Document 1).
また、特許文献1は、機械加工によるダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないことに対し、バックグラインディング工程とダイシング工程との双方をエッチングにより行う場合、薄化に時間が掛かるので、まず、機械加工によって回路形成面の反対面を除去してある程度薄化した状態の半導体ウエハの機械加工面をプラズマ処理することにより、機械加工で生じたマイクロクラック層を除去するいわゆるストレスリリーフを行う技術を開示している。
In addition, in
また、プラズマダイシングを行うのに、そのためのマスクの形成、プラズマダイシング、マスクの除去、マイクロクラックの除去のそれぞれを1つのプラズマ処理装置で行い、設備コストの低減、生産効率の向上、ウエハ移載によるダメージの回避を図る技術も知られている(例えば、特許文献2、3参照。)。
In addition, for plasma dicing, mask formation, plasma dicing, mask removal, and microcrack removal are each performed with a single plasma processing apparatus, reducing equipment costs, improving production efficiency, and transferring wafers. There is also known a technique for avoiding the damage caused by (see, for example,
さらに、バックグラインディングプロセスにストレスリリーフ、例えばドライポリッシング、メカニカルポリッシング、ウエットエッチング、ドライエッチングなどの工程を追加することにより、グラインディングによる研削ダメージが除去され、さらなる抗折強度の向上が可能となり、裏面の鏡面化、反り量の低減、抗折強度の向上、を図れることがネット上で公表され(例えば、非特許文献1参照。)、併せて、ドライポリッシング除去量と抗折強度(球抗折)との関係を示し、2μm除去を推奨している旨開示している。
ところで、ダイシングをプラズマ処理に依存するのはやはり処理時間が長く生産性を高めにくいので、非特許文献1が開示するようにダイシングを機械加工にて行って十分な抗折強度を得ることが望まれる。しかし、カード筐体内に半導体チップなどを実装した回路基板を収容した電子カード類には、パーソナルコンピュータの機能拡張用などに用いられるやや大型のPCカードのほか、それより小型かつ薄型で、携帯電話、メモリ型の携帯音楽プレーヤー、ハイビジョンビデオカメラ、3Dゲーム器などのメモリに用いられるSDカード(例えば、特許文献7、8)などが知られ、さらに小型化かつ薄型化したminiSDカードなども提供されていて、そのサイズは例えば21.5mm×20mm×1.4mmとなっている(特開2003−76440号公報、特開2004−21964号公報)。このような背景のなか半導体チップは50μm程度とますます薄化して破損しやすく、非特許文献1に記載されているような仕上げ加工をしたものではなお強度不足になっている。
By the way, the reason why dicing depends on plasma processing is that the processing time is long and it is difficult to improve productivity. Therefore, as disclosed in
そこで、本発明者は、非特許文献1が開示しているドライポリッシング除去量と抗折強度との関係につき、2μmと除去量が増大することによって抗折強度のMAX値は上昇しているが、MIN値はほとんど上昇していないことに着目した。これは、従来からのストレスリリーフ操作では限界があり、まだ除去できていない原因のあることを示している。非特許文献1が開示する除去量と抗折強度との関係では、除去量が2μmを超えると抗折強度のMAX値は若干低下しているのに関係なく、ダイシングおよびバックグラインディングした所定厚の半導体固片群につき裏面側からのプラズマエッチングによる除去量を6μm程度まで増加しながら抗折強度のMIN値の変化を見たところ、抗折強度のMIN値は上昇した。
Therefore, the present inventor has found that the MAX value of the bending strength increases as the removal amount increases to 2 μm with respect to the relationship between the dry polishing removal amount and the bending strength disclosed in
この点につき、種々に実験を繰り返しながら検討を重ねた結果、半導体固片群の裏面側から行ったプラズマ処理が個々の半導体固片の側面、つまり機械的なダイシングを行った面にも十分行き届き、バックグラインディングした裏面よりも深く生じていたと思われるダメージ、つまり、マイクロクラックや加工歪みが除去されたものであることを知見し、非特許文献1が開示する除去量2μmを上回っての抗折強度の低下はウエハの過剰な薄化やその他が原因しているものと思われる。
As a result of repeated examinations in various respects, the plasma treatment performed from the back side of the semiconductor solid piece group reaches the side of each semiconductor solid piece, that is, the surface where mechanical dicing was performed. , Knowing that the damage that seems to have occurred deeper than the back-grinded back surface, that is, microcracks and processing distortions, has been removed, and the resistance exceeds the removal amount of 2 μm disclosed in
本発明の目的は、上記のような新たな知見に基づき、機械加工によるダイシングをした半導体固片の強度を高められる仕上げ加工方法を提供することにある。 An object of the present invention is to provide a finishing method that can increase the strength of a semiconductor solid piece that has been diced by machining based on the above-described new knowledge.
上記のような目的を達成するために、本発明の半導体固片の仕上げ加工方法は、ダイシングラインに沿って分割された保護シート上の半導体固片群を対象とし、それらのダイシング加工した側面を少なくとも含む機械加工面につき、ダメージ域をエッチング処理して除去し、機械加工面は、半導体固片のダイシング加工した側面とグラインディング加工した裏面とであり、ダイシング加工による機械加工面のエッチング処理による除去量は、裏面からのグラインディング加工による機械加工面のエッチング処理による除去量よりも大きいことを主たる特徴としている。 In order to achieve the above object, the semiconductor solid piece finishing method of the present invention is directed to a semiconductor solid piece group on a protective sheet divided along a dicing line, and the dicing side surfaces thereof are processed. At least the machined surface including the damaged area is removed by etching. The machined surface is a dicing side surface of the semiconductor solid piece and a back surface subjected to the grinding process, and the machined surface is etched by the dicing process. The main feature is that the removal amount is larger than the removal amount obtained by etching the machined surface by grinding from the back surface .
このような構成では、保護シート上の半導体固片群の機械加工面につきエッチング処理するのに、ダイシングを生産性の高い機械加工として側面にマイクロクラックや加工歪みなどのダメージ域が深く生じていても、この少なくとも側面を含む機械加工面につきそのダメージ域を除去するようにエッチング処理するので、バックグラインディングに対するストレスリリーフだけ配慮した従来の場合のように、ダイシングの機械加工により側面に生じる深く大きなダメージ域が残ることはない。 In such a configuration, the etching process is performed on the machined surface of the semiconductor solid piece group on the protective sheet, and as a result of dicing machining with high productivity, damage areas such as microcracks and processing distortion are deeply formed on the side surface. However, since the etching process is performed so as to remove the damaged area of the machined surface including at least the side surface, as in the conventional case in which only stress relief for back grinding is taken into consideration, the large and deep generated on the side surface due to dicing machining. No damage area remains.
また、機械加工面が、半導体固片のダイシング加工した側面とグラインディング加工した裏面とであるので、エッチング処理はその双方同時に行うが、側面のダメージ域除去のために、裏面での除去量がそこでの必要量を上まわってもよく、過剰な薄化を招かないようにすればよい。 Also, the machined surface is, because it is a dicing processed side and grinding processed back surface of the semiconductor solid piece, the etching process is carried out that both simultaneously, for damage zone removal aspect, the removal of the back The required amount may be exceeded, and it is only necessary to prevent excessive thinning.
さらに、エッチング処理は、半導体固片の間隔を通常より大きく設定するので、半導体固片群の裏面側からプラズマをランダム照射して行っても、ダイシング加工により溝状をなした機械加工面である側面へのエッチングが届きやすくそこでのエッチング処理を促進することができ、全体でのエッチングレートが低減する。 Furthermore, since the etching process sets the interval between the semiconductor solid pieces to be larger than usual, even if it is performed by randomly irradiating plasma from the back side of the semiconductor solid piece group, it is a machined surface formed into a groove shape by dicing. Etching to the side surface is easy to reach, and the etching process there can be promoted, and the overall etching rate is reduced.
しかし、ダイシング加工による機械加工面のプラズマ処理による除去量は、裏面からのグラインディング加工による機械加工面のプラズマ処理による除去量よりも大きくしてさらにエッチングレートを低減することができる。 However, the removal amount by plasma treatment of the machined surface by dicing can be made larger than the removal amount by plasma treatment of the machined surface by grinding from the back surface to further reduce the etching rate.
それには、エッチング処理は、半導体固片群の裏面側から、半導体固片の裏面よりも半導体固片間へのプラズマ照射率を高くして行えばよく、エッチング処理をグラインディング加工による機械加工面よりもダイシング加工による機械加工面への集中度を高めることで、グラインディング加工による機械加工面での除去量を過剰とせずに、ダイシング加工による機械加工面での除去量を十分とするプラズマ処理が同時進行にて達成される。 For this purpose, the etching process may be performed by increasing the plasma irradiation rate between the semiconductor solid pieces from the back side of the semiconductor solid group to the semiconductor solid pieces rather than the back side of the semiconductor solid pieces. Plasma treatment that increases the amount of removal on the machined surface by dicing without increasing the amount of removal on the machined surface by grinding by increasing the concentration on the machined surface by dicing Are achieved simultaneously.
ダイシング加工による機械加工面のプラズマ処理による除去量は、4μm以上であり、グラインディング加工による機械加工面のプラズマ処理による除去量は、1〜2.5μmであるのが好適である。 The removal amount by plasma treatment of the machined surface by dicing is preferably 4 μm or more, and the removal amount by plasma treatment of the machined surface by grinding is preferably 1 to 2.5 μm.
ダイシングに生産性の高い機械加工を採用して、しかも、それによるダメージ域がなく従来よりも強度の高い半導体固片が得られる。 By adopting highly productive machining for dicing, there is no damage area due to this, and a solid semiconductor piece with higher strength than before can be obtained.
本発明の実施の形態に係る半導体固片の仕上げ加工方法につき、以下に図を参照しながら説明し、本発明の理解に供する。しかし、以下の説明は本発明の具体例であって特許請求の範囲を限定するものではない。 A method for finishing a semiconductor solid piece according to an embodiment of the present invention will be described below with reference to the drawings for understanding of the present invention. However, the following description is a specific example of the present invention and does not limit the scope of the claims.
本実施の形態は、ダイシングラインに沿って分割された図4(a)に示すようなバックグラインディング保護シート89上の半導体固片90群を対象とし、それらのダイシング加工した側面を少なくとも含む機械加工面90a、90bなどにつき、図4(b)に示すようなダメージ域h1、h2を図4(a)に示すようなエッチング装置86にてエッチング処理して除去する。このような半導体固片90は、図1に示すような半導体ウエハ4に、図2に示すようなダイシング加工と図3に示すようなグラインディング加工とを施して分割することで形成される。
The present embodiment is directed to a group of semiconductor
半導体ウエハ4の表面3には図1に示すように、ほぼマトリックス状に配置された半導体回路18が形成されており、この半導体回路18を区画するようにほぼ格子状のダイシングライン17が設定されている。ダイシング加工に際して半導体ウエハ4には図2に示すようなダイシング保護シート23を裏面2に貼り付け、このダイシング保護シート23側で半導体ウエハ4をチャックテーブル9の吸着保持面27にて吸着保持する。この状態でダイシングライン17の検出に基づきダイシングライン17と円盤型ブレード10とを順次位置合わせしながら、高速回転する円盤型ブレード10により半導体ウエハ4を表面3側から溝1を形成することを横方向と縦方向とで繰り返し、縦横のダイシングを終える。このとき、溝1が裏面2まで到達しないように、且つ分割後の半導体固片90の厚みよりも深くなるように切り込み深さを制御する。これが、いわゆるハーフカットダイシングである。
As shown in FIG. 1,
次いで、ダイシング保護シート23を裏面2から剥がして図3に示すように表面3にバックグラインディング保護シート89を貼り付け、このバックグラインディング保護シート89の側で半導体ウエハ4をバックグラインドチャック96に保持し、グラインダー97により裏面2を研削し溝1を表出させ、かつ所定の厚みを持った個々の半導体固片90に分割する。これが、いわゆるバックグラインディングであり、以上によって、本実施の形態の仕上げ加工対象となる半導体固片90群が側面および裏面に機械加工面90a、90bを有してバックグラインド保護シート89上に形成される。
Next, the
このような半導体固片90群を仕上げ加工するエッチング装置86でのエッチング処理は、プラズマエッチングである場合を例に説明すると、図4(a)に示すチャンバー82内に設けられた下部電極84上に半導体固片90群をバックグラインディング保護シート89ごと移載して処理を開始する。具体的には、先ず、チャンバー82を閉じて所定の圧力まで真空引きし、所定の圧力まで達した処で硫化フッ素のガスなどのフッ素系ガスを所定量だけ流し込む。次いで、上部電極85および下部電極84間に電圧を印加することによりプラズマ76を発生させて、各半導体固片90のプラズマ雰囲気に曝される機械加工面90a、90bをプラズマ照射にてエッチング処理し、前記ダメージ域h1、h2を除去する。もっとも、エッチング処理はプラズマ処理に限らず化学的なエッチング、ウエットエッチングなど他のエッチング技術によって行うこともできる。
An example of the case where the etching process in the
このように、バックグラインディング保護シート89上の半導体固片90群の機械加工面90a、90bにつきプラズマ処理するのに、ダイシングを生産性の高い機械加工としたことにより、機械加工面90aである側面にマイクロクラックや加工歪みなどのダメージ域h1が深く生じていても、この少なくとも側面を含む機械加工面90a、90bにつき、上記したようにそのダメージ域h1、h2を除去するようにプラズマエッチング処理することで、バックグラインディングに対するストレスリリーフだけ配慮した従来の場合のように、ダイシングの機械加工による深く大きなダメージ域h1が側面に残らない。従って、ダイシングに生産性の高い機械加工を採用して、しかも、それによるダメージ域h1がなく従来よりも強度の高い半導体固片90が得られる。
Thus, the plasma processing is performed on the
以上のように、機械加工面90a、90bが、半導体固片90のダイシング加工した側面とグラインディング加工した裏面とであり、そららの機械加工の種類の違いから、それらによる前記ダメージ域h1、h2に差があり、具体的にはh1>h2となるところを、プラズマ処理はその双方同時に行うのに、側面のダメージ域h1除去のために、裏面でのダメージ域h2の除去量がそこでの必要量を上まわってもよく、過剰な薄化を招かないようにすればよい。しかし、全体のエッチングレートは高くなる。
As described above, the
そこで、プラズマ処理を、半導体固片90群の裏面2側からプラズマ76をランダム照射して行うと、ダイシング加工により溝1をなした機械加工面90aである側面へもプラズマが届きやすくなり、そこでのプラズマ処理を促進することができる。それには、図4に仮想線で示すようにランダムに噴射口が向くノズル101からガス噴射を行ってプラズマを発生させるなどすればよいし、適当なプラズマ攪乱手段を設けてもよい。また、それに代えて、あるいはそれと共に、仕上げ加工する各半導体固片90の間隔、つまりダイシング幅、溝1の幅を通常より大きくしても機械加工面90aのプラズマ処理を促進させることができる。また、ダイシング幅を変えなくても、バックグラインディング保護シート89をエキスパンドしてもよい。これらによって全体でのエッチングレートを低減することができる。さらに、半導体ウエハ4のダイシングによる各分割単位部につき、図5に仮想線で示すように1つ置きに間引きして半導体固片90の間隔を特に大きくすることができ、機械加工面90aのプラズマ処理を促進しやすくエッチングレートを低減するのに好適である。この場合、半導体固片90はプラズマ処理でも機械加工面90aの処理促進の結果図5に破線で示すように台形となる傾向を示すが、半導体回路18を侵さない限り問題はなくいわゆるハーフ幅を有効利用することができる。もっとも、前記間引きする分割単位部には半導体回路18は形成しない。
Therefore, if the plasma treatment is performed by randomly irradiating the
しかし、h1>h2の関係に対応して、ダイシング加工による機械加工面90aのプラズマ処理による除去量は、裏面2からのグラインディング加工による機械加工面90bのプラズマ処理による除去量よりも大きくすることにより、エッチングレートをさらに低減できる。それには、プラズマ処理を、半導体固片90群の裏面2側から、半導体固片90の裏面2よりも半導体固片90間への照射率を高くして行えばよく、図5に示すようなダイシングの溝1にほぼ沿ったメッシュ状のシャワー管102などによりノズルや噴出口を各半導体固片90間の溝1に沿ってガスを優先的に流出させながらプラズマを発生させるか、図6に示すように下部電極84をダイシングの溝1にほぼ対応したメッシュ状にしたり、図7に示すように上部電極85および下部電極84の双方をダイシングの溝1にほぼ対応したメッシュ状にして各半導体固片90間へ優先的にプラズマ照射してプラズマ処理を行い、グラインディング加工による機械加工面90bよりもダイシング加工による機械加工面90aへのプラズマの集中度を必要割合だけ高めることで、グラインディング加工による機械加工面90bでの除去量を過剰とせずに、ダイシング加工による機械加工面90aでの除去量を十分とするプラズマ処理が同時進行にて達成することができる。
However, in accordance with the relationship of h1> h2, the removal amount by plasma processing of the
本発明者の実験によれば、625μmの厚さの半導体ウエハにつき、70μm深さのダイシングを行い、50μmの厚みの半導体固片90として、裏面2側からの機械加工面90a、90bへの一様なプラズマ照射によりエッチング処理したところ、図8に示すように半導体固片90の側面である機械加工面90aの除去量が3.5μmを超えると半導体固片90の強度のMIN値が高まり、4μm以上として好適である。しかし、バックグラインディング加工のダメージ域h2の除去については1〜2.5μm程度として十分である。当然のことながら、バックグラインディングがエッチングによって行われる場合は、半導体固片90の裏面2に対するこのような配慮は不要で、裏面2に対するエッチングを省略することができるし、逆に半導体固片90の側面だけをエッチング処理するのに、半導体固片90の裏面にまで及んで必要厚みを下回るようなことのない配慮が必要となる。また、バックグラインディングをある程度行って後、エッチング処理して分割を終えるような場合はダメージ域h2が残らないことと、所定厚みを下回らないこととの配慮が必要である。
According to the inventor's experiment, a semiconductor wafer having a thickness of 625 μm is diced to a depth of 70 μm to form a semiconductor
1 溝
2 裏面
3 表面
4 半導体ウエハ
7 グラインダ
10 円盤型ブレード
14 下部電極
15 上部電極
17 ダイシングライン
90 半導体固片
90a、90b 機械加工面
76 プラズマ
86 エッチング装置
89 バックグラインディング保護シート
101 ノズル
102 シャワー管
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005113201A JP4564393B2 (en) | 2005-04-11 | 2005-04-11 | Finishing method of semiconductor solid piece |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005113201A JP4564393B2 (en) | 2005-04-11 | 2005-04-11 | Finishing method of semiconductor solid piece |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294840A JP2006294840A (en) | 2006-10-26 |
JP4564393B2 true JP4564393B2 (en) | 2010-10-20 |
Family
ID=37415090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005113201A Expired - Fee Related JP4564393B2 (en) | 2005-04-11 | 2005-04-11 | Finishing method of semiconductor solid piece |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4564393B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4992220B2 (en) * | 2005-10-12 | 2012-08-08 | 日亜化学工業株式会社 | Manufacturing method of semiconductor device |
JP2010182753A (en) * | 2009-02-03 | 2010-08-19 | Disco Abrasive Syst Ltd | Method for dividing wafer |
JP2013222849A (en) * | 2012-04-17 | 2013-10-28 | Disco Abrasive Syst Ltd | Processing distortion removal method of wafer |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270156A (en) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH04297056A (en) * | 1991-03-08 | 1992-10-21 | Sony Corp | Manufacture of semiconductor device |
JP2000228389A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Manufacture for semiconductor device |
JP2002016021A (en) * | 2000-06-28 | 2002-01-18 | Toshiba Corp | Production method of semiconductor chip and the semiconductor chip |
JP2002319554A (en) * | 2001-02-14 | 2002-10-31 | Tokyo Seimitsu Co Ltd | Method and device for dividing wafer |
JP2003045835A (en) * | 2001-07-31 | 2003-02-14 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2003173987A (en) * | 2001-12-04 | 2003-06-20 | Disco Abrasive Syst Ltd | Method for manufacturing semiconductor chip |
JP2003347260A (en) * | 2002-05-22 | 2003-12-05 | Tokyo Electron Ltd | Treatment equipment and substrate treatment method |
JP2004140179A (en) * | 2002-10-17 | 2004-05-13 | Toshiba Corp | Semiconductor device and its manufacturing method |
JP2005322738A (en) * | 2004-05-07 | 2005-11-17 | Toshiba Corp | Manufacturing method of semiconductor device |
-
2005
- 2005-04-11 JP JP2005113201A patent/JP4564393B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270156A (en) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH04297056A (en) * | 1991-03-08 | 1992-10-21 | Sony Corp | Manufacture of semiconductor device |
JP2000228389A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Manufacture for semiconductor device |
JP2002016021A (en) * | 2000-06-28 | 2002-01-18 | Toshiba Corp | Production method of semiconductor chip and the semiconductor chip |
JP2002319554A (en) * | 2001-02-14 | 2002-10-31 | Tokyo Seimitsu Co Ltd | Method and device for dividing wafer |
JP2003045835A (en) * | 2001-07-31 | 2003-02-14 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2003173987A (en) * | 2001-12-04 | 2003-06-20 | Disco Abrasive Syst Ltd | Method for manufacturing semiconductor chip |
JP2003347260A (en) * | 2002-05-22 | 2003-12-05 | Tokyo Electron Ltd | Treatment equipment and substrate treatment method |
JP2004140179A (en) * | 2002-10-17 | 2004-05-13 | Toshiba Corp | Semiconductor device and its manufacturing method |
JP2005322738A (en) * | 2004-05-07 | 2005-11-17 | Toshiba Corp | Manufacturing method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2006294840A (en) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3910843B2 (en) | Semiconductor element separation method and semiconductor element separation apparatus | |
JP5591181B2 (en) | Manufacturing method of semiconductor chip | |
JP6302644B2 (en) | Wafer processing method | |
JP2006253402A (en) | Manufacturing method of semiconductor device | |
JP2001135595A (en) | Method of manufacturing semiconductor chip | |
JP2006120834A (en) | Wafer dividing method | |
TW201917783A (en) | Wafer processing method | |
JP2006344816A (en) | Method of manufacturing semiconductor chip | |
JP2009176793A (en) | Method of dividing wafer | |
JP5509057B2 (en) | Manufacturing method of semiconductor chip | |
JP2006114825A (en) | Dividing method of wafer | |
JP4564393B2 (en) | Finishing method of semiconductor solid piece | |
JP2010182753A (en) | Method for dividing wafer | |
JP2005123263A (en) | Working method of semiconductor wafer | |
JP2003197569A (en) | Method of manufacturing semiconductor chip | |
JP5936312B2 (en) | Processing method of semiconductor wafer | |
JP2009105298A (en) | Manufacturing method of semiconductor device | |
KR101060744B1 (en) | Wafer processing method and wafer processing apparatus | |
JP2019186363A (en) | Wafer processing method | |
JP2006294855A (en) | Method and device for back grinding semiconductor wafer | |
CN109979879B (en) | Semiconductor chip manufacturing method | |
CN108381042A (en) | Chip processing system and wafer processing method | |
Barnett et al. | Considerations and benefits of plasma etch based wafer dicing | |
JP2014165324A (en) | Method of working package substrate | |
JPH0467650A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080219 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090521 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4564393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |