JP2013222849A - Processing distortion removal method of wafer - Google Patents
Processing distortion removal method of wafer Download PDFInfo
- Publication number
- JP2013222849A JP2013222849A JP2012093935A JP2012093935A JP2013222849A JP 2013222849 A JP2013222849 A JP 2013222849A JP 2012093935 A JP2012093935 A JP 2012093935A JP 2012093935 A JP2012093935 A JP 2012093935A JP 2013222849 A JP2013222849 A JP 2013222849A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- gas
- mixed gas
- processing strain
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000009835 boiling Methods 0.000 claims abstract description 7
- 238000000227 grinding Methods 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 25
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 66
- 239000007789 gas Substances 0.000 description 63
- 230000001681 protective effect Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910014265 BrCl Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- CODNYICXDISAEA-UHFFFAOYSA-N bromine monochloride Chemical compound BrCl CODNYICXDISAEA-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910000039 hydrogen halide Inorganic materials 0.000 description 1
- 239000012433 hydrogen halide Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、半導体ウエーハ等のウエーハに残存する加工歪を除去するウエーハの加工歪除去方法に関する。 The present invention relates to a wafer processing strain removing method for removing processing strain remaining on a wafer such as a semiconductor wafer.
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に形成されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々の半導体デバイスを製造している。なお、半導体ウエーハは個々のデバイスに分割される前にその裏面を研削装置によって研削して所定の厚さに形成されている。しかるに、上述したようにウエーハの裏面を研削すると、ウエーハの裏面に研削歪が生成され、分割されたデバイスの抗折強度が低下するという問題がある。 In the semiconductor device manufacturing process, a plurality of regions are partitioned by dividing lines called streets formed in a lattice shape on the surface of a substantially wafer-shaped semiconductor wafer, and devices such as ICs, LSIs, etc. are partitioned in these partitioned regions. Form. Then, the semiconductor wafer is cut along the streets to divide the region in which the device is formed to manufacture individual semiconductor devices. The semiconductor wafer is formed to have a predetermined thickness by grinding the back surface of the semiconductor wafer with a grinding device before being divided into individual devices. However, when the back surface of the wafer is ground as described above, there is a problem that a grinding strain is generated on the back surface of the wafer and the bending strength of the divided devices is lowered.
また、半導体ウエーハのストリートに沿った切断は、砥石によって構成された切れ刃を外周に備えた切削ブレードを回転させつつ、チャックテーブルに保持された半導体ウエーハのストリートに切削ブレードを位置付けて、切削ブレードと半導体ウエーハを保持したチャックテーブルを相対的に切削送り方向に移動して半導体ウエーハをストリートに沿って切削するため、切断面に切削歪が生成されデバイスの抗折強度が低下するという問題がある。更に、半導体ウエーハのストリートに沿ってレーザー光線を照射して分割溝を形成すると、デブリと称する溶融物が分割溝の両側に付着してデバイスの抗折強度が低下するという問題がある。 The cutting along the street of the semiconductor wafer is performed by positioning the cutting blade on the street of the semiconductor wafer held on the chuck table while rotating the cutting blade having a cutting edge constituted by a grindstone on the outer periphery. Since the semiconductor wafer is cut along the street by relatively moving the chuck table holding the semiconductor wafer in the cutting feed direction, a cutting strain is generated on the cut surface, and the bending strength of the device is lowered. . Furthermore, when a split groove is formed by irradiating a laser beam along a street of a semiconductor wafer, there is a problem that a melt called debris adheres to both sides of the split groove and the bending strength of the device is lowered.
このような問題を解消するために、SF6等のフッ素系ガスをプラズマ化し、シリコンで形成されたウエーハにプラズマエッチングを施すことによって、ウエーハの裏面に生成された研削歪やデバイスの側面に形成された切削歪を除去し、デバイスの抗折強度を向上させる技術が提案されている。（例えば、特許文献１参照）。 In order to solve such problems, by forming a fluorine-based gas such as SF6 into plasma and performing plasma etching on the wafer formed of silicon, it is formed on the grinding distortion generated on the back surface of the wafer and on the side surface of the device. There has been proposed a technique for removing the cutting distortion and improving the bending strength of the device. (For example, refer to Patent Document 1).
而して、プラズマエッチングは、エッチングレートが１０μm／分と遅く、生産性が悪いという問題がある。
また、プラズマエッチングは、被加工物保持部を備えた下部電極ユニットと、該下部電極ユニットの被加工物保持部の保持面と対向して配設され保持面に向けてプラズマ発生用ガスを噴出する複数の噴出口を備えた上部電極ユニットと、上部電極ユニットに設けられた複数の噴出口にプラズマ発生用ガスを供給するプラズマ発生用ガス供給手段と、を具備し、上記上部電極ユニットと下部電極ユニット間に電圧を印加するので、下部電極ユニットに保持される被加工物がＩＣ、ＬＳＩ等のデバイスを備えた半導体ウエーハ等の場合には、デバイスに悪影響を及ぼすことがある。
Thus, plasma etching has a problem that the etching rate is as slow as 10 μm / min and productivity is poor.
Plasma etching is performed by injecting a gas for generating plasma toward the holding surface, which is disposed facing the holding surface of the workpiece holding portion of the lower electrode unit and the workpiece holding portion of the lower electrode unit. An upper electrode unit provided with a plurality of jet nozzles, and plasma generating gas supply means for supplying a plasma generating gas to the plurality of jet nozzles provided in the upper electrode unit. Since a voltage is applied between the electrode units, when the workpiece held by the lower electrode unit is a semiconductor wafer or the like equipped with a device such as an IC or LSI, the device may be adversely affected.
本発明は上記事実に鑑みてなされたもので、その主たる技術課題は、電圧を印加することなく効率よく半導体ウエーハ等のウエーハに残存する加工歪を除去することができるウエーハの加工歪除去方法を提供することにある。 The present invention has been made in view of the above-mentioned facts, and its main technical problem is to provide a processing strain removal method for a wafer that can efficiently remove processing strain remaining on a wafer such as a semiconductor wafer without applying a voltage. It is to provide.
上記主たる技術課題を解決するために、本発明によれば、表面に複数のデバイスが形成されたウエーハに残存する加工歪を除去するウエーハの加工歪除去方法であって、
真空チャンバーと、該真空チャンバー内に配設されウエーハを保持するウエーハ保持手段と、反応性ガスと該反応性ガスより低沸点のガスからなる高圧な混合ガスを収容する高圧混合ガスチャンバーと、該高圧混合ガスチャンバーと該真空チャンバーとを連通して配設され該高圧混合ガスチャンバーに開口するガス供給孔と該真空チャンバーに開口するとともに該ウエーハ保持手段に保持されるウエーハに向けて開口するガス噴出孔を備えたガス噴射ノズルとを具備するエッチング装置を用い、
加工歪を有するウエーハを該ウエーハ保持手段に加工歪を有する面を露出させて保持するウエーハ保持工程と、
該高圧混合ガスチャンバー内の混合ガスを該ガス噴射ノズルから噴射して反応性クラスタを生成し、該反応性クラスタを該ウエーハ保持手段に保持されたウエーハの加工歪を有する面に向けて噴射することにより加工歪を除去するエッチング工程と、を含む、
ことを特徴とするウエーハの加工歪除去方法が提供される。
In order to solve the above main technical problem, according to the present invention, there is provided a wafer processing strain removing method for removing processing strain remaining on a wafer having a plurality of devices formed on a surface thereof.
A vacuum chamber, wafer holding means disposed in the vacuum chamber and holding a wafer, a high-pressure mixed gas chamber containing a high-pressure mixed gas composed of a reactive gas and a gas having a boiling point lower than the reactive gas, A gas supply hole that is disposed in communication with the high pressure mixed gas chamber and the vacuum chamber and opens to the high pressure mixed gas chamber, and a gas that opens to the vacuum chamber and opens toward the wafer held by the wafer holding means. Using an etching apparatus having a gas injection nozzle with a jet hole,
A wafer holding step of holding a wafer having a processing strain while exposing a surface having the processing strain to the wafer holding means;
The mixed gas in the high-pressure mixed gas chamber is injected from the gas injection nozzle to generate a reactive cluster, and the reactive cluster is injected toward the surface having the processing strain of the wafer held by the wafer holding means. An etching process for removing processing strain by,
There is provided a method for removing a processing distortion of a wafer.
上記加工歪が残存するウエーハは、裏面を研削することによって研削歪が生成されたウエーハである。
また、上記加工歪が残存するウエーハは、外周に砥石からなる切れ刃を有する切削ブレードによって切断され個々のデバイスの側面に切削歪が生成されたウエーハである。
The wafer in which the processing strain remains is a wafer in which a grinding strain is generated by grinding the back surface.
The wafer in which the processing strain remains is a wafer in which cutting strain is generated on the side surface of each device by being cut by a cutting blade having a cutting edge made of a grindstone on the outer periphery.
本発明によるウエーハの加工歪除去方法は、真空チャンバーと、該真空チャンバー内に配設されウエーハを保持するウエーハ保持手段と、反応性ガスと該反応性ガスより低沸点のガスからなる高圧な混合ガスを収容する高圧混合ガスチャンバーと、該高圧混合ガスチャンバーと真空チャンバーとを連通して配設され高圧混合ガスチャンバーに開口するガス供給孔と真空チャンバーに開口するとともにウエーハ保持手段に保持されるウエーハに向けて開口するガス噴出孔を備えたガス噴射ノズルとを具備するエッチング装置を用い、加工歪を有するウエーハをウエーハ保持手段に加工歪を有する面を露出させて保持するウエーハ保持工程と、高圧混合ガスチャンバー内の混合ガスをガス噴射ノズルから噴射して反応性クラスタを生成し、該反応性クラスタを該ウエーハ保持手段に保持されたウエーハの加工歪を有する面に向けて噴射することにより加工歪を除去するエッチング工程とを含でおり、エッチングレートが４０μm／分程度と速く、プラズマエッチングと比較して生産性は約４倍向上する。また、本発明によるウエーハの加工歪除去方法におけるエッチング工程は、上記反応性クラスタに加速電圧を加えることなくエッチングすることができるため、ウエーハに形成されたＩＣ、ＬＳＩ等のデバイスに悪影響を及ぼすことがない。 The method for removing the processing strain of a wafer according to the present invention comprises a vacuum chamber, wafer holding means for holding the wafer disposed in the vacuum chamber, high-pressure mixing comprising a reactive gas and a gas having a lower boiling point than the reactive gas. A high-pressure mixed gas chamber for containing gas, a gas supply hole that opens to the high-pressure mixed gas chamber and is connected to the high-pressure mixed gas chamber and the vacuum chamber and opens to the vacuum chamber and is held by the wafer holding means A wafer holding step of using an etching apparatus including a gas injection nozzle provided with a gas ejection hole that opens toward the wafer, and holding a wafer having a processing strain by exposing a surface having the processing strain to a wafer holding unit; A reactive gas is generated by injecting a mixed gas in a high-pressure mixed gas chamber from a gas injection nozzle, and the reaction And an etching step for removing processing strain by spraying the cluster toward the wafer having processing strain of the wafer held by the wafer holding means, and the etching rate is as fast as about 40 μm / min. In comparison, the productivity is improved about 4 times. Further, the etching process in the wafer processing strain removing method according to the present invention can etch the reactive cluster without applying an acceleration voltage, and thus adversely affects devices such as IC and LSI formed on the wafer. There is no.
以下、本発明によるウエーハの加工歪除去方法の好適な実施形態について、添付図面を参照して詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a wafer processing strain removal method according to the present invention will be described below in detail with reference to the accompanying drawings.
先ず、ウエーハの加工歪について説明する。
図１には、ウエーハとしての半導体ウエーハが示されている。図１に示す半導体ウエーハ２は、例えば厚さが７００μmのシリコンウエーハからなっており、表面２ａに複数のストリート２１が格子状に形成されているとともに、該複数のストリート２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。このように構成された半導体ウエーハ２は、デバイス２２が形成されているデバイス領域２４と、該デバイス領域２４を囲繞する外周余剰領域２５を備えている。このように構成された半導体ウエーハ２には、図２に示すように表面２ａに形成されたデバイス２２を保護するために保護テープ３が貼着される。
First, the processing distortion of the wafer will be described.
FIG. 1 shows a semiconductor wafer as a wafer. A semiconductor wafer 2 shown in FIG. 1 is made of, for example, a silicon wafer having a thickness of 700 μm. A plurality of streets 21 are formed in a lattice shape on the surface 2a, and a plurality of streets partitioned by the plurality of streets 21 are formed. A device 22 such as an IC or LSI is formed in the region. The semiconductor wafer 2 configured as described above includes a device region 24 in which the device 22 is formed, and an outer peripheral surplus region 25 surrounding the device region 24. As shown in FIG. 2, a protective tape 3 is attached to the semiconductor wafer 2 thus configured in order to protect the device 22 formed on the surface 2a.
上述した半導体ウエーハ２に生成される加工歪としては、半導体ウエーハ２の裏面を研削して所定の厚みに形成する際に生成される。即ち、図３に示すように研削装置４のチャックテーブル４１に半導体ウエーハ２を保護テープ３を介して保持し、チャックテーブル４１を矢印４１ａで示す方向に回転するとともに研削手段４２の研削砥石４２１を矢印４２ａで示す方向に回転しつつ半導体ウエーハ２の裏面２ｂに所定の圧力で押圧することにより、半導体ウエーハ２の裏面２ｂを研削して半導体ウエーハ２を所定の厚みに形成する。このように半導体ウエーハ２の裏面２ｂを研削することにより、半導体ウエーハ２の裏面２ｂには加工歪としての研削歪が生成される。 The processing strain generated in the semiconductor wafer 2 described above is generated when the back surface of the semiconductor wafer 2 is ground to form a predetermined thickness. That is, as shown in FIG. 3, the semiconductor wafer 2 is held on the chuck table 41 of the grinding apparatus 4 via the protective tape 3, the chuck table 41 is rotated in the direction indicated by the arrow 41a, and the grinding wheel 421 of the grinding means 42 is moved. By pressing the back surface 2b of the semiconductor wafer 2 with a predetermined pressure while rotating in the direction indicated by the arrow 42a, the back surface 2b of the semiconductor wafer 2 is ground to form the semiconductor wafer 2 with a predetermined thickness. By grinding the back surface 2b of the semiconductor wafer 2 in this way, a grinding strain as a processing strain is generated on the back surface 2b of the semiconductor wafer 2.
次に、半導体ウエーハ２に生成される加工歪の第２の例について、図４を参照して説明する。
図４に示す例は、半導体ウエーハ２の裏面２ｂにおけるデバイス領域２４に対応する領域を凹状に研削してデバイス領域２４の厚さを所定厚さに形成するとともに、半導体ウエーハ２の裏面２ｂにおける外周余剰領域２５を残存させて環状の凸部からなる環状の補強部２５ｂを形成する。即ち、図４に示すように研削装置４のチャックテーブル４１に半導体ウエーハ２を保護テープ３を介して保持し、チャックテーブル４１を矢印４１ａで示す方向に回転するとともに研削手段４２の研削砥石４２２を矢印４２ｂで示す方向に回転しつつ半導体ウエーハ２の裏面２ｂにおけるデバイス領域２４と外周余剰領域２５との境界部に外周縁を位置付けて所定の圧力で押圧することにより、デバイス領域２４に対応する領域を凹状に研削してデバイス領域２４の厚さを所定厚さに形成するとともに、半導体ウエーハ２の裏面２ｂにおける外周余剰領域２５を残存させて環状の凸部からなる環状の補強部２５ｂを形成する際に、デバイス領域２４に対応する裏面２４ｂに加工歪としての研削歪が生成される。
Next, a second example of processing strain generated in the semiconductor wafer 2 will be described with reference to FIG.
In the example shown in FIG. 4, a region corresponding to the device region 24 on the back surface 2 b of the semiconductor wafer 2 is ground in a concave shape to form a thickness of the device region 24 to a predetermined thickness, and the outer periphery of the back surface 2 b of the semiconductor wafer 2 is formed. The surplus region 25 is left to form an annular reinforcing portion 25b composed of an annular convex portion. That is, as shown in FIG. 4, the semiconductor wafer 2 is held on the chuck table 41 of the grinding apparatus 4 via the protective tape 3, the chuck table 41 is rotated in the direction indicated by the arrow 41a, and the grinding wheel 422 of the grinding means 42 is moved. A region corresponding to the device region 24 by positioning the outer peripheral edge at the boundary between the device region 24 and the outer peripheral surplus region 25 on the back surface 2b of the semiconductor wafer 2 and pressing it with a predetermined pressure while rotating in the direction indicated by the arrow 42b. The device region 24 is ground to a predetermined thickness, and the outer peripheral surplus region 25 on the back surface 2b of the semiconductor wafer 2 is left to form an annular reinforcing portion 25b composed of an annular convex portion. At this time, a grinding strain as a processing strain is generated on the back surface 24 b corresponding to the device region 24.
次に、半導体ウエーハ２に生成される加工歪の第３の例について、図５および図６を参照して説明する。
半導体ウエーハ２に生成される加工歪の第３の例は、半導体ウエーハ２をストリート２１に沿って切断する際に、切断面に生成される加工歪としての切削歪である。即ち、半導体ウエーハ２をストリート２１に沿って切断するには、図５に示すように半導体ウエーハ２の裏面にサブストレート５を貼着し、半導体ウエーハ２の表面２ａに液状樹脂６を滴下して半導体ウエーハ２を回転することによりスピンコートすることによってレジスト膜を被覆する。そして、図６に示すように切削装置７のチャックテーブル７１に半導体ウエーハ２をサブストレート５を介して保持し、切削手段７２の外周に砥石からなる切れ刃を有する切削ブレード７２１を矢印７２１ａで示す方向に回転しつつストリート２１に位置付け、チャックテーブル７１を矢印Ｘ１で示す方向に切削送りすることにより半導体ウエーハ２をストリート２１に沿って切断する。このように半導体ウエーハ２をストリート２１に沿って切断する際に、切断面に加工歪としての切削歪が生成される。また、上記切削手段７２に替え図示しないレーザー光線照射手段によってストリート２１に沿ってレーザー光線を照射し分割溝を形成すると、分割溝の両側にデブリが加工歪として生成される。
Next, a third example of processing strain generated in the semiconductor wafer 2 will be described with reference to FIGS.
A third example of processing strain generated in the semiconductor wafer 2 is cutting strain as processing strain generated in the cut surface when the semiconductor wafer 2 is cut along the street 21. That is, in order to cut the semiconductor wafer 2 along the street 21, as shown in FIG. 5, the substrate 5 is attached to the back surface of the semiconductor wafer 2, and the liquid resin 6 is dropped onto the front surface 2 a of the semiconductor wafer 2. The resist film is coated by spin coating by rotating the semiconductor wafer 2. Then, as shown in FIG. 6, the semiconductor wafer 2 is held on the chuck table 71 of the cutting apparatus 7 via the substrate 5, and a cutting blade 721 having a cutting edge made of a grindstone on the outer periphery of the cutting means 72 is indicated by an arrow 721a. The semiconductor wafer 2 is cut along the street 21 by being positioned on the street 21 while rotating in the direction and cutting and feeding the chuck table 71 in the direction indicated by the arrow X1. As described above, when the semiconductor wafer 2 is cut along the streets 21, cutting strain as processing strain is generated on the cut surface. In addition, when a split groove is formed by irradiating a laser beam along the street 21 by a laser beam irradiation means (not shown) instead of the cutting means 72, debris is generated as processing strain on both sides of the split groove.
以下、上述したように半導体ウエーハ２に生成される加工歪としての研削歪や切削歪を除去する方法について説明する。
図７には、半導体ウエーハ２に生成される加工歪を除去するためのエッチング装置が示されている。なお、エッチング装置の原理は、国際公開ＷＯ２０１０／０２１２６５号公報に記載された技術を用いることができる。図７に示すエッチング装置８は、真空チャンバー８１と、該真空チャンバー８１内に配設されウエーハを静電チャックで保持するウエーハ保持手段８２と、反応性ガスと該反応性ガスより低沸点のガスからなる高圧な混合ガスを生成する高圧混合ガスチャンバー８３と、該高圧混合ガスチャンバー８３と真空チャンバー８１とを連通して配設されたガス噴射ノズル８４とを具備している。真空チャンバー８１にはターボ分子ポンプ８５とドライポンプ８６が接続されており、このターボ分子ポンプ８５とドライポンプ８６を作動することにより真空チャンバー８１内を減圧することができる。なお、真空チャンバー８１内の圧力は、１０Ｐａ以下に制御されていることが望ましい。また、真空チャンバー８１内の温度は、例えば２８℃に制御される。
Hereinafter, a method for removing grinding distortion and cutting distortion as processing distortion generated in the semiconductor wafer 2 as described above will be described.
FIG. 7 shows an etching apparatus for removing processing strain generated in the semiconductor wafer 2. The principle of the etching apparatus can use the technique described in International Publication WO2010 / 021265. An etching apparatus 8 shown in FIG. 7 includes a vacuum chamber 81, wafer holding means 82 that is disposed in the vacuum chamber 81 and holds the wafer with an electrostatic chuck, a reactive gas, and a gas having a lower boiling point than the reactive gas. A high pressure mixed gas chamber 83 for generating a high pressure mixed gas, and a gas injection nozzle 84 disposed in communication with the high pressure mixed gas chamber 83 and the vacuum chamber 81. A turbo molecular pump 85 and a dry pump 86 are connected to the vacuum chamber 81. By operating the turbo molecular pump 85 and the dry pump 86, the inside of the vacuum chamber 81 can be decompressed. Note that the pressure in the vacuum chamber 81 is desirably controlled to 10 Pa or less. Further, the temperature in the vacuum chamber 81 is controlled to 28 ° C., for example.
上記ウエーハ保持手段８２は、被加工物を保持する保持テーブル８２１と、該保持テーブル８２１を紙面に垂直なＹ軸方向に移動可能に支持する第１の案内レール８２２と、該第１の案内レール８２２を支持する移動基台８２３と、該移動基台８２３をＹ軸方向と直交するＸ軸方向に移動可能に支持する第２の案内レール８２４と、保持テーブル８２１を第１の案内レール８２２に沿ってＹ軸方向に移動せしめるＹ軸方向移動手段８２５と、移動基台８２３を第２の案内レール８２４に沿ってＸ軸方向に移動せしめるＸ軸方向移動手段８２６とからなっている。なお、Ｙ軸方向移動手段８２５およびＸ軸方向移動手段８２６は、周知のボールスクリュー機構によって構成されている。 The wafer holding means 82 includes a holding table 821 that holds a workpiece, a first guide rail 822 that supports the holding table 821 so as to be movable in the Y-axis direction perpendicular to the paper surface, and the first guide rail. A movable base 823 that supports the movable base 822, a second guide rail 824 that supports the movable base 823 so as to be movable in the X-axis direction orthogonal to the Y-axis direction, and a holding table 821 as the first guide rail 822. Y-axis direction moving means 825 that moves the Y-axis direction along the Y-axis direction, and X-axis direction moving means 826 that moves the moving base 823 along the second guide rail 824 in the X-axis direction. Note that the Y-axis direction moving means 825 and the X-axis direction moving means 826 are configured by a known ball screw mechanism.
上記高圧混合ガスチャンバー８３においては、反応ガスとして例えばClF，ClF3，ClF5，BrF3，BrCl，IF3，IF7等のハロゲン間化合物またはハロゲン化水素と、反応ガスより低沸点なHe，Ar，Ne，Kr，Xe等のガスとの混合ガスを生成する。このとき、高圧混合ガスチャンバー８３内の圧力は、沸点の高い反応性ガスが液化しない範囲の圧力、例えばClF3 6vol%とAr 94vol%との混合ガスの場合には、０．３〜１．０ＭＰａに設定される。 In the high-pressure mixed gas chamber 83, as a reaction gas, for example, an interhalogen compound or hydrogen halide such as ClF, ClF 3 , ClF 5 , BrF 3 , BrCl, IF 3 , IF 7 , and He having a lower boiling point than the reaction gas, Generates a mixed gas with Ar, Ne, Kr, Xe, etc. At this time, the pressure in the high-pressure mixed gas chamber 83 is within a range in which the reactive gas having a high boiling point is not liquefied, for example, in the case of a mixed gas of ClF 3 6 vol% and Ar 94 vol%, 0.3-1. Set to 0 MPa.
上記ガス噴射ノズル８４は、高圧混合ガスチャンバー８３に開口するガス供給孔８４１と真空チャンバー８１に開口するとともにウエーハ保持手段８２の保持テーブル８２１に保持される被加工物に向けて開口する直径が例えば０．１ｍｍのガス噴出孔８４２を備えている。このように構成されたガス噴射ノズル８４は、高圧混合ガスチャンバー８３の混合ガスをガス噴出孔８４２から真空チャンバー８１に配設されたウエーハ保持手段８２の保持テーブル８２１に保持される被加工物に向けて噴射する。ガス噴射ノズル８４のガス噴出孔８４２から噴射された混合ガスは、高圧状態から急激に低圧状態になり、電気的に中性な反応性クラスタが発生する。この反応性クラスタはウエーハ保持手段８２の保持テーブル８２１に保持される被加工物に向けて噴射される。 The gas injection nozzle 84 has a gas supply hole 841 that opens to the high-pressure mixed gas chamber 83, a vacuum chamber 81, and a diameter that opens toward the workpiece held on the holding table 821 of the wafer holding means 82, for example. A 0.1 mm gas ejection hole 842 is provided. The gas injection nozzle 84 configured in this manner allows the mixed gas in the high-pressure mixed gas chamber 83 to be transferred to the workpiece held on the holding table 821 of the wafer holding means 82 disposed in the vacuum chamber 81 from the gas injection hole 842. Inject towards. The mixed gas injected from the gas injection hole 842 of the gas injection nozzle 84 suddenly changes from a high pressure state to a low pressure state, and an electrically neutral reactive cluster is generated. This reactive cluster is sprayed toward the workpiece held on the holding table 821 of the wafer holding means 82.
図７に示すエッチング装置８を用いて上記半導体ウエーハ２に生成された加工歪を除去するためには、先ず、加工歪を有する半導体ウエーハ２をウエーハ保持手段８２の保持テーブル８２１に加工歪を有する面を露出させて保持する（ウエーハ保持工程）。即ち、上記図３に示すように半導体ウエーハ２の裏面２ｂに加工歪である研削歪が生成されている場合には、半導体ウエーハ２の表面に貼着されている保護テープ３側をウエーハ保持手段８２の保持テーブル８２１上に載置して保持する。この結果、保持テーブル８２１上に保持された半導体ウエーハ２は、加工歪である研削歪が生成されている裏面２ｂが上側となる。 In order to remove the processing strain generated in the semiconductor wafer 2 using the etching apparatus 8 shown in FIG. 7, first, the semiconductor wafer 2 having processing strain has processing strain on the holding table 821 of the wafer holding means 82. The surface is exposed and held (wafer holding step). That is, as shown in FIG. 3, when a grinding distortion, which is a processing distortion, is generated on the back surface 2b of the semiconductor wafer 2, the protective tape 3 side adhered to the surface of the semiconductor wafer 2 is held on the wafer holding means. It is placed on the holding table 821 82 and held. As a result, in the semiconductor wafer 2 held on the holding table 821, the back surface 2b on which the grinding strain that is the processing strain is generated is on the upper side.
次に、高圧混合ガスチャンバー８３内の混合ガスをガス噴射ノズル８４のガス噴出孔８４２から噴射して反応性クラスタを生成し、該反応性クラスタをウエーハ保持手段８２の保持テーブル８２１に保持され半導体ウエーハ２の加工歪である研削歪が生成されている裏面２ｂに向けて噴射する。この結果、反応性クラスタはガス噴射ノズル８４のガス噴出孔８４２から噴射された際の運動エネルギーにより、半導体ウエーハ２の加工歪である研削歪が生成されている裏面２ｂに向けて噴射され、反応性クラスタの衝突部分において反応ガスと半導体ウエーハ２との反応がおこり、半導体ウエーハ２の裏面２ｂの原子または分子を効率よくエッチング、除去することができる（エッチング工程）。この結果、半導体ウエーハ２の裏面２ｂに生成された加工歪である研削歪を効率よく除去することができる。なお、エッチング工程においては、ウエーハ保持手段８２を構成するＹ軸方向移動手段８２５およびＸ軸方向移動手段８２６を作動して半導体ウエーハ２を保持した保持テーブル８２１をＹ軸方向およびＸ軸方向に移動することにより、半導体ウエーハ２の裏面２ｂ全てをエッチングすることができる。このエッチングレートは４０μm／分程度である。このように、本発明によるウエーハの加工歪除去方法におけるエッチング工程は、エッチングレートが４０μm／分程度と速く、プラズマエッチングと比較して生産性は約４倍向上する。また、本発明によるウエーハの加工歪除去方法におけるエッチング工程は、上記反応性クラスタに加速電圧を加えることなくエッチングすることができるため、半導体ウエーハ２に形成されたＩＣ、ＬＳＩ等のデバイスに悪影響を及ぼすことがない。 Next, the mixed gas in the high pressure mixed gas chamber 83 is ejected from the gas ejection hole 842 of the gas ejection nozzle 84 to generate a reactive cluster, and the reactive cluster is held on the holding table 821 of the wafer holding means 82 and the semiconductor. It sprays toward the back surface 2b in which the grinding distortion which is the processing distortion of the wafer 2 is produced | generated. As a result, the reactive cluster is ejected toward the back surface 2b where the grinding strain that is the processing strain of the semiconductor wafer 2 is generated by the kinetic energy when the reactive cluster is ejected from the gas ejection hole 842 of the gas ejection nozzle 84. The reaction between the reactive gas and the semiconductor wafer 2 occurs at the collision portion of the conductive cluster, and the atoms or molecules on the back surface 2b of the semiconductor wafer 2 can be efficiently etched and removed (etching step). As a result, it is possible to efficiently remove grinding distortion that is processing distortion generated on the back surface 2 b of the semiconductor wafer 2. In the etching process, the holding table 821 holding the semiconductor wafer 2 is moved in the Y-axis direction and the X-axis direction by operating the Y-axis direction moving means 825 and the X-axis direction moving means 826 constituting the wafer holding means 82. By doing so, the entire back surface 2b of the semiconductor wafer 2 can be etched. This etching rate is about 40 μm / min. As described above, the etching process in the wafer processing strain removal method according to the present invention has an etching rate as fast as about 40 μm / min, and the productivity is improved about four times as compared with the plasma etching. In addition, the etching process in the method for removing a processing strain of a wafer according to the present invention can perform etching without applying an acceleration voltage to the reactive cluster, and thus adversely affects devices such as IC and LSI formed on the semiconductor wafer 2. There is no effect.
上述した実施形態においては、上記図３に半導体ウエーハ２の裏面２ｂに生成された加工歪である研削歪を図７に示すエッチング装置８を用いて除去する例について説明したが、上記図４に示す研削歪および図６に示す切削歪およびデブリも図７に示すエッチング装置８を用いて同様に除去することができる。 In the above-described embodiment, the example in which the grinding strain that is the processing strain generated on the back surface 2b of the semiconductor wafer 2 is removed using the etching apparatus 8 shown in FIG. 7 is described with reference to FIG. The grinding strain shown and the cutting strain and debris shown in FIG. 6 can be similarly removed using the etching apparatus 8 shown in FIG.
２：半導体ウエーハ
３：保護テープ
４：研削装置
５：サブストレート
６：液状樹脂
７：切削装置
８：エッチング装置
８１：真空チャンバー
８２：ウエーハ保持手段
８３：高圧混合ガスチャンバー
８４：ガス噴射ノズル
８５：ターボ分子ポンプ
８６：ドライポンプ
2: Semiconductor wafer 3: Protection tape 4: Grinding device 5: Substrate 6: Liquid resin 7: Cutting device 8: Etching device 81: Vacuum chamber 82: Wafer holding means 83: High pressure mixed gas chamber 84: Gas injection nozzle 85: Turbo molecular pump 86: Dry pump
Claims (3)
真空チャンバーと、該真空チャンバー内に配設されウエーハを保持するウエーハ保持手段と、反応性ガスと該反応性ガスより低沸点のガスからなる高圧な混合ガスを収容する高圧混合ガスチャンバーと、該高圧混合ガスチャンバーと該真空チャンバーとを連通して配設され該高圧混合ガスチャンバーに開口するガス供給孔と該真空チャンバーに開口するとともに該ウエーハ保持手段に保持されるウエーハに向けて開口するガス噴出孔を備えたガス噴射ノズルとを具備するエッチング装置を用い、
加工歪を有するウエーハを該ウエーハ保持手段に加工歪を有する面を露出させて保持するウエーハ保持工程と、
該高圧混合ガスチャンバー内の混合ガスを該ガス噴射ノズルから噴射して反応性クラスターを生成し、該反応性クラスターを該ウエーハ保持手段に保持されたウエーハの加工歪を有する面に向けて噴射することにより加工歪を除去するエッチング工程と、を含む、
ことを特徴とするウエーハの加工歪除去方法。 A wafer processing strain removing method for removing processing strain remaining on a wafer having a plurality of devices formed on a surface,
A vacuum chamber, wafer holding means disposed in the vacuum chamber and holding a wafer, a high-pressure mixed gas chamber containing a high-pressure mixed gas composed of a reactive gas and a gas having a boiling point lower than the reactive gas, A gas supply hole that is disposed in communication with the high pressure mixed gas chamber and the vacuum chamber and opens to the high pressure mixed gas chamber, and a gas that opens to the vacuum chamber and opens toward the wafer held by the wafer holding means. Using an etching apparatus having a gas injection nozzle with a jet hole,
A wafer holding step of holding a wafer having a processing strain while exposing a surface having the processing strain to the wafer holding means;
The mixed gas in the high-pressure mixed gas chamber is injected from the gas injection nozzle to generate a reactive cluster, and the reactive cluster is injected toward the surface having the processing strain of the wafer held by the wafer holding means. An etching process for removing processing strain by,
A method for removing processing distortion of a wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012093935A JP2013222849A (en) | 2012-04-17 | 2012-04-17 | Processing distortion removal method of wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012093935A JP2013222849A (en) | 2012-04-17 | 2012-04-17 | Processing distortion removal method of wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013222849A true JP2013222849A (en) | 2013-10-28 |
Family
ID=49593615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012093935A Pending JP2013222849A (en) | 2012-04-17 | 2012-04-17 | Processing distortion removal method of wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013222849A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016219594A (en) * | 2015-05-20 | 2016-12-22 | 株式会社ディスコ | Plasma etching apparatus |
| JP2018156973A (en) * | 2017-03-15 | 2018-10-04 | 株式会社ディスコ | Wafer processing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294840A (en) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | Finish-machining method of semiconductor solid piece |
| WO2010021265A1 (en) * | 2008-08-18 | 2010-02-25 | 岩谷産業株式会社 | Cluster jet processing method, semiconductor element, microelectromechanical element, and optical component |
-
2012
- 2012-04-17 JP JP2012093935A patent/JP2013222849A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294840A (en) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | Finish-machining method of semiconductor solid piece |
| WO2010021265A1 (en) * | 2008-08-18 | 2010-02-25 | 岩谷産業株式会社 | Cluster jet processing method, semiconductor element, microelectromechanical element, and optical component |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016219594A (en) * | 2015-05-20 | 2016-12-22 | 株式会社ディスコ | Plasma etching apparatus |
| TWI700726B (en) * | 2015-05-20 | 2020-08-01 | 日商迪思科股份有限公司 | Plasma etching device |
| JP2018156973A (en) * | 2017-03-15 | 2018-10-04 | 株式会社ディスコ | Wafer processing method |
| CN108630602A (en) * | 2017-03-15 | 2018-10-09 | 株式会社迪思科 | The processing method of chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4285455B2 (en) | Manufacturing method of semiconductor chip | |
| JP6302644B2 (en) | Wafer processing method | |
| US10497622B2 (en) | Element chip manufacturing method | |
| JP2016039186A (en) | Processing method for wafer | |
| JPWO2010021265A1 (en) | Cluster injection processing method, semiconductor element, micro electromechanical element, and optical component | |
| KR102599910B1 (en) | Method for manufacturing small-diameter wafer | |
| KR20140039310A (en) | Method of manufacturing multilayer body, method of processing substrate, and multilayer body | |
| CN104979153B (en) | Engraving method | |
| JP2019079884A (en) | Wafer processing method | |
| KR101702869B1 (en) | Atomic layer etching apparatus | |
| JP6999350B2 (en) | Package substrate processing method | |
| JP2013222849A (en) | Processing distortion removal method of wafer | |
| JP6242668B2 (en) | Wafer processing method | |
| Matsubara et al. | Plasma dicing technology | |
| JP7037412B2 (en) | Wafer processing method | |
| US10177034B2 (en) | Wafer processing method | |
| TW201812880A (en) | Wafer processing method capable of performing plasma etching without decreasing quality of devices | |
| CN107799467B (en) | Etching method, etching device and semiconductor wafer segmentation method | |
| JP6148160B2 (en) | Wafer processing method | |
| US20160042962A1 (en) | Processing method for workpiece | |
| JP2019212824A (en) | Wafer processing method | |
| JP2023166709A (en) | Method for manufacturing chip | |
| JP6260416B2 (en) | Processing method of plate | |
| CN113035780A (en) | Semiconductor wafer cutting method | |
| JP2016105442A (en) | Wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160823 |