JP4563922B2 - Device test apparatus and device test method - Google Patents

Device test apparatus and device test method Download PDF

Info

Publication number
JP4563922B2
JP4563922B2 JP2005330263A JP2005330263A JP4563922B2 JP 4563922 B2 JP4563922 B2 JP 4563922B2 JP 2005330263 A JP2005330263 A JP 2005330263A JP 2005330263 A JP2005330263 A JP 2005330263A JP 4563922 B2 JP4563922 B2 JP 4563922B2
Authority
JP
Japan
Prior art keywords
board
common
test
socket
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005330263A
Other languages
Japanese (ja)
Other versions
JP2007139450A (en
Inventor
義博 前崎
寛 勅使河原
幸彦 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005330263A priority Critical patent/JP4563922B2/en
Publication of JP2007139450A publication Critical patent/JP2007139450A/en
Application granted granted Critical
Publication of JP4563922B2 publication Critical patent/JP4563922B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、部品の試験を行うデバイス試験装置およびデバイス試験方法に関するものである。   The present invention relates to a device test apparatus and a device test method for testing a component.

従来、ICなどの部品を試験する場合、部品毎に当該部品の接続端子に見合ったソケットを搭載したテストボードを作成し、当該テストボードをLSI試験器に接続して各種試験を行っていた。   Conventionally, when testing a component such as an IC, a test board on which a socket corresponding to the connection terminal of the component is mounted is created for each component, and various tests are performed by connecting the test board to an LSI tester.

また、パッケージ型のICを対象とした接続ボードで、ゼロ押抜力コネクタのピッチと、嵌合するマザーボードのゼロ押抜力コネクタのピッチとを変更可能に構成し、両者を接続して共通化を図る技術がある。
特開平11−30644号公報
In addition, with a connection board for package type ICs, the pitch of the zero punching force connector and the pitch of the mating motherboard's zero punching force connector can be changed, and both are connected and shared. There is technology to plan.
JP-A-11-30644

上述した前者の技術では、接続端子の異なる部品毎にテストボードを作成する必要があり、多品種の検査する場合に多くのテストボードの作成が必要となって費用がかさむと共に、試験中に他の試験済みの部品を交換作業して作業効率を向上させ得ないという問題があった。   In the former technique described above, it is necessary to create a test board for each component with different connection terminals, which requires a large number of test boards in the case of various types of inspections, and increases the cost. There was a problem that it was not possible to improve work efficiency by exchanging the tested parts.

また、上述した後者の技術では、接続ボードにゼロ押抜力コネクタと、マザーボードのゼロ押抜力コネクタとにピッチを変更可能にする複雑な機構が要求されてしまうと共に、複数のテスト用の部品を搭載したブロック1と、ブロック2とをスライド式などにして試験中のブロックと、試験中でないブロックとに分けて前者は試験、後者は交換作業を行うという効率的な運用ができないという問題があった。   Further, the latter technique described above requires a complicated mechanism that allows the pitch to be changed between the zero push-out force connector on the connection board and the zero push-out force connector on the motherboard, and a plurality of test parts. The block 1 and the block 2 that are equipped with the slidable type are divided into blocks that are being tested and blocks that are not being tested, the former being tested, and the latter being unable to be operated efficiently. there were.

本発明は、これらの問題を解決するため、試験装置に接続する共通テストボード上に、部品毎に対応した接続部(例えばソケット)を持つソケット基板を搭載し、当該ソケット基板をスライド式にして試験中の部品群と、交換作業用の部品群とを交換可能にするようにしている。   In order to solve these problems, the present invention mounts a socket board having a connection portion (for example, a socket) corresponding to each component on a common test board connected to a test apparatus, and makes the socket board a slide type. A part group under test and a part group for replacement work can be exchanged.

本発明は、試験装置に接続する共通テストボード上に、部品毎に対応した接続部(例えばソケット)を持つソケット基板を搭載し、ソケット基板をスライド式にして試験中の部品群と、交換作業用の部品群とを交換可能にすることにより、部品が異なってもソケット基板のみを当該部品専用に作成して安価、容易にいずれの接続端子を持つ部品の試験も可能にすると共に、ソケット基板をスライド式にして試験中の部品群と、交換作業用の部品群とに分けて効率的な作業が可能になる。   In the present invention, a socket board having a connection portion (for example, a socket) corresponding to each component is mounted on a common test board connected to a test apparatus, and the socket board is slid to replace a group of parts under test and replacement work. By making the parts group interchangeable, even if the parts are different, only the socket board is created exclusively for the part, making it possible to easily and inexpensively test parts with any connection terminal and socket board. It is possible to perform efficient work by dividing the parts into a part group under test and a part group for replacement work.

本発明は、試験装置に接続する共通テストボード上に、部品毎に対応した接続部(例えばソケット)を持つソケット基板を搭載し、当該ソケット基板をスライド式にして試験中の部品群と、交換作業用の部品群とを交換可能にすることを実現した。
を最小限にして実行速度の向上を図ることを実現した。
In the present invention, a socket board having a connection portion (for example, a socket) corresponding to each component is mounted on a common test board connected to a test apparatus, and the socket board is slid to replace a group of parts under test. It was possible to replace the parts group for work.
The execution speed was improved by minimizing the above.

図1は、本発明の1実施例構造図を示す。
図1の(a)は上面図を示し、図1の(b)は正面図を示す。
FIG. 1 shows a structural diagram of one embodiment of the present invention.
1A shows a top view, and FIG. 1B shows a front view.

図1において、ソケット基板1は、試験対象の多数の部品を装着するソケット2をブロック1と、ブロック2とに分けてそれぞれ設けたものであって、スライドしてブロック1あるいはブロック2が図1の(b)の押さえ支柱41の間に入るような構造としたものである(図3、図4参照)。尚、ブロック1,2・・・nとし、いずらか1つのブロックを図1の(b)の押さえ支柱4の間に入るような構造としてもよい。   In FIG. 1, a socket substrate 1 is provided with a socket 2 on which a number of components to be tested are mounted divided into a block 1 and a block 2, respectively. (B) of FIG. 3 (FIG. 3 and FIG. 4). In addition, it is good also as a structure where it is set as the block 1,2, ... n and any one block enters between the support | pillar support | pillars 4 of (b) of FIG.

ソケット2は、試験対象の部品(例えばICなど)を装着するソケットであって、試験対象の部品の接続部(接続端子)の数、位置などによって異なるソケットである。   The socket 2 is a socket to which a test target component (for example, an IC or the like) is mounted, and is a socket that varies depending on the number and position of connection parts (connection terminals) of the test target component.

共通テストボード7は、図1の上側の共通枠ボード3と、下側の共通ボード6となどから構成されるものであって、共通枠ボード3を空気の力で下方向に移動し、当該共通枠ボード3のパッド(金パッド)31を、共通ボード6のポゴピン61に接続させ、試験を行うためのものである。   The common test board 7 is composed of the upper common frame board 3 and the lower common board 6 in FIG. 1, and the common test board 7 is moved downward by the force of air. The pad (gold pad) 31 of the common frame board 3 is connected to the pogo pin 61 of the common board 6 for testing.

共通枠ボード3は、図1の(a)に示すように、ソケット基板1をスライド可能な状態に装着したものであって、ソケット基板1上のブロック1あるいはブロック2のいずれかのソケット2に装着された部品の端子を、共通ボード6のポゴピン61に接続するためのものである。   As shown in FIG. 1A, the common frame board 3 has a socket substrate 1 mounted in a slidable state, and is attached to either the block 1 on the socket substrate 1 or the socket 2 of the block 2. This is for connecting the terminal of the mounted component to the pogo pin 61 of the common board 6.

パッド(金パッド)31は、共通枠ボード3の下面に設け、共通ボード6のポゴピン61に接触して接続するためのものである。   The pad (gold pad) 31 is provided on the lower surface of the common frame board 3 and is for contacting and connecting to the pogo pins 61 of the common board 6.

支柱4は、共通枠ボード3が図示外のエアーシリンダの力で下方向に押さえ支柱41が押下されたときにスプリング5の力に逆らって下方向に平行移動するようにガイドする支柱である。   The support column 4 is a support column that guides the common frame board 3 so that the common frame board 3 translates downward against the force of the spring 5 when the pressing support column 41 is pressed downward by the force of an air cylinder (not shown).

スプリング5は、図示外のエアーシリンダが上方向に押さえ支柱41を押し上げたときに、共通枠ボード3に上方向に移動する力を与えるものである。   The spring 5 gives the common frame board 3 a force to move upward when an air cylinder (not shown) pushes up the holding column 41 upward.

共通ボード6は、共通枠ボード3の下面のパッド(金パッド)31が当該共通ボード6の上面に設けたポゴピン61に接触して試験対象のソケット2に装着された部品(ICなど)の端子を、同軸ケーブル8、更に、LSI試験機のテストボード10、ポゴピン11を介してLSI試験機の試験ヘッド部12に接続するためのものである。   The common board 6 is a terminal of a component (such as an IC) that is mounted on the socket 2 to be tested while the pad (gold pad) 31 on the lower surface of the common frame board 3 contacts the pogo pin 61 provided on the upper surface of the common board 6. Are connected to the test head unit 12 of the LSI tester via the coaxial cable 8, the test board 10 of the LSI tester, and the pogo pin 11.

ポゴピン61は、共通ボード6の上面に設け、共通枠ボード3の下面に設けたパッド(金パッド)31と接触して接続するものである。   The pogo pin 61 is provided on the upper surface of the common board 6 and is in contact with and connected to a pad (gold pad) 31 provided on the lower surface of the common frame board 3.

同軸ケーブル8は、共通ボード6のポゴピン61とLSI試験機のテストボード10とを接続する、同軸ケーブルである。   The coaxial cable 8 is a coaxial cable that connects the pogo pin 61 of the common board 6 and the test board 10 of the LSI tester.

支柱9は、共通ボード6をLSI試験機のテストボード10に固定する支柱である。
LSI試験機のテストボード10は、LSI試験を行う対象のLSIの端子(接続部)を接続するテストボードである。
The support 9 is a support for fixing the common board 6 to the test board 10 of the LSI tester.
The test board 10 of the LSI tester is a test board for connecting a terminal (connection unit) of an LSI to be subjected to an LSI test.

ポゴピン11は、LSI試験機のテストボード10とLSI試験機の試験ヘッド部12とを接続するピンである。   The pogo pin 11 is a pin that connects the test board 10 of the LSI tester and the test head unit 12 of the LSI tester.

次に、図2のフローチャートに従い、図1の構造のもとで、部品(LSIなど)の試験を行うときの動作を詳細に説明する。   Next, in accordance with the flowchart of FIG. 2, the operation when testing a component (such as an LSI) under the structure of FIG. 1 will be described in detail.

図2は、本発明の動作説明フローチャートを示す。
図2において、S1は、共通テストボード7をセットする。これは、図1の共通ボード6および共通枠ボード3などからなる共通テストボード7を図示のようにセットし、試験可能な状態にする。
FIG. 2 shows a flowchart for explaining the operation of the present invention.
In FIG. 2, the common test board 7 is set in S1. This is done by setting the common test board 7 including the common board 6 and the common frame board 3 of FIG.

S2は、ソケット基板1をセットする。これは、S1で共通テストボード7をセットした状態で、更に、図1のソケット基板1をセットし、図1の(b)に示すようにする。   In S2, the socket substrate 1 is set. In the state where the common test board 7 is set in S1, the socket substrate 1 shown in FIG. 1 is further set as shown in FIG.

S3は、ソケット(1)、(2)へIC(試験品)をセットする。これは、S2でセットした図1の(a)のソケット基板1上のソケット2のうちの左側のソケット(1)(ブロック1)、右側のソケット(2)(ブロック2)にそれぞれIC(試験品)を挿入してセットする。   In S3, an IC (test product) is set in the sockets (1) and (2). This is because the left socket (1) (block 1) and the right socket (2) (block 2) of the socket 2 on the socket substrate 1 of FIG. Insert) and set.

S4は、ソケット基板1を試験位置(1)へ合わせる。これは、S3でソケット基板1のソケット2にICをセットした後、試験位置((1)、ブロック1)が、図1の押さえ支柱41の間に入るように合わせ、後述する図4の(a)の状態(ブロック1の試験する状態)にする。   In S4, the socket substrate 1 is aligned with the test position (1). This is because, after setting the IC in the socket 2 of the socket substrate 1 in S3, the test position ((1), block 1) is adjusted so that it enters between the holding columns 41 of FIG. The state a) (the state to be tested in block 1) is set.

S5は、エアシリンダのレバーをオンする。これは、図1の図示外のエアシリンダのレバーをオンにする。   In S5, the lever of the air cylinder is turned on. This turns on the lever of the air cylinder not shown in FIG.

S6は、押さえ支柱41を下げ、ソケット基板1を押さえる。
S7は、ソケット基板1を共通テストボード7へ装着する。これらS5、S6,S7は、図示外のエアシリンダのレバーをオンにし、エアシリンダの力で図1の押さえ支柱41を下方向に移動させ、当該押さえ支柱41でソケット基板1、共通枠ボード3を一緒に下方向に押さえてスプリング5の力に反抗して当該共通枠ボード3の下面のパッド(金パッド)31を共通ボード6の上面のポゴピン61に接触させ、結果として、ブロック1のソケット2に装着されているIC(部品)の端子を、共通ボード6のポゴピン61に接続する。
In S <b> 6, the pressing column 41 is lowered and the socket substrate 1 is pressed.
In S 7, the socket substrate 1 is attached to the common test board 7. In S5, S6, and S7, a lever of an air cylinder (not shown) is turned on, and the holding column 41 of FIG. 1 is moved downward by the force of the air cylinder, and the socket substrate 1 and the common frame board 3 are moved by the holding column 41. Are pressed together to oppose the force of the spring 5 to bring the pad (gold pad) 31 on the lower surface of the common frame board 3 into contact with the pogo pins 61 on the upper surface of the common board 6. As a result, the socket of the block 1 2 is connected to a pogo pin 61 of the common board 6.

S8は、試験を開始する。これは、S7でブロック1のICの端子をポゴピン61を介し、更に、同軸ケーブル8、LSI試験機のテストボード10、ポゴピン11、LSI試験機の試験ヘッド部12に接続し、図示外のLSI試験機で当該ICの各種、公知の試験を行う。   S8 starts the test. In S7, the terminal of the IC of the block 1 is connected to the coaxial cable 8, the test board 10 of the LSI tester, the pogo pin 11, and the test head unit 12 of the LSI tester via the pogo pin 61, and an LSI (not shown) is connected. Various kinds of known tests of the IC are performed with a testing machine.

S9は、試験終了の(1)、(2)のIC(試験品)を未試験品と交換する(1回目はS9は行わない)。これは、後述する図4に示すように、例えば図4の(a)のようにソケット基板1上のブロック1を図1の押さえ支柱41の間にスライドして位置づけ、当該ブロック1の試験を行っているときに、既に試験の終了したブロック2(1回目は試験が終了していないので交換しない)についてIC(試験品)の交換を行う。これにより、S8で試験を開始し、S10で試験を終了する間に、試験していない他のグループ2のIC(試験品)を交換し、次の試験に備えることが可能となる。   In S9, the test (1) and (2) ICs (test products) are exchanged for untested products (S9 is not performed for the first time). As shown in FIG. 4 which will be described later, for example, as shown in FIG. 4A, the block 1 on the socket substrate 1 is slid and positioned between the pressing columns 41 of FIG. When the test is being performed, the IC (test product) is exchanged for the block 2 that has already been tested (the first test is not completed because the test has not been completed). As a result, while starting the test at S8 and ending the test at S10, it is possible to replace other group 2 ICs (test products) that have not been tested and prepare for the next test.

S10は、試験が終了する。
S11は、エアシリンダのレバーをオフにする。
In S10, the test ends.
S11 turns off the lever of the air cylinder.

S12は、押さえ支柱41を上げ、ソケット基板1を開放する。
S13は、共通テストボード7からソケット基板を脱着する。
In S12, the holding column 41 is raised and the socket substrate 1 is opened.
In S 13, the socket substrate is detached from the common test board 7.

S14は、ソケット基板1を(2)(あるいは(1))へ移動する。これらS11からS14は、S10で試験が終了すると、図1で図示外のエアシリンダのレバーをオフにし、押さえ支柱41を上方向に移動させ、スプリング5の力で共通枠ボード3を上方向に移動させ、ソケット基板1を開放し、当該ソケット基板1をスライドさせ、未試験の他のブロックを押さえ支柱41の間にくるように移動させる。そして、S5以降を同様に繰り返し、S9で交換された未試験のICの試験を開始する。   In S14, the socket substrate 1 is moved to (2) (or (1)). In S11 to S14, when the test is completed in S10, the lever of the air cylinder (not shown in FIG. 1) is turned off, the holding column 41 is moved upward, and the common frame board 3 is moved upward by the force of the spring 5. The socket substrate 1 is opened, the socket substrate 1 is slid, and another untested block is moved so as to come between the pressing columns 41. Then, S5 and subsequent steps are repeated in the same manner, and the test of the untested IC replaced in S9 is started.

以上のように、ソケット基板1上のグループ1、グループ2に試験対象のICを装着し、図示外のエアシリンダをオンにするのみで、自動的に押さえ支柱41がソケット基板1および共通枠ボード3を下方向に移動させ、共通枠ボード3の下面のパッド(金パッド)31を共通ボード6の上面のポゴピン61に接触させ、ソケット基板1のソケット2に挿入されたICの端子をLSI試験機に接続して試験を行い、試験中にソケット基板1上の試験中でないグループのICを交換して備えることにより、ソケット基板1のソケット2に試験対象のICを装着するのみで自動的に試験を行うことが可能となると共に、試験中にソケット基板1上の試験済みのグループのICを取り外して未試験のICをソケット2に装着作業ができ、同時並列的に効率的にICの試験と交換作業を行うことが可能となる。   As described above, only by mounting ICs to be tested on groups 1 and 2 on the socket substrate 1 and turning on an air cylinder (not shown), the holding column 41 is automatically attached to the socket substrate 1 and the common frame board. 3 is moved downward, the pad (gold pad) 31 on the lower surface of the common frame board 3 is brought into contact with the pogo pin 61 on the upper surface of the common board 6, and the IC terminal inserted into the socket 2 of the socket substrate 1 is subjected to the LSI test. The test is performed by connecting to the machine, and by replacing the ICs of the group not being tested on the socket substrate 1 during the test, the test target is automatically installed in the socket 2 of the socket substrate 1 by simply mounting it. It is possible to perform a test, and during the test, a group of tested groups on the socket substrate 1 can be removed and an untested IC can be attached to the socket 2, so that simultaneous testing can be performed. Efficiently it is possible to perform the replacement and testing of the IC.

図3は、本発明のソケット基板例を示す。
図3の(a)はソケット基板(表面)を示し、図3の(b)はソケット基板(裏面)を示し、図3の(c)は図3の(b)の拡大図を示す。ここで、ソケット基板1は、図3の(a)に示すように、表面は試験対象のICのピンに合致したソケットを装着し、図示の状態では左側のブロック1と、右側のブロック2とに2個(更に、3個以上の複数個でもよい)をそれぞれ設けている。そして、ソケット基板1の裏面には、図3の(b)、更に、拡大した図3の(c)に示すように、ソケットの端子(ピン)を半田付けなどするソケットの端子11と、当該ソケットの端子11にパターン配線13で接続した基板に共通の金パッド部12とを設けたものである。
FIG. 3 shows an example of the socket substrate of the present invention.
3A shows the socket substrate (front surface), FIG. 3B shows the socket substrate (back surface), and FIG. 3C shows an enlarged view of FIG. 3B. Here, as shown in FIG. 3A, the socket substrate 1 is mounted with a socket whose surface matches the pins of the IC to be tested. In the state shown in the drawing, the left block 1 and the right block 2 Two (or three or more) may be provided. Then, on the back surface of the socket substrate 1, as shown in FIG. 3B and further enlarged in FIG. 3C, the socket terminal 11 for soldering the socket terminal (pin), and the like, A common gold pad portion 12 is provided on the substrate connected to the terminal 11 of the socket by the pattern wiring 13.

以上のように、ソケット基板1の表面には試験用のICを装着するソケットを配置し、裏面には当該ソケットの端子11にパターン配線13で接続した共通の金パッド部12を設けることにより、試験用のICのピンの数、位置の違いがあっても当該ソケット基板1のみを作成すればよく、安価に作成していずれのピンの数、位置のICであっても容易に試験でき、しかもグループ1とグループ2とを交互に試験と交換作業を同時並列に行うことで作業効率を良好にすることが可能となる。   As described above, a socket for mounting a test IC is disposed on the front surface of the socket substrate 1, and a common gold pad portion 12 connected to the terminal 11 of the socket by the pattern wiring 13 is provided on the rear surface. Even if there is a difference in the number and position of the pins of the test IC, it is only necessary to create the socket substrate 1, and it can be easily tested regardless of the number and position of the IC that is produced at low cost. In addition, it is possible to improve the work efficiency by alternately performing the test and the exchange work for the group 1 and the group 2 in parallel.

図3の(d)は、ソケット基板1を取り外した状態の例を示す。ソケット基板1を、図1の共通枠ボード3から取り外した、図示の状態では、共通枠ボード3の上面に設けたプローブソケット13が1つのグループ分だけある。図3の(d)の状態で、図3の(a)から(c)のソケット基板1を装着し、図3の(c)の基板の金パッド部12が丁度、プローブソケット13の位置に合致して両者が接続されることとなる。図3の(d)で左右方向に、上に装着したソケット基板1を移動させ、ブロック1あるいはブロック2のいずれか一方の金パッド部12を当該プローブソケット13に接触させて接続し、試験とICの交換を同時並列に作業し、作業効率を向上させることが可能となる。   FIG. 3D shows an example of a state in which the socket substrate 1 is removed. In the illustrated state in which the socket substrate 1 is removed from the common frame board 3 in FIG. 1, there are only one group of probe sockets 13 provided on the upper surface of the common frame board 3. In the state of FIG. 3D, the socket substrate 1 of FIGS. 3A to 3C is mounted, and the gold pad portion 12 of the substrate of FIG. 3C is exactly at the position of the probe socket 13. If they match, both will be connected. 3 (d), the socket substrate 1 mounted thereon is moved in the left-right direction, and the gold pad portion 12 of either the block 1 or the block 2 is brought into contact with and connected to the probe socket 13, and the test and It is possible to improve the work efficiency by simultaneously exchanging ICs.

図4は、本発明のスライド説明図を示す。
図4の(a)はブロック1を試験する状態を示し、図4の(b)はブロック2を試験する状態を示す。図4の(a)はソケット基板1を右側に移動し、ブロック1を試験する状態を示し、図4の(b)はソケット基板1を左側に移動し、ブロック2を試験する状態を示す。ブロック1,2のいずれか一方を試験中の場合には、他方のブロック2,1のいずれかの試験済のICをソケット2から取外し作業を行い、試験未のICをソケット2に取り付ける作業を行う。
FIG. 4 shows a slide explanatory view of the present invention.
4A shows a state in which the block 1 is tested, and FIG. 4B shows a state in which the block 2 is tested. 4A shows a state in which the socket substrate 1 is moved to the right and the block 1 is tested, and FIG. 4B shows a state in which the socket substrate 1 is moved to the left and the block 2 is tested. If any one of the blocks 1 and 2 is being tested, remove the tested IC from the other blocks 2 and 1 from the socket 2 and attach the untested IC to the socket 2. Do.

以上のように、ソケット基板1上にブロック1,2を設けてスライドし、試験位置にいずれか一方を位置づけて試験を行い、試験中に同時並列に他の一方のICを取り外して新たなICを取り付けることにより、試験と交換作業を同時並列に実行でき、効率良好にICの試験を行うことが可能となる。   As described above, the blocks 1 and 2 are provided on the socket substrate 1 and slid, the test is performed with one of the blocks positioned at the test position, and the other IC is removed simultaneously in parallel during the test to create a new IC. By attaching, the test and the replacement work can be executed simultaneously in parallel, and the IC can be tested efficiently.

本発明は、試験装置に接続する共通テストボード上に、部品毎に対応した接続部(例えばソケット)を持つソケット基板を搭載し、当該ソケット基板をスライド式にして試験中の部品群と、交換作業用の部品群とを交換可能にしたデバイス試験装置およびデバイス試験方法である。   In the present invention, a socket board having a connection portion (for example, a socket) corresponding to each component is mounted on a common test board connected to a test apparatus, and the socket board is slid to replace a group of parts under test. It is a device test apparatus and a device test method in which work parts can be exchanged.

本発明の1実施例構造図である。1 is a structural diagram of an embodiment of the present invention. 本発明の動作説明フローチャートである。It is an operation | movement explanatory flowchart of this invention. 本発明のソケット基板例である。It is an example of the socket board | substrate of this invention. 本発明のスライド説明図である。It is slide explanatory drawing of this invention.

符号の説明Explanation of symbols

1:ソケット基板
2:ソケット
3:共通枠ボード
31:パッド
4:支柱
41:押さえ支柱
5:スプリング
6:共通ボード
61:ポゴピン
7:共通テストボード
10:LSI試験機のテストボード
12:LSI試験機の試験ヘッド部
1: socket board 2: socket 3: common frame board 31: pad 4: support post 41: holding support post 5: spring 6: common board 61: pogo pin 7: common test board 10: test board 12 of LSI tester 12: LSI tester Test head section

Claims (4)

部品の試験を行うデバイス試験装置において、
部品の接続部の種類に対応した、複数の部品を装着する接続部の複数組を1の面に設ける共に他の面に共通テストボードへの共通の接続部を複数組、設けた基板と、
前記基板の他の面に設けた複数組の共通の接続部のいずれか1つを共通ボードへの接続部の方向にスライド移動して接続する接続部を、1の面に設けると共に、他の面に共通ボードへの接続部を設けた共通枠ボードと、当該共通枠ボードの他の面に設けた接続部を近づけるあるいは遠くすることで接続あるいは非接続にする接続部を、1の面に設けると共に、他の面に試験機へ接続する接続部を設けた共通ボードと、からなる共通テストボードと
を備えたデバイス試験装置。
In a device testing device that tests parts,
Corresponding to the type of connection of the parts, both when providing a plurality of sets of connection portions for mounting a plurality of components of the first face common connection portion a plurality of sets of the common test board on the other side, the substrate provided with ,
A connecting portion is provided on one surface to slide and connect any one of a plurality of common connecting portions provided on the other surface of the substrate in the direction of the connecting portion to the common board. A common frame board provided with a connection part to the common board on the surface and a connection part that is connected or disconnected by bringing the connection part provided on the other surface of the common frame board closer or further away on one surface A device test apparatus comprising: a common board provided with a common board provided with a connection portion connected to the testing machine on another surface.
前記共通枠ボードの他の面に設けた接続部を近づけるあるいは遠くすることで接続あるいは非接続するとして、前記共通テストボードを構成する前記共通枠ボードを、下方に配置した前記共通ボードに近づく方向に移動して接続、あるいは前記共通ボードの上方に移動して非接続することを特徴とする請求項1記載のデバイス試験装置。   A direction in which the common frame board constituting the common test board is approached to the common board disposed below, as a connection portion provided on the other surface of the common frame board is connected or disconnected by being closer or farther away. The device test apparatus according to claim 1, wherein the device test apparatus is connected by moving to or connected to the common board and disconnected. 部品の試験を行うデバイス試験方法において、
部品の接続部の種類に対応した、複数の部品を装着する接続部の複数組を1の面に設ける共に他の面に共通テストボードへの共通の接続部を複数組、設けた基板と、
前記基板の他の面に設けた複数組の共通の接続部のいずれか1つを共通ボードへの接続部の方向にスライド移動して接続する接続部を、1の面に設けると共に、他の面に共通ボードへの接続部を設けた共通枠ボードと、当該共通枠ボードの他の面に設けた接続部を近づけるあるいは遠くすることで接続あるいは非接続にする接続部を、1の面に設けると共に、他の面に試験機へ接続する接続部を設けた共通ボードと、からなる共通テストボードと
を備え、
前記基板に試験用の部品を挿入して前記共通枠ボードに装着し、当該基板を移動していずれか1組の部品群の接続部を前記共通ボードの接続部に近づけて接続して試験を行い、試験終了後に前記基板上の部品群の接続部を前記共通ボードの接続部から遠ざけた状態で基板を次に試験する組の部品群に移動することを繰り返して試験を行うことを特徴とするデバイス試験方法。
In a device test method for testing a component,
Corresponding to the type of connection of the parts, both when providing a plurality of sets of connection portions for mounting a plurality of components of the first face common connection portion a plurality of sets of the common test board on the other side, the substrate provided with ,
A connecting portion is provided on one surface to slide and connect any one of a plurality of common connecting portions provided on the other surface of the substrate in the direction of the connecting portion to the common board. A common frame board provided with a connection part to the common board on the surface and a connection part that is connected or disconnected by bringing the connection part provided on the other surface of the common frame board closer or further away on one surface And a common board provided with a connecting portion for connecting to the testing machine on the other surface, and a common test board consisting of
A test component group is inserted into the board and mounted on the common frame board, and the board is moved to connect the connection part of any one of the group of parts close to the connection part of the common board for testing. After the test is completed, the test is performed by repeatedly moving the board to the next group of parts to be tested in a state where the connection part of the parts group on the board is away from the connection part of the common board. Device test method.
前記試験を開始してから試験を終了する迄の間に、前記基板上の試験を終了した部品群を取り出した後に新たに試験する部品群を装着し、部品群の試験と部品群の交換とを同時並列に行うことを特徴とする請求項3に記載のデバイス試験方法。From the start of the test to the end of the test, after taking out the part group that has completed the test on the board, a new part group to be tested is mounted, the part group test and the part group replacement The device testing method according to claim 3, wherein the device testing is performed in parallel.
JP2005330263A 2005-11-15 2005-11-15 Device test apparatus and device test method Expired - Fee Related JP4563922B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005330263A JP4563922B2 (en) 2005-11-15 2005-11-15 Device test apparatus and device test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005330263A JP4563922B2 (en) 2005-11-15 2005-11-15 Device test apparatus and device test method

Publications (2)

Publication Number Publication Date
JP2007139450A JP2007139450A (en) 2007-06-07
JP4563922B2 true JP4563922B2 (en) 2010-10-20

Family

ID=38202521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330263A Expired - Fee Related JP4563922B2 (en) 2005-11-15 2005-11-15 Device test apparatus and device test method

Country Status (1)

Country Link
JP (1) JP4563922B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102451715B1 (en) * 2022-07-05 2022-10-07 (주)승진전자 PCB Function Inspection Apparatus For ATM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579950U (en) * 1992-03-31 1993-10-29 安藤電気株式会社 IC tester that moves a row of multiple IC sockets
JPH08327696A (en) * 1995-05-29 1996-12-13 Sharp Corp Test equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579950U (en) * 1992-03-31 1993-10-29 安藤電気株式会社 IC tester that moves a row of multiple IC sockets
JPH08327696A (en) * 1995-05-29 1996-12-13 Sharp Corp Test equipment

Also Published As

Publication number Publication date
JP2007139450A (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP6515003B2 (en) Interface device, interface unit, probe device and connection method
US7523010B2 (en) Automated circuit board test actuator system
KR20080112151A (en) Test device, test card, and test system
JP5179289B2 (en) Circuit board fixing device and circuit board inspection device
JP4420679B2 (en) Semiconductor test system with easily replaceable interface unit
US20040113607A1 (en) In-Line D.C. Testing of Multiple Memory Modules in a Panel Before Panel Separation
JP4563922B2 (en) Device test apparatus and device test method
JP2000199780A (en) Inspection device of printed board
US20200088765A1 (en) Testing apparatus having a configurable probe fixture
KR20070074179A (en) Unit for connecting circuit board and apparatus for testing plat display panel having the unit
JP3264261B2 (en) Mechanism for measuring characteristics of high-frequency circuits
TWM343163U (en) Testing circuit board
JP2772115B2 (en) Data processing method and apparatus for printed circuit board or mounting board
JP3307166B2 (en) Circuit board inspection equipment
JP2001259944A (en) Production line and production method
US20230184829A1 (en) Apparatus and method for electrically coupling a unit under test with a debugging component
KR101230626B1 (en) Socket for inspecting an electromagnetic module chip
JPH04289467A (en) Apparatus for measuring electrical characteristics of ic device
US6239592B1 (en) Test fixture with quick connect and release board interconnect mechanism
JP4088948B2 (en) Semiconductor testing equipment
JP2001259938A (en) Production line for keyboard
JP2796351B2 (en) Continuity check device
JP2007281101A (en) Printed wiring structure of control board
KR0139952Y1 (en) Pcb tester
JPH0138531Y2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4563922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees